JPH06337654A - プラズマディスプレイパネルの駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 画素データの書込みサイクルを短かくしたプ
ラズマディスプレイパネルの駆動装置を提供することを
目的とする。 【構成】 画素データに応じて所定極性の画素データパ
ルスを列電極に印加し、画素データパルスと同一極性の
維持パルス間にこの極性とは逆極性の走査パルスを一対
の行電極の一方に付加し、その直後に、一対の行電極の
他方に走査パルスとは逆極性の壁電荷形成パルスを印加
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマディスプレイ
パネルの駆動装置に関する。

【０００２】

【従来の技術】プラズマディスプレイパネルは、周知の
如く、薄形の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネルが
知られている。図１に、かかるプラズマディスプレイパ
ネルを含む表示装置の構成を示す。

【０００３】かかる表示装置は、入力信号としてのいわ
ゆる複合ビデオ信号を処理する信号処理部１及び信号処
理部１からの駆動信号を受けて２次元画面の表示をなす
表示部２からなっている。信号処理部１においては、Ａ
／Ｄ変換器３が入力複合ビデオ信号を例えば８ビットの
画素データに変換する。一方、同期分離回路５によって
入力複合ビデオ信号から抽出された水平及び垂直同期信
号に基づいてタイミングパルス発生回路６が種々のタイ
ミングパルスを生成する。Ａ／Ｄ変換器３は、これらの
タイミングパルスに同期して作動する。メモリ制御回路
７は、タイミングパルス発生回路６からのタイミングパ
ルスに同期した書込及び読出パルスをフレームメモリ８
に供給してＡ／Ｄ変換器３からの画素データを順次フレ
ームメモリ８に取り込みつつ読み出して次段の出力処理
回路９へ供給する。

【０００４】出力処理回路９は、タイミングパルス発生
回路６からのタイミングパルスに同期させてこの画素デ
ータを画素データパルス発生回路１２に供給する。プラ
ズマディスプレイパネル１１は、列電極Ｄ1、Ｄ2、Ｄ3
・・・・Ｄm-1、Ｄmと、ｘ及びｙ一対にて１行を構成す
る行電極ｘ1、ｘ2、ｘ3、ｘ4…ｘn及びｙ1、ｙ2、ｙ3、
ｙ4……ｙn-1、ｙnとから構成されている。これら列電
極及び行電極は図示せぬ誘電体を挟んで構成されてい
る。

【０００５】走査／維持パルス発生回路１０は、タイミ
ングパルス発生回路６からのタイミングパルスに応答し
て放電を開始させるための電位を有する走査パルスをプ
ラズマディスプレイパネル１１の行電極ｘ1〜ｘnへ印加
する。さらに、走査／維持パルス発生回路１０は、タイ
ミングパルス発生回路６からのタイミングパルスに応答
して放電状態を維持するための電位を有する維持パルス
を発生してプラズマディスプレイパネル１１の行電極ｙ
1〜ｙn及び行電極ｘ1〜ｘnに夫々印加する。この際、維
持パルスをｘ、ｙ電極に互いにずらしたタイミングにて
印加する。

【０００６】一方、画素データパルス発生回路１２は、
出力処理回路９から供給される各画素データに応じた画
素データパルスを発生して列電極Ｄ1〜Ｄmに印加する。
次に、かかる構成におけるプラズマディスプレイパネル
１１の駆動動作について図２を参照して説明する。先
ず、画素データパルス発生回路１２は、各行単位の画素
データに応じた正極性の画素データパルスを列電極Ｄ1
〜Ｄmに印加する。走査／維持パルス発生回路１０は、
負極性の維持パルスＩＡを行電極ｙ1〜ｙnの夫々に同一
のタイミングにて印加する。さらに、走査／維持パルス
発生回路１０は、負極性の維持パルスＩＢを行電極ｘ1
〜ｘnの夫々に同一のタイミングにて印加すると共に、
負極性の走査パルスＳＰを維持パルスＩＡ及びＩＢの印
加されていない期間において上述の画素データパルスの
印加タイミングに同期して印加する。この負極性の走査
パルスＳＰと正極性の画素データパルスとが同時に印加
された「行」においては、この走査パルスＳＰと画素デ
ータパルスとの電位差が放電開始電圧を越えるために放
電が生じて発光する。この際、正極性の画素データパル
スは、各行のｘ及びｙ電極のいずれにも維持パルスが印
加されていない期間に印加されるので、正極性の画素デ
ータパルス及び負極性の維持パルスの同時印加による放
電はありえない。よって、走査パルスＳＰが印加されて
いる行のみに放電が生じるのである。すなわち、走査パ
ルスＳＰが印加された「行」のみが画素データの書込み
を行なえることになる。

【０００７】ここで、上述の如き放電は瞬時に終息する
が、放電終了後においても所定時間の間、走査パルスＳ
Ｐ及び画素データパルスによる電位がかかっているの
で、上述の放電により発生した電荷は誘電体と電極との
境界上に残留して壁電荷を形成する。誘電体内にはこの
壁電荷が存在するので、上述の放電開始電圧よりも低い
電圧にて再度放電が生じる。よって、走査パルスＳＰに
よる放電終了後、ｙ電極に印加される維持パルスＩＡに
より再度放電が生じる。この際、この再放電も瞬時に終
息してしまうが、図の如く、維持パルスＩＡ及びＩＢが
ｘ及びｙ電極に交互に印加されるので、放電が繰り返し
生じて画素の発光状態が維持される。

【０００８】以上の如く、従来のプラズマディスプレイ
パネルの駆動装置においては、走査パルスＳＰの印加さ
れている行のみに放電を生じさせるため、各行のｘ及び
ｙ電極のいずれにも維持パルスが印加されていない期間
に画素データパルスを印加するようにしていた。従っ
て、図２の如く、１行目の画素データの書込みから２行
目の画素データの書込みを行うには、走査パルスＳＰに
よる画素データの書込みサイクルＷc及び維持パルスに
よる放電維持サイクルＩcの時間を必要としていた。

【０００９】又、書込みサイクルＷcを決定する走査パ
ルスＳＰのパルス幅は、図３の如く、［放電を起こすの
に必要な時間ｔ1］＋［壁電荷を形成するのに必要な時
間ｔ2］となり、むやみにそのパルス幅を縮めることは
できない。よって、以上の如き点から従来のプラズマデ
ィスプレイパネルの駆動装置においては、画像データの
書込みに時間が掛かるという問題があった。

【００１０】

【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、画素データの書込み
サイクルを短かくしたプラズマディスプレイパネルの駆
動装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明によるプラズマデ
ィスプレイパネルの駆動装置は、２本ずつ対となるよう
に配列された複数の行電極対と前記行電極対に直行する
方向に配列され複数の列電極からなる交流放電型マトリ
クス方式プラズマディスプレイパネルの駆動装置であっ
て、画素データに応じて所定極性の画素データパルスを
前記列電極に印加する画素データパルス発生手段と、前
記所定極性と同一極性の維持パルス間に前記所定極性と
は逆極性の走査パルスを付加して前記行電極対の一方に
印加し、前記走査パルスの直後に前記所定極性と同一極
性の壁電荷形成パルスを前記行電極対の他方に印加する
電極駆動手段とから構成される。

【００１２】

【作用】画素データに応じて所定極性の画素データパル
スを列電極に印加し、画素データパルスと同一極性の維
持パルス間にこの極性とは逆極性の走査パルスを一対の
行電極の一方に付加し、その直後に、一対の行電極の他
方に走査パルスとは逆極性の壁電荷形成パルスを印加す
る。

【００１３】

【実施例】以下に、本発明の実施例について説明する。
図４及び図５は、本発明によるプラズマディスプレイパ
ネル駆動装置の構成を示す図である。図４に、走査パル
ス及び維持パルスをプラズマディスプレイパネルの行電
極に印加する走査／維持パルス発生回路を示す。

【００１４】図においては、各行電極（ｘ、ｙ）毎に同
一機能の走査／維持パルス発生器ＰＧ1〜ＰＧｎが設け
られており、以下にこの走査／維持パルス発生器につい
て説明する。スイッチＳＷ１の固定接点ａには壁電荷を
形成させるための正極性の電位＋Ｖkが印加されてお
り、その固定接点ｃには放電を維持するための正極性の
電位＋Ｖiが印加されている。又、スイッチＳＷ１の固
定接点ｂは空端子となっている。スイッチＳＷ１の可動
接点には抵抗Ｒ１を介してＧＮＤ電位が印加されてお
り、さらにｘ電極が接続されている。上記構成におい
て、スイッチＳＷ１の可動接点と固定接点ａが接続され
ると電位＋Ｖkの壁電荷形成パルスＫＰがｘ電極に印加
され、スイッチＳＷ１の可動接点と固定接点ｃが接続さ
れると電位＋Ｖiの維持パルスＩＢがｘ電極に印加され
る。さらに、スイッチＳＷ１の可動接点と固定接点ｂが
接続されるとＧＮＤ電位がｘ電極に印加される。

【００１５】スイッチＳＷ２の固定接点ａには放電を生
じさせるための負極性の電位−Ｖsが印加されており、
その固定接点ｃには放電を維持するための正極性の電位
＋Ｖiが印加されている。又、スイッチＳＷ２の固定接
点ｂは空端子となっている。スイッチＳＷ２の可動接点
には抵抗Ｒ１を介してＧＮＤ電位が印加されており、さ
らにｙ電極が接続されている。上記構成において、スイ
ッチＳＷ２の可動接点と固定接点ａが接続されると電位
−Ｖsの走査パルスＳＰがｙ電極に印加され、スイッチ
ＳＷ２の可動接点と固定接点ｃが接続されると電位＋Ｖ
iの維持パルスＩＡがｙ電極に印加される。さらに、ス
イッチＳＷ２の可動接点と固定接点ｂが接続されるとＧ
ＮＤ電位がｙ電極に印加される。

【００１６】かかる構成と同一の走査／維持パルス発生
回路が、図の如く各行電極毎に設けられている。図５
に、画素データパルスをプラズマディスプレイパネルの
列電極に印加する画素データパルス発生回路を示す。図
においては、各列電極毎に同一機能の画素データパルス
発生器ＤＧ1〜ＤＧmが設けられており、以下にこの画素
データパルス発生器について説明する。

【００１７】正極性の電位＋ＶDは抵抗Ｒ３を介して列
電極に印加される。さらに、列電極にはスイッチＳＷ３
を介してＧＮＤ電位が印加されている。上記構成におい
て、スイッチＳＷ３は、供給される画素データの論理が
「１」の時オープン状態となって電位＋ＶDの画素デー
タパルスを列電極に印加する。又、供給される画素デー
タの論理が「０」もしくは画素データの供給が無い時は
クローズ状態となってＧＮＤ電位を列電極に印加する。

【００１８】かかる構成と同一の画素データパルス発生
回路が、図の如く各列電極毎に設けられている。図６
に、かかる構成における動作波形図を示す。図６におい
ては、行電極ｙ1〜ｙn及びｘ1〜ｘnの内、行電極４行分
の動作波形の一例を示したものである。

【００１９】以下に、かかる１行目電極の動作を、図７
及び図８に示す放電動作推移図を参照しつつ説明する。
尚、供給される画素データは常時論理「１」のものであ
るとする。先ず、図６における区間（ａ）においては、
画素データの供給は無く、ｘ1電極には維持パルスＩＢ
が印加される。この際、図７（ａ）の如く、スイッチＳ
Ｗ１の可動接点と固定接点ｃが接続され、スイッチＳＷ
２の可動接点と固定接点ｂが接続され、スイッチＳＷ３
がクローズ状態となる。以上の如き区間（ａ）において
は、ｘ1電極に維持パルスＩＢによる電位＋Ｖiが印加さ
れるのみであるので、図７（ａ）の如く列電極と行電極
に挟まれている誘電体内において放電は生じず、壁電荷
の発生もない。

【００２０】次に、区間（ｂ）においては、画素データ
の供給があり、これに応じた画素データパルスＤｐ1が
列電極に印加される。さらに、ｙ1電極には走査パルス
ＳＰが印加される。この際、図７（ｂ）の如く、スイッ
チＳＷ１の可動接点と固定接点ｂが接続され、スイッチ
ＳＷ２の可動接点と固定接点ａが接続され、スイッチＳ
Ｗ３がオープン状態となる。以上の如き区間（ｂ）にお
いては、列電極に画素データパルスＤｐ1による電位＋
ＶDが印加され、ｙ1電極に走査パルスＳＰによる電位−
Ｖsが印加される。これら印加された電位−Ｖs及び電位
＋ＶDの電位差が放電開始電圧を越えるので、図７
（ｂ）の如く、列電極及びｙ1電極間に放電が生じる。
この際、走査パルスＳＰのパルス幅は放電を起こすのに
必要な時間ｔ1（壁電荷を形成するのに必要な時間を満
たさない）しかないので、この時点において壁電荷は形
成されない。以上の如く、区間（ｂ）において１行目の
画素データの書込みが成される。

【００２１】次に、区間（ｃ）においては、画素データ
の供給があり、これに応じた画素データパルスＤｐ2が
列電極に印加される。さらに、ｘ1電極に壁電荷形成パ
ルスＫＰが印加される。この際、図７（ｃ）の如く、ス
イッチＳＷ１の可動接点と固定接点ａが接続され、スイ
ッチＳＷ２の可動接点と固定接点ｂが接続され、スイッ
チＳＷ３がオープン状態となる。区間（ｃ）において
は、列電極に画素データパルスＤｐ2による電位＋ＶDが
印加されているものの、ｙ1電極には走査パルスＳＰが
印加されていないので、図７（ｃ）の如く、列電極及び
行電極（ｘ、ｙ）間に放電は生じない。しかしながら、
この際、ｘ1電極には壁電荷形成パルスＫＰによる電位
＋Ｖkが印加されており、かつｙ1電極にはＧＮＤ電位が
印加されているのでｙ1及びｘ1電極間には＋Ｖkの電界
がかかっている。この電界により、区間（ｂ）において
残留している電荷の内、マイナス電荷が誘電体とｘ1電
極との境界上に壁電荷として残留し、プラス電荷が誘電
体とｙ1電極との境界上に壁電荷として残留する。

【００２２】次に、区間（ｄ）においては、画素データ
の供給があり、これに応じた画素データパルスＤｐ3が
列電極に印加される。さらに、ｘ1電極に維持パルスＩ
Ｂが印加される。この際、図８（ｄ）の如く、スイッチ
ＳＷ１の可動接点と固定接点ｃが接続され、スイッチＳ
Ｗ２の可動接点と固定接点ｂが接続され、スイッチＳＷ
３がオープン状態となる。区間（ｄ）においては、列電
極に画素データパルスＤｐ3による電位＋ＶDが印加され
ているものの、ｙ1電極には走査パルスＳＰが印加され
ていないので、図８（ｄ）の如く、列電極及び行電極
（ｘ、ｙ）間に放電は生じない。さらに、ｘ1電極には
維持パルスＩＢによる電位＋Ｖiが印加され、かつｙ1電
極にはＧＮＤ電位が印加されているのでｘ1及びｙ1電極
間に＋Ｖiの電界がかかっている。しかしながら、区間
（ｃ）においてマイナスの壁電荷がｘ1電極側に存在
し、プラスの壁電荷がｙ1電極側に存在しているので、
上述の如き電界の方向では放電は生じない。以上の如く
区間（ｄ）においては、ｘ1電極に維持パルスＩＢによ
る電位＋Ｖiが印加されるものの放電が生じることはな
く、誘電体内の電荷の状態は区間（ｃ）のものを継続す
る。

【００２３】次に、区間（ｅ）においては、画素データ
の供給は無く、ｙ1電極に維持パルスＩＡが印加され
る。この際、図８（ｅ）の如く、スイッチＳＷ１の可動
接点と固定接点ｂが接続され、スイッチＳＷ２の可動接
点と固定接点ｃが接続され、スイッチＳＷ３がクローズ
状態となる。区間（ｅ）においては、列電極に画素デー
タパルスの印加がなく、ｙ1電極に走査パルスＳＰも印
加されていないので、図８（ｅ）の如く、列電極及び行
電極（ｘ、ｙ）間に放電は生じない。しかしながら、こ
の際、ｙ1電極には維持パルスＩＡによる電位＋Ｖiが印
加されており、かつｘ1電極にはＧＮＤ電位が印加され
ているのでｙ1及びｘ1電極間には＋Ｖiの電界がかかっ
ている。よって、区間（ｄ）において残留している壁電
荷自体がもっている電荷エネルギーとこの電界によるエ
ネルギーとにより、ｙ1及びｘ1電極間に放電が生じる。
この放電の終息後、誘電体とｙ1電極との境界上にはマ
イナスの壁電荷が残留し、誘電体とｘ1電極との境界上
にはプラスの壁電荷が残留する。

【００２４】次に、区間（ｆ）においては、画素データ
の供給は無く、ｘ1電極には維持パルスＩＢが印加され
る。この際、図８（ｆ）の如く、スイッチＳＷ１の可動
接点と固定接点ｃが接続され、スイッチＳＷ２の可動接
点と固定接点ｂが接続され、スイッチＳＷ３がクローズ
状態となる。以上の如き区間（ｆ）においては、列電極
に画素データパルスの印加がなく、ｙ1電極に走査パル
スＳＰも印加されていないので、図８（ｆ）の如く、列
電極及び行電極（ｘ、ｙ）間に放電は生じない。しかし
ながら、この際、ｘ1電極には維持パルスＩＢによる電
位＋Ｖiが印加されており、かつｙ1電極にはＧＮＤ電位
が印加されているのでｙ1及びｘ1電極間には＋Ｖiの電
界がかかっている。よって、区間（ｅ）において残留し
ている壁電荷自体がもっている電荷エネルギーとこの電
界によるエネルギーとにより、ｙ1及びｘ1電極間に放電
が生じる。この放電の終息後、誘電体とｙ1電極との境
界上にはプラスの壁電荷が残留し、誘電体とｘ1電極と
の境界上にはマイナスの壁電荷が残留する。

【００２５】以上の如く、１行目においては区間（ｂ）
にて画素データの書込みを行い、それ以降は区間（ｅ）
及び（ｆ）の如くｘ、ｙ交互に印加する維持パルスによ
り、区間（ｂ）にて書き込まれた画素データの放電発光
状態を保持する。 以上の如き動作が２行目以降の各行
電極においても同様に実行され、各行単位にて画素デー
タの書込みが成される。

【００２６】この際、本発明においては走査パルスＳＰ
の極性を維持パルスＩＡ及びＩＢの極性とは逆極性の電
位とし、列電極に印加される画素データパルスの極性を
維持パルスＩＡ及びＩＢと同極性のものとしている。従
って、この画素データパルス及び維持パルスは互いに同
極となるので両者が同タイミングにて印加される「行」
が存在してもその「行」に放電が生じることはない。

【００２７】よって、図６の如く、区間（ｂ）において
１行目の書込み終了後、次の区間（ｃ）にて２行目の書
込みを行うことが可能となり、図２における放電維持サ
イクル（Ｉc）を待たずに次の行の書込みが成されるよ
うになるのである。さらに、本発明においては、一対の
行電極の一方に走査パルスＳＰを印加し、その直後に他
方の行電極に走査パルスＳＰとは逆極性の壁電荷形成パ
ルスＫＰを印加する構成としている。この構成により、
走査パルスＳＰによる放電において発生した電荷は、壁
電荷形成パルスＫＰにより誘電体と電極との境界上に残
留し、壁電荷として形成される。

【００２８】以上の如く、壁電荷は壁電荷形成パルスＫ
Ｐにより形成することができるので、走査パルスＳＰの
パルス幅は、図３における放電を起こすのに必要な時間
ｔ1だけあれば良いことになる。尚、上記実施例におい
ては、電位＋Ｖkの壁電荷形成パルスＫＰをｘ電極に印
加することにより壁電荷を形成するようにしているが、
維持パルス用の電位＋Ｖiにて壁電荷形成パルスＫＰを
生成しても良い。

【００２９】図９は、かかる維持パルス用の電位＋Ｖi
にて壁電荷形成パルスＫＰ及び維持パルスＩＢを発生す
る走査／維持パルス発生回路の一例を示す図である。図
において、スイッチＳＷ１の固定接点ａは空端子となっ
ており、その固定接点ｂには、壁電荷の形成及び放電を
維持するための正極性の電位＋Ｖiが印加されている。
スイッチＳＷ１の可動接点には抵抗Ｒ１を介してＧＮＤ
電位が印加されており、さらにｘ電極が接続されてい
る。上記構成において、スイッチＳＷ１の可動接点と固
定接点ａが接続されるとＧＮＤ電位がｘ電極に印加され
る。又、スイッチＳＷ１の可動接点と固定接点ｂが接続
されると電位＋Ｖiの維持パルス、電位＋Ｖiの壁電荷形
成パルスＫＰがｘ電極に印加される。スイッチＳＷ２の
固定接点ａには放電を生じさせるための負極性の電位−
Ｖsが印加されており、その固定接点ｃには放電を維持
するための正極性の電位＋Ｖiが印加されている。又、
スイッチＳＷ２の固定接点ｂは空端子となっている。ス
イッチＳＷ２の可動接点には抵抗Ｒ１を介してＧＮＤ電
位が印加されており、さらにｙ電極が接続されている。
上記構成において、スイッチＳＷ２の可動接点と固定接
点ａが接続されると電位−Ｖsの走査パルスＳＰがｙ電
極に印加され、スイッチＳＷ２の可動接点と固定接点ｃ
が接続されると電位＋Ｖiの維持パルスＩＡがｙ電極に
印加される。さらに、スイッチＳＷ２の可動接点と固定
接点ｂが接続されるとＧＮＤ電位がｙ電極に印加され
る。

【００３０】次に、かかる構成における動作について説
明する。図１０に、かかる構成における動作波形図を示
す。図１０においては、行電極ｙ1〜ｙn及びｘ1〜ｘnの
内、行電極３行分の動作波形の一例を示したものであ
る。尚、画素データパルス発生回路は、図５の如き構成
のものを使用するものとする。

【００３１】先ず、図１０における区間（ａ）において
は、スイッチＳＷ１の可動接点と固定接点ｂとが接続さ
れて、維持パルスＩＢとしての電位＋Ｖiがｘ1電極に印
加される。この際、維持パルスＩＢによる電位＋Ｖiが
印加されるのみであるので、列電極と行電極に挟まれて
いる誘電体内において放電は生じず、壁電荷の発生もな
い。次に、区間（ｂ）においては、画素データの供給が
あり、これに応じて画素データパルスＤｐ1としての電
位＋ＶDが列電極に印加される。この際、スイッチＳＷ
１の可動接点と固定接点ａが接続され、スイッチＳＷ２
の可動接点と固定接点ａが接続されるので、走査パルス
ＳＰとしての電位−Ｖsがｙ1電極に印加される。よっ
て、列電極及びｙ1電極間に放電が生じる。次に、区間
（ｃ）においては、画素データの供給があり、これに応
じて画素データパルスＤｐ2、Ｄｐ3としての電位＋ＶD
が順次列電極に印加される。この際、スイッチＳＷ１の
可動接点と固定接点ｂが接続され、スイッチＳＷ２の可
動接点と固定接点ｂが接続されるので、壁電荷形成パル
スＫＰとしての電位−Ｖiがｘ1電極に印加される。よっ
て、列電極に画素データパルスＤｐ2、Ｄｐ3による電位
＋ＶDが印加されているものの、ｙ1電極には走査パルス
ＳＰが印加されていないので、列電極及び行電極（ｘ、
ｙ）間に放電は生じない。

【００３２】しかしながら、この際、ｘ1電極には壁電
荷形成パルスＫＰによる電位＋Ｖiが印加されており、
かつｙ1電極にはＧＮＤ電位が印加されているのでｙ1及
びｘ1電極間には＋Ｖiの電界がかかっている。この電界
により、区間（ｂ）の放電時に残留している電荷の内、
マイナス電荷が誘電体とｘ1電極との境界上に壁電荷と
して残留し、プラス電荷が誘電体とｙ1電極との境界上
に壁電荷として残留する。次に、区間（ｄ）において
は、画素データの供給があり、これに応じて画素データ
パルスＤｐ4としての電位＋ＶDが列電極に印加される。
この際、スイッチＳＷ１の可動接点と固定接点ａが接続
され、スイッチＳＷ２の可動接点と固定接点ｃが接続さ
れるので、維持パルスＩＡとしての電位＋Ｖiがｙ1電極
に印加され、かつｘ1電極にはＧＮＤ電位が印加される
のでｙ1及びｘ1電極間には＋Ｖiの電界がかかる。よっ
て、区間（ｃ）において形成された壁電荷自体がもって
いる電荷エネルギーとこの電界によるエネルギーとによ
り、ｙ1及びｘ1電極間に放電が生じる。この放電の終息
後、誘電体とｙ1電極との境界上にはマイナスの壁電荷
が残留し、誘電体とｘ1電極との境界上にはプラスの壁
電荷が残留する。

【００３３】以上の如く、壁電荷形成パルスＫＰの電位
を維持パルス用の電位と同一電位にしても壁電荷の形成
を行うことが出来る。よって、図９の如く、壁電荷形成
パルス発生のための専用回路を不要とすることが出来る
ので、図４の如き構成に比べて回路規模を縮小できるの
である。

【００３４】

【発明の効果】上記したことから明らかな如く、本発明
によるプラズマディスプレイパネルの駆動装置は、画素
データに応じて所定極性の画素データパルスを列電極に
印加し、画素データパルスと同一極性の維持パルス間に
この極性とは逆極性の走査パルスを一対の行電極の一方
に付加し、その直後に、一対の行電極の他方に走査パル
スとは逆極性の壁電荷形成パルスを印加する構成として
いる。

【００３５】よって、本発明によるプラズマディスプレ
イパネルの駆動装置によれば、書込み以外の電極に維持
パルスが印加されている期間においても画素データの書
込みが可能となり、さらに、走査パルスのパルス幅を短
くすることが出来るので、画素データの書込みサイクル
を短かくすることが出来るのである。

【図面の簡単な説明】

【図１】プラズマディスプレイパネルを含む表示装置の
構成を示す図。

【図２】従来のプラズマディスプレイパネルの駆動装置
による動作波形図。

【図３】走査パルスによる放電状態の推移を示す図。

【図４】本発明のプラズマディスプレイパネルの駆動装
置の構成を示す図。

【図５】本発明のプラズマディスプレイパネルの駆動装
置の構成を示す図。

【図６】本発明のプラズマディスプレイパネルの駆動装
置による動作波形図。

【図７】本発明のプラズマディスプレイパネルの駆動装
置による放電状態の推移を示す図。

【図８】本発明のプラズマディスプレイパネルの駆動装
置による放電状態の推移を示す図。

【図９】本発明の他の実施例によるプラズマディスプレ
イパネルの駆動装置の構成を示す図。

【図１０】本発明の他の実施例によるプラズマディスプ
レイパネルの駆動装置による動作波形図。

【主要部分の符号の説明】

１０ 画素データパルス発生回路 １２ 走査／維持パルス発生回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ２本ずつ対となるように配列された複数
   の行電極対と前記行電極対に直行する方向に配列され複
   数の列電極からなる交流放電型マトリクス方式プラズマ
   ディスプレイパネルの駆動装置であって、 画素データに応じて所定極性の画素データパルスを前記
   列電極に印加する画素データパルス発生手段と、 前記所定極性と同一極性の維持パルス間に前記所定極性
   とは逆極性の走査パルスを付加して前記行電極対の一方
   に印加し、前記走査パルスの直後に前記所定極性と同一
   極性の壁電荷形成パルスを前記行電極対の他方に印加す
   る電極駆動手段とを有することを特徴とするプラズマデ
   ィスプレイパネルの駆動装置。