KR100942877B1 - 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치 Download PDF

Info

Publication number
KR100942877B1
KR100942877B1 KR1020087011062A KR20087011062A KR100942877B1 KR 100942877 B1 KR100942877 B1 KR 100942877B1 KR 1020087011062 A KR1020087011062 A KR 1020087011062A KR 20087011062 A KR20087011062 A KR 20087011062A KR 100942877 B1 KR100942877 B1 KR 100942877B1
Authority
KR
South Korea
Prior art keywords
scan
potential
group
sub
initialization
Prior art date
Application number
KR1020087011062A
Other languages
English (en)
Other versions
KR20080083260A (ko
Inventor
야스히로 아라이
게이지 아카마츠
도시카즈 와카바야시
미츠히로 무라타
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080083260A publication Critical patent/KR20080083260A/ko
Application granted granted Critical
Publication of KR100942877B1 publication Critical patent/KR100942877B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

주위 온도가 높아도 오류가 발생하기 어려운 어드레싱이 가능하고, 게다가 회로량을 삭감할 수 있는 PDP 구동 회로를 제공한다. 주사 전극의 총수는, 제1주사 전극 군과 제2주사 전극 군으로 분할된다. 제1주사 전극 군을 구동하는 제1주사 전극 군 구동부는, 주사 기간에 있어서, 선택 전위와 비선택 전위를 생성하고, 주사 기간의 전반에서는, 양쪽 전위에 근거해 주사 펄스를 공급한다. 주사 기간의 후반에서는, 복합 스위치부는, 제2주사 전극 군을 구동하는 제2주사 전극 군 구동부에, 제1주사 전극 군 구동부에서 생성된 선택 전위를 공급하는 한편, 유지 기간에 있어서, 유지 펄스 생성부에서 생성하는 유지 펄스를, 제1주사 전극 군 구동부 및 제2주사 전극 군 구동부에 공급한다. 제2주사 전극 군 구동부는, 입력한 선택 전위에 근거하여, 주사 펄스를 공급한다.

Description

플라즈마 디스플레이 패널 구동 회로 및 플라즈마 디스플레이 장치{PLASMA DISPLAY PANEL DRIVE CIRCUIT AND PLASMA DISPLAY DEVICE}
본 발명은, 벽걸이 텔레비전이나 대형 모니터에 이용되는 플라즈마 디스플레이 패널 구동 회로의 기술에 관한 것으로, 더욱 상세하게는 플라즈마 디스플레이 패널 구동 회로 및 플라즈마 디스플레이 장치에 관한 것이다.
AC형으로서 대표적인 교류 면(面) 방전형 플라즈마 디스플레이 패널(이하에 「PDP」라고 칭한다)은, 면 방전을 실행하는 주사(走査) 전극 및 유지(維持) 전극을 배열해서 형성한 유리 기판으로 이루어지는 전면판(前面板)과, 데이터 전극을 배열해서 형성한 유리 기판으로 이루어지는 배면판(背面板)으로 구성된다. 주사 전극 및 유지 전극과 데이터 전극은, 매트릭스를 형성하고 또한 간극(間隙)에 방전 공간을 형성하도록 평행하게 대향 배치된다. 그 외주부(外周部)는, 글라스 프리트(glass frit) 등의 밀봉 부착재에 의해 밀봉 부착되어 있다. 그리고 전면판과 배면판의 양쪽 기판 사이에는, 격벽(隔壁)에 의해 구획된 방전 셀(discharge cell)이 구성되고, 이 격벽 사이의 셀 공간에 형광체층이 형성된다. 이러한 구성의 PDP에 있어서는, 가스 방전에 의해 자외선을 발생시켜, 이 자외선으로 적색(R), 녹색(G), 및 청색(B)의 각색(各色)의 형광체를 여기(勵起)하여 발광(發光)시킴으로써 컬러 표시를 실행하고 있다.
이러한 플라즈마 디스플레이 장치에서는, 패널 내부의 대전 특성이 패널의 주위 온도에 의존하여, 표시 패턴에 의해 셀 사이에서 대전 상태에 차이가 생긴다. 이 때문에, 종래의 구동 방법에서는, 데이터 전극 A와 스캔 전극 Y과의 전극 간 AY에 있어서의 대전의 과부족에 기인하는 어드레싱 오류(addressing error)(어드레스된 셀이 방전하지 않는 것)가 일어나기 쉽다고 하는 첫 번째 과제가 있다.
도 14에, 소정의 서브필드(sub-field)의 기록 기간을 나타낸다. 또한, 도 15A 및 도 15B에, 각각 도 14의 선 L1, L2에서의 셀 내의 벽 전하(wall charges)의 상태를 모식적으로 나타낸다. 도 14의 선 L1에서의 방전 셀 내의 벽 전하의 분포는, 도 15A에 나타내는 바와 같이 된다. 도 15A에서는, 초기화 기간 종료 직후이기 때문에, 주사 전극(SCN) 측에 마이너스의 벽 전하와, 유지 전극(SUS) 측과 데이터 전극(DATA) 측에 플러스의 벽 전하가, 각각 충분히 축적된 상태가 된다. 이에 반하여, 도 14의 선 L2에서의 방전 셀 내의 분포는, 도 15B에 나타낸 바와 같이, 각각의 전극의 벽 전하의 분포가 도 15A에 비해서 감소한 상태로 된다.
초기화나 유지 방전에 의해 방전 셀 공간 중에 부유(浮遊)하고 있던 프라이밍(priming)이나, 유지 방전에 의해 활성화된 MgO로부터 방출되는 전자 등은, 기록 대기 중의 방전 셀 내의 전계(電界)에 의해서 가속된다. 이 때문에, 초기화에 의해서 축적된 벽 전하는 서서히 중화되어, 도 15B와 같이 각각의 전극의 벽 전하는 감소한다. 도 15A의 상태에서 기록 동작이 실행되면, 충분한 벽 전하 및 프라이밍 입자 때문에, 방전 지연이 작아져 양호한 기록 방전이 가능하게 된다. 그러나, 도 15B의 상태에서 기록 동작이 실행되면, 벽 전하 및 프라이밍 입자도 불충분하기 때문에, 방전 지연이 커져 기록 오류가 다발(多發)하여, 양호한 화질을 얻을 수 없게 된다. 이것이 두 번째의 과제이다.
이러한 2개의 과제 등에 의한 화질의 저하를 억제하기 위해서, 주사 펄스 전압(Vscn)의 전압을 높게 함으로써, 기록 대기 시의 방전 셀 내의 전계를 약화시켜, 벽 전하의 중화를 억제하는 방법이 취해지고 있다. 도 16은 기록 대기 시간에 대한 주사 펄스 전압(Vscn)의 관계의 일례를 게시한 도면이다(구동 방법이나 패널에 따라 상이하다). 여기서 말하는 기록 대기 시간이라는 것은, 주사 전극 수 n×주사 펄스 1 동안의 시간으로 나타나는 것이다. 주위 온도가 높아짐에 따라서, 또한 기록 대기 시간이 길어짐에 따라서 주사 펄스 전압(Vscn)은 높아진다. 주사 펄스 전압(Vscan)은, 주사 전극 구동 회로에 사용되는 드라이버 회로의 내전압에 의해 그 상한(上限)이 결정되기 때문에, 도 16에 나타내는 바와 같은 구동 가능 범위가 존재한다. 최근의 풀 하이비전(full hi-vision) 대응이나 수퍼 하이비전(2k×4k) 등의 고해상도화에 의해서, 기록 대기 시간이 급증하고 있으며, 이 구동 가능 범위 내에서의 구동이 곤란하게 되고 있다.
그래서, 주사 전극 구동 회로의 내전압을 증대시키는 일 없이, 주위 온도가 높아도 오류가 발생하기 어려운 어드레싱을 실현하고, 표시의 안정을 도모하는 것을 목적으로 하는 어드레스 구동 방법이 개시되어 있다(예를 들면, 특허문헌 1 참조). 특허문헌 1의 PDP 구동 장치는, 주사 전극 구동 회로 및 유지 전극 구동 회로를 구비하고, 그 중 주사 전극 구동 회로는, 유지 펄스 발생 회로, 초기화 파형 발 생 회로, 및 주사 펄스 발생 회로를, 각각 패널의 분할 수(數)에 따라서 구비하고 있다.
(특허문헌 1)
일본국 특개 2001-255848호 공보
(발명이 해결하려고 하는 과제)
특허문헌 1에 나타내는 구성에서는, 복수의 유지 펄스 발생 회로나 초기화 파형 발생 회로가 필요하게 되고, 부품 점수나 실장(實裝) 면적이 증대해 필요한 비용도 상승한다. 또한, 이 구성은 패널을 2블록으로 분할해서 어드레스를 실행하였을 경우이며, 만일 n블록으로 분할하면, n개의 유지 펄스 발생 회로, 초기화 파형 발생 회로가 각각 필요하게 된다.
본 발명은, 이들 과제를 감안해서 이루어진 것이며, 다음과 같은 목적을 갖는다. 즉, 주사 전극 구동 회로의 내전압을 증대하는 일 없이, 주위 온도가 높아도 오류가 발생하기 어려운 어드레싱이 가능하게 되고, 게다가, 회로 양(量)을 삭감할 수 있는 PDP 구동 회로 및 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
상술(上述)한 목적을 달성하기 위해서, 본 발명의 플라즈마 디스플레이 패널 구동 회로는, 플라즈마 디스플레이 패널에 포함되는 복수의 주사 전극을, 적어도 제1 및 제2주사 전극 군(群)으로 분할하고, 초기화 기간에 초기화 펄스, 주사 기간에 주사 펄스, 및 유지 기간에 유지 펄스를 각각 공급하는, 플라즈마 디스플레이 패널 구동 회로로서, 소정의 주사 피크 전위(scan peak potential)를 생성하는 주사 피크 전위 생성부를 포함하고, 주사 기간 내의 제1부주사 기간에 있어서, 주사 피크 전위에 근거해서 주사 펄스를 생성하고, 상기 제1주사 전극 군에 공급하는, 제1주사 전극 군 구동부와, 주사 기간에 있어서의 제1부주사 기간 후의 제2부주사 기간에 있어서, 상기 주사 피크 전위 생성부의 주사 피크 전위에 근거해서 주사 펄스를 생성하고, 상기 제2주사 전극 군에 공급하는, 제2주사 전극 군 구동부와, 제2부주사 기간에 있어서, 상기 주사 피크 전위 생성부의 주사 피크 전위를 상기 제2주사 전극 군 구동부에 공급하는 복합 스위치부를 갖는 것을 특징으로 하고 있다.
또한, 본 발명의 플라즈마 디스플레이 장치는, 주사 전극, 유지 전극, 및 데이터 전극을 포함하고, 주사 전극과 유지 전극과 데이터 전극의 교차 부분에 방전 셀이 형성된 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널을 구동하는 상술한 플라즈마 디스플레이 패널 구동 회로를 갖는 것을 특징으로 하고 있다.
(발명의 효과)
본 발명의 플라즈마 디스플레이 패널 구동 회로 및 플라즈마 디스플레이 장치에 의하면, 회로 부품의 내전압을 증대하는 일 없이, 동작 환경 변화의 영향이 작은 어드레싱을 실현할 수 있다. 비선택 어드레싱 시에 다른 전압을 복수의 영역에 인가하는 경우도, 적은 소자(素子) 수(數)로 구성하는 것이 가능하다. 그 설치 면적을 축소하고, 또한 구동에 필요한 신호 수도 적은 PDP 구동 회로 및 플라즈마 디스플레이 장치를 제공할 수 있다.
도 1은 본 발명의 제1실시형태에 있어서의 PDP구동 회로의 구성을 나타내는 블록도.
도 2는 PDP의 구조를 나타내는 사시도.
도 3은 PDP의 전극의 배열을 나타내는 설명도.
도 4는 PDP의 각각의 전극에 인가하는 각각의 구동 전압 파형을 나타내는 파형도.
도 5는 본 발명의 제1실시형태에 있어서의 PDP 구동 회로를 구성한 플라즈마 디스플레이 장치의 구성을 나타내는 블록도.
도 6은 본 발명의 제1실시형태에 있어서의 PDP 구동 회로의 각각의 스위치부의 동작을 나타내는 관계도.
도 7은 본 발명의 제1실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도.
도 8은 발명의 제2실시형태에 있어서의 PDP 구동 회로의 구성을 나타내는 블록도.
도 9는 본 발명의 제2실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도.
도 10은 본 발명의 제3실시형태에 있어서의 PDP 구동 회로의 구성을 나타내는 블록도.
도 11은 본 발명의 제3실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도.
도 12는 본 발명의 제4실시형태에 있어서의 PDP 구동 회로의 구성을 나타내는 블록도.
도 13은 본 발명의 제4실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도.
도 14는 종래 예의 PDP 구동 회로의 구동 파형을 나타내는 파형도.
도 15A는 종래 예의 PDP의 각각의 전극의 벽 전하의 분포 상태를 나타내는 모식도.
도 15B는 종래 예의 PDP의 각각의 전극의 벽 전하의 분포 상태를 나타내는 모식도.
도 16은 종래 예의 PDP 구동 회로의 구동 전압과 기록 특성을 나타내는 관계 도.
* 도면의 주요 부분에 대한 부호의 설명
1: AD 컨버터
2: 영상 신호 처리 회로
3: 서브필드 처리 회로
4: 데이터 전극 구동 회로
5, 5A: 주사 전극 구동 회로
6: 유지 전극 구동 회로
10: 플라즈마 디스플레이 패널(PDP)
22, SC1, SC, ...: 주사 전극
23, SU1, SU2, ...: 유지 전극
32, D1, D2, ...: 데이터 전극
SCg1, SCg2: 주사 전극 군(群)
SUg1, SUg2: 유지 전극 군
Cg1, Cg2: 방전 셀 군
53: 유지 펄스 생성 회로
54: 양(+)의 초기화 파형 생성 회로
50, 50A: 복합 스위치부
SW1, SW2, ..., SWk: 군 스위치부
SWI2, SWI3, ..., SWIk: 군간(群間) 스위치부
Bb1, Bb, ..., Bbk: 주사 전극 군 구동부
51: 음(-)의 초기화 파형 생성 회로
52: 어드레스 전압 인가 회로
Ba1, Ba2, ..., Bak: 주사부(走査部)
55, 56: 오프셋(offset) 전위 생성부
SWa, SWb, SWc, SWd, SWe, SWf, SWi, SWj, SWr, SWs: 스위치부
SWg1, SWg2: 고전위(高電位) 측 스위치부 군
SWh1, SWh2: 저전위(低電位) 측 스위치부 군
Esu1, Esu2: 유지 펄스 전압원(電壓源)
Est: 양(+)의 초기화 펄스 전압원
Ead: 주사 펄스 전압원
Esc1, Esc2: 주사 기준 전압원
Efs1, Efs2: 오프셋 전압원
R0: 공통 방전 경로
R1, R2, ..., Rk: 방전 경로
이하에, 본 발명의 실시형태에 관한 몇 개의 예에 대해서, 도면을 참조하면서 설명한다. 또한, 도면에 있어서, 실질적으로 동일한 구성, 동작 및 효과를 나타내는 요소(要素)에 대해서는 동일한 부호를 첨부한다. 또한, 이하에서 기술되는 숫자는, 모두 본 발명을 구체적으로 설명하기 위해서 예시한 것이며, 본 발명은 예시된 숫자에 제한되지 않는다. 하이(high), 로우(low), 온(on) 및 오프(off)로 나타내지는 논리 레벨에 대해서도, 마찬가지로, 본 발명을 구체적으로 설명하기 위해서 예시한 것이며, 본 발명은 예시된 논리 레벨에 제한되지 않는다. 또한, 구성 요소 간의 접속 관계는, 본 발명을 구체적으로 설명하기 위해서 예시한 것이며, 본 발명의 기능을 실현하는 접속 관계는 이것에 한정되는 것은 아니다.
(제1실시형태)
1-1 PDP 장치의 개요
도 1은, 본 발명의 제1실시형태에 있어서의 플라즈마 디스플레이 패널(이하 에, PDP라고 부른다) 구동 회로의 구성을 나타내는 블록도이다. 도 1에 나타내는 PDP 구동 회로는, PDP의 전극에 구동 전압을 인가해서 PDP를 구동하는 회로이다. 이 PDP 구동 회로의 구성, 동작을 상세히 설명하기 전에, PDP의 구성, 동작에 대해서 설명한다.
1-1-1 PDP의 구조
도 2는, PDP의 구조를 나타내는 사시도이다. 유리제의 전면판(20) 위에는, 줄무늬 형태의 주사 전극(22)과 줄무늬 형태의 유지 전극(23)으로 쌍을 이루는 표시 전극이 복수 형성되어 있다. 그리고 주사 전극(22)과 유지 전극(23)을 피복하도록 유전체층(24)이 형성되고, 이 유전체층(24) 위에 보호층(25)이 형성되어 있다.
배면판(30) 위에는, 주사 전극(22) 및 유지 전극(23)과 입체 교차하도록, 유전체층(33)으로 피복된 복수의 줄무늬 형태의 데이터 전극(32)이 형성되어 있다. 유전체층(33) 위에는 데이터 전극(32)과 평행으로 복수의 격벽(隔壁)(34)이 배치되고, 이 격벽(34) 사이의 유전체층(33) 위에 형광체층(35)이 형성되어 있다. 또한, 데이터 전극(32)은 이웃하는 격벽(34) 사이의 위치에 배치되어 있다.
이들 전면판(20)과 배면판(30)은, 주사 전극(22) 및 유지 전극(23)과, 데이터 전극(32)이 직교하도록, 미소(微小)한 방전 공간을 끼워서 대향 배치된다. 그 외주부는, 글라스 프리트 등의 밀봉 부착재에 의해 밀봉 부착되어 있다. 그리고 방전 공간에는, 예를 들면, 네온(Ne)과 크세논(Xe)의 혼합 가스가 방전 가스로서 봉입(封入)되어 있다. 방전 가스 중에 있어서의 크세논의 분압(分壓)은, 7% 이상이다. 방전 공간은, 격벽(34)에 의해서 복수의 구획으로 분할되어 있으며, 각각의 구 획에는 적색(R), 녹색(G), 및 청색(B)의 각색으로 발광하는 형광체층(35)이 순차적으로 배치되어 있다. 그리고, 주사 전극(22) 및 유지 전극(23)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되고, 각색으로 발광하는 형광체층(35)이 형성된 인접하는 3개의 방전 셀에 의해 1개의 화소가 구성된다. 이 화소를 구성하는 방전 셀이 형성된 영역이 화상 표시 영역으로 되고, 화상 표시 영역의 주위는, 글라스 프리트가 형성된 영역 등과 같이, 화상 표시가 실행되지 않는 비표시(非表示) 영역으로 된다.
1-1-2 PDP의 전극 배열
도 3은, PDP(10)의 전극의 배열을 나타내는 설명도이다. 행(行) 방향에 n행의 주사 전극(SC1∼SCn)과 n행의 유지 전극(SU1∼SUn)이 번갈아 배열되고, 열(列) 방향에는 m열의 데이터 전극(D1∼Dm)이 배열되어 있다. 여기서, n행의 주사 전극(SC1∼SCn)은, 도 2의 주사 전극(22)에 대응하며, 이하에 「주사 전극 SCi」라고 약기(略記)한다(i=1∼n). n행의 유지 전극(SU1∼SUn)은, 도 2의 유지 전극(23)에 대응하며, 이하에 「유지 전극 SUi」라고 약기한다(i=1∼n). 또한 m열의 데이터 전극(D1∼Dm)은, 도 2의 데이터 전극(32)에 대응하며, 이하에 「데이터 전극 Dj」라고 약기한다(j=1∼m). 그리고, 1쌍의 주사 전극(SCi) 및 유지 전극(SUi)과, 1개의 데이터 전극(Dj)을 포함하는 방전 셀(Cij)이 방전 공간 내에, 총수(總數)(n×m)개 형성된다. 적색, 녹색 및 청색의 각색으로 발광하는 3개의 방전 셀에 의해, 1개의 화소가 구성된다. 제1실시형태의 PDP(10)는, 100만 개 이상의 화소로 구성될 경우에, 특히 효과가 크다. 그러나, 100만 개 미만의 화소로 구성될 경우이어도, 일정 한 효과는 얻을 수 있다.
이러한 구성의 PDP(10)에 있어서는, 가스 방전에 의해 자외선을 발생시켜, 그 자외선으로 R, G, 및 B의 각색의 형광체를 여기해서 발광시킴으로써, 컬러 표시를 실행하고 있다. 또한, PDP(10)에서는, 1 필드 기간을 복수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해 구동함으로써, 계조(階調) 표시를 실행한다. 각각의 서브필드는, 초기화 기간, 기록 기간 및 유지 기간으로 이루어지고, 화상 데이터를 표시하기 위해서, 초기화 기간, 기록 기간 및 유지 기간에 각각 상이한 신호 파형을 각각의 전극에 인가하고 있다.
1-1-3 PDP의 구동 전압 파형
도 4는, PDP(10)의 각각의 전극에 인가하는 각각의 구동 전압 파형을 나타내는 파형도이다. 도 4에 나타낸 바와 같이, 각각의 서브필드(SF)는 초기화 기간(TI), 기록 기간(TW) 및 유지 기간(TU)을 갖고 있다. 또한, 각각의 서브필드(SF)는, 발광 기간의 가중치(weight)를 변경하기 위해서 유지 기간(TU)에 있어서의 유지 펄스의 수를 다르게 하고 있는 것 이외는, 거의 마찬가지의 동작을 실행한다. 각각의 서브필드(SF)에 있어서의 동작 원리도 거의 마찬가지이므로, 여기서는 1개의 서브필드(SF)에 대해서만 동작을 설명한다.
우선, 초기화 기간(TI)에서는, 예를 들면, 방전 셀의 방전 상태를 초기화하는 양(+)의 초기화 펄스를 모든 주사 전극(SCi)에 인가한다. 이것에 의해, 주사 전극(SCi) 및 유지 전극(SUi)을 피복하는 유전체층(24) 위의 보호층(25) 및 형광체층(35) 위에, 필요한 벽 전하를 축적한다. 추가해서, 초기화 펄스는, 방전 지연을 작게 하여, 기록 방전을 안정화해서 발생시키기 때문에, 프라이밍(방전을 위한 기폭제로 여기 입자라고도 부른다)을 발생시킨다고 하는 동작을 갖는다.
구체적으로는, 초기화 기간(TI)의 전반부를 나타내는 부초기화(副初期化) 기간(TI1)에서는, 데이터 전극(Dj) 및 유지 전극(SUi)을 각각 0(V)으로 유지한다. 주사 전극(SCi)에는, 데이터 전극(Dj)에 대하여, 양(+)의 방전 개시 전위 이하의 양(+)의 방향 초기화 개시 전위(Vst1)로부터, 양(+)의 방전 개시 전위를 초과하는 초기화 피크 전위(Vst)를 향해서 완만하게 상승하는 경사 파형 전압을 인가한다. 이 경사 파형 전압이 상승하는 사이에, 주사 전극(SCi)과, 유지 전극(SUi) 및 데이터 전극(Dj)과의 사이에서, 각각 1회째의 미약한 초기화 방전이 일어난다. 그리고, 주사 전극(SCi) 상부에 음(-)의 벽 전압이 축적되는 동시에, 데이터 전극(Dj) 상부 및 유지 전극(SUi) 상부에는, 양(+)의 벽 전압이 축적된다. 여기서, 전극 상부의 벽 전압이라는 것은, 전극을 피복하는 유전체층 위에 축적된 벽 전하에 의해 생기는 전압을 나타낸다. 또한, 초기화 피크 전위(Vst)는, 초기화 펄스의 절대치가 최대가 될 때의 초기화 펄스의 전위, 즉, 초기화 펄스의 전위와 접지 전위와의 전위차가 절대치에서 최대가 되는 시점에 있어서의, 초기화 펄스의 전위를 나타낸다.
초기화 기간(TI)의 후반부를 나타내는 부초기화 기간(TI2)에서는, 유지 전극(SUi)을 소정의 양(+)의 유지 전극 오프셋 전위(Ve)로 유지한다. 그것과 동시에, 주사 전극(SCi)에는, 유지 전극(SUi)에 대하여, 양(플러스: +)의 방전 개시 전위 이하가 되는 음(마이너스: -)의 방향 초기화 개시 전위(Vad1)로부터 음의 방전 개시 전위를 초과하는 주사 피크 전위(Vad)를 향해서 완만하게 하강하는 경사 파형 전압을 인가한다. 이 사이에, 주사 전극(SCi)과, 유지 전극(SUi) 및 데이터 전극(Dj)과의 사이에서 각각 2회째의 미약한 초기화 방전이 일어난다. 그리고, 주사 전극(SCi) 상부의 음(-)의 벽 전압 및 유지 전극(SUi) 상부의 양(+)의 벽 전압이 약하게 되고, 데이터 전극(Dj) 상부의 양(+)의 벽 전압은, 기록 동작에 적합한 값으로 조정된다. 이상으로써 초기화 동작이 종료된다(이하, 초기화 기간(TI)에 각각의 전극에 인가되는 구동 전압 파형을 「초기화 파형」이라고 약기한다). 주사 피크 전위(Vad)는, 초기화 피크 전위(Vst)에 대하여 역극성(逆極性)이고 또한 절대치가 작다.
이어서, 초기화 기간(TI) 후의 기록 기간(TW)에서는, n행×m열로 구성되는 (n×m) 개의 방전 셀(Cij) 중, 영상 신호에 근거하여, 특정한 방전 셀 Cpq에 기록 방전을 발생시킨다. 여기서, p는 1∼n 중 특정한 p행째, q는 1∼m 중 특정한 q열째로, Cpq의 개수는 0∼(n×m)개이다. 이것 때문에, 모든 주사 전극(SCi)에 순차적으로 음(-)의 주사 피크 전위(Vad)를 갖는 주사 펄스를 인가함으로써 주사를 실행한다.
구체적으로, 기록 기간(TW)에서는, 우선 주사 펄스를 공급하는 준비로서, 모든 주사 전극(SCi)을, 일단(一旦), 소정의 주사 기준 전위(Vnd)에 유지한다. 이어서, 방전 셀(Cpq)의 기록 동작에서는, 주사 전극(SCp)에 주사 피크 전위(Vad)를 갖는 주사 펄스를 인가한다. 동시에, m열의 데이터 전극(Dj) 중, p행째에 표시해야 할 데이터 전극(Dq)에, 양(+)의 데이터 피크 전위(Vd)를 갖는 데이터 펄스를 인가한다. 이렇게 해서, 데이터 피크 전위(Vd)가 인가된 데이터 전극(Dq)과, 주사 피크 전위(Vad)가 인가된 주사 전극(SCp)과의 교차부에 대응하는 방전 셀(Cpq)에서, 기록 방전이 발생한다. 이 기록 방전에 의해 방전 셀(Cpq)의 주사 전극(SCp) 상부에 양(+)전압이 축적되고, 유지 전극(SUp) 상부에 음(-)전압이 축적되어서, 기록 동작이 종료된다. 이하, 마찬가지의 기록 동작을 n행째의 방전 셀(Cnq)에 이르기까지 실행하여, 기록 동작이 종료된다.
기록 기간(TW) 후의 유지 기간(TU)에서는, 소정의 기간에, 주사 전극(SCi)과 유지 전극(SUi)과의 사이에, 방전 상태를 유지하는 데에 충분한 유지 피크 전위(Vsu)를 갖는 유지 펄스를 인가한다. 이것에 의해, 주사 전극(SCi)과 유지 전극(SUi)과의 사이에 방전 플라즈마가 생성되어, 소정의 기간, 형광체층을 여기(勵起) 발광(發光)시킨다. 이때, 기록 기간(TW)에 있어서 기록 방전이 발생한 방전 셀(Cpq) 이외의 방전 공간에서는, 방전은 발생하지 않고 형광체층(35)의 여기 발광은 일어나지 않는다.
구체적으로, 유지 기간(TU)에서는, 최초에 주사 전극(SCi)을 0(V)으로 일단 복귀시킨 후, 유지 전극(SUi)을 0(V)으로 복귀시킨다. 그 후, 주사 전극(SCi)에 양(+)의 유지 피크 전위(Vsu)를 갖는 유지 펄스를 인가한다. 이때, 기록 방전을 일으킨 방전 셀(Cpq)에서는, 주사 전극(SCp) 상부와 유지 전극(SUp) 상부와의 사이에 전압이 생긴다. 이 전압은, 양(+)의 유지 펄스 전압(Vsu)과, 기록 기간(TW)에 있어서 주사 전극(SCp) 상부 및 유지 전극(SUp) 상부에 축적된 벽 전압의 가산치(加算値)를 포함한다. 그 결과, 이 양쪽 전극의 벽 전압 간의 전압은, 방전 개시 전압보다 커져, 1회째의 유지 방전이 발생한다. 그리고, 유지 방전을 일으킨 방전 셀(Cpq)에서는, 유지 방전 발생 시에 있어서의 주사 전극(SCp)과 유지 전극(SUp)과의 전위차를 없애도록, 주사 전극(SCp) 상부에 음전압이 축적되고, 유지 전극(SUp) 상부에 양전압이 축적된다. 이렇게 해서, 1회째의 유지 방전이 종료된다.
1회째의 유지 방전 후, 주사 전극(SCi)을 0(V)으로 복귀시키고, 그 후, 유지 전극(SUi)에 양(+)의 유지 펄스 전압(Vsu)을 인가한다. 이때, 1회째의 유지 방전을 일으킨 방전 셀(Cpq)에서는, 주사 전극(SCp) 상부와 유지 전극(SUp) 상부와의 사이에 전압이 생긴다. 이 전압은, 양(+)의 유지 펄스 전압(Vsu)과, 1회째의 유지 방전에 있어서 주사 전극(SCp) 상부 및 유지 전극(SUp) 상부에 축적된 벽 전압의 가산치를 포함한다. 그 결과, 양쪽 전극의 벽 전압 간의 전압은, 방전 개시 전압보다 커지고, 2회째의 유지 방전이 발생한다. 이후 마찬가지로, 주사 전극(SCi)과 유지 전극(SUi)에 유지 펄스를 번갈아 인가함으로써, 기록 방전을 일으킨 방전 셀(Cpq)에 대하여, 유지 펄스의 횟수만큼 유지 방전이 계속해서 실행된다.
1-1-4 플라즈마 디스플레이 장치
도 5는 제1실시형태의 PDP 구동 회로를 구성한 플라즈마 디스플레이 장치의 구성을 나타내는 블록도이다. 도 5에 나타내는 플라즈마 디스플레이 장치는, AD 컨버터(1), 영상 신호 처리 회로(2), 서브필드 처리 회로(3), 데이터 전극 구동 회로(4), 주사 전극 구동 회로(5), 유지 전극 구동 회로(6), 및 PDP(10)를 구비하고 있다.
AD 컨버터(1)는 입력된 아날로그 영상 신호를 디지털 영상 신호(S1)로 변환한다. 영상 신호 처리 회로(2)는 입력된 디지털 영상 신호(S1)를 발광 기간의 가중치가 상이한 복수의 서브필드(SF)의 조합에 의해 PDP(10)에 발광 표시한다. 이 때문에 영상 신호 처리 회로(2)는, 1 필드의 영상 신호를, 각각의 서브필드(SF)의 제 어를 실행하는 서브필드 데이터(S2)로 변환한다.
서브필드 처리 회로(3)는, 영상 신호 처리 회로(2)에서 작성된 서브필드 데이터(S2)로부터, 데이터 전극 구동 회로용 제어 신호(S3D), 주사 전극 구동 회로용 제어 신호(S3C), 및 유지 전극 구동 회로용 제어 신호(S3U)를 생성한다. 데이터 전극 구동 회로용 제어 신호(S3D)는 데이터 전극 구동 회로(4)에 공급된다. 또한, 주사 전극 구동 회로용 제어 신호(S3C)는 주사 전극 구동 회로(5)에 공급되고, 유지 전극 구동 회로용 제어 신호(S3U)는, 유지 전극 구동 회로(6) 및 주사 전극 구동 회로(5)에 공급된다.
데이터 전극 구동 회로(4)는, 데이터 전극 구동 회로용 제어 신호(S3D)에 근거하여, 각각의 데이터 전극(Dj)을 독립해서 구동한다. 주사 전극 구동 회로(5)는, 유지 기간(TU)에 주사 전극(SCi)에 인가하는 유지 펄스를 생성하기 위한 유지 펄스 생성 회로(53)를 내부에 구비하고, 유지 전극 구동 회로용 제어 신호(S3U)에 근거하여, 각각의 주사 전극(SCi)을 총괄하여 구동할 수 있다. 또한, 주사 전극 구동 회로용 제어 신호(S3C)에 근거하여, 각각의 주사 전극(SCi)을 독립해서 구동한다. 유지 전극 구동 회로(6)는, 유지 기간(TU)에 유지 전극(SUi)에 인가하는 유지 펄스를 생성하기 위한 회로를 구비하고, PDP(10)의 모든 유지 전극(SUi)을 총괄적으로 구동할 수 있다. 그리고, 유지 전극 구동 회로용 제어 신호(S3U)에 근거하여 유지 전극(SUi)을 구동한다.
1-2 PDP 구동 회로의 구성 및 동작
도 1, 도 4, 도 6 및 도 7을 이용하여, PDP 구동 회로의 구성 및 동작을 설 명한다. 도 6은, 도 1의 PDP 구동 회로에 포함되는 각각의 스위치부의 동작을 나타내는 관계도이다. 도 7은, 초기화 기간(TI), 기록 기간(TW) 및 유지 기간(TU)에 인가되는 구동 전압 파형을 나타내는 파형도이며, 도 4와 관계된다. 도 6에 나타나는 각각의 스위치부의 온/오프 상태는, 서브필드 처리 회로(3)에 의해 제어되지만, 간략화를 위해서 도 1에서는 배선이 생략되어 있다. 서브필드 처리 회로(3)는, 논리 회로, 마이크로 컴퓨터, 또는 이들 양자의 조합에 의해 구성되며, 도 1, 도 4, 도 6 및 도 7을 참조하는 이하의 설명에 따라서, 각각의 스위치부를 제어한다.
1-2-1 PDP 구동 회로의 개요
도 1은, 도 5에 있어서의 제1실시형태의 플라즈마 디스플레이 장치에 있어서, 장치의 일부를 나타내는 것이며, 서브필드 처리 회로(3), 주사 전극 구동 회로(5), 유지 전극 구동 회로(6), 및 PDP(10)를 포함한다. 제1실시형태에 있어서의 PDP 구동 회로는, 주사 전극의 총수를 2개의 군(群)으로 분할하고, 각각을 구동하는 2군 분할 구동 구성(2군 구성)을 구비한다. 총수가 n개의 주사 전극(SCi)은, 기록 기간(TW)에 있어서, 전반(前半)의 기간을 주사하는 n1개의 주사 전극을 포함하는 주사 전극 군(SCg1)과, 후반(後半)의 기간을 주사하는 n2개의 주사 전극을 포함하는 주사 전극 군(SCg2)으로 분할된다. 여기서, n1은 1 이상으로서 n보다 작은 정수이며, n2는 1 이상으로서 n보다 작은 정수이다. 마찬가지로, 총수가 n개인 유지 전극(SUi)은, n1개의 유지 전극을 포함하는 유지 전극 군(SUg1)과, n2개의 유지 전극을 포함하는 유지 전극 군(SUg2)으로 분할된다. 유지 전극 군(SUg1) 중의 n1개의 유지 전극은, 주사 전극 군(SCg1) 중의 n1개의 주사 전극과 각각 쌍을 이룬다. 유 지 전극 군(SUg2) 중의 n2개의 유지 전극은, 주사 전극 군(SCg2) 중의 n2개의 주사 전극과 각각 쌍을 이루고, 또한, (n1+n2=n)이며, 통상적으로, n은, n1과 n2로 대략 균등하게 분할되지만, 불균등하게 해도 좋다. 제1실시형태의 PDP 구동 회로는, 주사 전극 군(SCg1) 및 주사 전극 군(SCg2)으로 분할되어, 총수가 n개인 주사 전극을 구동하여, 초기화 펄스, 주사 펄스, 및 유지 펄스를 공급한다.
여기서, 방전 셀(Cij)은, 주사 전극(SCi), 유지 전극(SUi), 및 데이터 전극(Dj)에 의해 형성되지만, 이하의 설명에서는 데이터 전극(Dj)은, 특정한 첨자 「j」를 구비한 데이터 전극으로 설정된다. 따라서 방전 셀(Cij)의 개수는 n개가 되고, 각각의 방전 셀로부터 「j」의 첨자는 생략된다. 이와 같이 하여 얻은 결과는, 특정한 첨자 「j」 이외의 데이터 전극 및 방전 셀에 대해서도, 당연히 성립한다. 즉, n개의 방전 셀(Cij)은, 주사 전극 군(SCg1) 및 유지 전극 군(SUg1)에 의해 형성되는 방전 셀 군(Cg1)과, 주사 전극 군(SCg2) 및 유지 전극 군(SUg2)에 의해 형성되는 방전 셀 군(Cg2)을 포함한다.
주사 전극 구동 회로(5) 및 유지 전극 구동 회로(6)는, 후술하는 바와 같이, 각각 1개 이상의 스위치부를 포함한다. 스위치부는, 예를 들면, MOS 트랜지스터, 바이폴라 트랜지스터, 혹은 IGBT(Insulated Gate Bipolar Transistor) 등의, 스위칭 기능을 갖춘 반도체 소자를 포함한다. 이들 각 종류의 스위칭 소자는, 경우에 따라서는 복수 개 포함되고, 또한 각 종류의 조합으로 포함되는 경우도 있다. 특히, 필요로 하는 출력 전류량을 충족하기 위해서, 복수 개의 병렬 구성이 사용된다.
주사 전극 구동 회로(5)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 복합 스위치부(50), 주사 전극 군 구동부(Bb1), 및 주사 전극 군 구동부(Bb2)를 포함한다. 유지 펄스 발생 회로(53)는, 유지 펄스 생성 회로라고도 불린다. 양(+)의 초기화 파형 생성 회로(54)는 양(+)의 초기화부라고도 불린다. 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 및 복합 스위치부(50)의 일단은, 공통 방전 경로(R0)에 접속된다. 복합 스위치부(50)의 1개의 타단은, 방전 경로(R1)를 통해서 주사 전극 군 구동부(Bb1)에 접속되고, 또 하나의 타단은, 방전 경로(R2)를 통해서 주사 전극 군 구동부(Bb2)에 접속된다. 주사 전극 군 구동부(Bb1)의 타단은, 주사 전극 군(SCg1) 중의 n1개의 각각의 주사 전극에, 개별적인 배선으로 접속된다. 주사 전극 군 구동부(Bb2)의 타단은, 주사 전극 군(SCg2) 중의 n2개의 각각의 주사 전극에, 개별적인 배선으로 접속된다. 한편, 유지 전극 구동 회로(6)의 일단은, 각각의 유지 전극 군(SUg1, SUg2) 중의 합계 n개의 각각의 유지 전극에, 1개의 배선으로 접속된다.
1-2-2 유지 펄스 발생 회로(53)
유지 펄스 발생 회로(53)는, 유지 펄스 전압원(Esu1), 고전위 측 스위치부(SWa), 저전위 측 스위치부(SWb), 및 스위치부(SWc)를 포함한다. 유지 펄스 전압원(Esu1)은 소정의 양(+)의 유지 펄스 전압(Vsu)을 공급한다. 고전위 측 스위치부(SWa)는, 일단이 유지 펄스 전압원(Esu1)에 접속된다. 저전위 측 스위치부(SWb)는, 고전위 측 스위치부(SWa)의 타단과 접지 단자(GND1) 사이에 삽입된다. 스위치부(SWc)는, 고전위 측 스위치부(SWa)와 저전위 측 스위치부(SWb)의 접속점과 공통 방전 경로(R0) 사이에 삽입된다. 접지 전위에 대한 유지 펄스 전압(Vsu)의 전위 레벨은, 유지 펄스의 피크 전위를 나타내고, 유지 피크 전위(Vsu)라고도 불린다. 제1실시형태에서는, 유지 피크 전위(Vsu)는 양(+)전위이다. 유지 펄스 발생 회로(53)는, 서브필드 처리 회로(3)로부터의 유지 전극 구동 회로용 제어 신호(S3U)에 근거하여, 고전위 측 스위치부(SWa) 및 저전위 측 스위치부(SWb)를 번갈아 온(ON)으로 한다. 이것에 의해 유지 펄스 발생 회로(53)는, 유지 펄스 전위(Vsu)와 접지 전위로 특정되는 유지 펄스를 생성한다.
1-2-3 양(+)의 초기화 파형 생성 회로(54)
양(+)의 초기화 파형 생성 회로(54)는, 소정의 양(+)의 초기화 펄스 전압(Vst)을 공급하는 양(+)의 초기화 펄스 전압원(Est)과, 일단이 양(+)의 초기화 펄스 전압원(Est)에, 타단이 공통 방전 경로(R0)에 각각 접속되는 스위치부(Swd)를 포함한다. 접지 전위에 대한 양(+)의 초기화 펄스 전압(Vst)의 전위 레벨은, 초기화 펄스의 피크 전위를 나타내고, 양(+)의 초기화 피크 전위(Vst)라고도 불린다. 제1실시형태에서는, 양(+)의 초기화 피크 전위(Vst)는 양전위이다.
스위치부(Swd)는, 양(+)의 초기화 피크 전위(Vst)에 근거하여, 양(+)의 방향 초기화 개시 전위(Vst1)를 생성한다. 양(+)의 초기화 파형 생성 회로(54)는, 스위치부(Swd)가 온으로 되면, 최초에 공통 방전 경로(R0)를 양(+)의 방향 초기화 개시 전위(Vst1)로 설정한다. 양(+)의 초기화 파형 생성 회로(54)는, 이어서 도 7에 나타낸 바와 같이, 양(+)의 방향 초기화 개시 전위(Vst1)로부터 양(+)의 초기화 피크 전위(Vst)로 단조 증가적으로 완만하게 상승하는 초기화 펄스를 생성한다. 이러한 초기화 펄스의 파형은, 예를 들면, 스위치부(Swd)의 온(ON) 저항을 높게 함으로써 생성된다. 양(+)의 방향 초기화 개시 전위(Vst1)가 유지 전압(Vsu)과 동일할 경우는, 유지 펄스 발생 회로(53)의 스위치부(SWa)를 온으로 해서, 공통 방전 경로(R0)의 전위를 유지 피크 전위(Vsu)로 설정해도 좋다. 초기화 기간(TI) 중, 양(+)의 초기화 파형 생성 회로(54)가 초기화 펄스를 생성하는 기간은, 양(+)의 부초기화 기간(positive sub-setup period)(TI1)(도 7에 도시)이라고도 불린다. 양(+)의 부초기화 기간(TI1)에 있어서의 초기화 펄스는, 양(+)의 부초기화 펄스라고도 불린다.
양(+)의 초기화 파형 생성 회로(54)가 초기화 펄스를 생성하는 양(+)의 부초기화 기간(TI1)에서는, 스위치부(Swd)는 온으로 되지만, 스위치부(SWc)는 오프로 되어, 유지 펄스 발생 회로(53)는 공통 방전 경로(R0)로부터 분리된다. 한편, 유지 펄스 발생 회로(53)가 유지 펄스를 생성하는 유지 기간(TU)에서는, 스위치부(SWc)는 온으로 되지만, 스위치부(Swd)는 오프로 되어, 양(+)의 초기화 파형 생성 회로(54)는 공통 방전 경로(R0)로부터 분리된다. 공통 방전 경로(R0)에 있어서의 신호는, 공통 방전 경로 전위(V0)라고도 불린다. 공통 방전 경로 전위(V0)는, 유지 기간(TU)에서는 유지 펄스로 되고, 양(+)의 부초기화 기간(TI1)에서는 초기화 펄스로 된다.
1-2-4 복합 스위치부(50)
복합 스위치부(50)는, 군(群) 스위치부(SW1), 군 스위치부(SW2), 및 군간(群間) 스위치부(SWI2)를 포함한다. 군 스위치부(SW1)는, 드레인 단자가 공통 방전 경로(R0)에 접속되고, 소스 단자가 방전 경로(R1)를 통해서 주사 전극 군 구동부(Bb1)에 접속되어, 공통 방전 경로(R0)와 주사 전극 군 구동부(Bb1)와의 접속을 온/오프한다. 군 스위치부(SW2)는, 드레인 단자가 공통 방전 경로(R0)에 접속되고, 소스 단자가 방전 경로(R2)를 통해서 주사 전극 군 구동부(Bb2)에 접속되어, 공통 방전 경로(R0)와 주사 전극 군 구동부(Bb2)의 접속을 온/오프한다.
제1실시형태의 2군 구성에 있어서, 군 스위치부(SW1) 및 주사 전극 군 구동부(Bb1)는, 제1군 부주사 전극 구동 회로를 구성하고, 군 스위치부(SW2), 군간 스위치부((SWI2) 및 주사 전극 군 구동부(Bb2)는, 제2군 부주사 전극 구동 회로를 구성한다. 주사 전극 구동 회로(5)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 제1군 부주사 전극 구동 회로, 및 제2군 부주사 전극 구동 회로를 포함한다. 제1군 부주사 전극 구동 회로는 제1군이라고도 불리고, 제2군 부주사 전극 구동 회로는 제2군이라고도 불린다.
군간 스위치부(SWI2)는, 소스 단자가 방전 경로(R1)에, 드레인 단자가 방전 경로(R2)에 각각 접속되어, 방전 경로(R1)와 방전 경로(R2)의 접속을 온/오프한다. 방전 경로(R1)의 전위(V1)는, 방전 경로 전위(V1)라고도 불린다. 방전 경로(R2)의 전위(V2)는, 방전 경로 전위(V2)라고도 불린다. 군 스위치부(SW1) 및 군 스위치부(SW2)는, 그 바디 다이오드(body diode)가, 유지 펄스 발생 회로(53)의 접지 단자(GND1)로부터 방전 경로(R1) 및 방전 경로(R2)에 각각 흐르는 전류를 차단하는 방향으로 배치되어 있다. 또한, 군간 스위치부(SWI2)는, 그 바디 다이오드가, 방전 경로(R2)로부터 방전 경로(R1)에 흐르는 전류를 차단하는 방향으로 배치되어 있다. 또한, 군 스위치부(SW1) 및 군 스위치부(SW2)와 같이, 접지 단자(GND1)로부터 각각의 방전 경로(R1, R2)에 흘러들어 오는 전류를 차단하는 스위치를, Vad 분리 스위 치라고도 부른다.
1-2-5 주사 전극 군 구동부(Bb1)
주사 전극 군 구동부(Bb1)는, 방전 경로(R1)에 접속되는 음(-)의 초기화 파형 생성 회로(51)와, 마찬가지로 방전 경로(R1)에 접속되는 어드레스 전압 인가 회로(52)와, 방전 경로(R1)와 주사 전극 군(SCg1)의 사이에 삽입되는 주사부(Ba1)를 포함한다. 음(-)의 초기화 파형 생성 회로(51)는 음(-)의 초기화부라고도 불리고, 어드레스 전압 인가 회로(52)는 주사 피크 전위 생성부라고도 불린다.
음(-)의 초기화 파형 생성 회로(51)는, 소정의 음(-)의 주사 펄스 전압(Vad)을 공급하는 주사 펄스 전압원(Ead)과, 일단이 주사 펄스 전압원(Ead)에, 타단이 방전 경로(R1)에 각각 접속되는 스위치부(SWi)를 포함한다. 접지 전위에 대한 주사 펄스 전압(Vad)의 전위 레벨은, 주사 펄스의 피크 전위를 나타내고, 주사 피크 전위(Vad) 또는 선택 전위(Vad)라고도 불린다. 제1실시형태에서는, 주사 피크 전위(Vad)는 음전위이다.
스위치부(SWi)는, 주사 피크 전위(Vad)에 근거하여, 음(-)의 방향 초기화 개시 전위(Vad1)를 생성한다. 음(-)의 초기화 파형 생성 회로(51)는, 스위치부(SWi)가 온으로 되면, 최초에 방전 경로 전위(V1)를 음(-)의 방향 초기화 개시 전위(Vad1)로 설정한다. 또한 음(-)의 초기화 파형 생성 회로(51)는, 도 7에 나타낸 바와 같이, 음(-)의 방향 초기화 개시 전위(Vad1)로부터 주사 피크 전위(Vad)에 단조 감소적으로 완만하게 하강하는 초기화 펄스를 생성한다. 이러한 초기화 펄스의 파형은, 예를 들면, 스위치부(SWi)의 온 저항을 높게 함으로써 생성된다. 음(-)의 방향 초기화 개시 전위(Vad1)가 유지 전압(Vsu)과 동일할 경우는, 유지 펄스 발생 회로(53)의 스위치부(SWa)를 온으로 해서, 공통 방전 경로(R0)의 전위를 유지 피크 전위(Vsu)로 설정해도 좋다. 초기화 기간(TI) 중, 음(-)의 초기화 파형 생성 회로(51)가 초기화 펄스를 생성하는 기간은, 음(-)의 부초기화 기간(TI2)(도 7에 도시)이라고도 불린다. 음(-)의 부초기화 기간(TI2)에 있어서의 초기화 펄스는, 음(-)의 부초기화 펄스라고도 불린다.
어드레스 전압 인가 회로(52)는, 주사 펄스 전압원(Ead)과, 소스 단자가 주사 펄스 전압원(Ead)에, 드레인 단자가 방전 경로(R1)에 각각 접속되는 스위치부(SWj)를 포함한다. 스위치부(SWj)는, 그 바디 다이오드가, 방전 경로(R1)로부터 주사 펄스 전압원(Ead)에 흐르는 전류를 차단하는 방향으로 배치되어 있다. 어드레스 전압 인가 회로(52)는, 기록 기간(TW)에 있어서 스위치부(SWj)를 온으로 함으로써, 방전 경로 전위(V1)를 주사 피크 전위(Vad)로 설정한다.
주사부(Ba1)는, 주사 기준 전압원(Esc1), 고전위 측 스위치부 군(SWg1) 및 저전위 측 스위치부 군(SWh1)을 포함한다. 주사 기준 전압원(Esc1)은, 소정의 양(+)의 주사 기준 전압(Vsc)을 공급한다. 고전위 측 스위치부 군(SWg1)은, 일단이 주사 기준 전압원(Esc1)에 접속된다. 저전위 측 스위치부 군(SWh1)은, 고전위 측 스위치부 군(SWg1)의 타단과 방전 경로(R1)의 사이에 삽입된다. 고전위 측 스위치부 군(SWg1) 및 저전위 측 스위치부 군(SWh1)은, 주사 전극 군(SCg1) 중의 주사 전극의 개수 n1에 대응하고, 각각 n1개의 스위치부를 구비하여, n1개의 접속점에서 각각 접속된다. n1개의 접속점은, 주사 전극 군(SCg1) 중의 n1개의 주사 전극에 각각 접속되어, n1계통의 주사 전극 군 구동 신호(VCg1)가 주사 전극 군(SCg1)에 공급된다.
한편, 주사 기준 전압원(Esc1)의 타단은, 고전위 측 스위치부 군(SWg1)과 저전위 측 스위치부 군(SWh1)의 직렬 접속 구성에 병렬로, 방전 경로(R1)에 접속되어, 이 직렬 접속 구성에 주사 기준 전압(Vsc)이 인가된다. 주사 기준 전압원(Esc1)과 고전위 측 스위치부 군(SWg1)의 접속점의 전위 레벨은, 방전 경로 전위(V1)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖고, 비선택 전위라고도 불린다. 비선택 전위는, 기록 기간(TW)에 있어서, 주사 펄스의 주사 피크 전위(Vad)를 나타내는 선택 전위 이외의 전위를 나타낸다. 즉, 비선택 전위는, (V1+Vsc)로 나타내진다. 주사부(Ba1)는, 고전위 측 스위치부 군(SWg1)을 온으로 하고 저전위 측 스위치부 군(SWh1)을 오프로 함으로써, 주사 전극 군 구동 신호(VCg1)를 비선택 전위로 설정한다. 주사부(Ba1)는, 역으로, 고전위 측 스위치부 군(SWg1)을 오프로 하고 저전위 측 스위치부 군(SWh1)을 온으로 함으로써, 주사 전극 군 구동 신호(VCg1)를 방전 경로 전위(V1)로 설정한다.
기록 기간(TW)에서는, 방전 경로 전위(V1)는 주사 피크 전위(Vad)로 설정되기 때문에, 비선택 전위는, 주사 피크 전위(Vad)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는다. 이 경우, 비선택 전위는 주사 기준 전위(Vnd)라고도 불린다. 즉, 주사 기준 전위(Vnd)는, (Vnd=Vad+Vsc)로 나타내진다. 도 4 및 도 7에 나타낸 바와 같이, 제1실시형태에서는 주사 피크 전위(Vad)는 음전위이며, 주사 기준 전위(Vnd)는 음전위의 경우(도 4)와, 양전위의 경우(도 7)가 있다. 도 7에 나타낸 바와 같이, 주사부(Ba1)는, 기록 기간(TW) 내의 부주사 기간(TC1)에서는, 고전위 측 스위치부 군(SWg1)을 온으로 하고 저전위 측 스위치부 군(SWh1)을 오프로 함으로써, 주사 전극 군 구동 신호(VCg1)를 주사 기준 전위(Vnd)로 설정한다. 주사부(Ba1)는, 역으로, 고전위 측 스위치부 군(SWg1)을 오프로 하고 저전위 측 스위치부 군(SWh1)을 온으로 함으로써, 주사 전극 군 구동 신호(VCg1)를 주사 피크 전위(Vad)로 설정한다. 즉, 주사부(Ba1)는, 음(-)의 주사 펄스를 생성한다. 주사 기준 전위(Vnd)는, 주사 피크 전위(Vad)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는다. 이렇게, 제1실시형태의 주사 전극 군 구동부(Bb1)는, 주사 전극 군(SCg1)을 구동하고, 초기화 펄스, 주사 펄스, 및 유지 펄스를 공급한다.
1-2-6 주사 전극 군 구동부(Bb2)
주사 전극 군 구동부(Bb2)는, 방전 경로(R2)와 주사 전극 군(SCg2)과의 사이에 삽입되는 주사부(Ba2)를 포함한다. 주사 전극 군 구동부(Bb1)에 포함되는 음(-)의 초기화 파형 생성 회로(51) 및 어드레스 전압 인가 회로(52)와 동등한 기능은, 주사 전극 군 구동부(Bb2)에는 포함되지 않는다.
주사부(Ba2)는, 주사 기준 전압원(Esc2), 고전위 측 스위치부 군(SWg2) 및 저전위 측 스위치부 군(SWh2)을 포함한다. 주사 기준 전압원(Esc2)은, 소정의 양(+)의 주사 기준 전압(Vsc)을 공급한다. 고전위 측 스위치부 군(SWg2)은, 일단이 주사 기준 전압원(Esc2)에 접속된다. 저전위 측 스위치부 군(SWh2)은, 고전위 측 스위치부 군(SWg2)의 타단과 방전 경로(R2)의 사이에 삽입된다. 고전위 측 스위치부 군(SWg2) 및 저전위 측 스위치부 군(SWh2)은, 주사 전극 군(SCg2) 중의 주사 전극의 개수 n2에 대응하여, 각각 n2개의 스위치부를 구비하고, n2개의 접속점에서 각각 접속된다. n2개의 접속점은, 주사 전극 군(SCg2) 중의 n2개의 주사 전극에 각각 접속되어, n2계통의 주사 전극 군 구동 신호(VCg2)가 주사 전극 군(SCg2)에 공급된다.
한편, 주사 기준 전압원(Esc2)의 타단은, 고전위 측 스위치부 군(SWg2)과 저전위 측 스위치부 군(SWh2)의 직렬 접속 구성에 병렬로, 방전 경로(R2)에 접속되어, 이 직렬 접속 구성에 주사 기준 전압(Vsc)이 인가된다. 주사 기준 전압원(Esc2)과 고전위 측 스위치부 군(SWg2)의 접속점의 전위 레벨은, 방전 경로 전위(V2)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖고, 비선택 전위라고도 불린다. 즉, 비선택 전위는, (V2+Vsc)로 나타내진다. 주사부(Ba2)는, 고전위 측 스위치부 군(SWg2)을 온으로 하고 저전위 측 스위치부 군(SWh2)을 오프로 함으로써, 주사 전극 군 구동 신호(VCg2)를 비선택 전위로 설정한다. 주사부(Ba2)는, 역으로, 고전위 측 스위치부 군(SWg2)을 오프로 하고 저전위 측 스위치부 군(SWh2)을 온으로 함으로써, 주사 전극 군 구동 신호(VCg2)를 방전 경로 전위(V2)로 설정한다.
기록 기간(TW) 내의 부주사 기간(TC2)(도 7에 도시)에서는, 방전 경로 전위(V1)는 주사 피크 전위(Vad)로 설정된다. 군 스위치부(SW1) 및 군 스위치부(SW2)는 오프로 되고, 군간 스위치부((SWI2)는 온으로 되기 때문에, 방전 경로 전위(V2)도 마찬가지로 주사 피크 전위(Vad)로 설정된다. 비선택 전위는, 주사 피크 전위(Vad)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는다. 이 경우, 비선택 전위는 주사 기준 전위(Vnd)라고도 불린다. 즉, 주사 기준 전위(Vnd)는, (Vnd=Vad+Vsc)로 나타내진다. 도 4 및 도 7에 나타낸 바와 같이, 제1실시형태에서는 주사 피크 전위(Vad)는 음전위이며, 주사 기준 전위(Vnd)는 음전위인 경우(도 4)와, 양전위인 경우(도 7)가 있다. 주사부(Ba1)와 마찬가지로 주사부(Ba2)는, 기록 기간(TW) 내의 부주사 기간(TC2)에서는, 고전위 측 스위치부 군(SWg2)을 온으로 하고 저전위 측 스위치부 군(SWh2)을 오프로 함으로써, 주사 전극 군 구동 신호(VCg2)를 주사 기준 전위(Vnd)로 설정한다. 주사부(Ba2)는 역으로, 고전위 측 스위치부 군(SWg2)을 오프로 하고 저전위 측 스위치부 군(SWh2)을 온으로 함으로써, 주사 전극 군 구동 신호(VCg2)를 주사 피크 전위(Vad)로 설정한다. 즉, 주사부(Ba2)는, 음(-)의 주사 펄스를 생성한다. 이렇게, 제1실시형태의 주사 전극 군 구동부(Bb2)는, 주사 전극 군(SCg2)을 구동하여, 초기화 펄스, 주사 펄스, 및 유지 펄스를 공급한다.
1-2-7 유지 전극 구동 회로(6)
유지 전극 구동 회로(6)는, 유지 펄스 전압원(Esu2), 고전위 측 스위치부(SWe), 및 저전위 측 스위치부(SWf)를 포함한다. 유지 펄스 전압원(Esu2)은, 유지 기간(TU)에서는 소정의 양(+)의 유지 펄스 전압(Vsu)을 공급하고, 부초기화 기간(TI2) 및 기록 기간(TW)에서는 양(+)의 유지 전극 오프셋 전압(Ve)을 공급한다. 고전위 측 스위치부(SWe)는, 일단이 유지 펄스 전압원(Esu2)에 접속된다. 저전위 측 스위치부(SWf)는, 고전위 측 스위치부(SWe)의 타단과 접지 단자(GND2)의 사이에 삽입된다. 고전위 측 스위치부(SWe)와 저전위 측 스위치부(SWf)의 1개의 접속점은, 유지 전극 군(SUg1) 중의 n1개의 유지 전극 및 유지 전극 군(SUg2) 중의 n2개의 유지 전극에, 모두 접속된다. 이것에 의해, 유지 전극 구동 회로(6)는, 1계통의 유지 전극 구동 신호(VU)를, 유지 전극 군(SUg1) 및 유지 전극 군(SUg2)의 양쪽에 공급한다.
접지 전위에 대한 유지 펄스 전압(Vsu)의 전위 레벨은, 유지 펄스의 피크 전위를 나타내고, 유지 피크 전위(Vsu)라고도 불린다. 접지 전위에 대한 유지 전극 오프셋 전압(Ve)의 전위 레벨은, 유지 전극 오프셋 전위(Ve)라고도 불린다. 제1실시형태에서는, 유지 피크 전위(Vsu) 및 유지 전극 오프셋 전위(Ve)는 양쪽 모두 양전위이다. 유지 전극 구동 회로(6)는, 유지 기간(TU)에 있어서, 서브필드 처리 회로(3)로부터의 유지 전극 구동 회로용 제어 신호(S3U)에 근거하여, 고전위 측 스위치부(SWe) 및 저전위 측 스위치부(SWf)를 번갈아 온으로 한다. 이것에 의해 유지 전극 구동 회로(6)는, 유지 펄스 전위(Vsu) 및 접지 전위로 특정되는 유지 펄스를 생성한다. 도 1에 나타낸 바와 같이, 유지 전극 구동 회로(6)의 유지 전극 구동 회로용 제어 신호(S3U)는, 유지 펄스 발생 회로(53)의 경우에 비해서 반전(反轉)되어 있다. 이것 때문에, 유지 전극 구동 회로(6)는, 유지 기간(TU)에 있어서, 유지 펄스 발생 회로(53)의 유지 펄스와 동기하고, 또한 반전된 유지 펄스를 생성해(도 4에 도시), 각각의 유지 전극 군(SUg1, SUg2)에, 유지 펄스를 나타내는 유지 전극 구동 신호(VU)를 공급한다. 또한, 유지 전극 구동 회로(6)는, 부초기화 기간(TI2) 및 기록 기간(TW)에 있어서, 고전위 측 스위치부(SWe)를 온으로 하고 저전위 측 스위치부(SWf)를 오프로 함으로써, 유지 전극 오프셋 전위(Ve)를 생성한다(도 4에 도시).
서브필드 처리 회로(3)는, 주사부(Ba1)에 n1계통의 주사 전극 구동 회로용 제어 신호(S3C)를 공급하고, 주사부(Ba2)에 n2계통의 주사 전극 구동 회로용 제어 신호(S3C)를 공급한다. 이것에 의해, 초기화 기간(TI), 기록 기간(TW) 및 유지 기간(TU)에 있어서, 각각의 주사부(Ba1, Ba2) 내의 스위치부를 제어하고, 각각의 주사 전극 군(SCg1,SCg2)에 초기화 펄스, 주사 펄스 및 유지 펄스를 공급한다.
특히, 부주사 기간(TC1)에서는, 주사 펄스의 폭 기간을 나타내는 주사 펄스 폭 기간(Tpw)(도 7에 도시)만큼, 저전위 측 스위치부 군(SWh1) 중의 n1개의 각각의 스위치부를 순번으로 온으로 한다. 이어서 부주사 기간(TC1) 후의 부주사 기간(TC2)에서는, 주사 펄스 폭 기간(Tpw)만큼, 저전위 측 스위치부 군(SWh2) 중의 n2개의 각각의 스위치부를 순번으로 온으로 한다. 이것에 의해, 각각의 주사 전극에 주사 펄스를 순번으로 공급하는 싱글 스캔 방식(single scan system)에 기초하여, 주사 펄스를 나타내는 주사 전극 군 구동 신호(VCg1, VCg2)를 주사 전극 군(SCg1, SCg2)에, 각각 공급할 수 있다.
상술한 바와 같이, 제1실시형태에 있어서의 각각의 주사 전극 군 구동 신호(VCg1, VCg2)는, 부초기화 기간(TI2)이 종료하면, 신속하게 주사 피크 전위(Vad)로부터 주사 기준 전위(Vnd)로 상승할 필요가 있다(도 4 참조). 각각의 주사부(Ba1, Ba2)는, 주사 피크 전위(Vad)와 주사 기준 전위(Vnd)를 선택하는 구성으로 되어 있기 때문에, 각각의 주사 전극 군 구동 신호(VCg1, VCg2)는, 양쪽 전위 간을 신속하게 천이(遷移)한다. 또한, 도 4에서는, 주사 기준 전위(Vnd)가 음전위로 되어 있지만, 주사 기준 전압(Vsc)을 주사 펄스 전압(Vad)보다도 크게 설정함으로써, 도 7에 나타낸 바와 같이, 주사 기준 전위(Vnd)를 양전위로 할 수도 있다.
1-3 PDP 구동 회로의 동작 시퀀스
도 1, 도 6 및 도 7을 참조하면서, PDP 구동 회로의 동작 시퀀스를 시계열로 설명한다. 도 7은, 도 1의 PDP 구동 회로에 있어서, 각 구성 요소의 동작 파형을 시계열로 나타낸다. 도 6은, 도 7에 있어서, 각 기간에 있어서의 각 구성 요소의 동작 상태(ST)를 나타낸다. 동작 상태(ST)는, 각각의 스위치부의 온/오프 상태, 및 각각의 신호의 전위 레벨의 상태를 나타낸다. 유지 펄스 발생 회로(53), 주사 전극 군 구동부(Bb1), 주사 전극 군 구동부(Bb2), 및 유지 전극 구동 회로(6)에서는, 고전위 측 스위치부 및 저전위 측 스위치부가 쌍으로 구성되어, 서로 반전한 논리 상태를 갖는다. 이 때문에, 도 6 및 도 7에서는 특히 저전위 측 스위치부에 집중하고, 고전위 측 스위치부의 설명은 생략한다.
1-3-1 부초기화 기간(TI1)
초기화 기간(TI)은, 부초기화 기간(TI1) 및 부초기화 기간(TI2)을 포함한다. 부초기화 기간(TI1)은, 시점 T1에서부터 시점 T2까지의 기간이며, 그 기간에 있어서의 동작 상태(ST)는 동작 상태(ST1)이다. 각각의 스위치부(SWc, SWI2, SWi, SWj)는 오프로 되고, 각각의 스위치부(Swd, SW1, SW2) 및 각각의 스위치부 군(SWh1, SWh2)은 온으로 된다. 이것에 의해, 각각의 방전 경로(R1, R2)는, 유지 펄스 발생 회로(53), 군간 스위치부(SWI2), 음(-)의 초기화 파형 생성 회로(51) 및 어드레스 전압 인가 회로(52)로부터 분리된다. 또한, 주사부(Ba1, Ba2)는, 주사 전극 군 구동 신호(VCg1, VCg2)를 방전 경로 전위(V1, V2)에, 각각 설정한다. 양(+)의 초기화 파형 생성 회로(54)는, 양(+)의 방향 초기화 개시 전위(Vst1)로부터 양(+) 초기화 피크 전위(Vst)로 단조 증가적으로 상승하는 양(+)의 부초기화 펄스를 생성한다. 양(+)의 초기화 파형 생성 회로(54)는, 공통 방전 경로(R0), 군 스위치부(SW1), 방전 경로(R1) 및 주사부(Ba1)를 경유하여, 양(+)의 부초기화 펄스를 주사 전극 군(SCg1)에 공급한다. 동시에 양(+)의 초기화 파형 생성 회로(54)는, 군 스위치부(SW2), 방전 경로(R2) 및 주사부(Ba2)를 경유하여, 양(+)의 부초기화 펄스를 주사 전극 군(SCg2)에 공급한다. 양(+)의 부초기화 펄스는, 초기화 펄스의 일부분을 형성한다. 즉, 각각의 주사 전극 군 구동 신호(VCg1, VCg2)는, 동일 파형의 초기화 펄스로 설정된다.
한편, 스위치부(SWf)는 온으로 되기 때문에, 유지 전극 구동 회로(6)는, 유지 전극 구동 신호(VU)를 접지 전위로 설정한다.
1-3-2 부초기화 기간(TI2)
부초기화 기간(TI2)은, 시점 T2에서부터 시점 T3까지의 기간이며, 그 기간에 있어서의 동작 상태(ST)는 동작 상태(ST2)이다. 각각의 스위치부(SW1, SW2, SWj)는 오프로 되고, 각각의 스위치부(SWI2, SWi), 및 각각의 스위치부 군(SWh1, SWh2)은 온으로 된다. 이것에 의해, 각각의 방전 경로(R1, R2)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54) 및 어드레스 전압 인가 회로(52)로부터 분리된다. 또한, 주사부(Ba1, Ba2)는, 주사 전극 군 구동 신호(VCg1, VCg2)를 방전 경로 전위(V1, V2)에, 각각 설정한다. 음(-)의 초기화 파형 생성 회로(51)는, 음(-)의 방향 초기화 개시 전위(Vad1)로부터 주사 피크 전위(Vad)에 단조 감소적으로 하강하는 음(-)의 부초기화 펄스를 생성한다. 음(-)의 초기화 파형 생성 회로(51)는, 방전 경로(R1) 및 주사부(Ba1)를 경유하여, 음(-)의 부초기화 펄스를 주사 전극 군(SCg1)에 공급한다. 동시에 음(-)의 초기화 파형 생성 회로(51)는, 방전 경로(R1), 스위치부(SWI2), 방전 경로(R2) 및 주사부(Ba2)를 경유하여, 음(-)의 부초기화 펄스를 주사 전극 군(SCg2)에 공급한다. 음(-)의 부초기화 펄스는, 초기화 펄스의 일부분을 형성한다. 즉, 각각의 주사 전극 군 구동 신호(VCg1, VCg2)는, 동일 신호 파형의 초기화 펄스로 설정된다.
한편, 스위치부(SWf)가 오프로 되는 동시에, 유지 펄스 전압원(Esu2)의 공급 전압은 유지 전극 오프셋 전압(Ve)으로 설정된다. 이것에 의해, 유지 전극 구동 회로(6)는, 유지 전극 구동 신호(VU)를 유지 전극 오프셋 전위(Ve)로 설정한다.
1-3-3 기록 선행 기간(TW0)
기록 기간(TW)은, 기록 선행 기간(TW0) 및 주사 기간(TC)을 포함한다. 기록 선행 기간(TW0)은, 시점 T3에서부터 시점 T4까지의 기간이며, 그 기간에 있어서의 동작 상태(ST)는 동작 상태(ST5)이다. 각각의 스위치부(SW1, SW2, SWi) 및 각각의 스위치부 군(SWh1, SWh2)은 오프로 되고, 각각의 스위치부(SWI2, SWj)는 온으로 된다. 이것에 의해, 각각의 방전 경로(R1, R2)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54) 및 음(-)의 초기화 파형 생성 회로(51)로부터 분리된다. 어드레스 전압 인가 회로(52)는, 방전 경로 전위(V1)를 주사 피크 전위(Vad)로 설정하고, 군간 스위치부(SWI2)를 통하여, 방전 경로 전위(V2)를 주사 피크 전위(Vad)로 설정한다. 그 결과, 주사부(Ba1, Ba2)는, 각각 주사 전극 군 구동 신호(VCg1, VCg2)를 주사 기준 전위(Vnd)로 설정한다. 주사 기준 전위(Vnd)는, 비선택 전위를 나타낸다.
한편, 스위치부(SWf)가 오프로 되는 동시에, 유지 펄스 전압원(Esu2)의 공급 전압은 유지 전극 오프셋 전압(Ve)으로 설정된다. 이것에 의해, 유지 전극 구동 회로(6)는, 유지 전극 구동 신호(VU)를 유지 전극 오프셋 전위(Ve)로 설정한다.
1-3-4 부주사 기간(TC1)
주사 기간(TC)은, 부주사 기간(TC1) 및 부주사 기간(TC2)을 포함한다. 부주사 기간(TC1)은, 시점 T4에서부터 시점 T7까지의 기간이다. 그 기간에 있어서의 동작 상태(ST)는, 시점 T4에서부터 시점 T5까지와 시점T6에서부터 시점 T7까지가 동작 상태(ST3)이며, 시점 T5에서부터 시점 T6까지가 동작 상태(ST4)이다. 각각의 동작 상태(ST3, ST4)에서는, 각각의 스위치부(Swd, SW1, SWI2, SWi), 및 스위치부 군(SWh2)은 오프로 되고, 각각의 스위치부(Swb, SWc, SW2, SWj)는 온으로 된다. 이것에 의해, 방전 경로(R1)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54) 및 복합 스위치(50)로부터 분리되고, 방전 경로 전위(V1)는 주사 피크 전위(Vad)로 설정된다. 또한, 방전 경로(R2)는, 양(+)의 초기화 파형 생성 회로(54), 군 스위치부(SW1), 및 군간 스위치부(SWI2)로부터 분리되어, 접지 단자(GND1)에 접속됨으로써, 방전 경로 전위(V2)는 접지 전위로 설정된다. 그 결과, 주사부(Ba2)는, 주사 전극 군 구동 신호(VCg2)를, 접지 전위에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는 전위를 나타내는 기준 상승 전위(Vpa)로 설정한다.
또한, 스위치부 군(SWh1)은, 동작 상태(ST3)에서는 오프로 되고, 동작 상태(ST4)에서는 온으로 된다. 그 결과, 주사부(Ba1)는, 주사 전극 군 구동 신호(VCg1)를, 동작 상태(ST3)에서는 주사 기준 전위(Vnd)로 설정하고, 동작 상태(ST4)에서는 주사 피크 전위(Vad)로 설정한다. 이렇게, 주사부(Ba1)는, 부주사 기간(TC1)을 통하여, 주사 피크 전위(Vad)와 주사 기준 전위(Vnd)를 전환함으로써 주사 펄스를 생성하고, 주사 전극 구동 회로용 제어 신호(S3C)에 따라, 주사 전극 군(SCg1) 중의 ｎ1개의 주사 전극에 순번으로 공급한다. 주사 기준 전위(Vnd)는 비선택 전위를 나타내고, 주사 피크 전위(Vad)는 선택 전위를 나타낸다. 또한, 주사부(Ba2)는, 부주사 기간(TC1)을 통하여, 주사 전극 군 구동 신호(VCg2)를 기준 상승 전위(Vpa)로 설정한다. 기준 상승 전위(Vpa)는, 비선택 전위를 나타낸다. 기준 상승 전위(Vpa)는, 초기화 피크 전위(Vst)와 주사 기준 전위(Vnd)의 사이에 있고, (Vnd=Vad+Vsc) 또한 (Vpa=Vsc)이기 때문에, 주사 기준 전위(Vnd)보다도 주사 피크 전압(Vad)만큼 높다.
한편, 각각의 동작 상태(ST3, ST4)에서는, 스위치부(SWf)가 오프로 되는 동시에, 유지 펄스 전압원(Esu2)의 공급 전압은 유지 전극 오프셋 전압(Ve)으로 설정된다. 이것에 의해, 유지 전극 구동 회로(6)는, 유지 전극 구동 신호(VU)를 유지 전극 오프셋 전위(Ve)로 설정한다.
1-3-5 부주사 기간(TC2)
부주사 기간(TC2)은, 시점 T7에서부터 시점 T10까지의 기간이다. 그 기간에 있어서의 동작 상태(ST)는, 시점 T7에서부터 시점 T8까지와 시점 T9에서부터 시점 T10까지가 동작 상태(ST5)이며, 시점 T8에서부터 시점 T9까지가 동작 상태(ST6)이다. 동작 상태(ST5)에 있어서의 동작은, 기록 선행 기간(TW0)에 있어서의 동작과 마찬가지이므로 설명을 생략한다. 동작 상태(ST6)에서는, 각각의 스위치부(SW1, SW2, SWi) 및 스위치부 군(SWh1)은 오프로 되고, 각각의 스위치부(SWI2, SWj) 및 스위치부 군(SWh2)은 온으로 된다. 이것에 의해, 각각의 방전 경로(R1, R2)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54) 및 음(-)의 초기화 파형 생성 회로(51)로부터 분리된다. 어드레스 전압 인가 회로(52)는, 방전 경로 전위(V1)를 주사 피크 전위(Vad)로 설정하고, 군간 스위치부(SWI2)는 설정된 주사 피크 전위(Vad)를 주사 전극 군 구동부(Bb2)에 공급한다. 주사 전극 군 구동부(Bb2)는, 방전 경로 전위(V2)를 주사 피크 전위(Vad)로 설정한다. 그 결과, 주사부(Ba1)는, 주사 전극 군 구동 신호(VCg1)를 주사 기준 전위(Vnd)로 설정하고, 주사부(Ba2)는, 주사 전극 군 구동 신호(VCg2)를 주사 피크 전위(Vad)로 설정한다.
이렇게, 주사부(Ba1)는, 부주사 기간(TC2)을 통하여, 주사 전극 군 구동 신호(VCg1)를 주사 기준 전위(Vnd)로 설정한다. 주사 기준 전위(Vnd)는, 비선택 전위를 나타낸다. 또한, 주사부(Ba2)는, 부주사 기간(TC2)을 통하여, 주사 피크 전위(Vad)와 주사 기준 전위(Vnd)를 전환함으로써 주사 펄스를 생성하고, 주사 전극 구동 회로용 제어 신호(S3C)에 따라, 주사 전극 군(SCg2) 중의 n2개의 주사 전극에 순번으로 공급한다. 주사 기준 전위(Vnd)는 비선택 전위를 나타내고, 주사 피크 전위(Vad)는 선택 전위를 나타낸다.
한편, 각각의 동작 상태(ST5, ST6)에서는, 스위치부(SWf)가 오프로 되는 동시에, 유지 펄스 전압원(Esu2)의 공급 전압은 유지 전극 오프셋 전압(Ve)으로 설정된다. 이것에 의해, 유지 전극 구동 회로(6)는, 유지 전극 구동 신호(VU)를 유지 전극 오프셋 전위(Ve)로 설정한다.
1-3-6 유지 기간(TU)
유지 기간(TU)은, 시점 T10에서부터 시점 T12까지의 기간을 소정 횟수 반복하는 기간이다. 그 기간에 있어서의 동작 상태(ST)는, 시점 T10에서부터 시점 T11까지가 동작 상태(ST7)이며, 시점 T11에서부터 시점 T12까지가 동작 상태(ST8)이다. 각각의 동작 상태(ST7, ST8)에서는, 각각의 스위치부(Swd, SWI2, SWi, SWj)는 오프로 되고, 각각의 스위치부(SWc, SW1, SW2) 및 각각의 스위치부 군(SWh1, SWh2)은 온으로 된다. 이것에 의해, 각각의 방전 경로(R1, R2)는, 양(+)의 초기화 파형 생성 회로(54), 군간 스위치부(SWI2), 음(-)의 초기화 파형 생성 회로(51), 및 어드레스 전압 인가 회로(52)로부터 분리된다. 또한, 주사부(Ba1, Ba2)는, 주사 전극 군 구동 신호(VCg1, VCg2)를 방전 경로 전위(V1, V2)에, 각각 설정한다.
또한, 스위치부(SWb)는, 동작 상태(ST7)에서는 온으로 되고, 동작 상태(ST8)에서는 오프로 된다. 이것에 의해, 유지 펄스 발생 회로(53)는, 접지 전위와 유지 펄스 전위(Vsu)를 번갈아 반복하는 유지 펄스를 생성한다. 유지 펄스 발생 회로(53)는, 공통 방전 경로(R0), 군 스위치부(SW1), 방전 경로(R1), 및 주사부(Ba1)를 경유하여, 유지 펄스를 주사 전극 군(SCg1)에 공급한다. 동시에 유지 펄스 발생 회로(53)는, 군 스위치부(SW2), 방전 경로(R2), 및 주사부(Ba2)를 경유하여, 유지 펄스를 주사 전극 군(SCg2)에 공급한다. 즉, 각각의 주사 전극 군 구동 신호(VCg1, VCg2)는, 유지 기간(TU)을 통해서 동일 파형의 유지 펄스로 설정된다.
또한, 동작 상태(ST7)에 있어서 스위치부(SWb)가 온으로 될 경우, 스위치부(SWf)는 오프로 되고, 동작 상태(ST8)에 있어서 스위치부(SWb)가 오프로 될 경우, 스위치부(SWf)는 온으로 된다. 이것에 의해, 유지 전극 구동 회로(6)는, 유지 기간(TU)을 통하여, 유지 펄스 발생 회로(53)의 유지 펄스와 동기하고, 또한 반전된 유지 펄스를 생성하여, 각각의 유지 전극 군(SUg1, SUg2)에, 유지 펄스를 나타내는 유지 전극 구동 신호(VU)를 공급한다.
1-4 정리 및 효과
상술한 바와 같이, 제1실시형태에서는, PDP의 주사 전극에 주사 펄스를 순번으로 공급하는 스캔 방식에 있어서, 주사 전극의 총수를 2개의 군으로 분할해서 구동하는 2군 구성을 설명하였다. 이 경우, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 음(-)의 초기화 파형 생성 회로(51), 및 어드레스 전압 인가 회로(52)는, 주사 전극의 총수를 1개의 군으로서 구동하는 1군 구성과 마찬가지로, 1개로 끝난다. 그러나, 군 스위치부 및 주사부는 2개가 필요하게 되고, 군간 스위치부(SWI2)도 1개 추가된다. 주사부에 대해서는, 예를 들면, 64 출력의 1 칩 반도체 집적 회로(IC)로 구성하고, 주사 전극수 n을 1024개로 하면, 1군 구성이어도 16개 필요하게 된다. 2군 구성인 경우, 각각의 주사부(Bb1, Bb2)에 대해 8개씩 사용할 뿐이기 때문에, 실질적으로는 증가하지 않는다.
또한, 군 스위치부에 대해서는, 1군 구성이어도, 부초기화 기간(TI2)에 있어서의 양(+)의 초기화 파형 생성 회로(54)의 분리, 및 주사 기간(TC)에 있어서의 유지 펄스 발생 회로(53)의 분리를 위해서, 필요하다. 군 스위치부는 방전 경로에 직렬로 삽입되기 때문에, 흐르는 전류의 총량은 수백 암페어에 도달한다. 이 총 전류량을 확보하기 위해서, 군 스위치부는, 예를 들면, 몇 개 내지는 수십 개의 스위칭 소자에 의해 병렬로 구성된다. 2군 구성인 경우, 이 복수 개의 스위칭 소자를, 전류량에 비례해서 2군으로 분할할 뿐이기 때문에, 실질적으로는 증가하지 않는다. 이 복수 개의 스위칭 소자가 1 칩에 IC화되어 있을 경우라도, IC 내의 복수 개의 스위칭 소자를 전류량에 비례해서 2군으로 분할하고, 각각을 1군마다 사용하면 좋다. 이렇게 2군 구성이어도, 실질적으로는, 군간 스위치부(SWI2) 1개와 군간 스위치부((SWI2)용의 제어선이 1개 추가될 뿐이어서, 최소한의 회로량의 추가에 의해, 2군 구성이 실현된다.
제1실시형태의 2군 구성에서는, 부주사 기간(TC2)에 있어서, 군간 스위치부(SWI2)를 온으로 함으로써, 주사 전극 군 구동부(Bb1) 내의 어드레스 전압 인가 회로(52)는, 군간 스위치부(SWI2)를 통하여, 주사 피크 전위(Vad)를 주사 전극 군 구동부(Bb2)에 공급한다. 그 결과, 주사 전극 군 구동부(Bb2)는, 주사 전극 군 구동부(Bb1)의 주사 피크 전위(Vad)에 근거해서 주사 펄스를 생성하고, 주사 전극 군 구동부(Bb1)는, 주사 피크 전위(Vad)에 근거해서 주사 기준 전위(Vnd)를 생성한다. 이것에 의해, 어드레스 전압 인가 회로(52)는, 1개인데도 불구하고, 2군 구성에 맞춰서 2개분 구비할 경우와 동등한 효과를 얻을 수 있다.
한편, 부주사 기간(TC1)에 있어서, 군간 스위치부(SWI2)를 오프로 함으로써, 주사 전극 군 구동부(Bb1)는, 주사 피크 전위(Vad)에 근거해서 주사 펄스를 생성한다. 주사 전극 군 구동부(Bb2)는, 주사 전극 군 구동부(Bb1)의 주사 피크 전위(Vad)와는 무관하게 기준 상승 전위(Vpa)를 생성한다. 기준 상승 전위(Vpa)는, 후술하는 바와 같이, 주사 기준 전위(Vnd)보다도 충분히 높게 할 필요가 있다. 부주사 기간(TC1)에 있어서, 군간 스위치부(SWI2)가 온으로 된다고 가정하면, 방전 경로 전위(V2)는 주사 피크 전위(Vad)로 설정된다. 이 경우에서도 기준 상승 전위(Vpa)를 높게 하기 위해서, 군간 스위치부(SWI2)를 오프로 할 경우의 기준 상승 전위(Vpa)와 같은 정도의 전위를, 주사 전극 군 구동 신호(VCg2)에 부여하지 않으면 안 된다. 그러므로, 예를 들면, 주사 기준 전압원(Esc2)이 공급하는 전압을, 주사 기준 전압(Vsc)에 대하여 주사 피크 전위(Vad)의 절대치 분량만큼 크게 할 필요가 있다(도 7 참조). 즉, 주사부(Ba2) 내의 각각의 스위치부 군(SWg2, SWh2)에는, 아울러 주사 피크 전위(Vad)의 절대치 분량만큼 큰 전압이 인가되게 된다. 그러나, 군간 스위치부(SWI2)를 오프로 함으로써, 각각의 스위치부 군(SWg2, SWh2)에 걸리는 전압은 작아져, 주사부(Ba2)의 신뢰성이 향상하고, 비용이 저하한다.
음(-)의 초기화 파형 생성 회로(51)의 경우도 마찬가지로, 부초기화 기간(TI2)에 있어서, 군간 스위치부(SWI2)를 온으로 한다. 이것에 의해, 주사 전극 군 구동부(Bb1) 내의 음(-)의 초기화 파형 생성 회로(51)는, 군간 스위치부(SWI2)를 통하여, 음(-)의 부초기화 펄스를 주사 전극 군 구동부(Bb2)에 공급한다. 그 결과, 주사 전극 군 구동부(Bb1, Bb2)는, 음(-)의 부초기화 펄스를 각각의 주사 전극 군(SCg1, SCg2)에 각각 공급한다. 이것에 의해, 음(-)의 초기화 파형 생성 회로(51)는, 1개인데도 불구하고, 2군 구성에 맞춰서 2개분 구비할 경우와 동등한 효과를 얻을 수 있다.
또한, 양(+)의 초기화 파형 생성 회로(54)는, 부초기화 기간(TI1)에 있어서, 2군에 공통으로 양(+)의 부초기화 펄스를 공급할 수 있다. 유지 펄스 발생 회로(53)도 마찬가지로, 유지 기간(TU)에 있어서, 2군에 공통으로 유지 펄스를 공급할 수 있다. 이것에 의해, 양(+)의 초기화 파형 생성 회로(54) 및 유지 펄스 발생 회로(53)는, 각각 1개인데도 불구하고, 2군 구성에 맞춰서 각각 2개분 구비할 경우와 동등한 효과를 얻을 수 있다.
게다가, 부주사 기간(TC1)에 있어서, 제1군의 비선택 전위는 주사 기준 전위(Vnd)이지만, 제2군의 비선택 전위는 기준 상승 전위(Vpa)로 된다. 이것에 의해, 제2군의 비선택 전위는, 제1군보다도 주사 피크 전압(Vad)만큼 높게 할 수 있다.
초기화 기간(ST)에서 벽 전하가 축적된 후, 기록 기간(TW)에서 주사 펄스가 공급될 때까지의 기간(주사 대기 기간이라고도 불린다)은, 싱글 스캔 방식인 경우, 기록 기간(TW)의 후방으로 되면 될수록 상대적으로 길어진다. 그러나, 2군 구성에서는, 상술한 바와 같이, 제2군에 있어서 기준 상승 전위(Vpa)를, 주사 기준 전위(Vnd)보다도 충분히 높게 할 수 있으므로, 방전 셀 내의 벽 전하의 중화(中和)를 최소한으로 하는 것이 가능하게 되어, 어드레싱 오류도 발생하기 어렵게 된다. 이것에 의해, 안정된 구동이 가능해 지고, PDP의 주위 온도도 높게 설정할 수 있다. 또한, PDP 구동 회로의 고전압화가 불필요하게 되기 때문에, 고내전압인 회로 부품이 삭감되고, 전원 전압의 저하에 의해 소비 전력이 저감된다.
상술한 바와 같이, 2군 구성이어도, 회로량을 2군분 필요로 하지 않기 때문에, PDP 구동 회로의 설치 면적이 축소된다. 또한, 이러한 회로량의 삭감 및 내전 압 부품의 삭감에 의해, 비용 삭감의 효과는 높다.
(제2실시형태)
제2실시형태에서는, 제1실시형태와 상이한 점을 중심으로 설명한다. 그 밖의 구성, 동작 및 효과는 제1실시형태와 동등하므로 설명을 생략한다.
2-1 PDP 구동 회로의 구성 및 동작(오프셋 전위 생성부(55))
도 8은, 제2실시형태에 있어서의 PDP 구동 회로의 구성을 나타내는 블록도이다. 도 9는 제2실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도이다. 도 1의 제1실시형태에 대하여, 주사 전극 군 구동부(Bb2)는, 또한, 방전 경로(R2)에 접속되는 오프셋 전위 생성부(55)를 포함한다. 오프셋 전위 생성부(55)는, 소정의 음(-)의 오프셋 전압(Vfs1)을 공급하는 오프셋 전압원(Efs1)과, 소스 단자가 오프셋 전압원(Efs1)에, 드레인 단자가 방전 경로(R2)에 각각 접속되는 스위치부(SWr)를 포함한다. 스위치부(SWr)는, 그 바디 다이오드가, 방전 경로(R2)로부터 오프셋 전압원(Efs1)에 흐르는 전류를, 차단하는 방향으로 배치되어 있다. 접지 전위에 대한 오프셋 전압(Vfs1)의 전위 레벨은, 오프셋 전위(Vfs1)라고도 불린다. 제2실시형태에서는, 오프셋 전위(Vfs1)는 음전위이다. 오프셋 전위 생성부(55)는, 부주사 기간(TC1)에 있어서 스위치부(SWr)를 온으로 함으로써, 방전 경로 전위(V2)를 오프셋 전위(Vfs1)로 설정한다.
2-2 PDP 구동 회로의 동작 시퀀스(부주사 기간(TC1))
제1실시형태와의 상이점은, 시점 T4에서부터 시점 T7까지의 부주사 기간(TC1)에 있어서, 군 스위치부(SW2)가 온 상태로부터 오프 상태로 변경된 것, 및 추가된 스위치부(SWr)가 온으로 되고, 그 이외의 기간에서는 오프로 되는 것이다. 이것에 의해, 부주사 기간(TC1)에서는 방전 경로(R2)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 및 복합 스위치(50)로부터 분리되고, 방전 경로 전위(V2)는 오프셋 전위(Vfs1)로 설정된다. 그 결과, 주사부(Ba2)는, 주사 전극 군 구동 신호(VCg2)를, 오프셋 전위(Vfs1)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는 전위를 나타내는 기준 상승 전위(Vpa)로 설정한다.
기준 상승 전위(Vpa)는, 제2실시형태에서는, 접지 전위에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는 전위(제1실시형태의 기준 상승 전위(Vpa))와 주사 기준 전위(Vnd)의 사이에 있다. (Vnd=Vad+Vsc) 또한 (Vpa=Vsc+Vfs1)이기 때문에, 기준 상승 전위(Vpa)는, 주사 기준 전위(Vnd)보다도 (Vfs1-Vad)만큼 높다. 바꿔 말하면, 오프셋 전위(Vfs1)는, 접지 전위와 주사 피크 전위(Vad)의 사이에 있게 된다.
2-3 정리 및 효과
상술한 바와 같이, 제2실시형태에서는, 주사 전극 군 구동부(Bb2)에 오프셋 전위 생성부(55)를 구성한다. 이것에 의해, 부주사 기간(TC1)에 있어서, 기준 상승 전위(Vpa)를, 주사 기준 전위(Vnd)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 피크 전압(Vad)만큼 전위차를 갖는 전위 레벨에 한정(제1실시형태)하지 않아도 좋게 된다. 즉, 기준 상승 전위(Vpa)는, 원하는 전위 레벨로 설정할 수 있다. 특히, 제1실시형태의 경우보다도 기준 상승 전위(Vpa)의 전위 레벨을 내림으로써, 군간 스위치부(SWI2)의 고내전압화가 불필요하게 되고, 소비 전력이 더욱 저감된다.
(제3실시형태)
제3실시형태에서는, 제1실시형태와 상이한 점을 중심으로 설명한다. 그 밖의 구성, 동작 및 효과는, 제1실시형태와 동등하므로 설명을 생략한다.
3-1 PDP 구동 회로의 구성 및 동작(오프셋 전위 생성부(56))
도 10은, 제3실시형태에 있어서의 PDP 구동 회로의 구성을 나타내는 블록도이다. 도 11은, 제3실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도이다. 도 1의 제1실시형태에 대하여, 주사 전극 구동 회로(5)는, 또한, 공통 방전 경로(R0)에 접속되는 오프셋 전위 생성부(56)를 포함한다. 오프셋 전위 생성부(56)는, 오프셋 전압원(Efs2), 스위치부(SWs) 및 다이오드부(DIs)를 포함한다. 오프셋 전압원(Efs2)은, 소정의 양(+)의 오프셋 전압(Vfs2)을 공급한다. 스위치부(SWs)는, 드레인 단자가 오프셋 전압원(Efs2)에 접속된다. 다이오드부(DIs)는, 양극 단자가 스위치부(SWs)의 소스 단자에, 음극 단자가 공통 방전 경로(R0)에 접속된다. 스위치부(SWs)는, 그 바디 다이오드가, 오프셋 전압원(Efs2)으로부터 공통 방전 경로(R0)에 흐르는 전류를, 차단하는 방향으로 배치되어 있다. 다이오드부(DIs)는, 방전 경로(R2)로부터 오프셋 전압원(Efs2)에 흐르는 전류를, 차단하는 방향으로 배치되어 있다. 접지 전위에 대한 오프셋 전압(Vfs2)의 전위 레벨은, 오프셋 전위(Vfs2)라고도 불린다. 제3실시형태에서는, 오프셋 전위(Vfs2)는 양전위이다. 오프셋 전위 생성부(56)는, 부주사 기간(TC1)에 있어서 스위치부(SWs) 및 스위치부(SW2)를 온으로 함으로써, 공통 방전 경로 전위(V0) 및 방전 경로 전위(V2)를 오프셋 전위(Vfs2)로 설정한다.
3-2 PDP 구동 회로의 동작 시퀀스(부주사 기간(TC1))
제1실시형태와의 상이점은, 시점 T4에서부터 시점 T7까지의 부주사 기간(TC1)에 있어서, 스위치부(SWc)가 온 상태로부터 오프 상태로 변경된 것, 및 추가된 스위치부(SWs)가 온으로 되고, 그 이외의 기간에서는 오프로 되는 것이다. 이때 스위치부(SWc) 대신에, 스위치부(SWb)를 오프로 해도 좋다. 이것에 의해, 부주사 기간(TC1)에서는, 공통 방전 경로(R0)는, 유지 펄스 발생 회로(53) 및 양(+)의 초기화 파형 생성 회로(54)로부터 분리되어, 방전 경로(R2)에 접속되므로, 공통 방전 경로 전위(V0) 및 방전 경로 전위(V2)는 오프셋 전위(Vfs2)로 설정된다. 그 결과, 주사부(Ba2)는, 주사 전극 군 구동 신호(VCg2)를, 오프셋 전위(Vfs2)에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는 전위를 나타내는 기준 상승 전위(Vpa)로 설정한다.
기준 상승 전위(Vpa)는, 제3실시형태에서는, 초기화 피크 전위(Vst)와, 접지 전위에 대하여 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는 전위(제1실시형태의 기준 상승 전위(Vpa))와의 사이에 있다. 따라서, 기준 상승 전위(Vpa)는, 제1실시형태의 경우보다도 오프셋 전위(Vfs2)만큼 높다.
3-3 정리 및 효과
상술한 바와 같이, 제3실시형태에서는, 주사 전극 군 구동부(Bb2)에 오프셋 전위 생성부(56)를 설치한다. 이것에 의해, 부주사 기간(TC1)에 있어서, 기준 상승 전위(Vpa)를, 주사 기준 전위(Vnd)에 대하여 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 피크 전압(Vad)만큼 전위차를 갖는 전위 레벨에 한정(제1실시형태)하지 않아도 좋게 된다. 즉, 기준 상승 전위(Vpa)는, 원하는 전위 레벨로 설정할 수 있다. 특히, 제1실시형태의 경우보다도 기준 상승 전위(Vpa)의 전위 레벨을 상승시킴으로써, 제1실시형태에 비교하여, 더욱 안정된 구동이 가능하게 되고, PDP의 주위 온도도 높게 설정할 수 있다.
(제4실시형태)
제4실시형태에서는, 제1실시형태와 상이한 점을 중심으로 설명한다. 그 밖의 구성, 동작 및 효과는, 제1실시형태와 동등하므로 설명을 생략한다.
4-1 PDP 구동 회로의 구성 및 동작
4-1-1 PDP 구동 회로의 개요
도 12는, 제4실시형태에 있어서의 PDP 구동 회로의 구성을 나타내는 블록도이다. 도 13은, 제4실시형태에 있어서의 PDP 구동 회로의 구동 전압 파형을 나타내는 파형도이다. 도 1의 제1실시형태에 대하여, 제4실시형태에 있어서의 PDP 구동 회로는, 주사 전극의 총수를 k개(k는 2 이상으로 n 이하의 정수)의 군으로 분할하고, 각각을 구동하는 k군 구성을 구비한다. PDP(10A)에 있어서, 총수가 n개인 주사 전극(SCi)은, 각각의 주사 전극 군(SCg1, SCg2, ..., SCgk)으로 분할된다. 주사 전극 군(SCgw)은, 부주사 기간(TCw)을 주사하는 nw개의 주사 전극을 각각 포함한다(w=1, 2, ..., k). 마찬가지로, 총수가 n개인 유지 전극(SUi)은, 각각의 유지 전극 군(SUg1, SUg2, ..., SUgk)으로 분할된다. 유지 전극 군(SUgw)은, 주사 전극 군(SCgw) 내의 nw개의 주사 전극과 각각 쌍을 이루는 nw개의 유지 전극을 각각 포함한다(w=1, 2, ..., k). 또한, (n1+n2+...+nk=n)이며, 통상적으로, n은, n1, n2, ..., nk로 대략 균등하게 분할되지만, 불균등하게 해도 좋다.
주사 전극 구동 회로(5A)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 복합 스위치부(50A) 및 k개의 각각의 주사 전극 군 구동부(Bb1, Bb2, ..., Bbk)를 포함한다. 복합 스위치부(50A)는, 일단이 공통 방전 경로(R0)에 접속되고, k개의 타단은, 방전 경로(Rw)를 통해서 주사 전극 군 구동부(Bbw)에 각각 접속된다(w=1, 2, ..., k). 주사 전극 군 구동부(Bbw)의 타단은, 주사 전극 군(SCgw) 내의 nw개의 주사 전극에, 개별적인 배선으로 각각 접속된다(w=1, 2, ..., k). 한편, 유지 전극 구동 회로(6)의 일단은, 유지 전극 군(SUg1, SUg2, ..., SUgk) 내의 합계 n개의 유지 전극에, 1개의 배선으로 각각 접속된다.
4-1-2 복합 스위치부(50A)
복합 스위치부(50A)는, k개의 군 스위치부(SW1, SW2, ..., SWk) 및 (k-1)개의 군간 스위치부(SWI2, SWI3, ..., SWIk)를 각각 포함한다. 군 스위치부(SWw)는, 드레인 단자가 공통 방전 경로(R0)에, 소스 단자가 방전 경로(Rw)를 통해서 주사 전극 군 구동부(Bbw)에 각각 접속되어, 공통 방전 경로(R0)와 주사 전극 군 구동부(Bbw)와의 접속을 각각 온/오프한다(w=1, 2, ..., k).
제4실시형태의 k군 구성에 있어서, 군 스위치부(SW1) 및 주사 전극 군 구동부(Bb1)는, 제1군 부주사 전극 구동 회로를 구성한다. 마찬가지로, 군 스위치부(SWw), 군간 스위치부(SWIw) 및 주사 전극 군 구동부(Bbw)는, 제w군 부주사 전극 구동 회로를 각각 구성한다(w=2, 3, ..., k). 주사 전극 구동 회로(5)는, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 제1군 부주사 전극 구동 회로 및 (k-1)개의 제w군 부주사 전극 구동 회로를 포함한다(w=2, 3, ..., k). 제1군 부주사 전극 구동 회로는 제1군이라고도 불리고, 제w군 부주사 전극 구동 회로는 제w군으로도 각각 불린다(w=2, 3, ..., k).
군간 스위치부(SWIw)는, 소스 단자가 방전 경로(Rw-1)에, 드레인 단자가 방전 경로(Rw)에 각각 접속되어, 방전 경로(Rw-1)와 방전 경로(Rw)의 접속을 각각 온/오프한다(w=2, 3, ..., k). 여기서 방전 경로(Rw-1)는, 제(w-1)군의 방전 경로를 나타낸다(w=2, 3, ..., k). 방전 경로(Rw)의 전위(Vw)는, 방전 경로 전위(Vw)로도 각각 불린다(w=1, 2, ..., k). 군 스위치부(SWw)는, 그 바디 다이오드가, 유지 펄스 발생 회로(53)의 접지 단자(GND1)로부터 방전 경로(Rw)에 흐르는 전류를, 차단하는 방향으로 각각 배치되어 있다(w=1, 2, ..., k). 또한, 군간 스위치부(SWIw)는, 그 바디 다이오드가, 방전 경로(Rw)로부터 방전 경로(Rw-1)에 흐르는 전류를, 차단하는 방향으로 각각 배치되어 있다(w=2, 3, ..., k).
4-1-3 주사 전극 군 구동부(Bb1, Bbw)(w=2, 3, ..., k)
주사 전극 군 구동부(Bb1)는, 방전 경로(R1)에 접속되는 음(-)의 초기화 파형 생성 회로(51)와, 마찬가지로 방전 경로(R1)에 접속되는 어드레스 전압 인가 회로(52)와, 방전 경로(R1)와 주사 전극 군(SCg1)과의 사이에 삽입되는 주사부(Ba1)를 포함한다. 주사 전극 군 구동부(Bbw)는, 방전 경로(Rw)와 주사 전극 군(SCgw)과의 사이에 삽입되는 주사부(Baw)를 포함한다(w=2, 3, ..., k). 주사 전극 군 구동부(Bb1)에 포함되는 음(-)의 초기화 파형 생성 회로(51) 및 어드레스 전압 인가 회로(52)와 동등한 기능은, 각각의 주사 전극 군 구동부(Bbw)에는 포함되지 않는다(w=2, 3, ..., k).
4-2 PDP 구동 회로의 동작 시퀀스
4-2-1 부초기화 기간(TI1)
부초기화 기간(TI1)에 있어서, 양(+)의 초기화 파형 생성 회로(54)는, 초기화 펄스의 일부분을 형성하는 양(+)의 부초기화 펄스를 생성하고, 군 스위치부(SWw) 및 주사 전극 군 구동부(Bbw)를 통하여, 주사 전극 군(SCgw)에 각각 공급한다(w=1, 2, ..., k).
4-2-2 부초기화 기간(TI2)
부초기화 기간(TI2)에 있어서, 음(-)의 초기화 파형 생성 회로(51)는, 초기화 펄스의 일부분을 형성하는 음(-)의 부초기화 펄스를 생성하고, 주사부(Ba1)를 통하여, 주사 전극 군(SCg1)에 공급한다. 동시에 음(-)의 초기화 파형 생성 회로(51)는, 군간 스위치부(SWIw) 및 주사 전극 군 구동부(Bbw)를 통하여, 음(-)의 부초기화 펄스를 주사 전극 군(SCgw)에 각각 공급한다(w=2, 3, ..., k).
4-2-3 주사 기간(TC)
주사 기간(TC)은, 시점 T4에서부터 시점 T7Ck까지의 기간(도 13에 도시)이다. 그 기간에 있어서의 동작 상태(ST)를, 제1군과 제w군으로 나누어, 설명한다(w=2, 3, ..., k).
4-2-3-1 제1군
제1군에 있어서, 주사 기간(TC)은, 시점 T4에서부터 시점 T7C1까지의 부주사 기간(TC1)과, 시점 T7C1에서부터 시점 T7Ck까지의 부주사 기간(TCL1)으로 나눌 수 있다. 부주사 기간(TC1)에 있어서의 동작 상태(ST)는, 제1실시형태에 있어서의 제1군의 부주사 기간(TC1)과 마찬가지이다. 부주사 기간(TCL1)에 있어서의 동작 상태(ST)는, 제1실시형태에 있어서의 제1군의 부주사 기간(TC2)과 마찬가지이다.
즉, 부주사 기간(TC)을 통하여, 어드레스 전압 인가 회로(52)는, 방전 경로 전위(V1)를 주사 피크 전위(Vad)로 설정한다. 부주사 기간(TC1)에서는, 주사부(Ba1)는, 주사 피크 전위(Vad) 및 주사 기준 전위(Vnd)에 근거해서 주사 펄스를 생성하고, 주사 전극 구동 회로용 제어 신호(S3C)에 따라서, 주사 전극 군(SCg1) 내의 n1개의 주사 전극에 순번으로 공급한다. 주사 기준 전위(Vnd)는 비선택 전위를 나타내고, 주사 피크 전위(Vad)는 선택 전위를 나타낸다. 부주사 기간(TCL1)에서는, 주사부(Ba1)는, 주사 전극 군 구동 신호(VCg1)를 주사 기준 전위(Vnd)로 설정한다. 주사 기준 전위(Vnd)는, 비선택 전위를 나타낸다.
4-2-3-2 제w군(w=2, 3, ..., k)
제w군에 있어서, 주사 기간(TC)은, 부주사 기간(TCFw), 부주사 기간(TCw) 및 부주사 기간(TCLw)으로 나눌 수 있다(w=2, 3, ..., k). 부주사 기간(TCFw)은, 시점 T4로부터 시점 T7C(w-1)까지의 기간이다(w=2, 3, ..., k). 부주사 기간(TCw)은, 시점 T7C(w-1)에서부터 시점T7Cw까지의 기간이다(w=2, 3, ..., k). 부주사 기간(TCLw)은, 시점 T7Cw에서부터 시점 T7Ck지의 기간이다(w=2, 3, ..., k). 단, 부주사 기간(TCLk)의 길이는 실질적으로 제로이다. 부주사 기간(TCFw)에 있어서의 동 작 상태(ST)는, 제1실시형태에 있어서의 제2군의 부주사 기간(TC1)과, 각각 마찬가지이다(w=2, 3, ..., k). 부주사 기간(TCw) 및 부주사 기간(TCLw)에 있어서의 동작 상태(ST)는, 제1실시형태에 있어서의 제2군의 부주사 기간(TC2)과, 각각 마찬가지이다(w=2, 3, ..., k).
즉, 부주사 기간(TCFw)에서는, 방전 경로 전위(Vw)는 접지 전위에 각각 설정된다(w=2, 3, ..., k). 그 결과, 주사부(Baw)는, 주사 전극 군 구동 신호(VCgw)를, 접지 전위에 대하여, 양(+)의 초기화 피크 전위(Vst)의 방향으로 주사 기준 전압(Vsc)만큼 전위차를 갖는 전위를 나타내는 기준 상승 전위(Vpa)에 각각 설정한다(w=2, 3, ..., k). 기준 상승 전위(Vpa)는, 비선택 전위를 나타낸다. 기준 상승 전위(Vpa)는, 초기화 피크 전위(Vst)와 주사 기준 전위(Vnd)의 사이에 있고, (Vnd=Vad+Vsc) 또한 (Vpa=Vsc)이기 때문에, 주사 기준 전위(Vnd)보다도 주사 피크 전압(Vad)만큼 높다.
또한, 부주사 기간(TCw) 및 부주사 기간(TCLw)에서는, 어드레스 전압 인가 회로(52)는, 군간 스위치부(SWIw)를 통하여, 방전 경로 전위(Vw)를 주사 피크 전위(Vad)에 각각 설정한다(w=2, 3, ..., k). 그 결과, 주사부(Baw)는, 각각의 주사 전극 군 구동 신호(VCgw)를 주사 피크 전위(Vad) 또는 주사 기준 전위(Vnd)로 설정한다(w=2, 3, ..., k). 부주사 기간(TCw)에서는, 주사부(Baw)는, 주사 피크 전위(Vad) 및 주사 기준 전위(Vnd)에 근거해서 주사 펄스를 생성하고, 주사 전극 구동 회로용 제어 신호(S3C)에 따라서, 주사 전극 군(SCgw) 내의 nw개의 주사 전극에 순번으로 각각 공급한다(w=2, 3, ..., k). 주사 기준 전위(Vnd)는 비선택 전위를 나타내고, 주사 피크 전위(Vad)는 선택 전위를 나타낸다. 부주사 기간(TCLw)에서는, 주사부(Baw)는, 주사 전극 군 구동 신호(VCgw)를 주사 기준 전위(Vnd)로 설정한다(w=2, 3, ..., k-1). 주사 기준 전위(Vnd)는 비선택 전위를 나타낸다.
4-3 정리 및 효과
상술한 바와 같이, 제4실시형태에서는, PDP의 주사 전극에 주사 펄스를 순번으로 공급하는 싱글 스캔 방식에 있어서, 주사 전극의 총수를 k개의 군으로 분할해서 구동하는 ｋ군 구성을 설명하였다. 이 경우, 유지 펄스 발생 회로(53), 양(+)의 초기화 파형 생성 회로(54), 음(-)의 초기화 파형 생성 회로(51) 및 어드레스 전압 인가 회로(52)는, 주사 전극의 총수를 1개의 군으로서 구동하는 1군 구성과 마찬가지로, 1개로 끝난다. 그러나, 군 스위치부 및 주사부는 k개 필요하게 되고, 군간 스위치부(SWIw)도 (k-1)개 추가된다(w=2, 3, ..., k). 주사부에 대해서는, 제1실시형태와 마찬가지의 이유로, 실질적으로는 증가하지 않는다. 또한, 군 스위치부에 대해서도, 제1실시형태와 마찬가지의 이유로, 실질적으로는 증가하지 않는다. 이렇게 k군 구성이어도, 실질적으로는, 군간 스위치부가 (k-1)개와 군간 스위치부용의 제어선이 (k-1)개 추가되는 것만으로 끝나, 최소한의 회로량 추가에 의해, k군 구성이 실현된다.
제4실시형태의 ｋ군 구성에서는, 부주사 기간(TCw) 및 부주사 기간(TCLw)에 있어서, 군간 스위치부(SWIw)를 온으로 한다. 이것에 의해, 주사 전극 군 구동부(Bb1) 내의 어드레스 전압 인가 회로(52)는, 군간 스위치부(SWIw)를 통하여, 주사 피크 전위(Vad)를 주사 전극 군 구동부(Bbw)에 각각 공급한다(w=2, 3, ..., k). 그 결과, 주사 전극 군 구동부(Bbw)는, 주사 전극 군 구동부(Bb1)의 주사 피크 전위(Vad)에 근거해서 주사 펄스를 각각 생성하고, 주사 전극 군 구동부(Bb1)는, 주사 피크 전위(Vad)에 근거해서 주사 기준 전위(Vnd)를 생성한다(w=2, 3, ..., k). 이것에 의해, 어드레스 전압 인가 회로(52)는, 1개인데도 불구하고, k군 구성에 맞춰서 k개분 구비할 경우와 동등한 효과를 얻을 수 있다.
한편, 부주사 기간(TCFw)에 있어서, 군간 스위치부(SWIw)를 각각 오프로 함으로써, 주사 전극 군 구동부(Bb1)는, 주사 피크 전위(Vad)에 근거해서 주사 펄스를 생성한다. 주사 전극 군 구동부(Bb2)는, 주사 전극 군 구동부(Bb1)의 주사 피크 전위(Vad)와는 무관하게 기준 상승 전위(Vpa)를 생성한다(w=2, 3, ..., k). 기준 상승 전위(Vpa)는, 후술하는 바와 같이, 주사 기준 전위(Vnd)보다도 충분히 높게 할 필요가 있다. 부주사 기간(TCFw)에 있어서, 군간 스위치부(SWIw)가 온으로 된다고 가정하면, 방전 경로 전위(Vw)는 주사 피크 전위(Vad)에 각각 설정된다(w=2, 3, ..., k). 이 경우에서도 기준 상승 전위(Vpa)를 높게 하기 위해서, 군간 스위치부(SWIw)를 오프로 할 경우의 기준 상승 전위(Vpa)와 같은 정도의 전위를, 주사 전극 군 구동 신호(VCgw)에 부여하지 않으면 안 된다. 그러므로, 예를 들면 주사부(Baw) 내의 주사 기준 전압원이 공급하는 전압을, 도 13에 나타낸 바와 같이, 주사 기준 전압(Vsc)에 대하여 주사 피크 전위(Vad)의 절대치 분량만큼 각각 크게 할 필요가 있다(w=2, 3, ..., k). 즉, 주사부(Baw) 내의 각각의 스위치부 군에는, 아울러 주사 피크 전위(Vad)의 절대치 분량만큼 큰 전압이 걸리게 된다(w=2, 3, ..., k). 그러나, 군간 스위치부(SWIw)를 오프로 함으로써, 각각 주사부(Baw) 내의 각각 의 스위치부 군에 걸리는 전압은 작아져, 주사부(Baw)의 신뢰성이 향상하고, 비용이 저하한다(w=2, 3, ..., k).
부 초기화 파형 생성 회로(51)의 경우도 마찬가지로, 부초기화 기간(TI2)에 있어서, 군간 스위치부(SWIw)를 온으로 한다. 이것에 의해, 주사 전극 군 구동부(Bb1) 중에서 음(-)의 초기화 파형 생성 회로(51)는, 군간 스위치부(SWIw)를 통하여 음(-)의 부초기화 펄스를 주사 전극 군 구동부(Bbw)에 각각 공급한다(w=2, 3, ..., k). 그 결과, 주사 전극 군 구동부(Bb1, Bbw)는, 음(-)의 부초기화 펄스를 각각의 주사 전극 군(SCg1, SCgw)에 각각 공급한다(w=2, 3, ..., k). 이것에 의해, 음(-)의 초기화 파형 생성 회로(51)는, 1개인데도 불구하고, k군 구성에 맞춰서 k개분 구비할 경우와 동등한 효과를 얻을 수 있다.
또한, 양(+)의 초기화 파형 생성 회로(54)는, 부초기화 기간(TI1)에 있어서, k군에 공통으로 양(+)의 부초기화 펄스를 공급할 수 있다. 유지 펄스 발생 회로(53)도 마찬가지로, 유지 기간(TU)에 있어서, k군에 공통으로 유지 펄스를 공급할 수 있다. 이것에 의해, 양(+)의 초기화 파형 생성 회로(54) 및 유지 펄스 발생 회로(53)는, 각각 1개인데도 불구하고, k군 구성에 맞춰서 각각 k개분 구비할 경우와 동등한 효과를 얻을 수 있다.
게다가, 부주사 기간((TC1)에 있어서, 제1군의 비선택 전위는 주사 기준 전위(Vnd)이지만, 부주사 기간(TCFw)에 있어서, 각각 제w군의 비선택 전위는 기준 상승 전위(Vpa)가 된다(w=2, 3, ..., k). 이것에 의해, 제w군의 비선택 전위는, 제1군보다도 주사 피크 전압(Vad)만큼 높게 할 수 있다(w=2, 3, ..., k).
k군 구성에서는, 상술한 바와 같이, 제w군에 있어서 기준 상승 전위(Vpa)를, 주사 기준 전위(Vnd)보다도 충분히 높게 할 수 있다. 이것 때문에, 제1실시형태와 마찬가지의 이유에 의해, 방전 셀 내의 벽 전하의 중화를 최소한으로 하는 것이 가능하게 되고, 어드레싱 오류도 발생하기 어렵게 된다(w=2, 3, ..., k). 이것에 의해, 안정된 구동이 가능해 지고, PDP의 주위 온도도 높게 설정할 수 있다. 또한, PDP 구동 회로의 고전압화가 불필요하게 되기 때문에, 고내전압 회로 부품이 삭감되고, 전원 전압의 저하에 의해 소비 전력이 저감된다.
여기서, 제1실시형태 또는 제4실시형태의 어느 하나에 있어서도, 제1군에 상승 전위(Vpa)를 설정할 수는 없다. 따라서, 주사 전극 군(SCg1) 내의 각각의 주사 전극 중, 부주사 기간(TC1)의 최종 부근에서 주사 펄스가 공급되는 주사 전극에 있어서는, 주사 대기 기간은 무시할 수 없게 된다. 여기서 주사 대기 기간은, 초기화 기간(ST)으로 벽 전하가 축적된 후, 기록 기간(TW)에서 주사 펄스가 공급될 때까지의 기간이다(w=2, 3, ..., k). 제4실시형태에서는, 제1실시형태보다도, 주사 전극의 총수의 분할 수를 3군 이상으로 증가할 수 있기 때문에, 주사 전극 군(SCg1)에 대하여, 제1실시형태보다도 주사 대기 기간의 단축화가 가능하게 된다. 이것에 의해, 주사 전극 군(SCg1)에 대하여도, 상술한 주사 전극 군(SCgw)(w=2, 3, ..., k)에 있어서의 상승 전위(Vpa)의 효과에 가까운 효과를 얻을 수 있다.
상술한 바와 같이 k군 구성이어도, 회로량을 k군분 필요로 하지 않기 때문에, PDP 구동 회로의 설치 면적이 축소된다. 또한, 이러한 회로량의 삭감 및 내전압부품의 삭감에 의해서, 비용 삭감의 효과는 높다.
또한, 제4실시형태에 있어서도, 제2실시형태 또는 제3실시형태와 같은 구성은 실현 가능하며, 이 경우의 동작 및 효과도, 제2실시형태 또는 제3실시형태와 동등하므로, 설명을 생략한다.
이상, 실시형태에 있어서의 지금까지의 설명은, 모두 본 발명을 구체화한 일례이며, 본 발명은 이것들의 예에 한정되지 않고, 본 발명의 기술을 이용해서 당업자가 용이하게 구성 가능한 여러 가지 예로 전개 가능하다.
본 발명은, 플라즈마 디스플레이 패널 구동 회로 및 플라즈마 디스플레이 장치에 이용할 수 있다.

Claims (24)

  1. 플라즈마 디스플레이 패널에 포함되는 복수의 주사(走査) 전극을, 적어도 제1주사 전극 군(群) 및 제2주사 전극 군으로 분할하고, 주사 기간에 주사 펄스를 공급하는, 플라즈마 디스플레이 패널 구동 회로에 있어서,
    A) 주사 펄스 전위를 나타내는 주사 피크 전위를 생성하는 주사 피크 전위 생성부와,
    B) 상기 주사 기간 중의 제1부주사 기간에서, 상기 주사 피크 전위에 근거해서 상기 주사 펄스를 생성하여, 상기 제1주사 전극 군에 공급하는 제1주사부와,
    C) 상기 주사 기간에서의 상기 제1부주사 기간 후의 제2부주사 기간에서, 상기 주사 피크 전위 생성부로부터의 상기 주사 피크 전위에 근거해서 상기 주사 펄스를 생성하여, 상기 제2주사 전극 군에 공급하는 제2주사부와,
    D) 상기 제2부주사 기간에서 온(ON)됨으로써, 상기 주사 피크 전위 생성부로부터의 상기 주사 피크 전위를 상기 제2주사부에 공급하는 군간(群間) 스위치부를 포함하며,
    a) 상기 제1주사부는
    a1) 제1스위치부 군(群)과,
    a2) 상기 주사 피크 전위 생성부에 접속된 전압원으로서, 소정의 주사 기준 전압을 생성하는 제1주사 기준 전압원을 포함하고,
    b) 상기 제1부주사 기간에서, 상기 제1주사 기준 전압원의 일단(一端)은 상기 주사 피크 전위 생성부로부터의 상기 주사 피크 전위로 설정되고, 상기 제1주사 기준 전압원의 타단(他端)은 상기 주사 피크 전위보다도 상기 주사 기준 전압만큼 높은 주사 펄스 베이스 전위를 나타내는 주사 기준 전위로 설정되고,
    c) 상기 제1스위치부 군은, 상기 제1부주사 기간에서, 상기 제1주사 기준 전압원의 일단과 타단을 전환하여, 상기 주사 피크 전위와 상기 주사 기준 전위를 순차 출력함으로써, 상기 주사 펄스를 생성하고,
    d) 상기 제2주사부는
    d1) 제2스위치부 군과,
    d2) 상기 주사 기준 전압을 생성하는 제2주사 기준 전압원을 포함하고,
    e) 상기 군간 스위치부는, 상기 제1주사 기준 전압원의 일단과 상기 제2주사 기준 전압원의 일단 사이에 접속되고,
    f) 상기 제2부주사 기간에서, 상기 제2주사 기준 전압원의 일단은 상기 군간 스위치부로부터의 상기 주사 피크 전위로 설정되고, 상기 제2주사 기준 전압원의 타단은 상기 주사 기준 전위로 설정되고,
    g) 상기 제2스위치부 군은, 상기 제2부주사 기간에서, 상기 제2주사 기준 전압원의 일단과 타단을 전환하여, 상기 주사 피크 전위와 상기 주사 기준 전위를 순차 출력함으로써, 상기 주사 펄스를 생성하는,
    플라즈마 디스플레이 패널 구동 회로.
  2. 삭제
  3. 제1항에 있어서,
    유지 펄스를 생성하는 유지 펄스 생성부와,
    상기 유지 펄스 생성부와 상기 제1주사 기준 전압원의 일단 사이에 접속되는 스위치부로서, 유지 기간에서 온(ON)됨으로써, 상기 유지 펄스 생성부로부터의 상기 유지 펄스를, 상기 제1주사부에 공급하는 제1군 스위치부와,
    상기 유지 펄스 생성부와 상기 제2주사 기준 전압원의 일단 사이에 접속되는 스위치부로서, 상기 유지 기간에서 온(ON)됨으로써, 상기 유지 펄스 생성부로부터의 상기 유지 펄스를, 상기 제2주사부에 공급하는 제2군 스위치부를 더 포함하고,
    상기 제1주사부는, 상기 유지 기간에서, 상기 제1군 스위치부로부터의 상기 유지 펄스를, 상기 제1주사 전극 군에 공급하고,
    상기 제2주사부는, 상기 유지 기간에서, 상기 제2군 스위치부로부터의 상기 유지 펄스를, 상기 제2주사 전극 군에 공급하는
    플라즈마 디스플레이 패널 구동 회로.
  4. 제3항에 있어서,
    상기 제1군 스위치부는 상기 주사 기간에서 오프(OFF)되고,
    상기 제2군 스위치부는 상기 제2부주사 기간에서 오프(OFF)되는,
    플라즈마 디스플레이 패널 구동 회로.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 군간 스위치부는 상기 제1부주사 기간에서 오프(OFF)되는,
    플라즈마 디스플레이 패널 구동 회로.
  8. 제3항에 있어서,
    상기 군간 스위치부는 상기 유지 기간에서 오프(OFF)되는,
    플라즈마 디스플레이 패널 구동 회로.
  9. 제3항에 있어서,
    상기 제1군 스위치부의 일단에 접속되는 초기화부로서, 초기화 펄스의 적어도 일부분을 형성하는 제1부초기화(副初期化) 펄스를 생성하는 제1초기화부를 더 포함하고,
    상기 제1초기화부는, 초기화 기간 중의 제1부초기화 기간에서, 상기 초기화 펄스 중 가장 높은 전위를 나타내는 초기화 피크 전위로 단조 증가적으로 상승하는 상기 제1부초기화 펄스를 생성하고,
    상기 제1군 스위치부는, 상기 제1부초기화 기간에서 온(ON)됨으로써, 상기 제1초기화부로부터의 상기 제1부초기화 펄스를 상기 제1주사부에 공급하고,
    상기 제2군 스위치부는, 상기 제1부초기화 기간에서 온(ON)됨으로써, 상기 제1부초기화 펄스를 상기 제2주사부에 공급하고,
    상기 제1주사부는, 상기 제1부초기화 기간에서, 상기 제1군 스위치부로부터의 상기 제1부초기화 펄스를, 상기 제1주사 전극 군에 공급하고,
    상기 제2주사부는, 상기 제1부초기화 기간에서, 상기 제2군 스위치부로부터의 상기 제1부초기화 펄스를, 상기 제2주사 전극 군에 공급하는,
    플라즈마 디스플레이 패널 구동 회로.
  10. 제9항에 있어서,
    상기 제1주사 기준 전압원의 일단에 접속되는 초기화부로서, 상기 초기화 펄스의 적어도 일부분을 형성하는 제2부초기화 펄스를 생성하는 제2초기화부를 더 포함하고,
    상기 제2초기화부는, 상기 초기화 기간에서의 상기 제1부초기화 기간 후의 제2부초기화 기간에서, 상기 주사 피크 전위로 단조 감소적으로 하강하는 상기 제2부초기화 펄스를 생성하고,
    상기 제1주사부는, 상기 제2부초기화 기간에서, 상기 제2부초기화 펄스를 상기 제1주사 전극 군에 공급하고,
    상기 군간 스위치부는, 상기 제2부초기화 기간에서 온(ON)됨으로써, 상기 제2초기화부로부터의 상기 제2부초기화 펄스를 상기 제2주사부에 공급하고,
    상기 제2주사부는, 상기 제2부초기화 기간에서, 상기 군간 스위치부로부터의 상기 제2부초기화 펄스를, 상기 제2주사 전극 군에 공급하는,
    플라즈마 디스플레이 패널 구동 회로.
  11. 제9항에 있어서,
    상기 주사 피크 전위는, 상기 초기화 피크 전위에 대하여, 역(逆) 극성이고 또한 절대치가 작은 것을 특징으로 하는,
    플라즈마 디스플레이 패널 구동 회로.
  12. 삭제
  13. 삭제
  14. 제3항에 있어서,
    상기 유지 펄스 생성부는, 상기 제1부주사 기간에서, 상기 유지 펄스의 베이스 전위를 나타내는 접지 전위를 생성하고,
    상기 제2군 스위치부는, 상기 제1부주사 기간에서 온(ON)됨으로써, 상기 유지 펄스 생성부로부터의 상기 접지 전위를 상기 제2주사부에 공급하고,
    상기 제1부주사 기간에서, 상기 제2주사 기준 전압원의 일단은 상기 접지 전위로 설정되고, 상기 제2주사 기준 전압원의 타단은 상기 접지 전위보다도 상기 주사 기준 전압만큼 높은 전위를 나타내는 기준 상승 전위로 설정되고,
    상기 제2스위치부 군은, 상기 제1부주사 기간에서, 상기 제2주사 기준 전압원으로부터의 상기 기준 상승 전위를 출력하는,
    플라즈마 디스플레이 패널 구동 회로.
  15. 제1항에 있어서,
    상기 제2주사 기준 전압원의 일단에 접속되는 생성부로서, 소정의 오프셋 전위를 생성하는 오프셋 전위 생성부를 더 포함하고,
    상기 제1부주사 기간에서, 상기 제2주사 기준 전압원의 일단은 상기 오프셋 전위 생성부로부터의 상기 오프셋 전위로 설정되고, 상기 제2주사 기준 전압원의 타단은 상기 오프셋 전위보다도 상기 주사 기준 전압만큼 높은 전위를 나타내는 기준 상승 전위로 설정되고,
    상기 제2스위치부 군은, 상기 제1부주사 기간에서, 상기 제2주사 기준 전압원으로부터의 상기 기준 상승 전위를 출력하는,
    플라즈마 디스플레이 패널 구동 회로.
  16. 제3항에 있어서,
    상기 제2군 스위치부의 일단에 접속되는 생성부로서, 소정의 오프셋 전위를 생성하는 오프셋 전위 생성부를 더 포함하고,
    상기 제2군 스위치부는, 상기 제1부주사 기간에서 온(ON)됨으로써, 상기 오프셋 전위 생성부로부터의 상기 오프셋 전위를 상기 제2주사부에 공급하고,
    상기 제1부주사 기간에서, 상기 제2주사 기준 전압원의 일단은 상기 제2군 스위치부로부터의 상기 오프셋 전위로 설정되고, 상기 제2주사 기준 전압원의 타단은 상기 오프셋 전위보다도 상기 주사 기준 전압만큼 높은 전위를 나타내는 기준 상승 전위로 설정되고,
    상기 제2스위치부 군은, 상기 제1부주사 기간에서, 상기 제2주사 기준 전압원으로부터의 상기 기준 상승 전위를 출력하는,
    플라즈마 디스플레이 패널 구동 회로.
  17. 주사 전극, 유지 전극 및 데이터 전극을 포함하고, 주사 전극과 유지 전극과 데이터 전극의 교차 부분에 방전 셀이 형성된 플라즈마 디스플레이 패널과,
    상기 플라즈마 디스플레이 패널을 구동하는 청구항 제1항에 기재한 플라즈마 디스플레이 패널 구동 회로를 포함하는,
    플라즈마 디스플레이 장치.
  18. 삭제
  19. 제17항에 있어서,
    상기 플라즈마 디스플레이 패널 구동 회로는, 상기 주사 기간에서, 각각의 주사 전극에 주사 펄스를 순번으로 공급하는 싱글 스캔 방식에 따라 구동하는,
    플라즈마 디스플레이 장치.
  20. 삭제
  21. 제9항에 있어서,
    상기 군간 스위치부는 상기 제1부초기화 기간에서 오프(OFF)되는,
    플라즈마 디스플레이 패널 구동 회로.
  22. 제10항에 있어서,
    상기 제1군 스위치부 및 상기 제2군 스위치부는 상기 제2부초기화 기간에서 오프(OFF)되는,
    플라즈마 디스플레이 패널 구동 회로.
  23. 제1항에 있어서,
    상기 제1스위치부 군은 제1고전위 측 스위치부 군 및 제1저전위 측 스위치부 군을 포함하고,
    상기 제2스위치부 군은 제2고전위 측 스위치부 군 및 제2저전위 측 스위치부 군을 포함하는,
    플라즈마 디스플레이 패널 구동 회로.
  24. 제23항에 있어서,
    상기 제1스위치부 군은,
    상기 제1부주사 기간에서, 상기 제1고전위 측 스위치부 군을 온(ON)하고 상기 제1저전위 측 스위치부 군을 오프(OFF)함으로써, 상기 제1주사 기준 전압원으로부터의 상기 주사 기준 전위를 출력하고,
    상기 제1부주사 기간에서, 상기 제1고전위 측 스위치부 군을 오프(OFF)하고 상기 제1저전위 측 스위치부 군을 온(ON)함으로써, 상기 제1주사 기준 전압원으로부터의 상기 주사 피크 전위를 출력하고,
    상기 제2스위치부 군은,
    상기 제2부주사 기간에서, 상기 제2고전위 측 스위치부 군을 온(ON)하고 상기 제2저전위 측 스위치부 군을 오프(OFF)함으로써, 상기 제2주사 기준 전압원으로부터의 상기 주사 기준 전위를 출력하고,
    상기 제2부주사 기간에서, 상기 제2고전위 측 스위치부 군을 오프(OFF)하고 상기 제2저전위 측 스위치부 군을 온(ON)함으로써, 상기 제2주사 기준 전압원으로부터의 상기 주사 피크 전위를 출력하는,
    플라즈마 디스플레이 패널 구동 회로.
KR1020087011062A 2007-01-24 2007-12-20 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치 KR100942877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007013605 2007-01-24
JPJP-P-2007-00013605 2007-01-24

Publications (2)

Publication Number Publication Date
KR20080083260A KR20080083260A (ko) 2008-09-17
KR100942877B1 true KR100942877B1 (ko) 2010-02-19

Family

ID=39644276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011062A KR100942877B1 (ko) 2007-01-24 2007-12-20 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치

Country Status (5)

Country Link
US (1) US8384622B2 (ko)
JP (1) JP4226648B2 (ko)
KR (1) KR100942877B1 (ko)
CN (1) CN101356562B (ko)
WO (1) WO2008090700A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023791B2 (ja) * 2007-04-25 2012-09-12 パナソニック株式会社 プラズマディスプレイ装置
JPWO2009157180A1 (ja) * 2008-06-26 2011-12-08 パナソニック株式会社 プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087840B2 (ja) * 1997-09-22 2000-09-11 日本電気株式会社 プラズマディスプレイの駆動方法
KR20080034051A (ko) * 2006-10-12 2008-04-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277300B1 (ko) * 1997-12-31 2001-01-15 황기웅 교류형플라즈마방전표시기의전력회수구동회로
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
JP3353822B2 (ja) * 1999-04-07 2002-12-03 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動装置
JP3511495B2 (ja) * 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置
JP5109216B2 (ja) * 2001-07-31 2012-12-26 パナソニック株式会社 プラズマディスプレイ装置
KR100509609B1 (ko) * 2004-03-30 2005-08-22 삼성에스디아이 주식회사 디스플레이 패널구동방법 및 장치
US20050231440A1 (en) * 2004-04-15 2005-10-20 Matsushita Electric Industrial Co., Ltd. Plasma display panel driver and plasma display
WO2005119637A1 (ja) 2004-06-02 2005-12-15 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル駆動装置及びプラズマディスプレイ
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US7583033B2 (en) 2006-02-06 2009-09-01 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus
US20070188416A1 (en) 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20070188415A1 (en) 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP4937635B2 (ja) 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087840B2 (ja) * 1997-09-22 2000-09-11 日本電気株式会社 プラズマディスプレイの駆動方法
KR20080034051A (ko) * 2006-10-12 2008-04-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Also Published As

Publication number Publication date
CN101356562B (zh) 2010-12-01
JPWO2008090700A1 (ja) 2010-05-13
KR20080083260A (ko) 2008-09-17
US20100149220A1 (en) 2010-06-17
WO2008090700A1 (ja) 2008-07-31
CN101356562A (zh) 2009-01-28
JP4226648B2 (ja) 2009-02-18
US8384622B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
KR100303925B1 (ko) 플라즈마디스플레이장치
US20050168410A1 (en) Drive circuit and drive method
WO2005114626A1 (ja) プラズマディスプレイパネルの駆動方法
US7656367B2 (en) Plasma display device and driving method thereof
US8111211B2 (en) Plasma display comprising at least first and second groups of electrodes and driving method thereof
KR100942877B1 (ko) 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치
KR101007500B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100358696B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동 방법
WO2009133660A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
KR20090010058A (ko) 플라즈마 디스플레이 장치
KR101019777B1 (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
US20090085840A1 (en) Plasma display and driving method thereof
JP2004287003A (ja) 表示パネルの駆動装置
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP2008275749A (ja) プラズマディスプレイ装置
JP2006267540A (ja) プラズマディスプレイ装置
KR20030025541A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US20090115697A1 (en) Plasma display device and driving method thereof
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
WO2011007524A1 (ja) プラズマディスプレイパネルの駆動回路
JP2010061054A (ja) プラズマディスプレイ装置
JP2011248080A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2007078945A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee