JP5832399B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5832399B2
JP5832399B2 JP2012199177A JP2012199177A JP5832399B2 JP 5832399 B2 JP5832399 B2 JP 5832399B2 JP 2012199177 A JP2012199177 A JP 2012199177A JP 2012199177 A JP2012199177 A JP 2012199177A JP 5832399 B2 JP5832399 B2 JP 5832399B2
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
layer
light
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012199177A
Other languages
English (en)
Other versions
JP2013077814A5 (ja
JP2013077814A (ja
Inventor
三宅　博之
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012199177A priority Critical patent/JP5832399B2/ja
Publication of JP2013077814A publication Critical patent/JP2013077814A/ja
Publication of JP2013077814A5 publication Critical patent/JP2013077814A5/ja
Application granted granted Critical
Publication of JP5832399B2 publication Critical patent/JP5832399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Description

本発明の一態様は、半導体装置に関する。また、本発明の一態様は、発光装置に関する。また、本発明の一態様は、電子機器に関する。
近年、電界効果トランジスタを用いた半導体装置の開発が進められている。
上記半導体装置としては、例えば上記電界効果トランジスタのソースとドレインの間に流れる電流量を制御して所望の動作を行う半導体装置などが挙げられる（例えば特許文献１）。
特開２００８−０８３０８５号公報
しかしながら、従来の半導体装置では、電界効果トランジスタにおける閾値電圧のばらつきの影響により、ソースとドレインの間に流れる電流量の制御が難しいといった問題があった。ソースとドレインの間に流れる電流量が制御できないと、半導体装置において例えば動作不良などが起こってしまう。
本発明の一態様では、動作不良を抑制すること、及び電界効果トランジスタの閾値電圧のばらつきによる影響を低減することの一つ又は複数を課題の一つとする。
本発明の一態様では、チャネル形成領域を介して互いに重畳する第１のゲート及び第２のゲートを有する電界効果トランジスタを用いる。さらに、第２のゲートの電位を制御することにより、電界効果トランジスタの閾値電圧を設定する。上記構成にすることにより、動作時における電界効果トランジスタのソースとドレインの間に流れる電流量の制御を図る。
本発明の一態様は、電界効果トランジスタと、スイッチと、容量素子と、を備える半導体装置である。
上記電界効果トランジスタは、チャネル形成領域を介して互いに重畳する第１のゲート及び第２のゲートを有する。電界効果トランジスタにおける閾値電圧の値は、第２のゲートの電位に応じて変化する。また、電界効果トランジスタは、ノーマリオンであってもよい。例えば、電界効果トランジスタは、デプレッション型トランジスタであってもよい。
上記スイッチは、電界効果トランジスタのソース及びドレインの一方と、電界効果トランジスタにおける第２のゲートと、を導通状態にするか否かを制御する機能を有する。
上記容量素子は、電界効果トランジスタにおける第２のゲートと電界効果トランジスタにおけるソース及びドレインの他方との間の電圧を保持する機能を有する。
本発明の一態様により、動作不良を抑制すること、及び電界効果トランジスタの閾値電圧のばらつきによる影響を低減することの一つ又は複数の効果を得ることができる。
半導体装置の例を説明するための図。 発光装置の例を説明するための図。 発光装置の例を説明するための図。 発光装置の例を説明するための図。 発光装置の例を説明するための図。 発光装置の例を説明するための図。 発光装置の例を説明するための図。 電界効果トランジスタの例を説明するための図。 アクティブマトリクス基板の構造例を説明するための図。 発光装置の構造例を説明するための図。 電子機器の例を説明するための図。 電子機器の例を説明するための図。
本発明に係る実施形態の例について以下に説明する。なお、本発明の趣旨及び本発明の範囲から逸脱することなく実施形態の内容を変更することは、当業者であれば容易である。よって、本発明は、以下に示す実施形態の記載内容に限定されない。
なお、各実施形態における内容（例えば明細書又は図に示す内容）の一部又は全部を互いに適宜組み合わせることができる。また、各実施形態における内容の一部を互いに適宜置き換えることができる。
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素の数は、序数の数に限定されない。
（実施形態１）
本実施形態では、２つのゲートを有する電界効果トランジスタを備える半導体装置の例について図１を用いて説明する。
図１（Ａ）に示す半導体装置は、電界効果トランジスタＴｒと、スイッチＳｗと、容量素子Ｃｐと、を備える。
電界効果トランジスタＴｒは、第１のゲート及び第２のゲートを有する。電界効果トランジスタＴｒにおける第１のゲート及び第２のゲートは、チャネル形成領域を介して互いに重畳する。また、電界効果トランジスタＴｒは、第２のゲートの電位に応じて閾値電圧の値が制御される。
電界効果トランジスタＴｒとしては、エンハンスメント型又はデプレッション型の電界効果トランジスタを用いることができる。
スイッチＳｗは、電界効果トランジスタＴｒにおけるソース及びドレインの一方と、電界効果トランジスタＴｒにおける第２のゲートと、を導通状態にするか否かを制御する機能を有する。
容量素子Ｃｐは、電界効果トランジスタＴｒにおける第２のゲートと電界効果トランジスタＴｒにおけるソース及びドレインの他方との間の電圧を保持する機能を有する。
次に、本実施形態における半導体装置の駆動方法例として図１（Ａ）に示す半導体装置の駆動方法例について図１（Ｂ−１）乃至図１（Ｂ−３）を用いて説明する。なお、ここでは、一例として電界効果トランジスタＴｒが、デプレッション型のＮチャネル型トランジスタである場合について説明する。
図１（Ａ）に示す半導体装置の駆動方法例では、図１（Ｂ−１）に示すように、期間Ｔ１において、スイッチＳｗをオン状態（状態ＯＮともいう）にする。また、電界効果トランジスタＴｒにおける第１のゲートに電位Ｖ１を供給する。また、電界効果トランジスタＴｒにおける第２のゲートに電位Ｖ２を供給する。また、電界効果トランジスタＴｒにおけるソース及びドレインの他方に電位Ｖｂを供給する。なお、Ｖ２の値は、Ｖ１−Ｖｂの値より大きいとする。
このとき、電界効果トランジスタＴｒにおける第２のゲートとドレインが導通状態になり、電界効果トランジスタＴｒにおける第２のゲート及びドレインのそれぞれの電位が電位Ｖ２になる。これにより、電位Ｖ２に応じて電界効果トランジスタＴｒの閾値電圧（Ｖｔｈともいう）が負方向にシフトする。
例えば、元の電界効果トランジスタＴｒの閾値電圧をＶｔｈ０とすると、期間Ｔ１における電界効果トランジスタＴｒの閾値電圧は、Ｖｔｈ０−ΔＶｔｈとなる。このとき、ΔＶｔｈの値は、電位Ｖ２の値に応じて決まる。よって、電位Ｖ２の値に応じて電界効果トランジスタＴｒの閾値電圧の値が変化する。
また、電界効果トランジスタＴｒにおける第１のゲートとソースの間の電圧（Ｖｇｓともいう）がＶ１−Ｖｂになる。このとき、Ｖ１−Ｖｂの値は、期間Ｔ１における電界効果トランジスタＴｒの閾値電圧より大きい。このため、電界効果トランジスタＴｒがオン状態になる。
次に、期間Ｔ２において、スイッチＳｗをオン状態にする。また、電界効果トランジスタＴｒにおける第１のゲートに電位Ｖ１を供給する。また、電界効果トランジスタＴｒにおける第２のゲートを浮遊状態にする。
このとき、電界効果トランジスタＴｒは、オン状態のままである。よって、電界効果トランジスタＴｒにおけるソースとドレインの間に電流が流れることにより、電界効果トランジスタＴｒにおける第２のゲートの電位が変化する。これにより、電界効果トランジスタＴｒにおける閾値電圧の値が正方向にシフトし、電界効果トランジスタＴｒにおける閾値電圧がＶ１−Ｖｂ以上になった時点で電界効果トランジスタＴｒがオフ状態になる。これにより、電界効果トランジスタＴｒの閾値電圧データが得られる。
次に、期間Ｔ３において、スイッチＳｗをオフ状態にする。また、電界効果トランジスタＴｒにおける第１のゲートの電位をＶ１＋Ｖｓｉｇにして電界効果トランジスタＴｒにおける第１のゲートを浮遊状態にする。Ｖｓｉｇは、データ信号の電位である。また、電界効果トランジスタＴｒにおける第２のゲートを浮遊状態にする。また、電界効果トランジスタＴｒにおけるソース及びドレインの一方に電位Ｖａを供給する。
このとき、電界効果トランジスタＴｒがオン状態になり、電界効果トランジスタＴｒにおけるソースとドレインの間に電流が流れる。このとき、電界効果トランジスタＴｒにおけるソース及びドレインの他方の電位を電位Ｖｃとする。
例えば、電界効果トランジスタＴｒを飽和領域で動作させる場合、電界効果トランジスタＴｒにおけるソースとドレインの間に流れる電流値（Ｉｄｓ）は、電界効果トランジスタＴｒの閾値電圧に関係なく、第１のゲートに入力されたデータ信号の値に応じて決まる。よって、例えばＶｇｓがＶ１−Ｖｂより大きい場合に電界効果トランジスタＴｒがオン状態になり、ソースとドレインの間に電流が流れる。
また、電界効果トランジスタＴｒの劣化などにより、電界効果トランジスタＴｒのソース及びドレインの他方の電位が変化した場合であっても電界効果トランジスタＴｒにおける第１のゲート及び第２のゲートが浮遊状態であり、容量素子Ｃｐがあるため、電界効果トランジスタＴｒにおける第１のゲートとソースの間における電圧の変化を抑制できる。
なお、期間Ｔ２と期間Ｔ３の間に移動度補正期間を設け、電界効果トランジスタＴｒの移動度に応じて電界効果トランジスタＴｒにおける第２のゲートの電位を設定してもよい。これにより、電界効果トランジスタＴｒの移動度のばらつきによる影響を抑制できる。
以上が本実施形態における半導体装置の駆動方法例の説明である。
図１を用いて説明したように、本実施形態における半導体装置の一例では、閾値電圧データ取得期間（例えば期間Ｔ２）を設け、電界効果トランジスタの閾値電圧のデータを予め取得しておく。これにより、電界効果トランジスタのソースとドレインの間に流れる電流量を、電界効果トランジスタの閾値電圧に関係なく決められるため、電界効果トランジスタの閾値電圧のばらつきによる影響を抑制できる。また、電界効果トランジスタの劣化による影響を抑制できる。
また、本実施形態における半導体装置の一例では、チャネル形成領域を介して互いに重畳する第１のゲート及び第２のゲートを有する電界効果トランジスタを用いる。上記構成により、電界効果トランジスタがデプレッション型トランジスタであっても、電界効果トランジスタの閾値電圧データを取得できる。なぜならば、第２のゲートの電位により電界効果トランジスタの閾値電圧をシフトさせることができるため、電界効果トランジスタがＮチャネル型トランジスタであり、電界効果トランジスタの元々の閾値電圧が負の値でノーマリオンであり、且つ電界効果トランジスタにおける第１のゲートとソースの間の電圧が負の値にならなくても電界効果トランジスタをオフ状態にすることができるからである。よって、電界効果トランジスタにおけるソースとドレインの間に流れる電流量を、電界効果トランジスタの閾値電圧に関係なく決められるため、電界効果トランジスタの閾値電圧のばらつきによる影響を抑制できる。
よって、本実施形態における半導体装置の一例では、電界効果トランジスタにおけるソースとドレインの間に流れる電流量を制御できるため、動作不良を抑制できる。
（実施形態２）
本実施形態では、２つのゲートを有する電界効果トランジスタを備える発光装置の例について図２乃至図６を用いて説明する。
図２（Ａ）に示す発光装置は、配線１５１乃至配線１５８と、電界効果トランジスタ１１１乃至電界効果トランジスタ１１８と、容量素子１２１及び容量素子１２２と、発光素子（ＥＬともいう）１４０と、を備える。
配線１５１は、例えばデータ信号を供給するためのデータ信号線としての機能を有する。
配線１５２は、例えば電位を供給するための電位供給線としての機能を有する。
配線１５３は、例えばパルス信号であるゲート信号を供給するためのゲート信号線としての機能を有する。
配線１５４は、例えばパルス信号であるゲート信号を供給するためのゲート信号線としての機能を有する。
配線１５５は、例えばパルス信号であるゲート信号を供給するためのゲート信号線としての機能を有する。
配線１５６は、例えば電位を供給するための電位供給線としての機能を有する。
配線１５７は、例えば電位を供給するための電位供給線としての機能を有する。
配線１５８は、例えば電位を供給するための電位供給線としての機能を有する。
電界効果トランジスタ１１１におけるソース及びドレインの一方は、配線１５１に電気的に接続される。また、電界効果トランジスタ１１１におけるゲートは、配線１５３に電気的に接続される。
電界効果トランジスタ１１２におけるソース及びドレインの一方は、電界効果トランジスタ１１１におけるソース及びドレインの他方に電気的に接続される。また、電界効果トランジスタ１１２におけるゲートは、配線１５４に電気的に接続される。
容量素子１２１における一対の電極の一方は、電界効果トランジスタ１１１におけるソース及びドレインの他方に電気的に接続される。
電界効果トランジスタ１１３は、チャネル形成領域を介して互いに重畳する第１のゲート及び第２のゲートを有する。電界効果トランジスタ１１３における第１のゲートは、電界効果トランジスタ１１２におけるソース及びドレインの他方に電気的に接続される。
電界効果トランジスタ１１４におけるソース及びドレインの一方は、電界効果トランジスタ１１３におけるソース及びドレインの一方に電気的に接続される。また、電界効果トランジスタ１１４におけるソース及びドレインの他方は、電界効果トランジスタ１１３における第２のゲートに電気的に接続される。また、電界効果トランジスタ１１４におけるゲートは、配線１５３に電気的に接続される。
容量素子１２２における一対の電極の一方は、電界効果トランジスタ１１３における第２のゲートに電気的に接続される。また、容量素子１２２における一対の電極の他方は、電界効果トランジスタ１１３におけるソース及びドレインの他方に電気的に接続される。
電界効果トランジスタ１１５におけるソース及びドレインの一方は、配線１５２に電気的に接続される。また、電界効果トランジスタ１１５におけるソース及びドレインの他方は、電界効果トランジスタ１１３におけるソース及びドレインの一方に電気的に接続される。また、電界効果トランジスタ１１５におけるゲートは、配線１５４に電気的に接続される。
電界効果トランジスタ１１６におけるソース及びドレインの一方は、配線１５６に電気的に接続される。また、電界効果トランジスタ１１６におけるソース及びドレインの他方は、電界効果トランジスタ１１３における第１のゲートに電気的に接続される。また、電界効果トランジスタ１１６におけるゲートは、配線１５３に電気的に接続される。
電界効果トランジスタ１１７におけるソース及びドレインの一方は、配線１５７に電気的に接続される。また、電界効果トランジスタ１１７におけるソース及びドレインの他方は、容量素子１２１における一対の電極の他方及び容量素子１２２における一対の電極の他方に電気的に接続される。また、電界効果トランジスタ１１７におけるゲートは、配線１５３に電気的に接続される。
電界効果トランジスタ１１８におけるソース及びドレインの一方は、配線１５８に電気的に接続される。また、電界効果トランジスタ１１８におけるソース及びドレインの他方は、電界効果トランジスタ１１３における第２のゲートに電気的に接続される。また、電界効果トランジスタ１１８におけるゲートは、配線１５５に電気的に接続される。
発光素子１４０におけるアノード及びカソードの一方は、電界効果トランジスタ１１３におけるソース及びドレインの他方に電気的に接続される。発光素子１４０としては、例えばエレクトロルミネセンス素子（ＥＬ素子ともいう）を用いることができる。
さらに、図２（Ｂ）に示す発光装置は、図２（Ａ）に示す発光装置の電界効果トランジスタ１１３及び電界効果トランジスタ１１７の接続関係が異なる構成である。
図２（Ｂ）に示す発光装置において、電界効果トランジスタ１１３におけるソース及びドレインの他方は、電界効果トランジスタ１１２におけるソース及びドレインの他方に電気的に接続される。また、電界効果トランジスタ１１３における第１のゲートは、容量素子１２１における一対の電極の他方に電気的に接続される。また、電界効果トランジスタ１１７におけるソース及びドレインの他方は、電界効果トランジスタ１１２におけるソース及びドレインの他方、及び容量素子１２２における一対の電極の他方に電気的に接続される。
また、図２（Ｃ）に示す発光装置は、図２（Ｂ）に示す発光装置の電界効果トランジスタ１１６の接続関係が異なり、配線１５６が無い構成である。
図２（Ｃ）に示す発光装置において、電界効果トランジスタ１１６におけるソース及びドレインの一方は、電界効果トランジスタ１１３における第１のゲートに電気的に接続される。また、電界効果トランジスタ１１６におけるソース及びドレインの他方は、容量素子１２２における一対の電極の他方に電気的に接続される。また、電界効果トランジスタ１１３は、エンハンスメント型トランジスタでもよい。
図２（Ｃ）に示す構成にすることにより、配線の数を少なくできる。
また、図３（Ａ）に示す発光装置は、図２（Ａ）に示す発光装置に加え、配線１５９及び配線１６０を備え、電界効果トランジスタ１１１及び電界効果トランジスタ１１７の接続関係が異なり、電界効果トランジスタ１１２が無い構成である。
図３（Ａ）に示す発光装置において、電界効果トランジスタ１１１におけるゲートは、配線１５９に電気的に接続される。また、電界効果トランジスタ１１３における第１のゲートは、電界効果トランジスタ１１１におけるソース及びドレインの他方に電気的に接続される。また、電界効果トランジスタ１１７におけるゲートは、配線１６０に電気的に接続される。
図３（Ｂ）に示す発光装置は、図３（Ａ）に示す発光装置の容量素子１２１の接続関係が異なる構成である。
図３（Ｂ）に示す発光装置において、容量素子１２１における一対の電極の他方は、電界効果トランジスタ１１１におけるソース及びドレインの他方に電気的に接続される。
図３（Ｃ）に示す発光装置は、図３（Ｂ）に示す発光装置の電界効果トランジスタ１１６の接続関係が異なり、配線１５６が無い構成である。
図３（Ｃ）に示す発光装置において、電界効果トランジスタ１１６におけるソース及びドレインの一方は、電界効果トランジスタ１１３における第１のゲートに電気的に接続される。また、電界効果トランジスタ１１６におけるソース及びドレインの他方は、容量素子１２２における一対の電極の他方に電気的に接続される。電界効果トランジスタ１１３は、エンハンスメント型トランジスタでもよい。
図３（Ｃ）に示す構成にすることにより、配線の数を少なくできる。
また、図３（Ａ）乃至図３（Ｃ）に示す構成にすることにより、電界効果トランジスタの数を少なくすることができる。
また、発光素子１４０に印加される電圧を調整するための容量素子を備える発光装置の例について、図４を用いて説明する。
図４（Ａ）に示す発光装置は、図２（Ａ）に示す発光装置の構成に加え、容量素子１２３を備える。
図４（Ａ）に示す発光装置において、容量素子１２３における一対の電極の一方は、発光素子１４０におけるアノード及びカソードの一方に電気的に接続される。また、容量素子１２３における一対の電極の一方には、基準電位が与えられる。
また、図４（Ｂ）に示す発光装置は、図２（Ｂ）に示す発光装置の構成に加え、容量素子１２３を備える構成である。容量素子１２３の接続関係は、図４（Ａ）に示す発光装置と同じである。
また、図４（Ｃ）に示す発光装置は、図２（Ｃ）に示す発光装置の構成に加え、容量素子１２３を備える構成である。容量素子１２３の接続関係は、図４（Ａ）に示す発光装置と同じである。
なお、図４（Ａ）乃至図４（Ｃ）に示す発光装置に限定されず、例えば図３（Ａ）乃至図３（Ｃ）に示す発光装置の構成に加えて容量素子を設けてもよい。
次に、本実施形態における発光装置の駆動方法例について図５及び図６を用いて説明する。
本実施形態における発光装置の駆動方法例として、図５（Ａ）に示す発光装置の駆動方法例について、図５（Ｂ）のタイミングチャートを用いて説明する。図５（Ａ）に示す発光装置は、図２（Ａ）に示す発光装置の発光素子１４０が発光ダイオードであり、電界効果トランジスタ１１１乃至電界効果トランジスタ１１８のそれぞれがＮチャネル型トランジスタである場合の発光装置である。このとき、発光素子１４０である発光ダイオードにおけるアノードは、容量素子１２２における一対の電極の他方に電気的に接続される。また、発光素子１４０である発光ダイオードにおけるカソードには電位Ｖｘが与えられる。
図５（Ａ）に示す発光装置の駆動方法例では、図５（Ｂ）に示すように、期間Ｔ１１において、配線１５３を介してハイレベル（ＶＨともいう）の信号を入力し、配線１５４を介してローレベル（ＶＬともいう）の信号を入力し、配線１５５を介してハイレベルの信号を入力する。また、配線１５６に電位Ｖ１１を供給し、配線１５７に電位Ｖ１２を供給し、配線１５８に電位Ｖ１３を供給する。このとき、電位Ｖ１１と電位Ｖ１２の電位差は、電界効果トランジスタ１１３の閾値電圧（Ｖｔｈ１１３ともいう）より大きいとする。また、電位Ｖ１２は、電位Ｖｘより小さいとする。
このとき、電界効果トランジスタ１１１、電界効果トランジスタ１１４、電界効果トランジスタ１１６、電界効果トランジスタ１１７、及び電界効果トランジスタ１１８がオン状態になり、電界効果トランジスタ１１２、及び電界効果トランジスタ１１５がオフ状態になる。
また、電界効果トランジスタ１１３における第２のゲートとドレインが導通状態になり、電界効果トランジスタ１１３における第２のゲート及びドレインのそれぞれの電位が電位Ｖ１３になる。これにより、電位Ｖ１３に応じて電界効果トランジスタ１１３の閾値電圧が負方向にシフトする。
また、電界効果トランジスタ１１３における第１のゲートとソースの間の電圧（Ｖｇｓ１１３ともいう）がＶ１１−Ｖ１２になる。Ｖ１１−Ｖ１２の値は、このときの電界効果トランジスタ１１３の閾値電圧より大きい。このため、電界効果トランジスタ１１３がオン状態になる。
次に、期間Ｔ１２において、配線１５１を介してデータ信号を入力し、配線１５３を介してハイレベルの信号を入力し、配線１５４を介してローレベルの信号を入力し、配線１５５を介してローレベルの信号を入力する。また、配線１５６に電位Ｖ１１を供給し、配線１５７に電位Ｖ１２を供給する。
このとき、電界効果トランジスタ１１１、電界効果トランジスタ１１４、電界効果トランジスタ１１６、及び電界効果トランジスタ１１７がオン状態になり、電界効果トランジスタ１１２、電界効果トランジスタ１１５、及び電界効果トランジスタ１１８がオフ状態になる。
また、電界効果トランジスタ１１３は、オン状態のままである。よって、電界効果トランジスタ１１３におけるソースとドレインの間に電流が流れることにより、電界効果トランジスタ１１３における第２のゲートの電位が変化する。これにより、電界効果トランジスタ１１３における閾値電圧の値が正方向にシフトし、電界効果トランジスタ１１３における閾値電圧がＶ１１−Ｖ１２以上になった時点で電界効果トランジスタ１１３がオフ状態になる。これにより、電界効果トランジスタ１１３の閾値電圧データを得る。
また、容量素子１２１における一対の電極の一方の電位が配線１５１を介して入力されるデータ信号の電位（Ｖｓｉｇ）となる。
次に、期間Ｔ１３において、配線１５３を介してローレベルの信号を入力し、配線１５４を介してハイレベルの信号を入力し、配線１５５を介してローレベルの信号を入力する。また、配線１５２に電位Ｖｄｄを供給する。なお、電位Ｖｄｄの値は、電位Ｖ１１より高いとする。また、期間Ｔ１３において、配線１５３を介してローレベルの信号を入力した後に配線１５４を介してハイレベルの信号を入力しているが、これに限定されない。
このとき、電界効果トランジスタ１１２及び電界効果トランジスタ１１５がオン状態になり、電界効果トランジスタ１１１、電界効果トランジスタ１１４、電界効果トランジスタ１１６、電界効果トランジスタ１１７、及び電界効果トランジスタ１１８がオフ状態になる。
さらに、電界効果トランジスタ１１３における第１のゲートの電位がデータ信号の値に応じて変化する。これにより、電界効果トランジスタ１１３がオン状態になり、電界効果トランジスタ１１３におけるソースとドレインの間に電流が流れる。
さらに、発光素子１４０である発光ダイオードにおけるアノードとカソードの間に電流が流れることにより発光素子１４０である発光ダイオードが発光する。
例えば、電界効果トランジスタ１１３を飽和領域で動作させる場合、電界効果トランジスタ１１３におけるソースとドレインの間に流れる電流値（Ｉｄｓ）は、電界効果トランジスタ１１３の閾値電圧に関係なく、第１のゲートに入力されたデータ信号の値に応じて決まる。よって、例えばＶｇｓ１１３がＶ１１−Ｖ１２より大きい場合に電界効果トランジスタ１１３がオン状態になり、ソースとドレインの間に電流が流れる。
また、電界効果トランジスタ１１３の劣化などにより、電界効果トランジスタ１１３のソース及びドレインの他方の電位が変化した場合であっても電界効果トランジスタ１１３における第１のゲート及び第２のゲートが浮遊状態であり、容量素子１２１及び容量素子１２２があるため、電界効果トランジスタ１１３における第１のゲートとソースの間における電圧の値の変化を抑制できる。
なお、期間Ｔ１２と期間Ｔ１３の間に移動度補正期間を設け、電界効果トランジスタ１１３の移動度に応じて電界効果トランジスタ１１３における第２のゲートの電位を設定してもよい。これにより、電界効果トランジスタ１１３の移動度のばらつきによる影響を抑制できる。
以上が図５（Ａ）に示す発光装置の駆動方法例の説明である。
なお、図５（Ａ）に示す半導体装置の電界効果トランジスタ１１１乃至電界効果トランジスタ１１８の一つ又は複数をＰチャネル型トランジスタとしてもよい。
次に、本実施形態における発光装置の駆動方法例として、図６（Ａ）に示す発光装置の駆動方法例について、図６（Ｂ）のタイミングチャートを用いて説明する。図６（Ａ）に示す発光装置は、図３（Ａ）に示す発光装置の発光素子１４０が発光ダイオードであり、電界効果トランジスタ１１１乃至電界効果トランジスタ１１８のそれぞれがＮチャネル型トランジスタである場合の発光装置である。このとき、発光素子１４０である発光ダイオードにおけるアノードは、容量素子１２２における一対の電極の他方に電気的に接続される。また、発光素子１４０である発光ダイオードにおけるカソードには電位Ｖｘが与えられる。
図６（Ａ）に示す発光装置の駆動方法例では、図６（Ｂ）に示すように、期間Ｔ２１において、配線１５３を介してハイレベルの信号を入力し、配線１５４を介してローレベルの信号を入力し、配線１５５を介してハイレベルの信号を入力し、配線１５９を介してローレベルの信号を入力し、配線１６０を介してハイレベルの信号を入力する。また、配線１５６に電位Ｖ１１を供給し、配線１５７に電位Ｖ１２を供給し、配線１５８に電位Ｖ１３を供給する。このとき、電位Ｖ１１と電位Ｖ１２の電位差は、電界効果トランジスタ１１３の閾値電圧より大きいとする。また、電位Ｖ１２は、電位Ｖｘより小さいとする。
このとき、電界効果トランジスタ１１４、電界効果トランジスタ１１６、電界効果トランジスタ１１７、及び電界効果トランジスタ１１８がオン状態になり、電界効果トランジスタ１１１、及び電界効果トランジスタ１１５がオフ状態になる。
また、電界効果トランジスタ１１３における第２のゲートとドレインが導通状態になり、電界効果トランジスタ１１３における第２のゲート及びドレインのそれぞれの電位が電位Ｖ１３になる。これにより、電位Ｖ１３に応じて電界効果トランジスタ１１３の閾値電圧が負方向にシフトする。
また、電界効果トランジスタ１１３におけるゲートとソースの間の電圧がＶ１１−Ｖ１２になる。Ｖ１１−Ｖ１２の値は、このときの電界効果トランジスタ１１３の閾値電圧より大きい。このため、電界効果トランジスタ１１３がオン状態になる。
また、期間Ｔ２２において、配線１５３を介してハイレベルの信号を入力し、配線１５４を介してローレベルの信号を入力し、配線１５５を介してローレベルの信号を入力し、配線１５９を介してローレベルの信号を入力し、配線１６０を介してハイレベルの信号を入力する。また、配線１５６に電位Ｖ１１を供給し、配線１５７に電位Ｖ１２を供給する。
このとき、電界効果トランジスタ１１４、電界効果トランジスタ１１６、及び電界効果トランジスタ１１７がオン状態になり、電界効果トランジスタ１１１、電界効果トランジスタ１１５、及び電界効果トランジスタ１１８がオフ状態になる。
また、電界効果トランジスタ１１３は、オン状態のままである。よって、電界効果トランジスタ１１３におけるソースとドレインの間に電流が流れることにより、電界効果トランジスタ１１３における第２のゲートの電位が変化する。これにより、電界効果トランジスタ１１３における閾値電圧の値が正方向にシフトし、電界効果トランジスタ１１３における閾値電圧がＶ１１−Ｖ１２以上になった時点で電界効果トランジスタ１１３がオフ状態になる。これにより、電界効果トランジスタ１１３の閾値電圧データを得る。
次に、期間Ｔ２３において、配線１５３を介してローレベルの信号を入力し、配線１５４を介してローレベルの信号を入力し、配線１５５を介してローレベルの信号を入力し、配線１５９を介してハイレベルの信号を入力し、配線１６０を介してローレベルの信号を入力する。また、配線１５１を介してデータ信号を入力する。
このとき、電界効果トランジスタ１１１がオン状態になり、電界効果トランジスタ１１４、電界効果トランジスタ１１５、電界効果トランジスタ１１６、電界効果トランジスタ１１７、及び電界効果トランジスタ１１８がオフ状態になる。
このとき、電界効果トランジスタ１１３における第１のゲートの電位がデータ信号（Ｖｓｉｇ）の電位に応じて変化する。
次に、期間Ｔ２４において、配線１５３を介してローレベルの信号を入力し、配線１５４を介してハイレベルの信号を入力し、配線１５５を介してローレベルの信号を入力し、配線１５９を介してローレベルの信号を入力し、配線１６０を介してローレベルの信号を入力する。また、配線１５２を介して電位Ｖｄｄを供給する。なお、電位Ｖｄｄの値は、電位Ｖ１１より高いとする。
このとき、電界効果トランジスタ１１５がオン状態になり、電界効果トランジスタ１１１、電界効果トランジスタ１１４、電界効果トランジスタ１１６、電界効果トランジスタ１１７、及び電界効果トランジスタ１１８がオフ状態になる。
また、電界効果トランジスタ１１３がオン状態になり、電界効果トランジスタ１１３におけるソースとドレインの間に電流が流れる。
さらに、発光素子１４０である発光ダイオードにおけるアノードとカソードの間に電流が流れることにより発光素子１４０である発光ダイオードが発光する。
例えば、電界効果トランジスタ１１３を飽和領域で動作させる場合、電界効果トランジスタ１１３におけるソースとドレインの間に流れる電流値（Ｉｄｓ）は、電界効果トランジスタ１１３の閾値電圧に関係なく、第１のゲートに入力されたデータ信号（Ｖｓｉｇ）の値に応じて決まる。よって、例えばＶｇｓ１１３がＶ１１−Ｖ１２より大きい場合に電界効果トランジスタ１１３がオン状態になり、ソースとドレインの間に電流が流れる。
また、電界効果トランジスタ１１３の劣化などにより、電界効果トランジスタ１１３におけるソース及びドレインの他方の電位が変化した場合であっても電界効果トランジスタ１１３における第１のゲート及び第２のゲートが浮遊状態であり、容量素子１２１及び容量素子１２２があるため、電界効果トランジスタ１１３における第１のゲートとソースの間における電圧の値の変化を抑制できる。
なお、期間Ｔ２３と期間Ｔ２４の間に移動度補正期間を設け、電界効果トランジスタ１１３の移動度に応じて電界効果トランジスタ１１３における第２のゲートの電位を設定してもよい。これにより、電界効果トランジスタ１１３の移動度のばらつきによる影響を抑制できる。
なお、図６（Ａ）に示す半導体装置の電界効果トランジスタ１１１乃至電界効果トランジスタ１１８の一つ又は複数をＰチャネル型トランジスタとしてもよい。
以上が図６（Ａ）に示す発光装置の駆動方法例の説明である。
図５及び図６を用いて説明したように、本実施形態における発光装置の一例では、閾値電圧データ取得期間を設け、電界効果トランジスタの閾値電圧のデータを予め取得しておく。これにより、電界効果トランジスタのソースとドレインの間に流れる電流量を、電界効果トランジスタの閾値電圧に関係なく決めることができるため、電界効果トランジスタの閾値電圧のばらつきによる影響を抑制できる。また、電界効果トランジスタの劣化による影響を抑制できる。
また、本実施形態における発光装置の一例では、第１のゲート及び第２のゲートを有する電界効果トランジスタを用いる。上記構成により、電界効果トランジスタがデプレッション型トランジスタであっても、電界効果トランジスタの閾値電圧データを取得できる。なぜならば、第２のゲートの電位により電界効果トランジスタの閾値電圧をシフトさせることができるため、電界効果トランジスタがＮチャネル型トランジスタであり、電界効果トランジスタの元々の閾値電圧が負の値でノーマリオンであり、且つ電界効果トランジスタにおける第１のゲートとソースの間の電圧が負の値にならなくても電界効果トランジスタをオフ状態にすることができるからである。よって、電界効果トランジスタにおけるソースとドレインの間に流れる電流量を、電界効果トランジスタの閾値電圧に関係なく決められるため、電界効果トランジスタの閾値電圧のばらつきによる影響を抑制できる。
よって、本実施形態における発光装置の一例では、電界効果トランジスタにおけるソースとドレインの間に流れる電流量を制御できるため、動作不良を抑制できる。
（実施形態３）
本実施形態では、駆動回路を備える発光装置の構成例について図７を用いて説明する。
図７に示す半導体装置は、第１の駆動回路９０１と、第２の駆動回路９０２と、複数の発光回路９１０と、を備える。
第１の駆動回路９０１は、発光回路９１０の発光動作を制御する機能を有する。
第１の駆動回路９０１は、例えばシフトレジスタなどを用いて構成される。
第２の駆動回路９０２は、発光回路９１０の発光動作を制御する機能を有する。
第２の駆動回路９０２は、例えばシフトレジスタ、アナログスイッチなどを用いて構成される。
複数の発光回路９１０は、発光部９００において行列方向に配列される。発光回路９１０としては、上記実施形態２に示す発光装置の構成を適用することができる。このとき、実施形態２に示す発光装置における電界効果トランジスタのゲートに電気的に接続された配線には、第１の駆動回路９０１から信号が供給される。また、実施形態２に示す発光装置におけるデータ信号が入力される配線には、第２の駆動回路９０２からデータ信号が供給される。
なお、発光回路９１０と同一基板上に第１の駆動回路９０１を設けてもよい。
以上が図７に示す発光装置の構成例の説明である。
図７を用いて説明したように、本実施形態における発光装置の一例では、第１の駆動回路及び第２の駆動回路により発光回路の発光動作を制御することができる。
（実施形態４）
本実施形態では、上記実施形態の半導体装置又は発光装置における電界効果トランジスタの例について説明する。
本実施形態における電界効果トランジスタの構造例について、図８を用いて説明する。
図８（Ａ）に示す電界効果トランジスタは、被素子形成層４００＿Ａの上に、導電層４０１＿Ａと、絶縁層４０２＿Ａと、半導体層４０３＿Ａと、導電層４０５ａ＿Ａと、導電層４０５ｂ＿Ａと、絶縁層４０６と、を含む。
また、図８（Ｂ）に示す電界効果トランジスタは、被素子形成層４００＿Ｂの上に、導電層４０１＿Ｂと、絶縁層４０２＿Ｂと、領域４０４ａ及び領域４０４ｂを含む半導体層４０３＿Ｂと、導電層４０５ａ＿Ｂと、導電層４０５ｂ＿Ｂと、絶縁層４０７と、を含む。
さらに、図８（Ａ）及び図８（Ｂ）に示す各構成要素について説明する。
被素子形成層４００＿Ａ及び被素子形成層４００＿Ｂとしては、例えば絶縁層、又は絶縁表面を有する基板などを用いることができる。
導電層４０１＿Ａ及び導電層４０１＿Ｂのそれぞれは、電界効果トランジスタのゲートとしての機能を有する。なお、電界効果トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。
導電層４０１＿Ａ及び導電層４０１＿Ｂとしては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層（単層又は積層）を用いることができる。
絶縁層４０２＿Ａ及び絶縁層４０２＿Ｂのそれぞれは、電界効果トランジスタのゲート絶縁層としての機能を有する。
絶縁層４０２＿Ａ及び絶縁層４０２＿Ｂとしては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又は酸化ランタンなどの材料の層（単層又は積層）を用いることができる。
また、絶縁層４０２＿Ａ及び絶縁層４０２＿Ｂとしては、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。
第１３族元素及び酸素元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）より多い物質のことをいう。
半導体層４０３＿Ａ及び半導体層４０３＿Ｂのそれぞれは、電界効果トランジスタのチャネルが形成される層（チャネル形成層ともいう）、すなわちチャネル形成領域を有する層としての機能を有する。半導体層４０３＿Ａ及び半導体層４０３＿Ｂに適用可能な半導体としては、例えば元素周期表における第１４族の元素（シリコンなど）を含有する半導体を用いることができる。例えば、シリコンの半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層であってもよい。
また、半導体層４０３＿Ａ及び半導体層４０３＿Ｂに適用可能な半導体としては、例えばシリコンよりバンドギャップが広く、例えば２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である半導体を用いることができる。例えば、半導体層４０３＿Ａ及び半導体層４０３＿Ｂに適用可能な半導体としては、Ｉｎ系酸化物（例えば酸化インジウムなど）、Ｓｎ系酸化物（例えば酸化スズなど）、又はＺｎ系酸化物（例えば酸化亜鉛など）などの金属酸化物などの酸化物半導体を用いることができる。
また、上記金属酸化物としては、例えば、四元系金属酸化物、三元系金属酸化物、二元系金属酸化物などの金属酸化物を用いることもできる。なお、上記酸化物半導体として適用可能な金属酸化物は、特性のばらつきを減らすためのスタビライザーとしてガリウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとしてスズを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとしてハフニウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとしてアルミニウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとして、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムの一つ又は複数を含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。
例えば、四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などを用いることができる。
また、三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、又はＩｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、又はＩｎ−Ｌｕ−Ｚｎ系酸化物などを用いることができる。
また、二元系金属酸化物としては、例えばＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｓｎ系酸化物、又はＩｎ−Ｇａ系酸化物などを用いることができる。
また、酸化物半導体としては、ＩｎＬＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される材料を用いることもできる。ＩｎＬＯ３（ＺｎＯ）ｍのＬは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。
例えば、酸化物半導体としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）又はＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。また、酸化物半導体としては、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）又はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。例えば、形成される半導体層の組成が上記組成になるような組成のスパッタターゲットを用いて半導体層を形成することが好ましい。
また、半導体層４０３＿Ａ及び半導体層４０３＿Ｂに酸化物半導体を用いる場合、該半導体層は、単結晶、多結晶（ポリクリスタルともいう。）、又は非晶質の状態であってもよい。
また、半導体層４０３＿Ａ及び半導体層４０３＿Ｂとしては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を含む酸化物半導体層を用いてもよい。
ＣＡＡＣ−ＯＳとは、結晶領域と非晶質領域の混相構造であり、且つ結晶領域の結晶において、ｃ軸が半導体層の被形成面又は表面に垂直であり、ａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列する構造のことをいう。よって、ＣＡＡＣ−ＯＳは、完全な単結晶ではなく、完全な非晶質でもない。なお、ＣＡＡＣ−ＯＳが複数の結晶領域を有する場合、複数の結晶領域の結晶同士は、ａ軸及びｂ軸の向きが異なってもよい。
また、ＣＡＡＣ−ＯＳにおける結晶領域の結晶の大きさは、数ｎｍから数十ｎｍ程度と見積もられる。しかし、透過型電子顕微鏡（ＴＥＭともいう）によるＣＡＡＣ−ＯＳの観察では、ＣＡＡＣ−ＯＳにおける結晶領域と非晶質領域との境界が必ずしも明確ではない。また、ＣＡＡＣ−ＯＳにおいて、結晶粒界は確認されない。よって、ＣＡＡＣ−ＯＳは、結晶粒界の無い領域を含むため、結晶粒界に起因する電子移動度の低下が少ない。
また、ＣＡＡＣ−ＯＳにおいて、結晶領域の分布は均一でなくてもよい。例えば、酸化物半導体層の表面側から結晶成長させてＣＡＡＣ−ＯＳを含む酸化物半導体層を形成した場合、ＣＡＡＣ−ＯＳ部分における酸化物半導体層の表面の近傍は、結晶領域の占める割合が高くなり、ＣＡＡＣ−ＯＳ部分における酸化物半導体層の被形成面の近傍は非晶質領域の占める割合が高くなることがある。
また、ＣＡＡＣ−ＯＳの結晶領域における結晶のｃ軸は、ＣＡＡＣ−ＯＳ部分における酸化物半導体層の被形成面又は表面に垂直であるため、ＣＡＡＣ−ＯＳ部分における酸化物半導体層の形状（被形成面の断面形状又は表面の断面形状）により、ｃ軸の方向が異なることがある。なお、ＣＡＡＣ−ＯＳの結晶領域におけるｃ軸は、ＣＡＡＣ−ＯＳ部分における酸化物半導体層の被形成面又は表面に略垂直になる。
また、ＣＡＡＣ−ＯＳにおいて、酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳは、結晶領域の組成がＩｎ１＋σＧａ１−σＯ３（ＺｎＯ）Ｍ（ただし、０＜σ＜１、Ｍ＝１以上３以下の数）で表され、全体の組成がＩｎＰＧａＱＯＲ（ＺｎＯ）Ｍ（ただし、０＜Ｐ＜２、０＜Ｑ＜２、Ｍ＝１以上３以下の数）で表されることが好ましい。
また、ＣＡＡＣ−ＯＳを含む酸化物半導体層を用いる場合、該酸化物半導体層の下に接する層は平坦であることが好ましい。例えば、ＣＡＡＣ−ＯＳを含む酸化物半導体層の下に接する層の平均面粗さは、１ｎｍ以下、さらには０．３ｎｍ以下であることが好ましい。ＣＡＡＣ−ＯＳを含む酸化物半導体層の下に接する層の平坦性を向上させることにより、全てが非晶質の酸化物半導体以上に移動度を向上させることができる。例えば、化学的機械研磨（ＣＭＰ）処理及びプラズマ処理の一つ又は複数により、ＣＡＡＣ−ＯＳを含む酸化物半導体層の下に接する層を平坦化できる。このとき、プラズマ処理には、希ガスイオンで表面をスパッタリングする処理やエッチングガスを用いて表面をエッチングする処理も含まれる。
電界効果トランジスタにＣＡＡＣ−ＯＳを含む酸化物半導体層を用いることにより、可視光や紫外光の照射による電界効果トランジスタの電気特性の変動が抑制されるため、信頼性の高い電界効果トランジスタを得ることができる。
さらに、図８（Ｂ）に示す領域４０４ａ及び領域４０４ｂは、ドーパントが添加され、電界効果トランジスタのソース又はドレインとしての機能を有する。ドーパントとしては、例えば元素周期表における１３族の元素（例えば硼素など）、元素周期表における１５族の元素（例えば窒素、リン、及び砒素の一つ又は複数）、及び希ガス元素（例えばヘリウム、アルゴン、及びキセノンの一つ又は複数）の一つ又は複数を用いることができる。なお、電界効果トランジスタのソースとしての機能を有する領域をソース領域ともいい、電界効果トランジスタのドレインとしての機能を有する領域をドレイン領域ともいう。領域４０４ａ及び領域４０４ｂにドーパントを添加することにより導電層との間の抵抗を小さくできる。
導電層４０５ａ＿Ａ、導電層４０５ｂ＿Ａ、導電層４０５ａ＿Ｂ、及び導電層４０５ｂ＿Ｂのそれぞれは、電界効果トランジスタのソース又はドレインとしての機能を有する。なお、電界効果トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、電界効果トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
導電層４０５ａ＿Ａ、導電層４０５ｂ＿Ａ、導電層４０５ａ＿Ｂ、及び導電層４０５ｂ＿Ｂとしては、例えばアルミニウム、マグネシウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層（単層又は積層）を用いることができる。
また、導電層４０５ａ＿Ａ、導電層４０５ｂ＿Ａ、導電層４０５ａ＿Ｂ、及び導電層４０５ｂ＿Ｂとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、又は酸化インジウム酸化亜鉛を用いることができる。なお、導電層４０５ａ＿Ａ、導電層４０５ｂ＿Ａ、導電層４０５ａ＿Ｂ、及び導電層４０５ｂ＿Ｂに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。
絶縁層４０６としては、例えば絶縁層４０２＿Ａに適用可能な材料の層（単層又は積層）を用いることができる。
絶縁層４０７としては、例えば絶縁層４０２＿Ａに適用可能な材料の層（単層又は積層）を用いることができる。
また、半導体層４０３＿Ａ又は半導体層４０３＿Ｂとして酸化物半導体層を用いる場合、例えば脱水化・脱水素化を行い、酸化物半導体層中の水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物を排除し、且つ酸化物半導体層に酸素を供給することにより、酸化物半導体層を高純度化させることができる。例えば、酸化物半導体層に接する層として酸素を含む層を用い、また、加熱処理を行うことにより、酸化物半導体層を高純度化させることができる。
例えば、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満の温度で加熱処理を行う。さらに、その後の工程において加熱処理を行ってもよい。このとき、上記加熱処理を行う加熱処理装置としては、例えば電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体（例えば窒素）を用いることができる。
また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、酸化物半導体層に酸素が供給され、酸化物半導体層中の酸素欠乏に起因する欠陥を低減できる。なお、上記高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エアの導入は、上記加熱処理時に行ってもよい。
また、ＣＡＡＣ−ＯＳを含む酸化物半導体層を形成する場合、スパッタリング法を用い、酸化物半導体膜が形成される被素子形成層の温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下にして酸化物半導体膜を成膜する。被素子形成層の温度を高くして酸化物半導体膜を成膜することにより、酸化物半導体膜中の原子配列が整い、高密度化され、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。
高純度化させた酸化物半導体層を電界効果トランジスタに用いることにより、酸化物半導体層のキャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満にできる。また、チャネル幅１μｍあたりの電界効果トランジスタのオフ電流を、１０ａＡ（１×１０−１７Ａ）以下、さらには１ａＡ（１×１０−１８Ａ）以下、さらには１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下、さらには１００ｙＡ（１×１０−２２Ａ）以下にできる。電界効果トランジスタのオフ電流は、低ければ低いほどよいが、本実施形態における電界効果トランジスタのオフ電流の下限値は、約１０−３０Ａ／μｍであると見積もられる。
図８を用いて説明したように、本実施形態における電界効果トランジスタの一例を上記実施形態の半導体装置又は発光装置における電界効果トランジスタに適用することにより半導体装置又は発光装置を構成できる。
（実施形態５）
本実施形態では、発光装置の構造例について説明する。なお、ここでは一例として発光装置の構成が図２（Ａ）に示す回路構成であるとする。
本実施形態における発光装置は、電界効果トランジスタなどの半導体素子が設けられた第１の基板（アクティブマトリクス基板ともいう）と、第２の基板と、第１の基板及び第２の基板の間に設けられた発光素子と、を含む。
まず、本実施形態の発光装置におけるアクティブマトリクス基板の構造例について、図９を用いて説明する。図９は、本実施形態の発光装置におけるアクティブマトリクス基板の構造例を示す図である。また、図９（Ａ）は、平面模式図である。また、図９（Ｂ）は、図９（Ａ）における線分Ａ−Ｂの断面模式図である。また、図９（Ｃ）は、図９（Ａ）における線分Ｃ−Ｄの断面模式図である。なお、図９では、実際の寸法と異なる構成要素を含む。また、便宜のため、図９（Ｂ）では、図９（Ａ）における線分Ａ−Ｂの断面の一部を省略している。また、図９（Ｃ）では、図９（Ａ）における線分Ｃ−Ｄの断面の一部を省略している。
図９に示すアクティブマトリクス基板は、基板５００と、導電層５１１ａ乃至導電層５１１ｈと、絶縁層５１２と、半導体層５１３ａ乃至半導体層５１３ｈと、導電層５１５ａ乃至導電層５１５ｌと、絶縁層５１６と、導電層５１７ａ及び導電層５１７ｂと、を含む。
導電層５１１ａ乃至導電層５１１ｈのそれぞれは、基板５００の一平面に設けられる。
導電層５１１ａは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１１におけるゲート、電界効果トランジスタ１１４におけるゲート、電界効果トランジスタ１１６におけるゲート、電界効果トランジスタ１１７におけるゲート、及び配線１５３としての機能を有する。
導電層５１１ｂは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１２におけるゲート、電界効果トランジスタ１１５におけるゲート、及び配線１５４としての機能を有する。
導電層５１１ｃは、例えば図２（Ａ）に示す発光装置の配線１５６としての機能を有する。
導電層５１１ｄは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１３における第１のゲートとしての機能を有する。
導電層５１１ｅは、例えば図２（Ａ）に示す発光装置の容量素子１２１における一対の電極の他方、及び容量素子１２２における一対の電極の他方としての機能を有する。
導電層５１１ｆは、例えば図２（Ａ）に示す発光装置の配線１５７としての機能を有する。
導電層５１１ｇは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１８におけるゲート、及び配線１５５としての機能を有する。
導電層５１１ｈは、例えば図２（Ａ）に示す発光装置の配線１５８としての機能を有する。
絶縁層５１２は、導電層５１１ａ乃至導電層５１１ｈの上に設けられる。絶縁層５１２は、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１１乃至電界効果トランジスタ１１８におけるゲート絶縁層、並びに容量素子１２１及び容量素子１２２における誘電体層としての機能を有する。
半導体層５１３ａは、絶縁層５１２を挟んで導電層５１１ａに重畳する。半導体層５１３ａは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１１におけるチャネル形成層としての機能を有する。
半導体層５１３ｂは、絶縁層５１２を挟んで導電層５１１ｂに重畳する。半導体層５１３ｂは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１２におけるチャネル形成層としての機能を有する。
半導体層５１３ｃは、絶縁層５１２を挟んで導電層５１１ａに重畳する。半導体層５１３ｃは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１６におけるチャネル形成層としての機能を有する。
半導体層５１３ｄは、絶縁層５１２を挟んで導電層５１１ｄに重畳する。半導体層５１３ｄは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１３におけるチャネル形成層としての機能を有する。
半導体層５１３ｅは、絶縁層５１２を挟んで導電層５１１ｂに重畳する。半導体層５１３ｅは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１５におけるチャネル形成層としての機能を有する。
半導体層５１３ｆは、絶縁層５１２を挟んで導電層５１１ａに重畳する。半導体層５１３ｆは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１７におけるチャネル形成層としての機能を有する。
半導体層５１３ｇは、絶縁層５１２を挟んで導電層５１１ａに重畳する。半導体層５１３ｇは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１４におけるチャネル形成層としての機能を有する。
半導体層５１３ｈは、絶縁層５１２を挟んで導電層５１１ｇに重畳する。半導体層５１３ｈは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１８におけるチャネル形成層としての機能を有する。
導電層５１５ａは、半導体層５１３ａに電気的に接続される。導電層５１５ａは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１１におけるソース及びドレインの一方、並びに配線１５１としての機能を有する。
導電層５１５ｂは、半導体層５１３ａ及び半導体層５１３ｂに電気的に接続される。また、導電層５１５ｂは、絶縁層５１２を挟んで導電層５１１ｅに重畳する。導電層５１５ｂは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１１におけるソース及びドレインの他方、電界効果トランジスタ１１２におけるソース及びドレインの一方、並びに容量素子１２１における一対の電極の一方としての機能を有する。
導電層５１５ｃは、半導体層５１３ｃに電気的に接続される。また、導電層５１５ｃは、絶縁層５１２を貫通して設けられた開口部において導電層５１１ｃに電気的に接続される。導電層５１５ｃは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１６におけるソース及びドレインの一方としての機能を有する。
導電層５１５ｄは、半導体層５１３ｂに電気的に接続される。また、導電層５１５ｄは、半導体層５１３ｃに重畳する。また、導電層５１５ｄは、絶縁層５１２を貫通して設けられた開口部において導電層５１１ｄに電気的に接続される。導電層５１５ｄは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１２におけるソース及びドレインの他方、並びに電界効果トランジスタ１１６におけるソース及びドレインの他方としての機能を有する。
導電層５１５ｅは、半導体層５１３ｄ、半導体層５１３ｅ、及び半導体層５１３ｇに電気的に接続される。導電層５１５ｅは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１３におけるソース及びドレインの一方、電界効果トランジスタ１１４におけるソース及びドレインの一方、並びに電界効果トランジスタ１１５におけるソース及びドレインの他方としての機能を有する。
導電層５１５ｆは、半導体層５１３ｄに電気的に接続される。また、導電層５１５ｆは、絶縁層５１２を貫通して設けられた開口部において導電層５１１ｅに電気的に接続される。導電層５１５ｆは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１３におけるソース及びドレインの他方としての機能を有する。
導電層５１５ｇは、半導体層５１３ｅに電気的に接続される。導電層５１５ｇは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１５におけるソース及びドレインの一方、並びに配線１５２としての機能を有する。
導電層５１５ｈは、半導体層５１３ｇに電気的に接続される。また、導電層５１５ｈは、絶縁層５１２を挟んで導電層５１１ｅに重畳する。導電層５１５ｈは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１４におけるソース及びドレインの他方、並びに容量素子１２２における一対の電極の一方としての機能を有する。
導電層５１５ｉは、半導体層５１３ｈに電気的に接続される。また、導電層５１５ｉは、絶縁層５１２を貫通して設けられた開口部において導電層５１１ｈに電気的に接続される。導電層５１５ｉは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１８におけるソース及びドレインの一方としての機能を有する。
導電層５１５ｊは、半導体層５１３ｈに電気的に接続される。導電層５１５ｊは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１８におけるソース及びドレインの他方としての機能を有する。
導電層５１５ｋは、半導体層５１３ｆに電気的に接続される。また、導電層５１５ｋは、絶縁層５１２を貫通して設けられた開口部において導電層５１１ｆに電気的に接続される。導電層５１５ｋは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１７におけるソース及びドレインの一方としての機能を有する。
導電層５１５ｌは、半導体層５１３ｆに電気的に接続される。また、導電層５１５ｌは、絶縁層５１２を貫通して設けられた開口部において導電層５１１ｅに電気的に接続される。導電層５１５ｌは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１７におけるソース及びドレインの他方としての機能を有する。
絶縁層５１６は、半導体層５１３ａ乃至半導体層５１３ｈ、及び導電層５１５ａ乃至導電層５１５ｌの上に設けられる。
導電層５１７ａは、絶縁層５１６を挟んで半導体層５１３ｄに重畳する。また、導電層５１７ａは、絶縁層５１６を貫通して設けられた開口部において導電層５１５ｈ及び導電層５１５ｊに電気的に接続される。導電層５１７ａは、例えば図２（Ａ）に示す発光装置の電界効果トランジスタ１１３における第２のゲートとしての機能を有する。
導電層５１７ｂは、絶縁層５１６を貫通して設けられた開口部において導電層５１５ｆに電気的に接続される。
さらに、本実施形態における発光装置の構造例について、図１０を用いて説明する。図１０は、本実施形態における発光装置の構造例を示す断面模式図である。なお、本実施形態では、発光装置における発光素子が上面方向に光を射出される構造であるが、これに限定されず、下面方向に光を射出する構造でもよい。
図１０に示す発光装置は、図９に示すアクティブマトリクス基板に加え、絶縁層５１８と、導電層５１９と、絶縁層５２１と、発光層５２２と、導電層５２３と、基板５２４と、着色層５２５と、絶縁層５２６と、絶縁層５２７と、を含む。
絶縁層５１８は、絶縁層５１６、導電層５１７ａ、及び導電層５１７ｂの上に設けられる。
導電層５１９は、絶縁層５１８の上に設けられる。また、導電層５１９は、絶縁層５１８を貫通して設けられた開口部において導電層５１７ｂに電気的に接続される。導電層５１９は、例えば図２（Ａ）に示す発光素子１４０のアノード及びカソードの一方としての機能を有する。
絶縁層５２１は、導電層５１９の上に設けられる。
発光層５２２は、絶縁層５２１に設けられた開口部において導電層５１９に電気的に接続される。発光層５２２は、例えば図２（Ａ）に示す発光素子１４０の発光層としての機能を有する。
導電層５２３は、発光層５２２に電気的に接続される。導電層５２３は、例えば図２（Ａ）に示す発光素子１４０のアノード及びカソードの他方としての機能を有する。
なお、本実施形態における発光装置の一例では、発光素子の構造を、上面方向に光を射出する構造としているが、これに限定されず、下面方向に光を射出する構造にすることもできる。
着色層５２５は、発光層５２２からの光のうち、特定の波長の光を透過するように、基板５２４の一平面に設けられる。
絶縁層５２６は、着色層５２５を挟んで基板５２４の一平面に設けられる。
絶縁層５２７は、絶縁層５２６と、導電層５２３の間に設けられる。
さらに、図９及び図１０を用いて説明した発光装置の各構成要素について説明する。
基板５００及び基板５２４としては、例えばガラス基板又はプラスチック基板を用いることができる。なお、必ずしも基板５００及び基板５２４を設けなくてもよい。
導電層５１１ａ乃至導電層５１１ｈとしては、例えば図８（Ａ）に示す導電層４０１＿Ａに適用可能な材料の層（単層又は積層）を用いることができる。
絶縁層５１２としては、例えば図８（Ａ）に示す絶縁層４０２＿Ａに適用可能な材料の層（単層又は積層）を用いることができる。
半導体層５１３ａ乃至半導体層５１３ｈとしては、例えば図８（Ａ）に示す半導体層４０３＿Ａに適用可能な材料の層を用いることができる。
導電層５１５ａ乃至導電層５１５ｌとしては、例えば図８（Ａ）に示す導電層４０５ａ＿Ａ及び導電層４０５ｂ＿Ａに適用可能な材料の層（単層又は積層）を用いることができる。
絶縁層５１６としては、例えば図８（Ａ）に示す絶縁層４０６に適用可能な材料の層（単層又は積層）を用いることができる。
導電層５１７ａ及び導電層５１７ｂとしては、例えば導電層５１１ａ乃至導電層５１１ｈに適用可能な材料の層（単層又は積層）を用いることができる。
絶縁層５１８としては、例えば絶縁層５１２に適用可能な材料の層（単層又は積層）を用いることができる。
導電層５１９としては、例えば導電層５１１ａ乃至導電層５１１ｈに適用可能な材料の層（単層又は積層）を用いることができる。
絶縁層５２１としては、例えば有機絶縁層又は無機絶縁層を用いることができる。
発光層５２２は、特定の色の光を呈する光を射出する層である。発光層５２２としては、例えば特定の色を呈する光を射出する発光材料を用いた発光層を用いることができる。なお、互いに異なる特性の色を呈する光を射出する発光層の積層を用いて発光層５２２を構成してもよい。発光材料としては、蛍光材料又は燐光材料などのエレクトロルミネセンス材料を用いることができる。また、複数のエレクトロルミネセンス材料を含む材料を用いて発光材料を構成してもよい。例えば、青色を呈する光を射出する蛍光材料の層、橙色を呈する光を射出する第１の燐光材料の層、及び橙色を呈する光を射出する第２の燐光材料の層の積層により、白色を呈する光を射出する発光層５２２を構成してもよい。また、エレクトロルミネセンス材料としては、有機エレクトロルミネセンス材料又は無機エレクトロルミネセンス材料を用いることができる。また、上記発光層に加え、例えばホール注入層、ホール輸送層、電子輸送層、及び電子注入層の一つ又は複数を設けて発光層を構成してもよい。
導電層５２３としては、例えば導電層５１１ａ乃至導電層５１１ｈに適用可能な材料の層のうち、光を透過する材料の層（単層又は積層）を用いることができる。
着色層５２５としては、例えば赤色を呈する波長の光、緑色を呈する波長の光、又は青色を呈する波長の光を透過し、染料又は顔料を含む層を用いることができる。また、着色層５２５として、シアン、マゼンタ、又はイエローの色を呈する光を透過し、染料又は顔料を含む層を用いてもよい。例えば、着色層５２５は、例えばフォトリソグラフィ法、印刷法、又はインクジェット法、電着法、又は電子写真法などを用いて形成される。例えば、インクジェット法を用いることにより、室温で製造、低真空度で製造、又は大型基板上に製造できる。また、レジストマスクを用いなくても製造できるため、製造コスト及び製造工程数を低減できる。
絶縁層５２６としては、例えば絶縁層５１２に適用可能な材料の層（単層又は積層）を用いることができる。なお、絶縁層５２６を必ずしも設けなくてもよいが、絶縁層５２６を設けることにより、着色層５２５からの発光素子への不純物の侵入を抑制できる。
絶縁層５２７としては、例えば絶縁層５１２に適用可能な材料の層（単層又は積層）又は樹脂材料の層を用いることができる。
図９及び図１０を用いて説明したように、本実施形態における発光装置の一例では、特定の色の光を呈する光を射出する発光素子と、発光素子が射出する光のうち、特定の波長を有する光を透過する着色層を設ける。これにより、互いに異なる色を呈する光を射出する複数の発光素子を形成せずにカラー画像を表示できるため、作製工程を容易にし、歩留まりを向上させることができる。例えば、メタルマスクを用いなくても発光素子を作製できるため、作製工程が容易になる。また、画像のコントラストを向上させることができる。
（実施形態６）
本実施形態では、電子機器の例について説明する。
本実施形態における電子機器の構成例について、図１１（Ａ）乃至図１１（Ｃ）、及び図１２を用いて説明する。図１１（Ａ）乃至図１１（Ｃ）、及び図１２は、本実施形態における電子機器の構成例を説明するための模式図である。
図１１（Ａ）に示す電子機器は、携帯型情報端末の例である。図１１（Ａ）に示す情報端末は、筐体１００１ａと、筐体１００１ａに設けられた表示部１００２ａと、を具備する。
なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、図１１（Ａ）に示す携帯型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよい。
図１１（Ａ）に示す携帯型情報端末は、筐体１００１ａの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、外部機器との信号の送受信を行うアンテナと、を備える。なお、筐体１００１ａの中に、特定の機能を有する集積回路を一つ又は複数設けてもよい。
図１１（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
図１１（Ｂ）に示す電子機器は、設置型情報端末の例である。図１１（Ｂ）に示す設置型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた表示部１００２ｂと、を具備する。
なお、表示部１００２ｂを、筐体１００１ｂにおける甲板部１００８に設けることもできる。
また、図１１（Ｂ）に示す設置型情報端末は、筐体１００１ｂの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、を備える。なお、筐体１００１ｃの中に、特定の機能を有する集積回路を一つ又は複数設けてもよい。また、図１１（Ｂ）に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。
さらに、図１１（Ｂ）に示す設置型情報端末における筐体１００１ｂの側面１００３ｂに券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。
図１１（Ｂ）に示す設置型情報端末は、例えば現金自動預け払い機、券などの注文をするための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能を有する。
図１１（Ｃ）は、設置型情報端末の例である。図１１（Ｃ）に示す設置型情報端末は、筐体１００１ｃと、筐体１００１ｃに設けられた表示部１００２ｃと、を具備する。なお、筐体１００１ｃを支持する支持台を設けてもよい。
なお、筐体１００１ｃの側面１００３ｃに外部機器に接続させるための接続端子、図１１（Ｃ）に示す設置型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよい。
また、図１１（Ｃ）に示す設置型情報端末は、筐体１００１ｃの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、を備えてもよい。また、筐体１００１ｃの中に、特定の機能を有する集積回路を一つ又は複数設けてもよい。また、図１１（Ｃ）に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。
図１１（Ｃ）に示す設置型情報端末は、例えばデジタルフォトフレーム、出力モニタ、又はテレビジョン装置としての機能を有する。
例えば、上記実施形態の発光装置の構成を例えば電子機器の表示部に用いることができ、例えば図１１（Ａ）乃至図１１（Ｃ）に示す表示部１００２ａ乃至表示部１００２ｃとして上記実施形態２における発光装置を用いることができる。
さらに、図１２に示す電子機器は、折り畳み式の情報端末の例であり、図１２（Ａ）は外観模式図であり、図１２（Ｂ）は、ブロック図である。
図１２に示す電子機器は、図１２（Ａ）に示すように、筐体６０００ａと、筐体６０００ｂと、パネル６００１ａと、パネル６００１ｂと、軸部６００２と、ボタン６００３と、接続端子６００４と、記録媒体挿入部６００５と、を備える。また、図１２に示す電子機器は、図１２（Ｂ）に示すように、電源部６１０１と、無線通信部６１０２と、演算部６１０３と、音声部６１０４と、パネル部６１０５と、を有する。
パネル６００１ａは、筐体６０００ａに設けられる。
パネル６００１ｂは、筐体６０００ｂに設けられる。また、筐体６０００ｂは、軸部６００２により筐体６０００ａに接続される。
パネル６００１ａ及びパネル６００１ｂは、表示パネルとしての機能を有する。例えば、パネル６００１ａ及びパネル６００１ｂに、互いに異なる画像又は一続きの画像を表示させてもよい。
パネル６００１ａ及びパネル６００１ｂとしては、上記実施形態２における発光装置を用いることができる。
また、パネル６００１ａ及びパネル６００１ｂの一方又は両方がタッチパネルとしての機能を有してもよい。このとき、例えばパネル６００１ａ及びパネル６００１ｂの一方又は両方にキーボードの画像を表示させ、キーボードの画像に指６０１０などが触れることにより入力動作を行ってもよい。また、表示パネル及びタッチパネルを積層してパネル６００１ａ及びパネル６００１ｂの一方又は両方を構成してもよい。また、表示回路及び光検出回路を備える入出力パネルを用いてパネル６００１ａ及びパネル６００１ｂの一方又は両方を構成してもよい。
図１２に示す電子機器では、軸部６００２があるため、例えば筐体６０００ａ又は筐体６０００ｂを動かして筐体６０００ａを筐体６０００ｂに重畳させ、電子機器を折り畳むことができる。
ボタン６００３は、筐体６０００ｂに設けられる。なお、筐体６０００ａにボタン６００３を設けてもよい。また、複数のボタン６００３を筐体６０００ａ及び筐体６０００ｂの一方又は両方に設けてもよい。例えば、電源ボタンであるボタン６００３を設けることにより、ボタン６００３を押すことで電子機器をオン状態にするか否かを制御できる。
接続端子６００４は、筐体６０００ａに設けられる。なお、筐体６０００ｂに接続端子６００４を設けてもよい。また、複数の接続端子６００４を筐体６０００ａ及び筐体６０００ｂの一方又は両方に設けてもよい。例えば、接続端子６００４を介してパーソナルコンピュータと電子機器を接続することにより、パーソナルコンピュータにより、電子機器に記憶されたデータの内容を書き換えてもよい。
記録媒体挿入部６００５は、筐体６０００ａに設けられる。なお、筐体６０００ｂに記録媒体挿入部６００５を設けてもよい。また、複数の記録媒体挿入部６００５を筐体６０００ａ及び筐体６０００ｂの一方又は両方に設けてもよい。例えば記録媒体挿入部にカード型記録媒体を挿入することにより、カード型記録媒体から電子機器へのデータの読み出し、又は電子機器内データのカード型記録媒体への書き込みを行うことができる。
また、電源部６１０１は、電子機器を動作するための電力の供給を制御する機能を有する。例えば、電源部６１０１から無線通信部６１０２、演算部６１０３、音声部６１０４、及びパネル部６１０５に電力が供給される。電源部６１０１は、例えば蓄電装置を備える。蓄電装置は、筐体６０００ａ及び筐体６０００ｂの一方又は両方の内部に設けられる。なお、電子機器を動作するための電源電圧を生成する電源回路を電源部６１０１に設けてもよい。このとき、蓄電装置により供給される電力を用いて電源回路において電源電圧が生成される。また、電源部６１０１を商用電源に接続してもよい。
無線通信部６１０２は、電波の送受信を行う機能を有する。例えば、無線通信部６１０２は、アンテナ、復調回路、変調回路などを備える。このとき、例えばアンテナによる電波の送受信を用いて外部とのデータのやりとりを行う。なお、無線通信部６１０２に複数のアンテナを設けてもよい。
演算部６１０３は、例えば無線通信部６１０２、音声部６１０４、及びパネル部６１０５から入力される命令信号に従って演算処理を行う機能を有する。例えば、演算部６１０３には、ＣＰＵ、論理回路、及び記憶回路などが設けられる。
音声部６１０４は、音声データである音の入出力を制御する機能を有する。例えば、音声部６１０４は、スピーカー、及びマイクを備える。
電源部６１０１、無線通信部６１０２、演算部６１０３、及び音声部６１０４は、例えば筐体６０００ａ及び筐体６０００ｂの一方又は両方の内部に設けられる。
パネル部６１０５は、パネル６００１ａ（パネルＡともいう）及びパネル６００１ｂ（パネルＢともいう）の動作を制御する機能を有する。なお、パネル部６１０５にパネル６００１ａ及びパネル６００１ｂの駆動を制御する駆動回路を設け、パネル６００１ａ及びパネル６００１ｂにおける動作を制御してもよい。
なお、電源部６１０１、無線通信部６１０２、演算部６１０３、音声部６１０４、及びパネル部６１０５の一つ又は複数に制御回路を設け、制御回路により動作を制御してもよい。また、演算部６１０３に制御回路を設け、演算部６１０３の制御回路により、電源部６１０１、無線通信部６１０２、音声部６１０４、及びパネル部６１０５の一つ又は複数の動作を制御してもよい。
また、電源部６１０１、無線通信部６１０２、音声部６１０４、及びパネル部６１０５の一つ又は複数に記憶回路を設け、記憶回路により動作させる際に必要なデータを記憶させてもよい。これにより、動作速度を速くできる。
また、図１２に示す電子機器は、商用電源から電力の供給を受けることができ、また蓄電装置に蓄積された電力を用いることもできる。よって、例えば停電などにより商用電源から電力の供給が受けられない場合であっても、蓄電装置を電源として用いることで、電子機器を駆動させることができる。
図１２に示す構成にすることにより、図１２に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有することができる。
以上が本実施形態における電子機器の例の説明である。
図１１及び図１２を用いて説明したように、本実施形態における電子機器の一例は、上記実施形態における発光装置の構成が用いられたパネル部を具備する構成である。
また、本実施形態における電子機器の一例では、筐体に、入射する照度に応じて電源電圧を生成する光電変換部、及び電子機器を操作する操作部のいずれか一つ又は複数を設けてもよい。例えば光電変換部を設けることにより、外部電源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用できる。
１１１ 電界効果トランジスタ
１１２ 電界効果トランジスタ
１１３ 電界効果トランジスタ
１１４ 電界効果トランジスタ
１１５ 電界効果トランジスタ
１１６ 電界効果トランジスタ
１１７ 電界効果トランジスタ
１１８ 電界効果トランジスタ
１２１ 容量素子
１２２ 容量素子
１２３ 容量素子
１４０ 発光素子
１５１ 配線
１５２ 配線
１５３ 配線
１５４ 配線
１５５ 配線
１５６ 配線
１５７ 配線
１５８ 配線
１５９ 配線
１６０ 配線
４００＿Ａ 被素子形成層
４００＿Ｂ 被素子形成層
４０１＿Ａ 導電層
４０１＿Ｂ 導電層
４０２＿Ａ 絶縁層
４０２＿Ｂ 絶縁層
４０３＿Ａ 半導体層
４０３＿Ｂ 半導体層
４０４ａ 領域
４０４ｂ 領域
４０５ａ＿Ａ 導電層
４０５ａ＿Ｂ 導電層
４０５ｂ＿Ａ 導電層
４０５ｂ＿Ｂ 導電層
４０６ 絶縁層
４０７ 絶縁層
５００ 基板
５１１ａ 導電層
５１１ｂ 導電層
５１１ｃ 導電層
５１１ｄ 導電層
５１１ｅ 導電層
５１１ｆ 導電層
５１１ｇ 導電層
５１１ｈ 導電層
５１２ 絶縁層
５１３ａ 半導体層
５１３ｂ 半導体層
５１３ｃ 半導体層
５１３ｄ 半導体層
５１３ｅ 半導体層
５１３ｆ 半導体層
５１３ｇ 半導体層
５１３ｈ 半導体層
５１５ａ 導電層
５１５ｂ 導電層
５１５ｃ 導電層
５１５ｄ 導電層
５１５ｅ 導電層
５１５ｆ 導電層
５１５ｇ 導電層
５１５ｈ 導電層
５１５ｉ 導電層
５１５ｊ 導電層
５１５ｋ 導電層
５１５ｌ 導電層
５１６ 絶縁層
５１７ａ 導電層
５１７ｂ 導電層
５１８ 絶縁層
５１９ 導電層
５２１ 絶縁層
５２２ 発光層
５２３ 導電層
５２４ 基板
５２５ 着色層
５２６ 絶縁層
５２７ 絶縁層
９００ 発光部
９０１ 駆動回路
９０２ 駆動回路
９１０ 発光回路
１００１ａ 筐体
１００１ｂ 筐体
１００１ｃ 筐体
１００２ａ 表示部
１００２ｂ 表示部
１００２ｃ 表示部
１００３ａ 側面
１００３ｂ 側面
１００３ｃ 側面
１００８ 甲板部
６０００ａ 筐体
６０００ｂ 筐体
６００１ａ パネル
６００１ｂ パネル
６００２ 軸部
６００３ ボタン
６００４ 接続端子
６００５ 記録媒体挿入部
６０１０ 指
６１０１ 電源部
６１０２ 無線通信部
６１０３ 演算部
６１０４ 音声部
６１０５ パネル部

Claims (3)

  1. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、発光素子と、を有し、
    前記第１のトランジスタは、第１のゲート電極と、第２のゲート電極と、チャネル形成領域を有する半導体層と、を有し、
    前記第１のトランジスタは、前記発光素子に電流を供給する機能を有し、
    前記半導体層は、前記第１のゲート電極と前記第２のゲート電極とに挟まれている領域を有し、
    前記第１のゲート電極は、前記第２のトランジスタを介してデータ信号線と電気的に接続され、
    前記第１のゲート電極は、前記第１の容量素子と電気的に接続され、
    前記第２のゲート電極は、前記第３のトランジスタを介して電位供給線と電気的に接続され、
    前記第２のゲート電極は、前記第２の容量素子と電気的に接続されることを特徴とする発光装置。
  2. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、発光素子と、を有し、
    前記第１のトランジスタは、第１のゲート電極と、第２のゲート電極と、チャネル形成領域を有する半導体層と、を有し、
    前記第１のトランジスタは、前記発光素子に電流を供給する機能を有し、
    前記半導体層は、前記第１のゲート電極と前記第２のゲート電極とに挟まれている領域を有し、
    前記第１のゲート電極は、前記第２のトランジスタを介してデータ信号線と電気的に接続され、
    前記第１のゲート電極は、前記第１の容量素子と電気的に接続され、
    前記第２のゲート電極は、前記第３のトランジスタを介して電位供給線と電気的に接続され、
    前記第２のゲート電極は、前記第２の容量素子と電気的に接続され、
    前記データ信号線には、データ信号として信号電位が入力されることを特徴とする発光装置。
  3. 請求項１又は請求項２において、
    前記半導体層は、酸化物半導体層であることを特徴とする発光装置。
JP2012199177A 2011-09-16 2012-09-11 発光装置 Active JP5832399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012199177A JP5832399B2 (ja) 2011-09-16 2012-09-11 発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011202690 2011-09-16
JP2011202690 2011-09-16
JP2012199177A JP5832399B2 (ja) 2011-09-16 2012-09-11 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015210426A Division JP2016042585A (ja) 2011-09-16 2015-10-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2013077814A JP2013077814A (ja) 2013-04-25
JP2013077814A5 JP2013077814A5 (ja) 2015-01-22
JP5832399B2 true JP5832399B2 (ja) 2015-12-16

Family

ID=47879803

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2012199177A Active JP5832399B2 (ja) 2011-09-16 2012-09-11 発光装置
JP2015210426A Withdrawn JP2016042585A (ja) 2011-09-16 2015-10-27 半導体装置
JP2017123002A Active JP6221006B1 (ja) 2011-09-16 2017-06-23 発光装置
JP2017192513A Active JP6262912B1 (ja) 2011-09-16 2017-10-02 発光装置
JP2017239156A Active JP6302595B1 (ja) 2011-09-16 2017-12-14 発光装置
JP2018037064A Withdrawn JP2018128685A (ja) 2011-09-16 2018-03-02 発光装置
JP2018037069A Active JP6676681B2 (ja) 2011-09-16 2018-03-02 発光装置
JP2020043155A Active JP6736791B1 (ja) 2011-09-16 2020-03-12 発光装置
JP2020121179A Active JP6833094B2 (ja) 2011-09-16 2020-07-15 発光装置
JP2021015179A Active JP7049494B2 (ja) 2011-09-16 2021-02-02 発光装置
JP2022050433A Active JP7277639B2 (ja) 2011-09-16 2022-03-25 発光装置
JP2023076849A Pending JP2023099591A (ja) 2011-09-16 2023-05-08 発光装置

Family Applications After (11)

Application Number Title Priority Date Filing Date
JP2015210426A Withdrawn JP2016042585A (ja) 2011-09-16 2015-10-27 半導体装置
JP2017123002A Active JP6221006B1 (ja) 2011-09-16 2017-06-23 発光装置
JP2017192513A Active JP6262912B1 (ja) 2011-09-16 2017-10-02 発光装置
JP2017239156A Active JP6302595B1 (ja) 2011-09-16 2017-12-14 発光装置
JP2018037064A Withdrawn JP2018128685A (ja) 2011-09-16 2018-03-02 発光装置
JP2018037069A Active JP6676681B2 (ja) 2011-09-16 2018-03-02 発光装置
JP2020043155A Active JP6736791B1 (ja) 2011-09-16 2020-03-12 発光装置
JP2020121179A Active JP6833094B2 (ja) 2011-09-16 2020-07-15 発光装置
JP2021015179A Active JP7049494B2 (ja) 2011-09-16 2021-02-02 発光装置
JP2022050433A Active JP7277639B2 (ja) 2011-09-16 2022-03-25 発光装置
JP2023076849A Pending JP2023099591A (ja) 2011-09-16 2023-05-08 発光装置

Country Status (2)

Country Link
US (7) US8975709B2 (ja)
JP (12) JP5832399B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
JP6793222B2 (ja) * 2013-12-12 2020-12-02 株式会社半導体エネルギー研究所 電子機器
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102344782B1 (ko) * 2014-06-13 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치 및 입출력 장치
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102329498B1 (ko) 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI699739B (zh) * 2014-09-05 2020-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器ｉｃ、顯示裝置及電子裝置
US10262570B2 (en) 2015-03-05 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
CN104658485B (zh) * 2015-03-24 2017-03-29 京东方科技集团股份有限公司 Oled驱动补偿电路及其驱动方法
JP2017010000A (ja) * 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) * 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
US11417273B2 (en) 2017-12-06 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, electronic device, and operation method
KR102609662B1 (ko) 2018-04-20 2023-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP7326257B2 (ja) * 2018-05-17 2023-08-15 株式会社半導体エネルギー研究所 表示装置
KR20200000513A (ko) 2018-06-22 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2020031031A1 (ja) * 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
CN109637435B (zh) * 2019-01-21 2021-03-26 惠科股份有限公司 一种显示面板的驱动电路、驱动方法及显示装置
KR20210013481A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210132789A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6159473A (ja) 1984-08-31 1986-03-26 株式会社日立製作所 平面デイスプレイ用アクテイブマトリツクス
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
WO2002067327A2 (en) * 2001-02-16 2002-08-29 Ignis Innovation Inc. Pixel current driver for organic light emitting diode displays
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP2008233933A (ja) * 2001-10-30 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003224437A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 電流駆動回路および該電流駆動回路を備えた表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100488835B1 (ko) * 2002-04-04 2005-05-11 산요덴키가부시키가이샤 반도체 장치 및 표시 장치
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3761168B2 (ja) 2002-09-30 2006-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4016962B2 (ja) * 2003-05-19 2007-12-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
JP2004361753A (ja) 2003-06-05 2004-12-24 Chi Mei Electronics Corp 画像表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI261213B (en) 2003-08-21 2006-09-01 Seiko Epson Corp Optoelectronic apparatus and electronic machine
JP2005107297A (ja) 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 表示装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7532187B2 (en) * 2004-09-28 2009-05-12 Sharp Laboratories Of America, Inc. Dual-gate transistor display
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100698681B1 (ko) 2004-06-29 2007-03-23 삼성에스디아이 주식회사 발광 표시장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5152448B2 (ja) 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
TWI284869B (en) * 2004-10-22 2007-08-01 Au Optronics Corp Pixel of display
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100600341B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치
US7317434B2 (en) 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
TWI330726B (en) * 2005-09-05 2010-09-21 Au Optronics Corp Display apparatus, thin-film-transistor discharge method and electrical driving method therefor
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5025242B2 (ja) * 2005-12-02 2012-09-12 株式会社半導体エネルギー研究所 半導体装置、表示装置、モジュール、及び電子機器
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7545348B2 (en) * 2006-01-04 2009-06-09 Tpo Displays Corp. Pixel unit and display and electronic device utilizing the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
TWI570691B (zh) 2006-04-05 2017-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8159422B2 (en) * 2006-09-05 2012-04-17 Canon Kabushiki Kaisha Light emitting display device with first and second transistor films and capacitor with large capacitance value
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4858041B2 (ja) 2006-09-25 2012-01-18 ソニー株式会社 画像表示装置及びその駆動方法
JP4748456B2 (ja) 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008233399A (ja) * 2007-03-19 2008-10-02 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4479755B2 (ja) 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP2009063607A (ja) * 2007-09-04 2009-03-26 Seiko Epson Corp 電気光学装置、電気光学装置の制御方法および電子機器
JP5045323B2 (ja) * 2007-09-14 2012-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP4524699B2 (ja) 2007-10-17 2010-08-18 ソニー株式会社 表示装置
JP2009145446A (ja) 2007-12-12 2009-07-02 Seiko Epson Corp 発光装置及び電子機器
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009157157A (ja) * 2007-12-27 2009-07-16 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
KR100926634B1 (ko) * 2008-05-26 2009-11-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5207885B2 (ja) 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101842829B (zh) 2008-10-07 2013-03-06 松下电器产业株式会社 图像显示装置以及其控制方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101799601B1 (ko) 2008-10-16 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102359831B1 (ko) 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101851926B1 (ko) 2009-09-04 2018-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR102369012B1 (ko) 2009-09-16 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102223595B1 (ko) 2009-11-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
JP2011112722A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20120106873A (ko) 2009-12-28 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
CN102405492B (zh) 2010-04-05 2015-07-15 株式会社日本有机雷特显示器 有机电致发光显示装置及其控制方法
KR101596977B1 (ko) 2010-04-05 2016-02-23 가부시키가이샤 제이올레드 유기 ｅｌ 표시 장치 및 그 제어 방법
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847942B2 (en) * 2011-03-29 2014-09-30 Intrigue Technologies, Inc. Method and circuit for compensating pixel drift in active matrix displays
JP5891492B2 (ja) 2011-06-22 2016-03-23 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
US20130069068A1 (en) 2013-03-21
JP2022089849A (ja) 2022-06-16
US10032798B2 (en) 2018-07-24
JP2020197716A (ja) 2020-12-10
US20170053948A1 (en) 2017-02-23
JP6221006B1 (ja) 2017-10-25
JP2017216457A (ja) 2017-12-07
JP7277639B2 (ja) 2023-05-19
JP2021081735A (ja) 2021-05-27
US20180315780A1 (en) 2018-11-01
US9508709B2 (en) 2016-11-29
US20230378188A1 (en) 2023-11-23
JP2018013803A (ja) 2018-01-25
JP2018128685A (ja) 2018-08-16
US20200227445A1 (en) 2020-07-16
US10622380B2 (en) 2020-04-14
US20150179635A1 (en) 2015-06-25
US20210167096A1 (en) 2021-06-03
JP2020129110A (ja) 2020-08-27
US10950633B2 (en) 2021-03-16
JP6262912B1 (ja) 2018-01-17
JP2023099591A (ja) 2023-07-13
JP6676681B2 (ja) 2020-04-08
JP6736791B1 (ja) 2020-08-05
JP2018060221A (ja) 2018-04-12
US11637129B2 (en) 2023-04-25
JP2016042585A (ja) 2016-03-31
JP6833094B2 (ja) 2021-02-24
JP2018109779A (ja) 2018-07-12
JP6302595B1 (ja) 2018-03-28
JP7049494B2 (ja) 2022-04-06
JP2013077814A (ja) 2013-04-25
US8975709B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
JP6302595B1 (ja) 発光装置
JP7328433B2 (ja) 発光装置
JP5647906B2 (ja) 半導体装置
JP2020039005A (ja) 半導体装置の作製方法
TWI541801B (zh) 半導體裝置及其驅動方法
US8744038B2 (en) Shift register circuit
CN105655351A (zh) 显示器件
TW201128820A (en) Light-emitting device and method for manufacturing the same
JP2017198995A (ja) 半導体装置、電子機器、及び表示モジュール
WO2019092558A1 (en) Display device, operation method thereof, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141128

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150327

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151027

R150 Certificate of patent or registration of utility model

Ref document number: 5832399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250