JPS6159473A

JPS6159473A - 平面デイスプレイ用アクテイブマトリツクス

Info

Publication number: JPS6159473A
Application number: JP59180550A
Authority: JP
Inventors: 裕小林; 深見　彰; 淳一大和田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-08-31
Filing date: 1984-08-31
Publication date: 1986-03-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は液晶エレクトロルミネッセンス（以下ＥＬ）等
のモノリシックディスプレイ用アクティブマトリックス
て関する。

〔発明の背景〕

従来の液晶ＢＬ等のモノリシックディスプレイ用のアク
ティブマトリックスは石英やガラス等の透明絶縁基板上
に非晶質Ｓｉ、多結晶Ｓｔｌ　　結晶化ＳＬ等の半導体
領域を部分的に形成し、その内にＭＯＳＦＥＴやＴＰＴ
（薄膜トランジスタ）を作製する。このＭＯＳＦＥＴ、
ＴＰＴをスイッチとして、その上に電極や液晶等の表示
体を形成し、モノリシックディスプレイとして使用する
。しかし、透明基板を使用する場合、光が半導体領域に
入り、光励起電流が流れ、オフ動作が不充分になるとい
う問題があった。特に、壬ノリシックディスプレイを透
過形として使用する場合、顕著にこの光励起電流が流れ
てしまう。光が半導体領域に進入するのを防止する方法
として、ＭＯＳＦＥＴや’Ｉ’　Ｉｉ”　Ｔの領域のみ
の上部に金属を形成し、遮光した例がある。しかし、こ
の場合も、基板が透明であるので、基板側より光が入り
、光励起電流が流れてしまうため、遮光効果が不充分で
あった。また、上部および下部に遮光用の高融点金属を
形成する方法（例えば、特開昭５８−８８７８３号公報
、特開昭５８−１５９５１６号公報）もあるが、乱反射
光が半導体領域に入射するため不充分であった。

〔発明の目的〕

本発明の目的は光が直接、半導体の活性領域に入らない
ようにし、しかも、乱反射等により入射した光による光
励起電流も発生しないようにした平面ディスプレイ用ア
クティブマトリックスを提供するにある。

〔発明の概要〕

本発明は透明基板と半導体領域との間に光遮断膜を形成
し、透明基板からの入射光を遮断する点さらには、透明
基板と半導体領域との間および半導体領域の上部とに光
遮断のだめの膜を形成することにより、直接光が半導体
領域に進入しない構造とする点および下部電導性膜に電
位をあたえることにより乱反射光により、発生したキャ
リヤを電流とならないうちに再結合させることを特徴と
する。

すなわち、従来、単ＫＭＯ８ＦＥＴ等のスイッチング素
子の上・下に光遮断膜を形成するだけでは、５ＦＥＴ　
　を例にとり説明する。第２図は従来例のポテンシャル
図を示したものである。乱反射光１′が入射すると８１
中で電子−正孔対が発生するが、スイッチング素子のオ
フ時には、第２図のように、ポテンシャルが傾いている
ため、電子−正孔はそれぞれ移動し電子は光励起電流と
して流れる。

（正孔はｐ　−ｎ接合で阻止される。）一方、第１図で
は、たとえ乱反射光１′が入射しても、下部の高融点金
属３′に負電位があたえられているため、ポテンシャル
はポテンシャル図の８１の中心付近で最低となるので、
発生した電子はＳｌの中央部に集まる。このＳＩ中央部
ではフェルミレベルが、価電子帯端よりも低エネルギ側
に来るため、電子のライフタイムは短くなり、再結合し
やすくなる。従って、本発明では乱反射により入射した
光でさえ、再結合させてしまい、光励起電流を発生させ
ないようにすることが出来る。

〔実施例　１］　・・・第３図石英基板１の表面上にＭｏ膜２を約０．５μｍスバッタ
により形成する。このＭｏ膜２をホトリソグラフの技術
により加工し、ＭＯＳＦＥＴが形成されるべき領域のみ
を残す。次に、ＣＶ　Ｄ　（ＣｈｅｍｉｃａｌＶａｐｏ
ｒ　Ｄｅｐｏｓｉｔｉｏｎ　）によりＳｉＯ２膜３を０
５μｍ形成しくａ）、Ｍｏ膜２を被覆し、さらに、その
上に多結晶Ｓｉ４を０．６μｍ　ＣＶＤＫよシ形成する
。この多結晶Ｓ＋４をホトエツチング技術によ！２Ｍ’
０８ＦＥＴ　が形成される領域のみ残す。その表面を１
．２μｍの５ｉ０２膜５で被覆する（ｂ）。この後細い
帯状の領域のみを１４５０１１：とじたカーボンサセプ
タ上を移動速度０．５　ｍｍ／　ｓで移動させ多結晶Ｓ
ｉ４を単結晶化６させる（Ｃ）。この方法によシ、単結
晶化したＳｉ　６１Ｃ従来の多結晶Ｓｉ　ゲートＭＯ８
ＦＥＴ製造工程によりＭＯＳＦＥＴを作製する（ｄ）。

この後、表面を平坦化するため、ポリイミド。

イソインドロキナゾリンジオン等の有機膜１１を塗布し
、その後コンタクト孔を形成する。次に、このコンタク
ト孔を埋めるためｋｔ１２を蒸着し、下のＭＯ８Ｆ’Ｅ
Ｔ領域をお＼う領域、および、コンタクト孔の領域を残
し、他の領域を徐却する（ｅ）。その後、透明電極ＩＴ
Ｏ１３をスパッタにより形成し、画素となる領域を残し
他の領域を徐却する。その後、絶縁膜１４を形成し、さ
らに、その上に液晶１５を塗布し、透明の対向電極１６
の着いたガラス１７ではさむ（ｆ）。このようにして、
透過型のアクティブマトリックスを使用した液晶ディス
プレイを作製し、２０．０００ルクスの光を当て、液晶
ディスプレイに画像を出しても異常は生じなかった。

第５図は本発明の単体素子のシンボルマークを示す。Ｇ
はゲート、Ｓはソース、Ｄはドレインである。第６図に
本発明の素子を使用した、平面ディスプレイ用のアクテ
ィブマトリックスの回路図の一例を示す。ここでは、下
部の制御電極板にそれぞれ、０〜−１０Ｖの電圧を印加
した。図中Ａは画像信号、Ｂは光励起キャリのライフタ
イムを減少させるだけの電圧を印加する。第７図は、他
の回路例である。ゲートに入る信号と同じ信号を下部制
御電極板に印加する。こうすると、ＭＯＳＦＥＴがＯＦ
Ｆの時には上部ゲートおよび下部制御ｉ１１！極共に負
電位が印加され、光励起キャリヤをβ目止できる。また
、１＼＋０８Ｔｉ”ＥＴがオンの時には通常のゲートに
より電通路が発生すると同時に、下部制御電極により電
通路が発生するため、コンダクタンスが犬きくなる。す
なわち、オン／オフ比を犬きくとることができる。

この実施例において、下部の遮光膜として、ＭＯを使用
したが、他の高融点金属Ｔｉ、Ｔａ、Ｗであってもよく
、また、融点がＳ＋の融点より低くとも１４５０ｒで蒸
気圧が低く、５ｉｆｔ膜と反応しない金属であれば他の
金属であってもよい。寸だ、遮光の効果は少ないが、多
結晶Ｓｉであってもよい。

また、多結晶Ｓｉ４の単結晶化法として、カーボンサセ
プタを使用したゾーンメルティング再成長法を使用した
が、他のゾーンメルティング再成長法でもよい。捷た、
レーザ光や、電子線等のエネルギビームを使用した再結
晶化であってもよい。

さらには、多結晶Ｓｉを溶融させない同相からの再結晶
化法を使用してもよいことはもちろん、多結晶Ｓ１をそ
のｔ−ｉ使用したアクティブマトリックスでもよい。

ＭＯ８ＦＥＴ上面の遮光膜はコンタクト穴を埋める金属
と同時に形成したが、第４図に示すようにソース、又は
、ドレインへの金属配線と共用してもよく、さらには、
全く新たに遮光用の金属を形成してもよい。

石英基板と半導体層との間の遮光膜Ｍｏ２をＭＯＳＦＥ
Ｔが形成される領域と同じに形成したが、ＭＯＳＦＥＴ
が形成される領域よシ広くすればさらに遮光の効果は上
がる。壕だ、ＭＯ８ＦＥＴ領域よシ狭くても、少なくと
もゲート領域を遮光すればよい。照射する光の強度によ
り決めればよい問題である。

本実施例では半導体層がＳｉの場合のみについて述べた
が、Ｇａであってもよく、才たＧａＡｓ。

ＩｎＡｓ　、　ＩｎＰ、　ＧａＰ、　ＩｎＳｂ等の化合
物半導体であってもよい。

クチイブマトリックスとしても同様に適用できる。

また、アクティブマトリックスのマトリックス部分のみ
の遮光について述べたが、同一チップ内にあるマ）　Ｉ
Ｊラックス駆動するための駆動用のＭＯＳＦＥＴ、ＴＰ
Ｔの遮光にも全く同様に適用できる。

また、本実施ではすべて、半導体領域の上面、下面の両
面から遮光したが、下面（透明基板と半導体領域との間
）からの遮光のみでも、通常の使用法では充分である。

それは、上面は多結晶Ｓｔやｋｔのゲート材で遮光され
ているからである。

【図面の簡単な説明】

Claims

【特許請求の範囲】１、半導体領域と透明基板との間に他の電極又は配線と
結合した電導性膜を形成し、前記半導体領域での光励起
電流の発生を防止することを特徴とする平面ディスプレ
イ用アクティブマトリックス。２、特許請求の範囲第１項において、前記他の電極又は
配線と結合した前記電導性膜にスイッチング素子の多数
のキャリヤを反発させる電位を加える手段を設けたこと
を特徴とする平面ディスプレイ用アクティブマトリック
ス。