JP3468003B2 - 表示用薄膜半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多結晶シリコンなど
を活性層とする薄膜トランジスタを集積形成した表示用
薄膜半導体装置に関する。より詳しくは、６００℃以下
の低温プロセスで作成される多結晶シリコン薄膜トラン
ジスタの構造に関する。

【０００２】

【従来の技術】薄膜半導体装置は表示用としてアクティ
ブマトリクス型液晶ディスプレイなどの駆動基板に好適
であり、現在盛んに開発が進められている。薄膜トラン
ジスタの活性層には多結晶シリコン又は非晶質シリコン
が用いられる。特に、多結晶シリコン薄膜トランジスタ
は小型で高精細のアクティブマトリクス型カラー液晶表
示装置が実現でき、注目を集めている。透明なガラスな
どからなる絶縁基板上に画素スイッチング素子として薄
膜トランジスタを形成する為、従来の半導体技術では電
極材料や抵抗材料としてのみ活用されていた多結晶シリ
コン薄膜を活性層に利用する技術である。市場で求めら
れる画像品位を実現する為の高密度設計が可能な高性能
のスイッチング素子用薄膜トランジスタを実現できる唯
一の技術である。これは同時に、従来外付けのＩＣを用
いていた周辺回路部を画素アレイ部と同一基板上に同一
プロセスで形成することも可能にした。非晶質シリコン
薄膜トランジスタでは実現できなかった高精細で且つ周
辺回路部一体型のアクティブマトリクス液晶ディスプレ
イが実現できる。

【０００３】多結晶シリコンは非晶質シリコンに比べキ
ャリア移動度が大きい為、多結晶シリコン薄膜トランジ
スタの電流駆動能力が高くなり、高速駆動が必要な水平
走査回路及び垂直走査回路などの周辺回路部を画素スイ
ッチング用の薄膜トランジスタと同一基板上に同時に作
り込むことができる。従って、表示用薄膜半導体装置か
ら外部に取り出す信号線の本数を大幅に削減することが
できる。また、Ｎチャネル型及びＰチャネル型の薄膜ト
ランジスタを集積形成したＣＭＯＳ回路をオンチップ化
でき、レベルシフト回路の内蔵が可能になりタイミング
系信号の低電圧駆動ができる。

【０００４】薄膜トランジスタのデバイス技術及びプロ
セス技術としては、従来から１０００℃以上の処理温度
を採用した高温プロセス技術が確立されている。この高
温プロセスの特徴は、石英など高耐熱性基板の上に成膜
された半導体薄膜を固相成長により改質する点である。
固相成長法は１０００℃以上の温度で半導体薄膜を熱処
理する方法であり、成膜段階では微小なシリコン結晶の
集合である多結晶シリコンに含まれる一個一個の結晶粒
を大きくする。この固相成長法により得られた多結晶シ
リコンは１００ｃｍ² ／ｖ．ｓ程度の高いキャリア移動
度が得られる。この様な高温プロセスを実施する為には
耐熱性に優れた基板の採用が必須であり、従来から高価
な石英などを用いていた。しかしながら、石英は製造コ
スト低減化の観点からは不利である。

【０００５】上述した高温プロセスに代えて、６００℃
以下の処理温度を採用した低温プロセスが開発されてい
る。薄膜半導体装置の製造工程を低温プロセス化する方
法の一環として、レーザビームを用いたレーザアニール
が注目を集めている。これは、ガラスなどの低耐熱性絶
縁基板上に成膜された非晶質シリコンや多結晶シリコン
など非単結晶性の半導体薄膜にレーザビームを照射して
局部的に加熱溶融した後、その冷却過程で半導体薄膜を
結晶化するものである。この結晶化した半導体薄膜を活
性層（チャネル領域）として多結晶シリコン薄膜トラン
ジスタを集積形成する。結晶化した半導体薄膜はキャリ
アの移動度が高くなる為ある程度薄膜トランジスタを高
性能化できる。

【０００６】

【発明が解決しようとする課題】ところで、薄膜トラン
ジスタは従来トップゲート型の構造が主流である。トッ
プゲート構造は絶縁基板の上に半導体薄膜を成膜し、更
にゲート絶縁膜を介して上方にゲート電極を形成する。
低温プロセスでは低コストの大型ガラス板を絶縁基板に
使用することを特徴としている。このガラス板にはＮａ
などの不純物金属が多く含まれている為、薄膜トランジ
スタを駆動する電圧に応じてＮａなどが極在化する。そ
の電界によって薄膜トランジスタの特性が変動するとい
う課題がある。

【０００７】近年ではボトムゲート型の構造が開発され
ている。これは、ガラス板などの絶縁基板上に金属膜な
どからなるゲート電極を配置し、その上にゲート絶縁膜
を介して半導体薄膜を形成している。ゲート電極がガラ
ス板中の電界を遮蔽する効果がある。また、ボトムゲー
ト構造は非晶質シリコン薄膜トランジスタの構造と類似
している為、その設備を使って製造することができると
いう利点がある。しかしながら、ボトムゲート構造はレ
ーザアニールによる結晶化を行なう時に大きな問題があ
る。再結晶化する半導体薄膜は、概ねチャネル領域とな
る部分がゲート電極の直上に位置し、ソース領域及びド
レイン領域となる部分はガラス板上にある。この為、レ
ーザビームの照射によりエネルギーを与えた時、ガラス
板上と金属ゲート電極上では熱の伝導状態や放散状態に
相違が出てくる。よって、最適なレーザエネルギーがチ
ャネル領域とソース領域及びドレイン領域で異なる為、
大きなキャリア移動度が得られる最適エネルギーでのレ
ーザ照射ができなくなる。

【０００８】

【課題を解決する為の手段】上述した従来の技術の課題
を解決する為以下の手段を講じた。即ち、本発明に係る
表示用薄膜半導体装置は、絶縁基板上に所定のパタンで
形成された金属下地膜と、絶縁層を介して該金属下地膜
の上に位置し半導体薄膜とゲート電極とをゲート絶縁膜
を挟んで重ねた積層構造からなる薄膜トランジスタと、
該薄膜トランジスタに接続して設けた画素電極とを備え
ている。前記薄膜トランジスタは下から順にゲート電
極、ゲート絶縁膜及び半導体薄膜を重ねたボトムゲート
構造を有する。前記半導体薄膜はレーザ光の照射により
結晶化された多結晶構造を有する。好ましくは、前記金
属下地膜は固定電位に維持されている。また好ましく
は、前記金属下地膜はマトリクス状に配列した個々の画
素電極の周辺を囲むようにパタニングされている。

【０００９】本発明よれば、絶縁基板と薄膜トランジス
タとの間に金属下地膜が介在している。この為、絶縁基
板中の不純物金属の極在化などに起因する電界を金属下
地膜で有効に遮蔽することが可能である。また、本発明
によれば金属下地膜の上に半導体薄膜が延在している。
従って、レーザアニールによる結晶化を行なう場合、熱
的な条件が均一化され、最適なエネルギーでチャネル領
域の結晶化を図ることが可能になる。金属下地膜のこの
機能は特にボトムゲート構造の薄膜トランジスタを形成
する場合に効果的である。金属下地膜は遮光性を備えて
いる為ブラックマトリクスとして用いることができる。

【００１０】

【発明の実施の形態】以下図面を参照して本発明の実施
形態を詳細に説明する。図１は本発明に係る表示用薄膜
半導体装置の第１実施形態を示す模式的な部分断面図で
ある。本図は理解を容易にする為、画素アレイ部に１個
の薄膜トランジスタ３０Ｘを示し、周辺回路部に２個の
薄膜トランジスタ３０Ｎ，３０Ｐを示してある。一方の
薄膜トランジスタ３０ＮはＮチャネル型であり、他方の
薄膜トランジスタ３０ＰはＰチャネル型である。これら
一対のＮチャネル型及びＰチャネル型薄膜トランジスタ
はＣＭＯＳ回路を構成する場合に必要となる。画素アレ
イ部及び周辺回路部に形成された薄膜トランジスタ３０
Ｘ，３０Ｎ，３０Ｐは何れもトップゲート構造を有して
いる。図示する様に、本表示用薄膜半導体装置は、ガラ
ス板などからなる絶縁基板１の上に金属下地膜２０が所
定のパタンで形成されている。金属下地膜２０はＣｒ，
Ｔａ，Ｍｏ，Ｗなどの高融点金属材料を用いる。これら
はアルミニウムなどに比べ光反射率が低く、熱伝導率も
比較的低い。本実施形態では金属下地膜２０としてＣｒ
を用いている。金属下地膜２０は絶縁層により覆われて
いる。この絶縁層はＳｉＮ膜２１ａとＳｉＯ₂ 膜２１ｂ
の積層構造を有し、絶縁基板１中に含まれるリチウム、
ナトリウム、ボロン、アルミニウム又はカリウムの上方
拡散を防止している。絶縁層の上に非晶質シリコン又は
多結晶シリコンからなる半導体薄膜２がＣＶＤ法により
成膜されている。この半導体薄膜２は金属下地膜２０の
パタンと整合してパタニングされている。半導体薄膜２
の膜厚は薄膜トランジスタの閾電圧を考慮に入れると１
００ｎｍ以下に設定することが必要である。薄膜トラン
ジスタの動作特性や半導体薄膜２の結晶性を考慮する
と、半導体薄膜２の膜厚は可能な限り薄くすることが有
利である。出来上がりの膜厚とプロセス中における膜厚
減少を考慮に入れると半導体薄膜２は４０ｎｍ以下の厚
みで成膜することが望ましい。この半導体薄膜２はレー
ザ光の照射により成膜段階の非単結晶から多結晶に転換
されている。多結晶化された半導体薄膜２はＣＶＤ法で
成長させたＳｉＯ₂ からなるゲート絶縁膜４により被覆
されている。ゲート絶縁膜４の上にはゲート電極５がパ
タニングされている。ゲート電極５の材料としては、Ａ
ｌ，Ｍｏ，Ｗなどの金属（Ｍｅｔａｌ）又は金属シリサ
イドが使われる。今後の高性能化を考えるとシリサイド
と金属の積層構造が理想的である。ゲート電極５をマス
クとしてイオン注入法により不純物を半導体薄膜２に注
入することで、各薄膜トランジスタのソース領域７及び
ドレイン領域８を形成する。Ｎチャネル型の薄膜トラン
ジスタ３０Ｎ，３０Ｘを形成する場合には不純物として
砒素又はリンを使い、Ｐチャネル型の薄膜トランジスタ
３０Ｐを形成する場合には不純物としてボロンを使う。
半導体薄膜２に注入された不純物は熱アニール、ランプ
光による瞬時アニール、レーザアニールなどで活性化さ
れる。ゲート電極５はＣＶＤ法で堆積したＳｉＯ₂ から
なる層間絶縁膜９により被覆されている。この層間絶縁
膜９にはソース領域７及びドレイン領域８に連通するコ
ンタクトホールが開口している。層間絶縁膜９の上にア
ルミニウム（Ａｌ）をスパッタ法で堆積し、フォトレジ
スト法とエッチング法により所定の形状にパタニングし
て配線電極１０に加工する。更に層間絶縁膜９の上には
ＩＴＯななどの透明導電膜からなる画素電極１４が形成
されている。この画素電極１４は層間絶縁膜９に開口し
たコンタクトホールを介して薄膜トランジスタ３０Ｘの
ドレイン領域８に接続している。

【００１１】以上説明した様に、本発明に係る表示用薄
膜半導体装置は絶縁基板１上に所定のパタンで形成され
た金属下地膜２０と、絶縁層（２１ａ，２１ｂ）を介し
て金属下地膜２０の上に位置し半導体薄膜２とゲート電
極５とをゲート絶縁膜４を挟んで重ねた積層構造からな
る薄膜トランジスタ３０Ｎ，３０Ｐ，３０Ｘと、画素ア
レイ部側の薄膜トランジスタ３０Ｘに接続して設けた画
素電極１４とを備えている。本実施形態では、各薄膜ト
ランジスタ３０Ｎ，３０Ｐ，３０Ｘは上から順にゲート
電極５、ゲート絶縁膜４及び半導体薄膜２を重ねたトッ
プゲート構造を有する。なお、場合によっては画素アレ
イ部側の薄膜トランジスタ３０ＸはＬＤＤ構造を有する
様にしてもよい。好ましくは、金属下地膜２０は固定電
位に保持されている。場合によっては、画素アレイ部側
に形成された金属下地膜２０はマトリクス状に配列した
個々の画素電極１４の周辺を囲む様にパタニングされて
おり、所謂ブラックマトリクスとして機能できる。な
お、半導体薄膜２はレーザ光の照射により結晶化された
多結晶構造を有している。この半導体薄膜２のチャネル
領域は上下からゲート電極５及び金属下地膜２０で挟ま
れた構造となっているので、強い入射光を照射しても電
気特性の変動がない。また、各薄膜トランジスタ３０
Ｎ，３０Ｐ，３０Ｘと絶縁基板１との間に金属下地膜２
０が介在しているので、薄膜トランジスタは電界的に遮
蔽され信頼性が改善できる。

【００１２】図２は、図１に示した表示用薄膜半導体装
置の平面形状を示す模式図である。図示する様に、絶縁
基板１の最下層には金属下地膜２０が所定のパタンで形
成されている。絶縁基板１は画素アレイ部と周辺回路部
に分かれている。画素アレイ部には金属下地膜２０の上
に絶縁層を介してマトリクス状に配列した画素電極１４
や薄膜トランジスタ３０Ｘ（図示せず）が形成されてい
る。図から明らかな様に、金属下地膜２０は各画素電極
１４の周辺を囲む様に格子状にパタニングされており、
ブラックマトリクスとして機能する。これにより、対向
基板側には何らブラックマトリクスを形成する必要がな
くなる。この為、絶縁基板１と対向基板との位置合わせ
に余裕を持たせる必要がなくなり、その分画素の開口率
が高くなる。一方、周辺回路部には垂直走査回路４１及
び水平走査回路４２が形成されている。これらの走査回
路４１，４２は図１に示した薄膜トランジスタ３０Ｎ，
３０Ｐを集積形成して作り込まれる。垂直走査回路４１
及び水平走査回路４２の下には金属下地膜２０がベタパ
タンで介在している。金属下地膜２０は固定電位（例え
ば接地電位）保持されており、垂直走査回路４１や水平
走査回路４２の動作を安定化する。

【００１３】図３は、図２に示した平面形状の拡大図で
あり、１画素分を切り取って示してある。図示する様
に、ゲート配線４３と信号配線４４が直交しており、そ
の交差部に薄膜トランジスタ３０Ｘ及び画素電極１４が
形成されている。直交するゲート配線４３及び信号配線
４４に沿って金属下地膜２０が格子状にパタニングされ
ている。金属下地膜２０の縁部は画素電極１４の周辺に
部分的に重なっている。信号配線４４はソース領域側の
コンタクトホール７ｃを介して薄膜トランジスタ３０Ｘ
のソース領域に接続している。画素電極１４はドレイン
領域側のコンタクトホール８ｃを介して薄膜トランジス
タ３０Ｘのドレイン領域に接続している。半導体薄膜２
のほぼ中央部にはゲート配線４３から延設したゲート電
極５が重なっている。

【００１４】次に図４及び図５を参照して本発明に係る
表示用薄膜半導体装置の製造方法を詳細に説明する。ま
ず工程（ａ）で、ガラスなどからなる絶縁基板１の上に
スパッタ法によりクロムからなる金属下地膜２０を１０
０ｎｍの厚みで堆積する。金属下地膜２０は遮光性があ
ればよく、クロムに限られるものではない。後工程で行
なわれるレーザアニールのエネルギーを出来るだけ逃が
さない為、金属下地膜２０の厚みは薄い程よい。フォト
レジスト法及びエッチング法によって金属下地膜２０を
所定の形状にパタニングする。このパタンは画素電極の
中央部に位置するクロムをエッチオフする様にする。よ
って、金属下地膜２０がブラックマトリクス（ブラック
マスク）となる。工程（ｂ）に進み、プラズマＣＶＤ法
でＳｉＮ及びＳｉＯ₂ を連続成長させ、絶縁層２１とす
る。成膜温度は３００℃〜４００℃程度であり、ＳｉＮ
の膜厚は１００ｎｍ程度、ＳｉＯ₂ の膜厚は３００ｎｍ
程度である。この膜厚は重要であり、ＳｉＮは絶縁基板
１からのＮａの拡散を防ぐためにある程度の膜厚以上を
必要とする。絶縁層２１の全体としての膜厚は薄膜トラ
ンジスタの動作を考えて容量を最適化する為に決められ
る。工程（ｃ）に進み、更にプラズマＣＶＤで絶縁層２
１の上に半導体薄膜２を連続成膜する。この半導体薄膜
２は非晶質シリコンからなり、その膜厚は４０ｎｍであ
る。この後エキシマレーザなどのエネルギービーム３を
照射して、半導体薄膜２を非晶質シリコンから多結晶シ
リコンに転換する。この時、薄膜トランジスタの活性層
として必要な半導体薄膜２の部分は全て金属下地膜２０
の上に位置する様に設計しておく。この様にすればエネ
ルギービーム３は金属下地膜２０のパタンの範囲内で最
適化すればよいことになる。工程（ｄ）に進み、半導体
薄膜２をアイランド状にカッティングする。その上にゲ
ート絶縁膜４をプラズマＣＶＤ法で形成する。工程
（ｅ）に進み、ゲート絶縁膜４の上にゲート配線及びゲ
ート金属５となる金属材料をスパッタ法で堆積する。こ
の金属を所定の形状にパタニングすることでゲート電極
５及びゲート配線（図示せず）が得られる。

【００１５】図５の工程（ｆ）に移り、ゲート電極５の
形成後イオンドーピング６によりｎ型の不純物を高濃度
で注入し、ソース領域７及びドレイン領域８を半導体薄
膜２中に形成する。このイオンドーピングはゲート電極
５をマスクとしてセルフアライメントにより行なわれ
る。これにより、トップゲート構造のＮチャネル薄膜ト
ランジスタ３０Ｘが形成できる。更に、レーザアニール
などでソース領域７及びドレイン領域８を活性化させ
る。工程（ｇ）に移り、ＡＰＣＶＤ法、ＬＰＣＶＤ法、
プラズマＣＶＤ法などを用いてＳｉＯ₂ を約４００〜６
００ｎｍの厚みで成膜し、層間絶縁膜９とする。最後に
工程（ｈ）で層間絶縁膜９にエッチングでコンタクトホ
ールを開口する。コンタクトホールはソース領域７に連
通している。続いてＡｌとＳｉの合金を約６００ｎｍの
厚みで成膜し、所定の形状にパタニングして配線電極１
０とする。この配線電極１０はコンタクトホールを介し
て薄膜トランジスタ３０Ｘのソース領域７に接続してい
る。次いでＳｉＯ₂ を約４００ｎｍの厚みで成膜し、パ
シベーション膜１１とする。このパシベーション膜１１
は薄膜トランジスタ及び配線電極１０を被覆している。
この後、必要ならば基板加熱を行ない、パシベーション
膜１１をキャップ膜として層間絶縁膜９に含まれる水素
原子を半導体薄膜２中に拡散させて、所謂水素化処理を
実施する。最後に、パシベーション膜１１の表面にＩＴ
Ｏなどからなる透明導電膜を成膜し、所定の形状にパタ
ニングして画素電極１４に加工する。この画素電極１４
はあらかじめパシベーション膜１１及び層間絶縁膜９に
開口したコンタクトホールを介して薄膜トランジスタ３
０Ｘのドレイン領域８に接続する。以上の工程により、
表示用薄膜半導体装置が完成する。なお、この薄膜半導
体装置を能動素子基板としてアクティブマトリクス型の
表示装置を組み立てる場合には、あらかじめ対向電極が
形成された別の絶縁基板を所定の間隙を介して絶縁基板
１に接合し、かつこの間隙に液晶などの電気光学物質を
配置すればよい。

【００１６】図６は本発明に係る表示用薄膜半導体装置
の第２実施形態を示す模式的な部分断面図であり、特に
画素アレイ部側の薄膜トランジスタ３０Ｘのみを表わし
ている。基本的な構造は図１に示した第１実施形態と同
様であり、対応する部分には対応する参照番号を付して
理解を容易にしている。異なる点は、第１実施形態がト
ップゲート構造であるのに対し、本実施形態に係る薄膜
トランジスタ３０Ｘはボトムゲート構造を有しているこ
とである。即ち、薄膜トランジスタ３０Ｘは下から順に
ゲート電極５、ゲート絶縁膜４及び半導体薄膜２を重ね
た構造となっている。半導体薄膜２をレーザアニールに
より非晶質から多結晶に転換する場合、その下方に金属
下地膜２０が延在している為、ボトムゲート電極５の介
在に関わらずほぼ均一なエネルギー条件で半導体薄膜２
を多結晶化できる。薄膜トランジスタ３０Ｘを構成する
半導体薄膜２は全てクロムなどからなる金属下地膜２０
の上にあるのでレーザビーム照射の条件を最適化し易
い。よって、半導体薄膜２のキャリア移動度を大きくで
き且つ結晶の均一性もよくなる。なお、この薄膜トラン
ジスタ３０Ｘは所謂ＬＤＤ構造となっており、Ｐ型のチ
ャネル領域とＮ＋型のソース領域７との間にＮ型のＬＤ
Ｄ領域（低濃度不純物領域）７ａが介在している。同様
に、チャネル領域とＮ＋型のドレイン領域８との間にＮ
型の低濃度不純物領域７ｂが介在している。

【００１７】最後に、図７は本発明に従った薄膜半導体
装置を駆動基板として組み立てられたアクティブマトリ
クス型液晶表示装置の一例を示す模式的な斜視図であ
る。この表示装置は駆動基板１と対向基板６０との間に
液晶などからなる電気光学物質５０を保持した構造とな
っている。駆動基板１には画素アレイ部と周辺回路部と
が集積形成されている。周辺回路部は垂直走査回路４１
と水平走査回路４２とに分かれている。また、駆動基板
１の上端側には外部接続用の端子電極４７も形成されて
いる。各端子電極４７は配線４８を介して垂直走査回路
４１及び水平走査回路４２に接続している。画素アレイ
部には互いに交差するゲート配線４３と信号配線４４が
形成されている。ゲート配線４３は垂直走査回路４１に
接続し、信号配線４４は水平走査回路４２に接続してい
る。両配線４３，４４の交差部には画素電極１４とこれ
を駆動する薄膜トランジスタ３０Ｘとが形成されてい
る。一方、対向基板６０の内面には図示しないが対向電
極が形成されている。場合によっては、寄生容量を削減
する為、垂直走査回路４１及び水平走査回路４２と整合
する部分から対向電極をあらかじめ除去しておいてもよ
い。

【００１８】

【発明の効果】以上説明したように、本発明によれば、
ガラスなどからなる絶縁基板と薄膜トランジスタとの間
に金属下地膜を介在させている。薄膜トランジスタを構
成する半導体薄膜は全てクロムなどからなる金属下地膜
の上に位置するので、多結晶化の為のレーザ照射の条件
が最適化し易い。よって、移動度を大きくでき結晶の均
一性もよくなる。また、絶縁基板と薄膜トランジスタの
間に金属下地膜が介在する為、薄膜トランジスタは電気
的に遮蔽されているので信頼性がよくなる。金属下地膜
をブラックマトリクスに使うことで、対向基板との位置
合わせが必要なくなり、画素の開口率が上げられる。特
に、トップゲート構造の薄膜トランジスタの場合、半導
体薄膜の活性層は上下から金属ゲート電極及び金属下地
膜で挟まれた構造となり、強い光源光を照射しても薄膜
トランジスタの特性変動がない。

【図面の簡単な説明】

【図１】本発明に係る表示用薄膜半導体装置の第１実施
形態を示す部分断面図である。

【図２】第１実施形態の全体平面図である。

【図３】第１実施形態の拡大部分平面図である。

【図４】本発明に係る表示用薄膜半導体装置の製造工程
図である。

【図５】同じく製造工程図である。

【図６】本発明に係る表示用薄膜半導体装置の第２実施
形態を示す部分断面図である。

【図７】本発明に係る表示用薄膜半導体装置を用いて組
み立てられたアクティブマトリクス表示装置の一例を示
す模式的な斜視図である。

【符号の説明】

１・・・絶縁基板、２・・・半導体薄膜、４・・・ゲー
ト絶縁膜、５・・・ゲート電極、７・・・ソース領域、
８・・・ドレイン領域、９・・・層間絶縁膜、１０・・
・配線電極、１４・・・画素電極、２０・・・金属下地
膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁基板上に所定のパタンで形成された
   金属下地膜と、 絶縁層を介して該金属下地膜の上に位置し半導体薄膜と
   ゲート電極とをゲート絶縁膜を挟んで重ねた積層構造か
   らなる薄膜トランジスタと、 該薄膜トランジスタに接続して設けた画素電極とを備え
   た表示用薄膜半導体装置であって、 前記薄膜トランジスタは、下から順にゲート電極、ゲー
   ト絶縁膜及び半導体薄膜を重ねたボトムゲート構造を有
   し、 前記半導体薄膜はレーザ光の照射により結晶化された多
   結晶構造を有することを特徴とする表示用薄膜半導体装
   置。
2. 【請求項２】 前記金属下地膜は固定電位に保持されて
   いることを特徴とする請求項１記載の表示用薄膜半導体
   装置。
3. 【請求項３】 前記金属下地膜はマトリクス状に配列し
   た個々の画素電極の周辺を囲む様にパタニングされてい
   ることを特徴とする請求項１記載の表示用薄膜半導体装
   置。
4. 【請求項４】 所定の間隙を介して互いに接合した一対
   の絶縁基板と、該間隙に保持された電気光学物質とから
   なり、 一方の絶縁基板に対向電極を設ける一方、 他方の絶縁基板上に所定のパタンで形成された金属下地
   膜と、絶縁層を介して該金属下地膜の上に位置し半導体
   薄膜とゲート電極とをゲート絶縁膜を挟んで重ねた積層
   構造からなる薄膜トランジスタと、該薄膜トランジスタ
   に接続して設けた画素電極とを設けたことを特徴とする
   表示装置において、 前記薄膜トランジスタは、下から順にゲート電極、ゲー
   ト絶縁膜及び半導体薄膜を重ねたボトムゲート構造を有
   し、 前記半導体薄膜はレーザ光の照射により結晶化された多
   結晶構造を有することを特徴とする表示装置。