JP3468003B2 - 表示用薄膜半導体装置 - Google Patents
表示用薄膜半導体装置Info
- Publication number
- JP3468003B2 JP3468003B2 JP35528696A JP35528696A JP3468003B2 JP 3468003 B2 JP3468003 B2 JP 3468003B2 JP 35528696 A JP35528696 A JP 35528696A JP 35528696 A JP35528696 A JP 35528696A JP 3468003 B2 JP3468003 B2 JP 3468003B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- gate
- film transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
を活性層とする薄膜トランジスタを集積形成した表示用
薄膜半導体装置に関する。より詳しくは、600℃以下
の低温プロセスで作成される多結晶シリコン薄膜トラン
ジスタの構造に関する。
ブマトリクス型液晶ディスプレイなどの駆動基板に好適
であり、現在盛んに開発が進められている。薄膜トラン
ジスタの活性層には多結晶シリコン又は非晶質シリコン
が用いられる。特に、多結晶シリコン薄膜トランジスタ
は小型で高精細のアクティブマトリクス型カラー液晶表
示装置が実現でき、注目を集めている。透明なガラスな
どからなる絶縁基板上に画素スイッチング素子として薄
膜トランジスタを形成する為、従来の半導体技術では電
極材料や抵抗材料としてのみ活用されていた多結晶シリ
コン薄膜を活性層に利用する技術である。市場で求めら
れる画像品位を実現する為の高密度設計が可能な高性能
のスイッチング素子用薄膜トランジスタを実現できる唯
一の技術である。これは同時に、従来外付けのICを用
いていた周辺回路部を画素アレイ部と同一基板上に同一
プロセスで形成することも可能にした。非晶質シリコン
薄膜トランジスタでは実現できなかった高精細で且つ周
辺回路部一体型のアクティブマトリクス液晶ディスプレ
イが実現できる。
ャリア移動度が大きい為、多結晶シリコン薄膜トランジ
スタの電流駆動能力が高くなり、高速駆動が必要な水平
走査回路及び垂直走査回路などの周辺回路部を画素スイ
ッチング用の薄膜トランジスタと同一基板上に同時に作
り込むことができる。従って、表示用薄膜半導体装置か
ら外部に取り出す信号線の本数を大幅に削減することが
できる。また、Nチャネル型及びPチャネル型の薄膜ト
ランジスタを集積形成したCMOS回路をオンチップ化
でき、レベルシフト回路の内蔵が可能になりタイミング
系信号の低電圧駆動ができる。
セス技術としては、従来から1000℃以上の処理温度
を採用した高温プロセス技術が確立されている。この高
温プロセスの特徴は、石英など高耐熱性基板の上に成膜
された半導体薄膜を固相成長により改質する点である。
固相成長法は1000℃以上の温度で半導体薄膜を熱処
理する方法であり、成膜段階では微小なシリコン結晶の
集合である多結晶シリコンに含まれる一個一個の結晶粒
を大きくする。この固相成長法により得られた多結晶シ
リコンは100cm2 /v.s程度の高いキャリア移動
度が得られる。この様な高温プロセスを実施する為には
耐熱性に優れた基板の採用が必須であり、従来から高価
な石英などを用いていた。しかしながら、石英は製造コ
スト低減化の観点からは不利である。
以下の処理温度を採用した低温プロセスが開発されてい
る。薄膜半導体装置の製造工程を低温プロセス化する方
法の一環として、レーザビームを用いたレーザアニール
が注目を集めている。これは、ガラスなどの低耐熱性絶
縁基板上に成膜された非晶質シリコンや多結晶シリコン
など非単結晶性の半導体薄膜にレーザビームを照射して
局部的に加熱溶融した後、その冷却過程で半導体薄膜を
結晶化するものである。この結晶化した半導体薄膜を活
性層(チャネル領域)として多結晶シリコン薄膜トラン
ジスタを集積形成する。結晶化した半導体薄膜はキャリ
アの移動度が高くなる為ある程度薄膜トランジスタを高
性能化できる。
ジスタは従来トップゲート型の構造が主流である。トッ
プゲート構造は絶縁基板の上に半導体薄膜を成膜し、更
にゲート絶縁膜を介して上方にゲート電極を形成する。
低温プロセスでは低コストの大型ガラス板を絶縁基板に
使用することを特徴としている。このガラス板にはNa
などの不純物金属が多く含まれている為、薄膜トランジ
スタを駆動する電圧に応じてNaなどが極在化する。そ
の電界によって薄膜トランジスタの特性が変動するとい
う課題がある。
ている。これは、ガラス板などの絶縁基板上に金属膜な
どからなるゲート電極を配置し、その上にゲート絶縁膜
を介して半導体薄膜を形成している。ゲート電極がガラ
ス板中の電界を遮蔽する効果がある。また、ボトムゲー
ト構造は非晶質シリコン薄膜トランジスタの構造と類似
している為、その設備を使って製造することができると
いう利点がある。しかしながら、ボトムゲート構造はレ
ーザアニールによる結晶化を行なう時に大きな問題があ
る。再結晶化する半導体薄膜は、概ねチャネル領域とな
る部分がゲート電極の直上に位置し、ソース領域及びド
レイン領域となる部分はガラス板上にある。この為、レ
ーザビームの照射によりエネルギーを与えた時、ガラス
板上と金属ゲート電極上では熱の伝導状態や放散状態に
相違が出てくる。よって、最適なレーザエネルギーがチ
ャネル領域とソース領域及びドレイン領域で異なる為、
大きなキャリア移動度が得られる最適エネルギーでのレ
ーザ照射ができなくなる。
を解決する為以下の手段を講じた。即ち、本発明に係る
表示用薄膜半導体装置は、絶縁基板上に所定のパタンで
形成された金属下地膜と、絶縁層を介して該金属下地膜
の上に位置し半導体薄膜とゲート電極とをゲート絶縁膜
を挟んで重ねた積層構造からなる薄膜トランジスタと、
該薄膜トランジスタに接続して設けた画素電極とを備え
ている。前記薄膜トランジスタは下から順にゲート電
極、ゲート絶縁膜及び半導体薄膜を重ねたボトムゲート
構造を有する。前記半導体薄膜はレーザ光の照射により
結晶化された多結晶構造を有する。好ましくは、前記金
属下地膜は固定電位に維持されている。また好ましく
は、前記金属下地膜はマトリクス状に配列した個々の画
素電極の周辺を囲むようにパタニングされている。
タとの間に金属下地膜が介在している。この為、絶縁基
板中の不純物金属の極在化などに起因する電界を金属下
地膜で有効に遮蔽することが可能である。また、本発明
によれば金属下地膜の上に半導体薄膜が延在している。
従って、レーザアニールによる結晶化を行なう場合、熱
的な条件が均一化され、最適なエネルギーでチャネル領
域の結晶化を図ることが可能になる。金属下地膜のこの
機能は特にボトムゲート構造の薄膜トランジスタを形成
する場合に効果的である。金属下地膜は遮光性を備えて
いる為ブラックマトリクスとして用いることができる。
形態を詳細に説明する。図1は本発明に係る表示用薄膜
半導体装置の第1実施形態を示す模式的な部分断面図で
ある。本図は理解を容易にする為、画素アレイ部に1個
の薄膜トランジスタ30Xを示し、周辺回路部に2個の
薄膜トランジスタ30N,30Pを示してある。一方の
薄膜トランジスタ30NはNチャネル型であり、他方の
薄膜トランジスタ30PはPチャネル型である。これら
一対のNチャネル型及びPチャネル型薄膜トランジスタ
はCMOS回路を構成する場合に必要となる。画素アレ
イ部及び周辺回路部に形成された薄膜トランジスタ30
X,30N,30Pは何れもトップゲート構造を有して
いる。図示する様に、本表示用薄膜半導体装置は、ガラ
ス板などからなる絶縁基板1の上に金属下地膜20が所
定のパタンで形成されている。金属下地膜20はCr,
Ta,Mo,Wなどの高融点金属材料を用いる。これら
はアルミニウムなどに比べ光反射率が低く、熱伝導率も
比較的低い。本実施形態では金属下地膜20としてCr
を用いている。金属下地膜20は絶縁層により覆われて
いる。この絶縁層はSiN膜21aとSiO2 膜21b
の積層構造を有し、絶縁基板1中に含まれるリチウム、
ナトリウム、ボロン、アルミニウム又はカリウムの上方
拡散を防止している。絶縁層の上に非晶質シリコン又は
多結晶シリコンからなる半導体薄膜2がCVD法により
成膜されている。この半導体薄膜2は金属下地膜20の
パタンと整合してパタニングされている。半導体薄膜2
の膜厚は薄膜トランジスタの閾電圧を考慮に入れると1
00nm以下に設定することが必要である。薄膜トラン
ジスタの動作特性や半導体薄膜2の結晶性を考慮する
と、半導体薄膜2の膜厚は可能な限り薄くすることが有
利である。出来上がりの膜厚とプロセス中における膜厚
減少を考慮に入れると半導体薄膜2は40nm以下の厚
みで成膜することが望ましい。この半導体薄膜2はレー
ザ光の照射により成膜段階の非単結晶から多結晶に転換
されている。多結晶化された半導体薄膜2はCVD法で
成長させたSiO2 からなるゲート絶縁膜4により被覆
されている。ゲート絶縁膜4の上にはゲート電極5がパ
タニングされている。ゲート電極5の材料としては、A
l,Mo,Wなどの金属(Metal)又は金属シリサ
イドが使われる。今後の高性能化を考えるとシリサイド
と金属の積層構造が理想的である。ゲート電極5をマス
クとしてイオン注入法により不純物を半導体薄膜2に注
入することで、各薄膜トランジスタのソース領域7及び
ドレイン領域8を形成する。Nチャネル型の薄膜トラン
ジスタ30N,30Xを形成する場合には不純物として
砒素又はリンを使い、Pチャネル型の薄膜トランジスタ
30Pを形成する場合には不純物としてボロンを使う。
半導体薄膜2に注入された不純物は熱アニール、ランプ
光による瞬時アニール、レーザアニールなどで活性化さ
れる。ゲート電極5はCVD法で堆積したSiO2 から
なる層間絶縁膜9により被覆されている。この層間絶縁
膜9にはソース領域7及びドレイン領域8に連通するコ
ンタクトホールが開口している。層間絶縁膜9の上にア
ルミニウム(Al)をスパッタ法で堆積し、フォトレジ
スト法とエッチング法により所定の形状にパタニングし
て配線電極10に加工する。更に層間絶縁膜9の上には
ITOななどの透明導電膜からなる画素電極14が形成
されている。この画素電極14は層間絶縁膜9に開口し
たコンタクトホールを介して薄膜トランジスタ30Xの
ドレイン領域8に接続している。
膜半導体装置は絶縁基板1上に所定のパタンで形成され
た金属下地膜20と、絶縁層(21a,21b)を介し
て金属下地膜20の上に位置し半導体薄膜2とゲート電
極5とをゲート絶縁膜4を挟んで重ねた積層構造からな
る薄膜トランジスタ30N,30P,30Xと、画素ア
レイ部側の薄膜トランジスタ30Xに接続して設けた画
素電極14とを備えている。本実施形態では、各薄膜ト
ランジスタ30N,30P,30Xは上から順にゲート
電極5、ゲート絶縁膜4及び半導体薄膜2を重ねたトッ
プゲート構造を有する。なお、場合によっては画素アレ
イ部側の薄膜トランジスタ30XはLDD構造を有する
様にしてもよい。好ましくは、金属下地膜20は固定電
位に保持されている。場合によっては、画素アレイ部側
に形成された金属下地膜20はマトリクス状に配列した
個々の画素電極14の周辺を囲む様にパタニングされて
おり、所謂ブラックマトリクスとして機能できる。な
お、半導体薄膜2はレーザ光の照射により結晶化された
多結晶構造を有している。この半導体薄膜2のチャネル
領域は上下からゲート電極5及び金属下地膜20で挟ま
れた構造となっているので、強い入射光を照射しても電
気特性の変動がない。また、各薄膜トランジスタ30
N,30P,30Xと絶縁基板1との間に金属下地膜2
0が介在しているので、薄膜トランジスタは電界的に遮
蔽され信頼性が改善できる。
置の平面形状を示す模式図である。図示する様に、絶縁
基板1の最下層には金属下地膜20が所定のパタンで形
成されている。絶縁基板1は画素アレイ部と周辺回路部
に分かれている。画素アレイ部には金属下地膜20の上
に絶縁層を介してマトリクス状に配列した画素電極14
や薄膜トランジスタ30X(図示せず)が形成されてい
る。図から明らかな様に、金属下地膜20は各画素電極
14の周辺を囲む様に格子状にパタニングされており、
ブラックマトリクスとして機能する。これにより、対向
基板側には何らブラックマトリクスを形成する必要がな
くなる。この為、絶縁基板1と対向基板との位置合わせ
に余裕を持たせる必要がなくなり、その分画素の開口率
が高くなる。一方、周辺回路部には垂直走査回路41及
び水平走査回路42が形成されている。これらの走査回
路41,42は図1に示した薄膜トランジスタ30N,
30Pを集積形成して作り込まれる。垂直走査回路41
及び水平走査回路42の下には金属下地膜20がベタパ
タンで介在している。金属下地膜20は固定電位(例え
ば接地電位)保持されており、垂直走査回路41や水平
走査回路42の動作を安定化する。
あり、1画素分を切り取って示してある。図示する様
に、ゲート配線43と信号配線44が直交しており、そ
の交差部に薄膜トランジスタ30X及び画素電極14が
形成されている。直交するゲート配線43及び信号配線
44に沿って金属下地膜20が格子状にパタニングされ
ている。金属下地膜20の縁部は画素電極14の周辺に
部分的に重なっている。信号配線44はソース領域側の
コンタクトホール7cを介して薄膜トランジスタ30X
のソース領域に接続している。画素電極14はドレイン
領域側のコンタクトホール8cを介して薄膜トランジス
タ30Xのドレイン領域に接続している。半導体薄膜2
のほぼ中央部にはゲート配線43から延設したゲート電
極5が重なっている。
表示用薄膜半導体装置の製造方法を詳細に説明する。ま
ず工程(a)で、ガラスなどからなる絶縁基板1の上に
スパッタ法によりクロムからなる金属下地膜20を10
0nmの厚みで堆積する。金属下地膜20は遮光性があ
ればよく、クロムに限られるものではない。後工程で行
なわれるレーザアニールのエネルギーを出来るだけ逃が
さない為、金属下地膜20の厚みは薄い程よい。フォト
レジスト法及びエッチング法によって金属下地膜20を
所定の形状にパタニングする。このパタンは画素電極の
中央部に位置するクロムをエッチオフする様にする。よ
って、金属下地膜20がブラックマトリクス(ブラック
マスク)となる。工程(b)に進み、プラズマCVD法
でSiN及びSiO2 を連続成長させ、絶縁層21とす
る。成膜温度は300℃〜400℃程度であり、SiN
の膜厚は100nm程度、SiO2 の膜厚は300nm
程度である。この膜厚は重要であり、SiNは絶縁基板
1からのNaの拡散を防ぐためにある程度の膜厚以上を
必要とする。絶縁層21の全体としての膜厚は薄膜トラ
ンジスタの動作を考えて容量を最適化する為に決められ
る。工程(c)に進み、更にプラズマCVDで絶縁層2
1の上に半導体薄膜2を連続成膜する。この半導体薄膜
2は非晶質シリコンからなり、その膜厚は40nmであ
る。この後エキシマレーザなどのエネルギービーム3を
照射して、半導体薄膜2を非晶質シリコンから多結晶シ
リコンに転換する。この時、薄膜トランジスタの活性層
として必要な半導体薄膜2の部分は全て金属下地膜20
の上に位置する様に設計しておく。この様にすればエネ
ルギービーム3は金属下地膜20のパタンの範囲内で最
適化すればよいことになる。工程(d)に進み、半導体
薄膜2をアイランド状にカッティングする。その上にゲ
ート絶縁膜4をプラズマCVD法で形成する。工程
(e)に進み、ゲート絶縁膜4の上にゲート配線及びゲ
ート金属5となる金属材料をスパッタ法で堆積する。こ
の金属を所定の形状にパタニングすることでゲート電極
5及びゲート配線(図示せず)が得られる。
形成後イオンドーピング6によりn型の不純物を高濃度
で注入し、ソース領域7及びドレイン領域8を半導体薄
膜2中に形成する。このイオンドーピングはゲート電極
5をマスクとしてセルフアライメントにより行なわれ
る。これにより、トップゲート構造のNチャネル薄膜ト
ランジスタ30Xが形成できる。更に、レーザアニール
などでソース領域7及びドレイン領域8を活性化させ
る。工程(g)に移り、APCVD法、LPCVD法、
プラズマCVD法などを用いてSiO2 を約400〜6
00nmの厚みで成膜し、層間絶縁膜9とする。最後に
工程(h)で層間絶縁膜9にエッチングでコンタクトホ
ールを開口する。コンタクトホールはソース領域7に連
通している。続いてAlとSiの合金を約600nmの
厚みで成膜し、所定の形状にパタニングして配線電極1
0とする。この配線電極10はコンタクトホールを介し
て薄膜トランジスタ30Xのソース領域7に接続してい
る。次いでSiO2 を約400nmの厚みで成膜し、パ
シベーション膜11とする。このパシベーション膜11
は薄膜トランジスタ及び配線電極10を被覆している。
この後、必要ならば基板加熱を行ない、パシベーション
膜11をキャップ膜として層間絶縁膜9に含まれる水素
原子を半導体薄膜2中に拡散させて、所謂水素化処理を
実施する。最後に、パシベーション膜11の表面にIT
Oなどからなる透明導電膜を成膜し、所定の形状にパタ
ニングして画素電極14に加工する。この画素電極14
はあらかじめパシベーション膜11及び層間絶縁膜9に
開口したコンタクトホールを介して薄膜トランジスタ3
0Xのドレイン領域8に接続する。以上の工程により、
表示用薄膜半導体装置が完成する。なお、この薄膜半導
体装置を能動素子基板としてアクティブマトリクス型の
表示装置を組み立てる場合には、あらかじめ対向電極が
形成された別の絶縁基板を所定の間隙を介して絶縁基板
1に接合し、かつこの間隙に液晶などの電気光学物質を
配置すればよい。
の第2実施形態を示す模式的な部分断面図であり、特に
画素アレイ部側の薄膜トランジスタ30Xのみを表わし
ている。基本的な構造は図1に示した第1実施形態と同
様であり、対応する部分には対応する参照番号を付して
理解を容易にしている。異なる点は、第1実施形態がト
ップゲート構造であるのに対し、本実施形態に係る薄膜
トランジスタ30Xはボトムゲート構造を有しているこ
とである。即ち、薄膜トランジスタ30Xは下から順に
ゲート電極5、ゲート絶縁膜4及び半導体薄膜2を重ね
た構造となっている。半導体薄膜2をレーザアニールに
より非晶質から多結晶に転換する場合、その下方に金属
下地膜20が延在している為、ボトムゲート電極5の介
在に関わらずほぼ均一なエネルギー条件で半導体薄膜2
を多結晶化できる。薄膜トランジスタ30Xを構成する
半導体薄膜2は全てクロムなどからなる金属下地膜20
の上にあるのでレーザビーム照射の条件を最適化し易
い。よって、半導体薄膜2のキャリア移動度を大きくで
き且つ結晶の均一性もよくなる。なお、この薄膜トラン
ジスタ30Xは所謂LDD構造となっており、P型のチ
ャネル領域とN+型のソース領域7との間にN型のLD
D領域(低濃度不純物領域)7aが介在している。同様
に、チャネル領域とN+型のドレイン領域8との間にN
型の低濃度不純物領域7bが介在している。
装置を駆動基板として組み立てられたアクティブマトリ
クス型液晶表示装置の一例を示す模式的な斜視図であ
る。この表示装置は駆動基板1と対向基板60との間に
液晶などからなる電気光学物質50を保持した構造とな
っている。駆動基板1には画素アレイ部と周辺回路部と
が集積形成されている。周辺回路部は垂直走査回路41
と水平走査回路42とに分かれている。また、駆動基板
1の上端側には外部接続用の端子電極47も形成されて
いる。各端子電極47は配線48を介して垂直走査回路
41及び水平走査回路42に接続している。画素アレイ
部には互いに交差するゲート配線43と信号配線44が
形成されている。ゲート配線43は垂直走査回路41に
接続し、信号配線44は水平走査回路42に接続してい
る。両配線43,44の交差部には画素電極14とこれ
を駆動する薄膜トランジスタ30Xとが形成されてい
る。一方、対向基板60の内面には図示しないが対向電
極が形成されている。場合によっては、寄生容量を削減
する為、垂直走査回路41及び水平走査回路42と整合
する部分から対向電極をあらかじめ除去しておいてもよ
い。
ガラスなどからなる絶縁基板と薄膜トランジスタとの間
に金属下地膜を介在させている。薄膜トランジスタを構
成する半導体薄膜は全てクロムなどからなる金属下地膜
の上に位置するので、多結晶化の為のレーザ照射の条件
が最適化し易い。よって、移動度を大きくでき結晶の均
一性もよくなる。また、絶縁基板と薄膜トランジスタの
間に金属下地膜が介在する為、薄膜トランジスタは電気
的に遮蔽されているので信頼性がよくなる。金属下地膜
をブラックマトリクスに使うことで、対向基板との位置
合わせが必要なくなり、画素の開口率が上げられる。特
に、トップゲート構造の薄膜トランジスタの場合、半導
体薄膜の活性層は上下から金属ゲート電極及び金属下地
膜で挟まれた構造となり、強い光源光を照射しても薄膜
トランジスタの特性変動がない。
形態を示す部分断面図である。
図である。
形態を示す部分断面図である。
み立てられたアクティブマトリクス表示装置の一例を示
す模式的な斜視図である。
ト絶縁膜、5・・・ゲート電極、7・・・ソース領域、
8・・・ドレイン領域、9・・・層間絶縁膜、10・・
・配線電極、14・・・画素電極、20・・・金属下地
膜
Claims (4)
- 【請求項1】 絶縁基板上に所定のパタンで形成された
金属下地膜と、 絶縁層を介して該金属下地膜の上に位置し半導体薄膜と
ゲート電極とをゲート絶縁膜を挟んで重ねた積層構造か
らなる薄膜トランジスタと、 該薄膜トランジスタに接続して設けた画素電極とを備え
た表示用薄膜半導体装置であって、 前記薄膜トランジスタは、下から順にゲート電極、ゲー
ト絶縁膜及び半導体薄膜を重ねたボトムゲート構造を有
し、 前記半導体薄膜はレーザ光の照射により結晶化された多
結晶構造を有することを特徴とする表示用薄膜半導体装
置。 - 【請求項2】 前記金属下地膜は固定電位に保持されて
いることを特徴とする請求項1記載の表示用薄膜半導体
装置。 - 【請求項3】 前記金属下地膜はマトリクス状に配列し
た個々の画素電極の周辺を囲む様にパタニングされてい
ることを特徴とする請求項1記載の表示用薄膜半導体装
置。 - 【請求項4】 所定の間隙を介して互いに接合した一対
の絶縁基板と、該間隙に保持された電気光学物質とから
なり、 一方の絶縁基板に対向電極を設ける一方、 他方の絶縁基板上に所定のパタンで形成された金属下地
膜と、絶縁層を介して該金属下地膜の上に位置し半導体
薄膜とゲート電極とをゲート絶縁膜を挟んで重ねた積層
構造からなる薄膜トランジスタと、該薄膜トランジスタ
に接続して設けた画素電極とを設けたことを特徴とする
表示装置において、 前記薄膜トランジスタは、下から順にゲート電極、ゲー
ト絶縁膜及び半導体薄膜を重ねたボトムゲート構造を有
し、 前記半導体薄膜はレーザ光の照射により結晶化された多
結晶構造を有することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35528696A JP3468003B2 (ja) | 1996-12-20 | 1996-12-20 | 表示用薄膜半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35528696A JP3468003B2 (ja) | 1996-12-20 | 1996-12-20 | 表示用薄膜半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189999A JPH10189999A (ja) | 1998-07-21 |
JP3468003B2 true JP3468003B2 (ja) | 2003-11-17 |
Family
ID=18443041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35528696A Expired - Fee Related JP3468003B2 (ja) | 1996-12-20 | 1996-12-20 | 表示用薄膜半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3468003B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
JP4700156B2 (ja) | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
TW504846B (en) | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP4974427B2 (ja) * | 2000-09-29 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子装置 |
JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
JP4942341B2 (ja) | 2004-12-24 | 2012-05-30 | 三洋電機株式会社 | 表示装置 |
CN103996655B (zh) | 2014-03-07 | 2017-02-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法,显示面板、显示装置 |
JP6654466B2 (ja) * | 2015-08-31 | 2020-02-26 | 株式会社Joled | 半導体装置、表示装置、表示装置の製造方法および電子機器 |
-
1996
- 1996-12-20 JP JP35528696A patent/JP3468003B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10189999A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6825070B2 (en) | Electro-optical apparatus, driving substrate for an electro-optical apparatus and method of manufacturing them | |
US7612375B2 (en) | Semiconductor device and method for fabricating the same | |
US6355940B1 (en) | Display device and semiconductor device having laser annealed semiconductor elements | |
US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
JP2000101088A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JPH10189998A (ja) | 表示用薄膜半導体装置及びその製造方法 | |
JP2001217423A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
JPH07118443B2 (ja) | 半導体装置の製法 | |
KR100380141B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JPH0945930A (ja) | 薄膜トランジスタ及びその製造方法 | |
US6482721B1 (en) | Method of manufacturing a polysilicon active layer in a thin film transistor | |
JP3468003B2 (ja) | 表示用薄膜半導体装置 | |
KR100585873B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
JP3864476B2 (ja) | 薄膜半導体装置 | |
JP3896624B2 (ja) | 薄膜半導体装置及びそれを用いた表示装置 | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
JP4397439B2 (ja) | 半導体装置 | |
KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
JP3238072B2 (ja) | 薄膜トランジスタ | |
KR100498158B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
KR100468901B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JP3272844B2 (ja) | 液晶表示装置の製造方法 | |
KR100955380B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
JP3293568B2 (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |