CN112534588A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN112534588A
CN112534588A CN201980051407.8A CN201980051407A CN112534588A CN 112534588 A CN112534588 A CN 112534588A CN 201980051407 A CN201980051407 A CN 201980051407A CN 112534588 A CN112534588 A CN 112534588A
Authority
CN
China
Prior art keywords
transistor
conductive layer
layer
region
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980051407.8A
Other languages
English (en)
Inventor
山崎舜平
奥野直树
本田龙之介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112534588A publication Critical patent/CN112534588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种在高温下也稳定地进行工作的半导体装置。该半导体装置包括金属氧化物、绝缘层、第一导电层、第二导电层及第三导电层，金属氧化物包括第一区域、第二区域及第三区域，第一区域与第一导电层重叠，第二区域与第二导电层重叠，第三区域隔着绝缘层与第三导电层重叠，相对于第三区域的载流子浓度的第一区域的载流子浓度的比值为100以上，相对于第三区域的载流子浓度的第二区域的载流子浓度的比值为100以上。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)、图像显示装置(也简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。另外，作为其他材料，氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
另外，已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极小。例如，已公开了一种低功耗CPU等，其应用使用氧化物半导体的晶体管的泄漏电流在非导通状态下很小的特性(参照专利文献1)。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-257187号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
使用氧化物半导体的晶体管进行工作时的温度越高，关态电流(off-statecurrent)越大，而容易变为常开启特性。这是因为：晶体管进行工作时的温度越高，该晶体管的阈值电压越低，亚阈值摆幅值(也称为S值)越大。因此，在高温下，包括晶体管的半导体装置的电特性的不均匀特别大，可靠性下降的可能性较高。
于是，本发明的一个方式的目的之一是提供一种在高温下也稳定地进行工作的半导体装置。本发明的一个方式的目的之一是提供一种关态电流小的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。本发明的一个方式的目的之一是提供一种不均匀小的半导体装置。本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的可以显而易见地从说明书、附图、权利要求书等的描述中看出，并且可以从该描述中抽取上述目的以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括金属氧化物、绝缘层、第一导电层、第二导电层及第三导电层的半导体装置，金属氧化物包括第一区域、第二区域及第三区域，第一区域与第一导电层重叠，第二区域与第二导电层重叠，第三区域隔着绝缘层与第三导电层重叠，第一区域及第二区域的载流子浓度各自为5×1017cm-3以上且小于1×1019cm-3，第三区域的载流子浓度为1×1012cm-3以上且小于5×1017cm-3。
本发明的另一个方式是一种包括金属氧化物、绝缘层、第一导电层、第二导电层及第三导电层的半导体装置，金属氧化物包括第一区域、第二区域及第三区域，第一区域与第一导电层重叠，第二区域与第二导电层重叠，第三区域隔着绝缘层与第三导电层重叠，相对于第三区域的载流子浓度的第一区域的载流子浓度的比值为1×102以上，相对于第三区域的载流子浓度的第二区域的载流子浓度的比值为1×102以上。
在上述半导体装置中，优选的是，在第一区域与第一导电层之间包括第一层，在第二区域与第二导电层之间包括第二层，第一导电层及第二导电层各自包含氮化钽，第一层及第二层各自包含钽、氮及氧或者包含钽及氧。
在上述半导体装置中，优选的是，第三区域的氢浓度小于1×1018atoms/cm3。
本发明的另一个方式是一种包括晶体管的半导体装置，晶体管包括金属氧化物、第一绝缘层、第二绝缘层、第一导电层、第二导电层、第三导电层及第四导电层，第二绝缘层设置在第四导电层上，金属氧化物设置在第二绝缘层上，第一绝缘层设置在金属氧化物上，第三导电层设置在第一绝缘层上，第一导电层设置在金属氧化物上，第二导电层设置在金属氧化物上，第三导电层隔着金属氧化物与第四导电层重叠，晶体管的关态电流在180℃以上且220℃以下的温度范围中为1aA以下。
本发明的另一个方式是一种包括晶体管的半导体装置，晶体管包括金属氧化物、第一绝缘层、第二绝缘层、第一导电层、第二导电层、第三导电层及第四导电层，第二绝缘层设置在第四导电层上，金属氧化物设置在第二绝缘层上，第一绝缘层设置在金属氧化物上，第三导电层设置在第一绝缘层上，第一导电层设置在金属氧化物上，第二导电层设置在金属氧化物上，第三导电层隔着金属氧化物与第四导电层重叠，晶体管的每沟道宽度1μm的关态电流在180℃以上且220℃以下的温度范围中为10aA/μm以下。
在上述半导体装置中，优选的是，金属氧化物包含铟、元素M(M为铝、镓、钇或锡)及锌。
发明效果
根据本发明的一个方式，可以提供一种在高温下也稳定地进行工作的半导体装置。根据本发明的一个方式，可以提供一种关态电流小的半导体装置。根据本发明的一个方式，可以提供一种可靠性高的半导体装置。根据本发明的一个方式，可以提供一种不均匀小的半导体装置。根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个方式并不需要实现所有上述效果。上述效果以外的效果可以显而易见地从说明书、附图、权利要求书等的描述中看出，并且可以从该描述中抽取上述效果以外的效果。
附图说明
图1A和图1B是本发明的一个方式的半导体装置的截面示意图。
图2A是在利用器件模拟器计算时假定的晶体管的俯视图。图2B和图2C是在利用器件模拟器计算时假定的晶体管的截面图。
图3是晶体管的Id-Vg特性的计算结果。
图4A至图4D是本发明的一个方式的半导体装置的截面示意图。
图5A和图5B是说明晶体管的漏极电流的图。
图6A是说明根据本发明的一个方式的晶体管的结构例子的俯视图。图6B和图6C是说明根据本发明的一个方式的晶体管的结构例子的截面图。
图7A是说明根据本发明的一个方式的晶体管的结构例子的俯视图。图7B和图7C是说明根据本发明的一个方式的晶体管的结构例子的截面图。
图8A是说明根据本发明的一个方式的晶体管的结构例子的俯视图。图8B和图8C是说明根据本发明的一个方式的晶体管的结构例子的截面图。
图9A是说明根据本发明的一个方式的晶体管的结构例子的俯视图。图9B和图9C是说明根据本发明的一个方式的晶体管的结构例子的截面图。
图10A和图10B是示出根据本发明的一个方式的存储装置的结构例子的方框图。
图11A至图11H是示出根据本发明的一个方式的存储装置的结构例子的电路图。
图12A和图12B是根据本发明的一个方式的半导体装置的示意图。
图13A是显示装置的方框图。图13B和图13C是显示装置的电路图。
图14A至图14C是显示装置的电路图。
图15A是显示装置的电路图。图15B是时序图。图15C和图15D是显示装置的电路图。
图16A至图16D是示出根据本发明的一个方式的电子设备的图。
图17A至图17H是示出根据本发明的一个方式的电子设备的图。
图18A和图18B示出本实施例的金属氧化膜中的氢浓度及载流子浓度。
图19A和图19B示出本实施例的金属氧化膜中的氢浓度及载流子浓度。
具体实施方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映到附图。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向的方向的长度。另外，在一个晶体管中，沟道宽度不一定在所有的区域中成为相同的值。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为实效的沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，实效的沟道宽度大于外观上的沟道宽度。
在上述情况下，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要一个假设，即已知半导体的形状。因此，当半导体的形状不确定时，难以准确地测定实效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地表示“沟道宽度”时，有时表示实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的提高或者结晶性的降低等。在半导体是氧化物半导体的情况下，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体的情况下，有时水也作为杂质起作用。另外，在半导体是氧化物半导体的情况下，有时例如由于杂质的混入导致氧空位的产生。此外，在半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10度以上且10度以下的状态。因此，也包括该角度为-5度以上且5度以下的状态。另外，“大致平行”是指两条直线形成的角度为-30度以上且30度以下的状态。另外，“垂直”是指两条直线之间的角度为80度以上且100度以下的状态。因此，也包括该角度为85度以上且95度以下的状态。“大致垂直”是指两条直线形成的角度为60度以上且120度以下的状态。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管换称为包含金属氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的漏极电流(也称为关态电流)在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
在本实施方式中，说明本发明的一个方式的晶体管的一个例子。
图1A及图1B示出本发明的一个方式的晶体管10的截面示意图。图1A及图1B是晶体管10的沟道长度方向的截面图。
如图1A所示，晶体管10包括配置在衬底(未图示)上的半导体层30、配置在半导体层30上的导电层40a、导电层40b及绝缘层50以及配置在绝缘层50上的导电层60。另外，半导体层30包括区域34、区域31a及区域31b。
导电层60的至少一部分隔着绝缘层50与半导体层30的区域34重叠。另外，导电层40a的至少一部分与半导体层30的区域31a重叠，导电层40b的至少一部分与半导体层30的区域31b重叠。
导电层60被用作晶体管10的栅电极，绝缘层50被用作晶体管10的栅极绝缘层，导电层40a被用作晶体管10的源电极和漏电极中的一个，导电层40b被用作晶体管10的源电极和漏电极中的另一个。另外，半导体层30的区域34被用作晶体管10的沟道形成区域，半导体层30的区域31a被用作晶体管10的源区域和漏区域中的一个，半导体层30的区域31b被用作晶体管10的源区域和漏区域中的另一个。
另外，如图1B所示，晶体管10也可以包括配置在半导体层30下的绝缘层70及配置在绝缘层70下的导电层80。导电层80的至少一部分隔着绝缘层70与半导体层30的区域34重叠。此时，导电层60被用作晶体管10的第一栅电极，绝缘层50被用作晶体管10的第一栅极绝缘层，导电层80被用作晶体管10的第二栅电极，绝缘层70被用作晶体管10的第二栅极绝缘层。
注意，在图1B中，半导体层30的区域34形成在半导体层30的顶面(导电层60一侧)，但是本实施方式不局限于此。例如，半导体层30的区域34既可以形成在半导体层30的底面(导电层80一侧)，又可以形成在半导体层30的顶面至底面。
优选将被用作半导体的金属氧化物(以下，也称为氧化物半导体)用于晶体管的沟道形成区域。通过将氧化物半导体用于晶体管的沟道形成区域，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
另外，由于将氧化物半导体用于沟道形成区域的晶体管在非导通状态下的泄漏电流极小，所以可以提供低功耗的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
例如，作为氧化物半导体优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。此外，作为氧化物半导体也可以使用In-M氧化物、In-Zn氧化物、M-Zn氧化物。
在将金属氧化物用于晶体管的沟道形成区域中，优选尽可能减少金属氧化物中的氢。包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时在金属氧化物中形成氧空位。在金属氧化物中的沟道形成区域包含氧空位的情况下，晶体管有时具有常开启特性。此外，有时进入有氢的该氧空位被用作供体，而产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
氢进入氧空位中的缺陷会被用作氧化物半导体的供体。然而，定量地评价该缺陷是困难的。于是，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
如上所述，使用氧化物半导体的晶体管进行工作时的温度越高，该晶体管的阈值电压越低，亚阈值摆幅值越大。另外，晶体管的阈值电压及亚阈值摆幅值与氧化物半导体的载流子浓度相关。
于是，在将氧化物半导体用于晶体管的沟道形成区域时，优选使用载流子浓度低的i型化(本征化)或实质上i型化的氧化物半导体。通过将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域，可以抑制该晶体管的关态电流，并且可以提高该晶体管的可靠性。
在此，说明使晶体管的沟道形成区域的供体浓度变化时的该晶体管的电特性变化。具体而言，对利用器件模拟器使晶体管所包括的半导体层的供体浓度变化时的该晶体管的Id-Vg特性进行计算。
图2A至图2C示出在用于器件模拟器的计算假定的晶体管的俯视图及截面图。图2A是该晶体管的俯视图。另外，图2B是在图2A中由点划线L1-L2表示的部分的截面图，且是该晶体管的沟道长度方向的截面图。另外，图2C是在图2A中由点划线W1-W2表示的部分的截面图，且是该晶体管的沟道宽度方向的截面图。在图2A的俯视图中，为了明确起见，省略部分构成要素。
如图2A至图2C所示，晶体管包括配置在衬底(未图示)上的导电层BGE、配置在导电层BGE上的绝缘层BGI1、绝缘层BGI2及绝缘层BGI3、配置在绝缘层BGI3上的半导体层SEM1及半导体层SEM2、配置在半导体层SEM2上的导电层SE及导电层DE、配置在半导体层SEM2、导电层SE及导电层DE上的半导体层SEM3、配置在半导体层SEM3上的绝缘层TGI以及配置在绝缘层TGI上的导电层TGE。
导电层TGE被用作第一栅极(也称为顶栅极)，导电层BGE被用作第二栅极(也称为背栅极)，绝缘层TGI被用作第一栅极绝缘层(也称为顶栅极绝缘层)，绝缘层BGI1、绝缘层BGI2及绝缘层BGI3被用作第二栅极绝缘层(也称为背栅极绝缘层)，半导体层SEM1、半导体层SEM2及半导体层SEM3被用作半导体层，导电层SE被用作源极，导电层DE被用作漏极。
导电层TGE相当于图1B所示的晶体管10的导电层60，绝缘层TGI相当于图1B所示的晶体管10的绝缘层50，半导体层SEM1及半导体层SEM2相当于图1B所示的晶体管10的半导体层30，导电层SE相当于图1B所示的晶体管10的导电层40a，导电层DE相当于图1B所示的晶体管10的导电层40b。另外，导电层BGE相当于图1B所示的晶体管10的导电层80，绝缘层BGI1、绝缘层BGI2及绝缘层BGI3相当于图1B所示的晶体管10的绝缘层70。
图2A至图2C所示的晶体管包括顶栅极及背栅极。包括顶栅极及背栅极的晶体管可以通过对顶栅极及背栅极施加彼此不同的电位控制其阈值电压。例如，通过对背栅极施加负电位，可以使晶体管的阈值电压增大，降低关态电流。也就是说，通过对背栅极施加负电位，可以减小对顶栅极施加的电位为0V时的漏极电流。
在本计算中，准备半导体层SEM1及半导体层SEM2的供体浓度不同的结构(结构1A至结构7A)。表1示出在利用器件模拟器的计算假定的各参数的值中的结构1A至结构7A之间不同的参数的值。
[表1]
Figure BDA0002928288160000131
对结构1A至结构7A进行利用器件模拟器的计算来算出各结构的电特性。作为器件模拟器，使用Silvaco公司制造的器件模拟器Atlas3D。表2示出在利用器件模拟器的计算假定的各参数的值中的结构1A至结构7A之间共同的参数的值。
[表2]
Figure BDA0002928288160000141
具体而言，在结构1A至结构7A各自中，对漏极电压Vd＝1.2V的Id-Vg特性进行计算。注意，在本计算中，不对背栅极施加电位。
图3示出通过计算得到的结构1A至结构7A的各Id-Vg特性。在图3中，横轴表示栅极电压Vg[V]的变化，纵轴表示漏极电流Id[A]的变化。图3是纵轴为对数轴的单对数图表。
在图3中，从结构1A至结构6A得到了晶体管特性。就是说，通过将半导体层SEM1及半导体层SEM2的供体浓度设定为1×1018cm-3以下，可以得到晶体管特性。另外，半导体层SEM1及半导体层SEM2的供体浓度越低，阈值电压越向正方向变动。由此可知，为了使晶体管具有常关闭型且稳定的电特性，半导体层SEM2的供体浓度优选低。另外，结构1A至结构3A的Id-Vg特性大致一致。
如上所述，被用作晶体管10的沟道形成区域的半导体层30的区域34的载流子浓度优选为1×1018cm-3以下，更优选小于5×1017cm-3，进一步优选小于2×1017cm-3，更进一步优选小于2×1016cm-3。此外，半导体层30的区域34的载流子浓度优选为1×1012cm-3以上，更优选为1×1013cm-3以上。通过具有这种结构，无论晶体管进行工作时的温度如何，都可以使晶体管10的阈值电压变高并使亚阈值摆幅值变小。由此，可以将晶体管10的关态电流抑制为小并提高晶体管10的可靠性。
另外，如上所述，使用包含氢的金属氧化物的晶体管容易具有常开启特性。于是，优选尽可能减少金属氧化物中的氢。具体而言，在半导体层30的区域34中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3，更进一步优选低于2×1017atoms/cm3。通过将氢被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。此外，关于金属氧化物中的氢浓度与载流子浓度的关系，将在后面进行说明。
半导体层30的区域31a及区域31b优选具有低电阻区域。通过在导电层40a与区域34之间设置具有低电阻区域的区域31a，导电层40a与区域34的接合部的电场减弱，由此可以抑制热载流子劣化并提高可靠性。另外，通过在导电层40b与区域34之间设置具有低电阻区域的区域31b，导电层40b与区域34的接合部的电场减弱，由此可以抑制热载流子劣化并提高可靠性。
另外，半导体层30与导电层40a的接合及半导体层30与导电层40b的接合在很多情况下为肖特基接触。在半导体层30与导电层40b的肖特基接触中，通过区域31a及区域31b具有低电阻区域，可以降低半导体层30与导电层40a之间及半导体层30与导电层40b之间的肖特基势垒，而可以降低接触电阻。注意，半导体层30与导电层40a的接合优选为上述肖特基接触，但是本发明的一个方式不局限于此。例如，只要得到晶体管特性，则半导体层30与导电层40a的接合也可以为欧姆接触。注意，上面仅说明半导体层30与导电层40a的接合，但是半导体层30与导电层40b的接合也是相同的，它们的接合也可以为欧姆接触。
另外，例如，半导体层30的区域31a及区域31b所具有的低电阻区域的载流子浓度优选为1×1017cm-3以上且小于1×1021cm-3，更优选为5×1017cm-3以上且小于1×1019cm-3。
此外，半导体层30的区域31a及区域31b所具有的低电阻区域的载流子浓度优选比被用作晶体管10的沟道形成区域的半导体层30的区域34的载流子浓度高。例如，相对于半导体层30的区域34的载流子浓度的半导体层30的区域31a及区域31b的载流子浓度的比值各自优选为10以上，更优选为1×102以上，进一步优选为2×103以上且2×105以下。因此，可以增大在晶体管10处于导通状态时流过的漏极电流(通态电流)。
在图1A中，半导体层30中的区域34、区域31a及区域31b形成在半导体层30的顶面(导电层60、导电层40a及导电层40b一侧)，但是本实施方式不局限于此。例如，半导体层30中的区域34、区域31a及区域31b也可以形成在半导体层30的顶面至底面。
另外，在图1A中，区域34与区域31a的边界及区域34与区域31b的边界大致与导电层60及绝缘层50的侧面对齐，但是本实施方式不局限于此。
例如，如图4A所示，区域31a及区域31b也可以具有隔着绝缘层50与导电层60重叠的区域。通过具有这种结构，在半导体层30的沟道形成区域与源区域及漏区域之间不会形成高电阻区域，因此可以提高晶体管10的通态电流及迁移率。
另外，例如，如图4B所示，区域34与区域31a的边界及区域34与区域31b的边界也可以位于半导体层30与导电层60、导电层40a及导电层40b不重叠的区域。通过具有这种结构，可以减小晶体管10的关态电流。
另外，如图4C所示，半导体层30也可以在区域34与区域31a之间具有区域32a，在区域34与区域31b之间具有区域32b。在此，优选区域32a的载流子浓度比区域34的载流子浓度高且比区域31a的载流子浓度低。与此相同，优选区域32b的载流子浓度比区域34的载流子浓度高且比区域31b的载流子浓度低。通过具有这种结构，可以减少区域31a与区域34的载流子浓度之差及区域31b与区域34的载流子浓度之差并增大晶体管10的通态电流及迁移率。另外，可以抑制短沟道效应。
另外，在作为半导体层30使用金属氧化物时，有时导电层40(导电层40a及导电层40b)与半导体层30接触，构成半导体层30的金属氧化物的氧原子引起导电层40的氧化。在导电层40氧化时，导电层40的导电率下降。另外，在半导体层30中的氧原子扩散到导电层40时，与导电层40的界面附近的半导体层30变为氧缺乏状态。因此，产生晶体管的电特性不均匀、晶体管的可靠性下降等的可能性较高。
在导电层40氧化时，如图4D所示，有时层44a(层44b)形成在导电层40a(导电层40b)与半导体层30之间。当层44a及层44b具有绝缘性时，导电层40a(导电层40b)、层44a(层44b)与半导体层30的三层结构由金属-绝缘体-半导体构成，有时将该结构称为MIS(Metal-Insulator-Semiconductor)结构。通过具有三层结构，导电层40a(导电层40b)与半导体层30之间的载流子迁移得到抑制的可能性较高。另外，通过形成层44a及层44b，可以抑制因热处理而导电层40a(导电层40b)与半导体层30的界面劣化。
例如，在作为导电层40使用氮化钽膜且作为半导体层30使用金属氧化物时，层44(层44a及层44b)为包含钽、氮及氧的层或包含钽及氧的层。
于是，优选控制层44(层44a及层44b)的形成。“控制层44的形成”具体地是指：将层44的厚度抑制为薄；减小层44的电子亲和势与导电层40(导电层40a及导电层40b)的电子亲和势之差(能量势垒)；减少形成在层44与半导体层30的界面及其附近的界面能级；等。更具体而言，将层44的厚度设定为0.1nm以上且3nm以下，优选设定为0.5nm以上且2nm以下。通过控制层44的形成，电流容易流在导电层40与半导体层30之间，由此可以提高晶体管的可靠性。另外，晶体管具有热稳定性，在高温下也可以稳定地进行工作。
此外，层44的厚度有时可以通过利用透射电子显微镜(TEM：TransmissionElectron Microscope)等对层44及其周边的截面形状进行观察来测定出。
另外，上述层44的厚度有时可以通过利用能量分散型X射线分析法(EDX)对层44及其周边的组成进行线性分析来算出。例如，将层44的厚度设定为层44与半导体层30的界面的位置(深度)和导电层40与层44的界面的位置(深度)之差。在通过EDX的线性分析得到的相对于深度方向的各元素的定量值的轮廓中，将层44与半导体层30的界面的位置(深度)设定为不是导电层40的主要成分而是半导体层30的主要成分的金属的定量值为半值的深度。另外，将导电层40与层44的界面的位置(深度)设定为半导体层30的氧的定量值为半值的深度。由此，可以算出层44的厚度。
为了控制层44的形成，优选作为导电层40使用具有耐氧化性的(不容易氧化的)导电材料。例如，作为导电层40，优选使用氮化钛、氮化钽、氮化钼、氮化钨等金属氮化物。另外，优选提高导电层40的结晶性，优选提高导电层40的膜密度。另外，优选减少在形成导电层40之后进行的热处理中的温度。因此，导电层40不容易氧化，层44的形成得到抑制，可以减薄层44的厚度。
另外，为了控制层44的形成，也可以在导电层40a与半导体层30之间及导电层40b与半导体层30之间设置层。通过设置该层，导电层40a不与半导体层30直接接触，导电层40b不与半导体层30直接接触，由此可以抑制导电层40a及导电层40b氧化。因此，该层优选具有抑制导电层40a及导电层40b氧化的功能。另外，该层优选具有抑制氧透过的功能。
作为上述层，也可以使用包含元素M的金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。上述层的元素M的浓度优选比半导体层30高。此外，作为上述层，也可以使用氧化镓。此外，作为上述层，也可以使用In-M-Zn氧化物等金属氧化物。具体而言，用于上述层的金属氧化物中的相对于In的元素M的原子数比优选大于半导体层30中的相对于In的元素M的原子数比。此外，上述层的厚度优选为0.5nm以上且5nm以下，更优选为1nm以上且3nm以下。此外，上述层优选具有结晶性。当上述层具有结晶性时，可以适合地抑制上述层中的氧的释放。例如，在上述层具有六方晶等结晶结构的情况下，有时可以抑制半导体层30中的氧的释放。
上面说明了如下内容：通过减少用于晶体管的沟道形成区域的氧化物半导体的载流子浓度，可以提高该晶体管的阈值电压，减小亚阈值摆幅值，将该晶体管的关态电流抑制为小，提高可靠性。当提高该晶体管的阈值电压并减小亚阈值摆幅值时，通过减少晶体管的泄漏电流，可以将该晶体管的关态电流进一步抑制为小，进一步提高可靠性。
在此，参照图5A及图5B说明晶体管的泄漏电流。该晶体管包括第一栅极、第二栅极、第一栅极绝缘层、第二栅极绝缘层、具有沟道形成区域的半导体层、源极及漏极。
图5A是晶体管的电流(I)-栅极电压(Vg)特性的示意图，图5B是晶体管的漏极电流(Id)-栅极电压(Vg)特性的示意图。在图5A及图5B中，横轴表示供应到第一栅极的电压(Vg)[V]的变化，纵轴表示电流(I)[A]或漏极电流(Id)[A]的变化。图5A及图5B是纵轴为对数轴的单对数图表。
在图5A中由实线表示的电流A是通过沟道形成区域从漏极流到源极的电流。另外，在图5A中由虚线表示的电流B是从漏极流到第一栅极的电流。另外，在图5A中由虚线表示的电流C是从漏极流到第二栅极的电流。在此，有时将非导通状态下的电流A称为亚阈值泄漏电流。另外，有时将非导通状态下的电流B称为第一泄漏电流。另外，有时将非导通状态下的电流C称为第二泄漏电流。
另外，图5A所示的电压Vab为电流A与电流B的值相等时的栅极电压的值。另外，图5A所示的电压Vbc为电流B与电流C的值相等时的栅极电压的值。另外，图5A所示的电压Vac为电流A与电流C的值相等时的栅极电压的值。
图5B所示的电流D为晶体管的漏极电流。电流D被观察为图5A所示的电流A、电流B与电流C之和。
作为具有图5B所示的Id-Vg特性的晶体管的漏极电流，在栅极电压Vg的值小于电压Vbc时，相对于漏极电流的电流B的比率较高，在栅极电压Vg的值为电压Vbc以上且小于电压Vac时，相对于漏极电流的电流C的比率较高，在栅极电压Vg的值为电压Vac以上时，相对于漏极电流的电流A的比率较高。
当上述晶体管在不对第一栅极施加电位(Vg＝0V)时处于非导通状态时，不对第一栅极施加电位的漏极电流(关态电流)主要是亚阈值泄漏电流。于是，通过提高晶体管的阈值电压或减小亚阈值摆幅值，可以减小亚阈值泄漏电流及关态电流。
另外，在提高上述晶体管的阈值电压或减小亚阈值摆幅值时，有时电压Vac变大。尤其是，在电压Vac大于0V时，关态电流主要是第二泄漏电流。因此，为了减少关态电流，需要减少第二泄漏电流。
为了减少第二泄漏电流，优选使第二栅极绝缘层的厚度增大。另外，为了减少第二泄漏电流，优选减少形成在第二栅极绝缘层与半导体层的界面及其附近的界面能级。
此外，在减少从漏极流到第二栅极的电流(电流C)时，有时电压Vbc大于电压Vac。尤其是，在电压Vbc大于0V时，关态电流主要是第一泄漏电流。因此，为了减少关态电流，需要减少第一泄漏电流。
为了减少第一泄漏电流，优选使第一栅极绝缘层的厚度增大。另外，为了减少第一泄漏电流，优选减少形成在第一栅极绝缘层与半导体层的界面及其附近的界面能级。
如上所述，通过减少晶体管的泄漏电流(亚阈值泄漏电流、第一泄漏电流及第二泄漏电流)，可以将该晶体管的关态电流进一步抑制为小，进一步提高可靠性。
如上所述，例如，在180℃以上且220℃以下的温度范围中，晶体管10的关态电流可以为1aA以下。另外，例如，在180℃以上且220℃以下的温度范围中，晶体管10的每沟道宽度1μm的关态电流可以为10aA/μm以下。
<金属氧化物>
作为半导体层30，优选使用被用作半导体的金属氧化物。以下，将说明可用于根据本发明的半导体层30的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇、锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形、七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，CAAC-OS趋向于具有层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)的层状结晶结构(也称为层状结构)。另外，铟和元素M彼此可以取代。因此，有时在(M，Zn)层的金属位置存在铟。另外，有时在In层的金属位置存在元素M。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此可以说不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
另外，在包含铟、镓和锌的金属氧化物的一种的In-Ga-Zn氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时可能在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[包含金属氧化物的晶体管]
接着，说明将上述金属氧化物用于晶体管的沟道形成区域的情况。
优选将载流子密度低的金属氧化物用于晶体管。在降低金属氧化物的载流子密度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，因为高纯度本征或实质上高纯度本征的金属氧化物具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在陷阱态密度高的金属氧化物中具有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少金属氧化物中的杂质浓度是有效的。为了降低金属氧化物中的杂质浓度，优选还降低邻接的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
此外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
根据本发明的一个方式，可以提供一种在高温下也稳定地进行工作的半导体装置。根据本发明的一个方式，可以提供一种关态电流小的半导体装置。根据本发明的一个方式，可以提供一种可靠性高的半导体装置。根据本发明的一个方式，可以提供一种不均匀小的半导体装置。根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。
以上，本实施方式所示的结构、方法等可以与其他实施方式、实施例所示的结构、方法等适当地组合而使用。
(实施方式2)
在本实施方式中说明上述实施方式所示的晶体管的结构例子。
〈晶体管的结构例子1〉
参照图6A至图6C说明晶体管200A的结构例子。图6A是晶体管200A及其周边的俯视图。图6B是在图6A中由点划线L1-L2表示的部分的截面图。图6C是在图6A中由点划线W1-W2表示的部分的截面图。在图6A的俯视图中，为了明确起见，省略部分构成要素。
在图6A至图6C中示出晶体管200A、被用作层间膜的绝缘层210、绝缘层212、绝缘层214、绝缘层216、绝缘层280、绝缘层282及绝缘层284。此外，还示出与晶体管200A电连接且被用作接触插头的导电层246(导电层246a及导电层246b)及被用作布线的导电层203。
晶体管200A包括被用作第一栅(也称为顶栅极)电极的导电层260(导电层260a及导电层260b)、被用作第二栅(也称为底栅极)电极的导电层205(导电层205a及导电层205b)、被用作第一栅极绝缘层的绝缘层250、被用作第二栅极绝缘层的绝缘层220、绝缘层222及绝缘层224、包括形成沟道的区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)、被用作源极和漏极中的一个的导电层242a、被用作源极和漏极中的另一个的导电层242b、绝缘层274。
绝缘层210及绝缘层212被用作层间膜。
作为层间膜，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。此外，还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
例如，绝缘层210优选被用作抑制水、氢等杂质从与绝缘层210相比更靠近衬底一侧进入晶体管200A的阻挡膜。因此，作为绝缘层210优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。此外，例如，可以作为绝缘层210使用氧化铝、氮化硅等。通过采用该结构，可以抑制水、氢等杂质从与绝缘层210相比更靠近衬底一侧扩散到晶体管200A一侧。
例如，绝缘层212的介电常数优选比绝缘层210低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
导电层203以嵌入在绝缘层212中的方式形成。在此，导电层203的顶面的高度与绝缘层212的顶面的高度可以大致相同。导电层203具有单层结构，但是本发明不局限于此。例如，导电层203也可以具有两层以上的多层膜结构。作为导电层203，优选使用以钨、铜或铝为主要成分的导电性较高的导电材料。
在晶体管200A中，导电层260有时被用作第一栅电极。导电层205有时被用作第二栅电极。在此情况下，通过独立地改变施加到导电层205的电位而不使其与施加到导电层260的电位联动，可以控制晶体管200A的阈值电压。尤其是，通过对导电层205施加负电位，可以使晶体管200A的阈值电压增大且可以减小关态电流。因此，与不对导电层205施加负电位时相比，在对导电层205施加负电位的情况下，可以减小施加到导电层260的电位为0V时的漏极电流。
此外，例如通过将导电层205重叠于导电层260，在对导电层260及导电层205施加电位的情况下，从导电层260产生的电场和从导电层205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区域。就是说，可以由被用作第一栅电极的导电层260的电场和被用作第二栅电极的导电层205的电场电围绕沟道形成区域。
与绝缘层210及绝缘层212同样，绝缘层214及绝缘层216被用作层间膜。例如，绝缘层214优选被用作抑制水、氢等杂质从与绝缘层214相比更靠近衬底一侧进入晶体管200A的阻挡膜。通过采用该结构，可以抑制水、氢等杂质从与绝缘层214相比更靠近衬底一侧扩散到晶体管200A一侧。例如，绝缘层216的介电常数优选比绝缘层214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
被用作第二栅电极的导电层205具有如下叠层结构：以与绝缘层214及绝缘层216的开口的内壁接触的方式形成有导电层205a，其内侧形成有导电层205b。在此，导电层205a及导电层205b的顶面的高度与绝缘层216的顶面的高度可以大致相同。此外，在晶体管200A中，层叠有导电层205a与导电层205b，但是本发明不局限于此。例如，导电层205可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电层205a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制该杂质或该氧中的任一个或全部的扩散的功能。
例如，通过使导电层205a具有抑制氧的扩散的功能，可以抑制因导电层205b氧化而导致导电率的下降。
此外，在导电层205还具有布线的功能的情况下，作为导电层205b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电层203。在附图中，导电层205b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
绝缘层220、绝缘层222及绝缘层224被用作第二栅极绝缘层。
在此，在与氧化物230接触的绝缘层224中，优选通过加热使氧脱离。在本说明书中，有时将通过加热脱离的氧称为过剩氧。例如，作为绝缘层224适当地使用氧化硅或氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含氧的绝缘体，可以减少氧化物230中的氧空位，从而可以提高晶体管200A的可靠性。
作为绝缘层224，具体而言，优选使用通过加热使部分氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
绝缘层222优选具有阻挡性。当绝缘层222具有阻挡性时，绝缘层222被用作抑制氢等杂质从晶体管200A的周围部进入晶体管200A的层。
作为绝缘层222，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘层的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘层的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅电位。
例如，绝缘层220优选具有热稳定性。例如，氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过使用high-k材料的绝缘体与氧化硅或氧氮化硅的组合，可以得到具有热稳定性且相对介电常数高的叠层结构的绝缘层220。
注意，在图6B及图6C中，第二栅极绝缘层具有三层的叠层结构，但是也可以具有单层结构、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
包括被用作沟道形成区域的区域的氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b下设置有氧化物230a时，可以防止杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b上设置有氧化物230c时，可以防止杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。作为氧化物230，可以使用上述实施方式所示的被用作半导体的金属氧化物。
此外，图6A及图6B所示的晶体管200A包括导电层242(导电层242a及导电层242b)与氧化物230c、绝缘层250及导电层260重叠的区域。通过采用该结构，可以提供通态电流大的晶体管。此外，可以提供控制性高的晶体管。
导电层242中的一个被用作源电极，另一个被用作漏电极。
导电层242可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽、钨等金属或者以该金属为主要成分的合金。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。
此外，虽然在图6B中作为导电层242示出单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上层叠钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上层叠钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，也可以在导电层242上设置阻挡层。该阻挡层优选使用对氧或氢具有阻挡性的物质。通过采用该结构，可以抑制在形成绝缘层274时导电层242氧化。
上述阻挡层例如可以使用金属氧化物。尤其是，优选使用氧化铝、氧化铪、氧化镓等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用化学气相沉积(CVD：ChemicalVapor Deposition)法形成的氮化硅。
通过包括上述阻挡层，可以扩大导电层242的材料的选择范围。例如，导电层242可以使用钨或铝等耐氧化性低且导电性高的材料。此外，例如可以使用容易进行成膜或加工的导电体。
绝缘层250被用作第一栅极绝缘层。
当进行晶体管的微型化及高集成化时，由于栅极绝缘层的薄膜化，有时发生泄漏电流等问题。此时，与第二栅极绝缘层同样，绝缘层250也可以具有叠层结构。通过作为用作栅极绝缘层的绝缘体采用high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
被用作第一栅电极的导电层260包括导电层260a及导电层260a上的导电层260b。与导电层205a同样，作为导电层260a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电层260a具有抑制氧的扩散的功能时，可以提高导电层260b的材料的选择性。也就是说，通过包括导电层260a，可以抑制导电层260b的氧化，而可以防止导电率的下降。
作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。此外，作为导电层260a，可以使用可用于氧化物230的氧化物半导体。在此情况下，通过利用溅射法形成导电层260b，可以降低导电层260a的电阻率而使其成为导电层。
此外，由于导电层260被用作布线，所以优选使用导电性高的导电体。例如，导电层260b可以使用以钨、铜或铝为主要成分的导电材料。此外，导电层260b也可以采用叠层结构，例如，可以使用钛、氮化钛与上述导电材料的叠层。
此外，优选以覆盖导电层260的顶面及侧面、绝缘层250的侧面以及氧化物230c的侧面的方式设置绝缘层274。作为绝缘层274优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝、氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
通过设置绝缘层274，可以抑制导电层260的氧化。此外，通过包括绝缘层274，可以抑制绝缘层280所包含的水、氢等杂质扩散到晶体管200A。
绝缘层280、绝缘层282及绝缘层284被用作层间膜。
与绝缘层214同样，绝缘层282优选被用作抑制水或氢等杂质从外部进入晶体管200A的阻挡绝缘膜。
此外，与绝缘层216同样，绝缘层280及绝缘层284的介电常数优选比绝缘层282低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，晶体管200A也可以通过嵌入在绝缘层280、绝缘层282及绝缘层284中的导电层246等插头或布线电连接到其他结构。
此外，与导电层205同样，作为导电层246的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。例如，优选使用兼具耐热性和导电性的钨或钼等高熔点材料。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
例如，通过作为导电层246使用对氢及氧具有阻挡性的导电体的氮化钽等与导电性高的钨的叠层结构，可以在保持布线的导电性的同时抑制来自外部的杂质的扩散。
此外，也可以在导电层246与绝缘层280之间配置具有阻挡性的绝缘层276(绝缘层276a及绝缘层276b)。通过设置绝缘层276，可以抑制绝缘层280的氧与导电层246起反应而导致导电层246氧化。
此外，通过设置具有阻挡性的绝缘层276，可以扩大用于插头或布线的导电体的材料的选择范围。例如，通过作为导电层246使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨、铝等耐氧化性低且导电性高的材料。此外，例如可以使用容易进行成膜或加工的导电体。
通过具有上述结构，可以提供一种具有通态电流大的晶体管的半导体装置。另外，可以提供一种具有关态电流小的晶体管的半导体装置。另外，可以提供一种在电特性波动受到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
〈半导体装置的构成材料〉
以下，说明可用于半导体装置的构成材料。
[衬底]
作为形成晶体管200A的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
[绝缘体]
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
此外，作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
另外，作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘层214、绝缘层222及绝缘层274等)围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅、氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用将具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧空位。
[导电体]
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用含有上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。此外，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
<成膜方法>
用来形成绝缘层的绝缘材料、用来形成电极的导电材料、用来形成半导体层的半导体材料可以利用溅射法、旋涂法、CVD法(包括热CVD法、MOCVD(Metal Organic CVD：有机金属化学气相沉积)法、PECVD(Plasma Enhanced CVD：等离子体增强化学气相沉积)法、高密度等离子体CVD(High Density Plasma CVD)法、LPCVD(Low Pressure CVD：减压化学气相沉积)法、APCVD(Atmospheric Pressure CVD：常压化学气相沉积)法等)、原子层沉积(ALD：Atomic Layer Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、浸涂法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等形成。
通过利用等离子体CVD法，可以以较低的温度得到高质量的膜。在利用不使用等离子体的诸如MOCVD法、ALD法或热CVD法等的成膜方法的情况下，在被形成面不容易产生损伤。例如，包括在存储装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚。此时，有时由于所累积的电荷而使包括在存储装置中的布线、电极、元件等受损伤。另一方面，在采用不使用等离子体的成膜方法的情况下，因为不发生这种等离子体损伤，所以能够提高存储装置的成品率。此外，不发生成膜时的等离子体损伤，所以能够得到缺陷较少的膜。
不同于从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ALD法的成膜速度比较慢，所以有时优选与成膜速度快的CVD法等其他成膜方法组合而使用。
CVD法或ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调节源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法或ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为可以省略传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以使其成膜时所需的时间缩短。因此，有时可以提高存储装置的生产率。
注意，在利用ALD法进行成膜的情况下，作为材料气体优选使用不包含氯的气体。
<晶体管的结构例子2>
参照图7A至图7C对晶体管200B的结构例进行说明。图7A是晶体管200B及其周边的俯视图。图7B是沿着图7A中的点划线L1-L2的截面图。图7C是沿着图7A中的点划线W1-W2的截面图。此外，在图7A的俯视图中，为了明确起见，省略部分构成要素。
晶体管200B是晶体管200A的变形例子。因此，为了防止重复说明，主要对其与晶体管200A的不同之处进行说明。
另外，在图7A至图7C所示的晶体管200B中，氧化物230c、绝缘层250及导电层260配置在设置于绝缘层254及绝缘层280的开口部内。另外，氧化物230c、绝缘层250及导电层260配置在导电层242a与导电层242b之间。另外，绝缘层254以接触于绝缘层224的顶面的一部分、氧化物230a及氧化物230b的侧面、导电层242a的侧面的一部分及顶面以及导电层242b的侧面的一部分及顶面的方式配置。
绝缘层254优选被用作抑制水、氢等杂质从绝缘层280一侧扩散到晶体管200B的阻挡膜。例如，绝缘层254的氢透过性优选比绝缘层224低。另外，通过具有图7B所示的结构，绝缘层280隔着绝缘层254与绝缘层224、氧化物230a及氧化物230b离开。由此，可以抑制绝缘层280中的氢扩散到氧化物230a及氧化物230b，所以晶体管200B可以获得良好的电特性及可靠性。
此外，绝缘层254优选具有氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，绝缘层254的氧透过性优选比绝缘层280或绝缘层224低。
作为绝缘层254，例如可以形成包含铝及铪中的一个或两个的氧化物的绝缘层。此时，优选利用ALD法形成绝缘层254。因为ALD法是覆盖性良好的成膜方法，所以可以防止由绝缘层254的凹凸导致的断开等。
另外，作为绝缘层254，例如可以使用包含氮化铝的绝缘层。因此，可以形成具有高绝缘性及高热传导率的膜，由此可以提高在驱动晶体管200B时产生的热的散热性。此外，作为绝缘层254，也可以使用氮化铝钛、氮化钛等。在此情况下，通过使用溅射法，可以在不使用氧或臭氧等氧化性高的气体作为成膜气体的状态下形成膜，所以这是优选的。此外，也可以使用氮化硅或氮氧化硅等。
另外，作为绝缘层254，例如可以使用包含镓的氧化物。包含镓的氧化物有时具有抑制氢和氧中的一个或两个的扩散的功能，所以是优选的。作为包含镓的氧化物，可以使用氧化镓、镓锌氧化物、铟镓锌氧化物等。当作为绝缘层254使用铟镓锌氧化物时，优选相对于铟的镓的原子数比大。通过增大该原子数比，可以提高该氧化物的绝缘性。
此外，绝缘层254可以具有两层以上的多层结构。在绝缘层254具有两层以上的多层结构的情况下，也可以采用由不同材料构成的多层结构。例如，可以采用氧化硅、氧氮化硅、氮氧化硅或氮化硅与具有抑制氢等杂质及氧透过的功能的绝缘体的叠层结构。作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如，可以使用包含铝和铪中的一个或两个的氧化物的绝缘层。
〈晶体管的结构例子3〉
参照图8A至图8C说明晶体管200C的结构例子。图8A是晶体管200C及其周边的俯视图。图8B是在图8A中由点划线L1-L2表示的部分的截面图。图8C是在图8A中由点划线W1-W2表示的部分的截面图。在图8A的俯视图中，为了明确起见，省略部分构成要素。
晶体管200C是晶体管200A及晶体管200B的变形例子。由此，为了防止重复说明，主要对晶体管200C与晶体管200A及晶体管200B的不同之处进行说明。
此外，在图8A至图8C所示的晶体管200C中，与图7A至图7C所示的晶体管200B不同，导电层205也可以具有单层结构。此时，可以在已形成为图案的导电层205上形成成为绝缘层216的绝缘膜，通过利用化学机械抛光(CMP)法等去除该绝缘膜的顶部直到露出导电层205的顶面为止。在此，优选提高导电层205的顶面的平坦性。例如，导电层205的顶面的平均表面粗糙度(Ra)可以为1nm以下，优选为0.5nm以下，更优选为0.3nm以下。由此，可以提高形成在导电层205上的绝缘层的平坦性，而可以提高氧化物230b及氧化物230c的结晶性。
在图8A至图8C中，将被用作第二栅极的导电层205还用作布线而不设置导电层203。此外，在氧化物230c上包括绝缘层250，在绝缘层250上包括金属氧化物252。此外，在金属氧化物252上包括导电层260(导电层260a及导电层260b)，在导电层260上包括绝缘层270。此外，在绝缘层270上包括绝缘层271。
金属氧化物252优选具有抑制氧扩散的功能。通过在绝缘层250与导电层260之间设置抑制氧扩散的金属氧化物252，向导电层260的氧扩散受到抑制。换言之，可以抑制供应到氧化物230的氧量的减少。此外，可以抑制因氧导致的导电层260的氧化。
此外，金属氧化物252可以被用作第一栅电极的一部分。例如，可以将可用作氧化物230的氧化物半导体用作金属氧化物252。在此情况下，通过利用溅射法形成导电层260，可以降低金属氧化物252的电阻值使其变为导电层。
此外，金属氧化物252有时被用作第一栅极绝缘层的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘层250的情况下，作为金属氧化物252优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅电位。此外，可以减少被用作栅极绝缘层的绝缘层的等效氧化物厚度(EOT)。
虽然示出晶体管200C中的金属氧化物252是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以层叠被用作第一栅电极的一部分的金属氧化物与被用作第一栅极绝缘层的一部分的金属氧化物。
当将金属氧化物252用作第一栅电极时，可以在不减弱来自导电层260的电场的影响的情况下提高晶体管200C的通态电流。此外，当将金属氧化物252用作第一栅极绝缘层时，通过利用绝缘层250及金属氧化物252的物理厚度保持导电层260与氧化物230之间的距离，可以抑制导电层260与氧化物230之间的泄漏电流。由此，通过设置绝缘层250及金属氧化物252的叠层结构，容易调节导电层260与氧化物230之间的物理距离及从导电层260施加到氧化物230的电场强度。
具体而言，可以通过使可用于氧化物230的氧化物半导体低电阻化来将其用作金属氧化物252。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘层的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。注意，金属氧化物252不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
作为绝缘层270优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电层260因来自绝缘层270的上方的氧而氧化。此外，可以抑制来自绝缘层270的上方的水或氢等杂质通过导电层260及绝缘层250进入氧化物230中。
绝缘层271被用作硬掩模。通过设置绝缘层271，可以以使导电层260的侧面与衬底表面大致垂直的方式对导电层260进行加工，具体而言，可以使导电层260的侧面与衬底表面所形成的角度为75°以上且100°以下，优选为80°以上且95°以下。
此外，也可以通过作为绝缘层271使用抑制水、氢等杂质及氧的透过的功能的绝缘材料，来将绝缘层271兼作用阻挡层。在此情况下，也可以不设置绝缘层270。
通过将绝缘层271用作硬掩模，选择性地去除绝缘层270、导电层260、金属氧化物252、绝缘层250及氧化物230c的一部分，可以使它们的侧面大致一致，且使氧化物230b的表面的一部分露出。
此外，晶体管200C在露出的氧化物230b的表面的一部分具有区域231a及区域231b。区域231a和区域231b中的一个被用作源区域，另一个被用作漏区域。
例如通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等，对露出的氧化物230b的表面引入磷或硼等杂质元素，由此可以形成区域231a及区域231b。注意，在本实施方式等中，“杂质元素”是指主要成分元素之外的元素。
此外，也可以在使氧化物230b的表面的一部分露出之后形成金属膜，然后进行加热处理，来将包含在该金属膜中的元素扩散到氧化物230b中，由此形成区域231a及区域231b。
氧化物230b中的被引入杂质元素的区域的电阻率下降。由此，有时将区域231a及区域231b称为“杂质区域”或“低电阻区域”。
通过将绝缘层271或导电层260用作掩模，可以自对准地形成区域231a及区域231b。因此，区域231a或区域231b不与导电层260重叠，可以减小寄生电容。此外，偏置区域不形成在沟道形成区域与源区域或漏区域(区域231a或区域231b)之间。通过自对准地形成区域231a及区域231b，可以实现通态电流的增加、阈值电压的降低、工作频率的提高等。
此外，为了进一步降低关态电流，也可以在沟道形成区域与源漏区域之间设置偏置区域。偏置区域是电阻率高的区域，且是不被进行上述杂质元素的引入的区域。通过在形成绝缘层275后进行上述杂质元素的引入，可以形成偏置区域。在此情况下，与绝缘层271等同样，绝缘层275也被用作掩模。因此，氧化物230b的与绝缘层275重叠的区域不被引入杂质元素，由此可以将该区域的电阻率保持为高。
晶体管200C在绝缘层270、导电层260、金属氧化物252、绝缘层250及氧化物230c的侧面包括绝缘层275。绝缘层275优选为相对介电常数低的绝缘体。例如，优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘层275时，在后面的工序中可在绝缘层275中容易形成过剩氧区域，所以是优选的。此外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，绝缘层275优选具有扩散氧的功能。
此外，晶体管200C在绝缘层275及氧化物230上包括绝缘层274。绝缘层274优选利用溅射法形成。通过利用溅射法，可以形成水或氢等杂质少的绝缘体。例如，作为绝缘层274，优选使用氧化铝。
有时利用溅射法形成的氧化膜从被形成的结构体抽出氢。因此，绝缘层274从氧化物230及绝缘层275抽出氢及水，从而可以降低氧化物230及绝缘层275的氢浓度。
〈晶体管的结构例子4〉
参照图9A至图9C说明晶体管200D的结构例子。图9A是晶体管200D及其周边的俯视图。图9B是在图9A中由点划线L1-L2表示的部分的截面图。图9C是在图9A中由点划线W1-W2表示的部分的截面图。在图9A的俯视图中，为了明确起见，省略部分构成要素。
晶体管200D是晶体管200B的变形例子。由此，为了防止重复说明，主要对晶体管200D与晶体管200B的不同之处进行说明。
在图9B中，绝缘层280与晶体管200C之间设置有绝缘层274。绝缘层274优选使用具有抑制水、氢等杂质及氧扩散的功能的绝缘材料。例如，优选使用氧化铝、氧化铪等。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
通过包括绝缘层274，可以抑制绝缘层280中的水、氢等杂质通过氧化物230c及绝缘层250扩散到氧化物230b中。此外，可以抑制绝缘层280所包含的过剩氧使导电层260氧化。
此外，在图9B所示的晶体管200C中，在露出的氧化物230b的表面的一部分包括区域231a及区域231b而不设置导电层242。区域231a和区域231b中的一个被用作源区域，另一个被用作漏区域。此外，在氧化物230b与绝缘层274之间包括绝缘层273。
图9B所示的区域231(区域231a及区域231b)是氧化物230b被添加使氧化物230b低电阻化的元素而成的区域。区域231例如可以利用伪栅极形成。
具体而言，在氧化物230b上设置伪栅极，将该伪栅极用作掩模，对氧化物230b添加使氧化物230b低电阻化的元素。也就是说，该元素被添加到氧化物230的不与该伪栅极重叠的区域中，由此形成区域231。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
此外，作为使氧化物230低电阻化的元素，典型的有硼或磷。此外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体等。作为稀有气体的典型例子有氦、氖、氩、氪、氙等。该元素的浓度可以利用SIMS等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设置，由此可以降低设备投资。
接着，也可以在氧化物230b及上述伪栅极上形成成为绝缘层273的绝缘膜及成为绝缘层274的绝缘膜。通过设置成为绝缘层273的绝缘膜和成为绝缘层274的绝缘膜的叠层，可以设置区域231与氧化物230c及绝缘层250重叠的区域。
具体而言，在成为绝缘层274的绝缘膜上设置成为绝缘层280的绝缘膜，然后对成为绝缘层280的绝缘膜进行CMP处理，去除成为绝缘层280的绝缘膜的一部分，使上述伪栅极露出。接着，在去除上述伪栅极时，优选还去除与上述伪栅极接触的成为绝缘层273的绝缘膜的一部分。由此，在设置于绝缘层280中的开口部的侧面，绝缘层274及绝缘层273露出，在该开口部的底面，设置在氧化物230b中的区域231的一部分露出。接着，在该开口部依次形成成为氧化物230c的氧化膜，成为绝缘层250的绝缘膜及成为导电层260的导电膜，然后利用CMP处理等去除成为氧化物230c的氧化膜、成为绝缘层250的绝缘膜及成为导电层260的导电膜的一部分直到露出绝缘层280为止，由此可以形成图9A至图9C所示的晶体管200D。
注意，不一定需要设置绝缘层273及绝缘层274。根据所需要的晶体管特性，适当地设计即可。
图9A至图9C所示的晶体管200D可以利用已有的装置，并且不设置导电层242，由此可以降低成本。
本实施方式可以与其他的实施方式、实施例等所记载的结构适当地组合而实施。
以上，本实施方式所示的结构、方法等可以与其他实施方式、实施例所示的结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，参照图10A、图10B及图11A至图11H，对根据本发明的一个方式的包含金属氧化物的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图10A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440、控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器、写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对从外部输入的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的数量取决于存储单元MC的结构、包括在一个列中的存储单元MC的数量等。此外，连接存储单元阵列1470和列电路1430的布线的数量取决于存储单元MC的结构、包括在一个行中的存储单元MC的数量等。
此外，虽然在图10A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图10B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
图11A至图11H说明能够应用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图11A至图11C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide SemiconductorRandom Access Memory：动态氧化物半导体随机存取存储器)(注册商标)。图11A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图11B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图11C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用之前的实施方式所示的晶体管。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极小。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极小，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图11D至图11G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图11D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide Semiconductor RAM：非易失性氧化物半导体RAM)(注册商标)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图11E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图11F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图11G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用之前的实施方式所示的晶体管。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极小。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极小，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
此外，图11H示出3晶体管1电容器的增益单元型存储单元的一个例子。图11H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用之前的实施方式所示的晶体管。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极小。
注意，本实施方式所示的外围电路1411、存储单元阵列1470等的结构不局限于上述结构。此外，也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式所示的结构可以与其他实施方式、实施例等所示的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图12A和图12B说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图12A所示，芯片1200包括CPU(Central Processing Unit：中央处理器)1211、GPU(Graphics Processing Unit：图形处理器)1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图12B所示那样与印刷线路板(PCB：Printed Circuit Board)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低功耗执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数据(A/D)转换电路和数据/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用USB(Universal Serial Bus：通用串行总线)、HDMI(High-Definition MultimediaInterface：高清晰度多媒体接口)(注册商标)等。
网络电路1216具有LAN(Local Area Network：局域网)等网络用电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，借助于使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块1204用作AI系统模块。
本实施方式所示的结构可以与其他实施方式、实施例等所示的结构适当地组合而实施。
(实施方式5)
在本实施方式中，对本发明的一个方式的显示装置进行说明。
图13A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意，也可以采用不设置保护电路506的结构。
对像素部502或驱动电路部504所包括的晶体管可以使用本发明的一个方式的晶体管。此外，也可以对保护电路506使用本发明的一个方式的晶体管。
像素部502包括使配置为X行Y列(X、Y为分别独立的2以上的自然数)的多个显示元件驱动的多个像素电路501。
驱动电路部504包括对扫描线GL_1至GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外，源极驱动器504b例如由多个模拟开关等构成。此外，也可以由移位寄存器等构成源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号、图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图13A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的扫描线GL、与源极驱动器504b和像素电路501之间的布线的数据线DL等的各种布线连接。
此外，既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构，又可以采用形成有栅极驱动器电路或源极驱动器电路的另一衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路板)以COG(Chip On Glass：玻璃覆晶封装)或TAB(TapeAutomatedBonding：卷带自动结合)安装于衬底上的结构。
此外，图13A所示的多个像素电路501例如可以采用与图13B及图13C所示的结构。
图13B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外，与像素电路501连接有数据线DL_n、扫描线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应不同的电位。
另外，图13C所示的像素电路501包括晶体管552及晶体管554、电容器562以及发光元件572。另外，与像素电路501连接有数据线DL_n、扫描线GL_m、电位供应线VL_a及电位供应线VL_b等。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，电位供应线VL_a和电位供应线VL_b中的另一个被施加低电源电位VSS。根据晶体管554的栅极被施加的电位，流过发光元件572中的电流被控制，从而来自发光元件572的发光亮度被控制。
图14A示出作为图13C所示的像素电路501中的晶体管554使用n沟道型的晶体管的例子。图14A所示的像素电路501a包括晶体管552、晶体管554a、电容器562及发光元件572a。晶体管552为n沟道型晶体管，晶体管554a为n沟道型晶体管。例如，作为晶体管552，可以使用在上面的实施方式所示的沟道形成区域中具有氧化物半导体的晶体管，作为晶体管554a可以使用在沟道形成区域中具有硅的晶体管。
此外，例如，作为晶体管552及晶体管554a可以使用上面的实施方式所示的在沟道形成区域中具有氧化物半导体的晶体管。通过采用该结构，晶体管在像素内所占的面积变小，由此可以显示极高清晰的图像。
因为这种显示装置具有极高清晰度，所以适用于头戴显示器等虚拟现实(VR：Virtual Reality)用设备或者眼睛型增强现实(AR：Augmented Reality)用设备。例如，当具有通过透镜看到显示装置的显示部的结构时，显示装置因包括具有高清晰度的显示部而即使使用透镜放大显示部也像素不被看到，所以可以进行沉浸感高的显示。另外，显示装置不局限于此，适合用于具有相对较小型的显示部的电子设备。例如，适合用于智能手表等可穿戴式电子设备的显示部。
在图14A所示的像素电路501a中，晶体管552的源极和漏极中的一个与数据线DL_n电连接。晶体管552的源极和漏极中的另一个与电容器562的一个电极及晶体管554a的栅极电连接。电容器562的另一个电极与电位供应线VL_a电连接。晶体管552的栅极与扫描线GL_m电连接。晶体管554a的源极和漏极中的一个与电位供应线VL_a电连接。晶体管554a的源极和漏极中的另一个与发光元件572a的一个电极电连接。发光元件572a的另一个电极与电位供应线VL_b电连接。电位供应线VL_a被供应低电源电位VSS，并且电位供应线VL_b被供应高电源电位VDD。
图14B示出与图14A所示的像素电路501a的结构不同的结构。在图14B所示的像素电路501b中，晶体管552的源极和漏极中的一个与数据线DL_n电连接。晶体管552的源极和漏极中的另一个与电容器562的一个电极及晶体管554a的栅极电连接。晶体管552的栅极与扫描线GL_m电连接。晶体管554a的源极和漏极中的一个与电位供应线VL_a电连接。晶体管554a的源极和漏极中的另一个与电容器562的另一个电极及发光元件572a的一个电极电连接。发光元件572a的另一个电极与电位供应线VL_b电连接。电位供应线VL_a被供应高电源电位VDD，并且电位供应线VL_b被供应低电源电位VSS。
图14C示出作为图13C所示的像素电路501中的晶体管554使用p沟道型晶体管的例子。图14C所示的像素电路501c包括晶体管552、晶体管554b、电容器562及发光元件572a。晶体管552为n沟道型晶体管，晶体管554b为p沟道型晶体管。例如，作为晶体管552，可以使用在上面的实施方式所示的沟道形成区域中具有氧化物半导体的晶体管，作为晶体管554b可以使用在沟道形成区域中具有硅的晶体管。
在图14C所示的像素电路501c中，晶体管552的源极和漏极中的一个与数据线DL_n电连接。晶体管552的源极和漏极中的另一个与电容器562的一个电极及晶体管554b的栅极电连接。电容器562的另一个电极与电位供应线VL_a电连接。晶体管552的栅极与扫描线GL_m电连接。晶体管554b的源极和漏极中的一个与电位供应线VL_a电连接。晶体管554a的源极和漏极中的另一个与发光元件572a的一个电极电连接。发光元件572a的另一个电极与电位供应线VL_b电连接。电位供应线VL_a被供应高电源电位VDD，并且电位供应线VL_b被供应低电源电位VSS。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式及其他实施例适当地组合而实施。
(实施方式6)
对备有用来校正像素所显示的灰度的存储器的像素电路以及具有该像素电路的显示装置进行说明。上述实施方式中例示出的晶体管可以用于下文中例示出的像素电路所使用的晶体管。
<电路结构>
图15A示出像素电路400的电路图。像素电路400包括晶体管M1、晶体管M2、电容器C1及电路401。此外，像素电路400连接有布线S1、布线S2、布线G1及布线G2。
晶体管M1的栅极与布线G1连接，源极和漏极中的一个与布线S1连接，源极和漏极中的另一个与电容器C1的一个电极连接。晶体管M2的栅极与布线G2连接，源极和漏极中的一个与布线S2连接，源极和漏极中的另一个与电容器C1的另一个电极及电路401连接。
电路401至少包括一个显示元件。显示元件可以使用各种各样的元件，典型地有有机发光元件或LED元件等发光元件、液晶元件或MEMS(Micro Electro MechanicalSystems：微电子机械系统)元件等。
将连接晶体管M1与电容器C1的节点记作N1，将连接晶体管M2与电路401的节点记作N2。
像素电路400通过使晶体管M1变为关闭状态可以保持节点N1的电位。另外，通过使晶体管M2变为关闭状态可以保持节点N2的电位。另外，通过在晶体管M2处于关闭状态的状态下通过晶体管M1对节点N1写入规定的电位，由于通过电容器C1的电容耦合，可以使节点N2的电位对应节点N1的电位变化而发生改变。
在此，作为晶体管M1、晶体管M2中的一方或双方可以使用之前的实施方式中例示出的使用氧化物半导体的晶体管。由于该晶体管具有极小的关态电流，因此可以长时间地保持节点N1及节点N2的电位。另外，当各节点的电位保持期间较短时(具体而言，帧频为30Hz以上时等)也可以采用使用了硅等半导体的晶体管。
<驱动方法例>
接着，参照图15B对像素电路400的工作方法的一个例子进行说明。图15B是根据像素电路400的工作的时序图。注意，这里为了便于说明，不考虑布线电阻等各种电阻、晶体管或布线等的寄生电容、晶体管的阈值电压等的影响。
在图15B所示的工作中，将1个帧期间分为期间T1和期间T2。期间T1是对节点N2写入电位的期间，期间T2是对节点N1写入电位的期间。
〔期间T1〕
在期间T1，对布线G1和布线G2的双方供给使晶体管变为导通状态的电位。另外，对布线S1提供为固定电位的电位Vref，对布线S2提供第一数据电位Vw。
节点N1通过晶体管M1从布线S1被供给电位Vref。另外，节点N2通过晶体管M2从布线S2被供给第一数据电位Vw。因此，电容器C1变为保持电位差Vw-Vref的状态。
〔期间T2〕
接着，在期间T2，布线G1被供应使晶体管M1变为导通状态的电位，布线G2被供应使晶体管M2变为关闭状态的电位，布线S1被提供第二数据电位Vdata。另外，可以对布线S2提供预定的恒电位或使成为浮动状态。
节点N1通过晶体管M1被供应第二数据电位Vdata。此时，由于通过电容器C1的电容耦合，对应第二数据电位Vdata节点N2的电位发生变化，其变化量为电位dV。也就是说，电路401被输入将第一数据电位Vw和电位dV加在一起的电位。注意，虽然图15B示出dV为正的值，但是其也可以为负的值。也就是说，电位Vdata也可以比电位Vref低。
这里，电位dV基本由电容器C1的电容值及电路401的电容值决定。当电容器C1的电容值充分大于电路401的电容值时，电位dV成为接近第二数据电位Vdata的电位。
如上所述，由于像素电路400可以组合两种数据信号生成供应给包括显示元件的电路401的电位，所以可以在像素电路400内进行灰度校正。
另外，像素电路400可以生成超过可对布线S1及布线S2供给的最大电位的电位。例如，在使用发光元件的情况下，可以进行高动态范围(HDR)显示等。另外，在使用液晶元件的情况下，可以实现过驱动等。
<应用例>
〔使用液晶元件的例子〕
图15C所示的像素电路400LC包括电路401LC。电路401LC包括液晶元件LC及电容器C2。
液晶元件LC的一个电极与节点N2及电容器C2的一个电极连接，另一个电极与被供应电位Vcom2的布线连接。电容器C2的另一个电极与被供应电位Vcom1的布线连接。
电容器C2用作存储电容器。另外，当不需要时可以省略电容器C2。
由于像素电路400LC可以对液晶元件LC提供高电压，所以例如可以通过过驱动实现高速显示，可以采用驱动电压高的液晶材料等。另外，通过对布线S1或布线S2提供校正信号，可以根据使用温度或液晶元件LC的劣化状态等进行灰度校正。
〔使用发光元件的例子〕
图15D所示的像素电路400EL包括电路401EL。电路401EL包括发光元件EL、晶体管M3及电容器C2。
晶体管M3的栅极与节点N2及电容器C2的一个电极连接，源极和漏极中的一个与被供应电位VH的布线连接，源极和漏极中的另一个与发光元件EL的一个电极连接。电容器C2的另一个电极与被供应电位Vcom的布线连接。发光元件EL的另一个电极与被供应电位VL的布线连接。
晶体管M3具有控制对发光元件EL供应的电流的功能。电容器C2用作存储电容器。不需要时也可以省略电容器C2。
另外，虽然这里示出发光元件EL的阳极一侧与晶体管M3连接的结构，但是也可以采用阴极一侧与晶体管M3连接的结构。当采用阴极一侧与晶体管M3连接的结构时，可以适当地改变电位VH与电位VL的值。
像素电路400EL可以通过对晶体管M3的栅极施加高电位使大电流流过发光元件EL，所以可以实现HDR显示等。另外，通过对布线S1或布线S2提供校正信号可以对晶体管M3及发光元件EL的电特性不均匀进行校正。
另外，不局限于图15C及图15D所示的电路，也可以采用另外附加晶体管或电容器等的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式7)
在本实施方式中，对使用本发明的一个方式的显示装置的电子设备的结构例子进行说明。
本发明的一个方式的显示装置可以应用于具有显示功能的电子设备等的显示部。作为上述电子设备，例如除了电视装置、笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
特别是，因为本发明的一个方式的显示装置可以提高清晰度，所以可以适当地用于包括较小的显示部的电子设备。可以将这种电子设备适当地用于可戴在头上的可穿戴设备等，例如手表型或手镯型信息终端设备(可穿戴设备)、头戴显示器等VR用设备、眼镜型AR用设备。
图16A示出眼镜型电子设备700的立体图。电子设备700包括一对显示面板701、一对框体702、一对光学构件703、一对装上部704等。
电子设备700可以将由显示面板701显示的图像投影于光学构件703中的显示区域706。因为光学构件703具有透光性，所以使用者可以与通过光学构件703看到的透过图像重叠地看到显示于显示区域706的图像。因此，电子设备700是能够进行AR显示的电子设备。
一个框体702设置有能够拍摄前面的摄像头705。此外，虽然未图示，但是任一个框体702设置有无线接收器或能够与电缆连接的连接器，从而可以对框体702供应影像信号等。此外，通过在框体702配置陀螺传感器等加速度传感器，可以检测到使用者头部的方向而将对应于该方向的图像显示于显示区域706。此外，框体702优选设置有电池，能够以无线或有线对该电池进行充电。
参照图16B说明相对于电子设备700的显示区域706的图像投影方法。框体702的内部设置有显示面板701、透镜711、反射板712。此外，相当于光学构件703的显示区域706的部分包括被用作半反射镜的反射面713。
显示面板701所发射的光715经过透镜711而被反射板712反射到光学构件703一侧。在光学构件703的内部中，光715在光学构件703的端面反复全反射，在到达反射面713时，图像被投影于反射面713。由此，使用者可以看到反射在反射面713上的光715和经过光学构件703(包括反射面713)的透过光716的两个。
图16B示出反射板712及反射面713都具有曲面的例子。由此，与它们是平面的情况相比，可以提高光学设计的自由度，从而可以减薄光学构件703的厚度。此外，反射板712及反射面713也可以是平面。
作为反射板712，可以使用具有镜面的构件，并且该反射板优选具有高反射率。此外，作为反射面713，也可以使用利用金属膜的反射的半反射镜，但是当使用利用全反射的棱镜等时，可以提高透过光716的透过率。
在此，框体702优选具有调整透镜711和显示面板701之间的距离及角度中的一个或两个的机构。由此，可以进行焦点调整、图像的放大、缩小等。例如，采用透镜711及显示面板701中的一个或两个能够在光轴方向上移动的结构，即可。
框体702优选具有能够调整反射板712的角度的机构。通过改变反射板712的角度，可以改变显示图像的显示区域706的位置。由此，可以根据使用者的眼睛的位置将显示区域706配置于最合适的位置上。
显示面板701可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备700。
图16C、图16D示出护目镜型电子设备750的立体图。图16C是示出电子设备750的正面、平面及左侧面的立体图，图16D是示出电子设备750的背面、底面及右侧面的立体图。
电子设备750包括一对显示面板751、框体752、一对装上部754、缓冲构件755、一对透镜756等。一对显示面板751的每一个设置在框体752内部的能够通过透镜756看到的位置上。
电子设备750是VR用电子设备。装上电子设备750的使用者可以通过透镜756看到显示于显示面板751的图像。此外，通过使一对显示面板751显示互不相同的图像，也可以进行利用视差的三维显示。
框体752的背面一侧设置有输入端子757和输出端子758。可以将供应来自影像输出设备等的影像信号或用于对设置在框体752内的电池进行充电的电力等的电缆连接到输入端子757。输出端子758例如被用作声音输出端子，可以与耳机或头戴式耳机等连接。此外，在能够通过无线通信输出声音数据的情况或从外部的影像输出设备输出声音的情况下，也可以不设置该声音输出端子。
框体752优选具有一种机构，其中能够调整透镜756及显示面板751的左右位置，以根据使用者的眼睛的位置使透镜756及显示面板751位于最合适的位置上。此外，还优选具有一种机构，其中通过改变透镜756和显示面板751之间的距离来调整焦点。
显示面板751可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备750。由此，使用者可以感受高沉浸感。
缓冲构件755是与使用者的脸(额头及脸颊等)接触的部分。通过使缓冲构件755与使用者的脸密接，可以防止漏光，从而可以进一步提高沉浸感。缓冲构件755优选使用柔软的材料以在使用者装上电子设备750时与使用者的脸密接。例如，可以使用橡胶、硅酮橡胶、聚氨酯、海绵等材料。此外，当作为缓冲构件755使用用布或皮革(天然皮革或合成皮革)等覆盖海绵等的表面的构件时，在使用者的脸和缓冲构件755之间不容易产生空隙，从而可以适当地防止漏光。在缓冲构件755及装上部754等接触于使用者的皮肤的构件采用可拆卸的结构时，容易进行清洗及交换，所以是优选的。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式8)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图17A至图17H示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片或者显示装置的电子设备的具体例子。
以下所示的电子设备也可以在显示部中包括本发明的一个方式的显示装置。通过在显示部中包括本发明的一个方式的显示装置，该电子设备可以实现高分辨率。此外，可以同时实现高分辨率及大屏幕。
在该电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。此外，显示部的屏幕尺寸可以为对角线20英寸以上、对角线30英寸以上、对角线50英寸以上、对角线60英寸以上或对角线70英寸以上。
<电子设备及系统>
根据本发明的一个方式的GPU或芯片或者显示装置可以安装在各种各样的电子设备。作为电子设备的例子，例如除了电视装置、用于笔记本式信息终端等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的GPU或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图17A至图17H示出电子设备的例子。
[信息终端]
图17A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括框体5101及显示部5102，作为输入界面在显示部5102中具备触控面板，并且在框体5101上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5100，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图17B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，通过将本发明的一个方式的芯片应用于笔记本式信息终端5200，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图17A及图17B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图17C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括框体5301、框体5302、框体5303、显示部5304、连接部5305及操作键5306等。可以将框体5302及框体5303从框体5301拆卸。通过将设在框体5301中的连接部5305安装到其他框体(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，框体5302及框体5303分别可以被用作控制器。由此，多个游戏玩者可以同时玩游戏。可以将上述实施方式所示的芯片嵌入到设置在框体5301、框体5302及框体5303的基板的芯片等。
另外，图17D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现低功耗的游戏机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图17C及图17D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
将本发明的一个方式的GPU或芯片可以应用于大型计算机。
图17E示出作为大型计算机的一个例子的超级计算机5500。图17F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装上述实施方式所说明的GPU或芯片。
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将本发明的一个方式的GPU或芯片应用于超级计算机5500，可以实现低功耗的超级计算机。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图17E及图17F中，作为大型计算机的一个例子示出超级计算机，然而应用本发明的一个方式的GPU或芯片的大型计算机不局限于此。作为应用本发明的一个方式的GPU或芯片的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
本发明的一个方式的GPU或芯片或者显示装置可以应用于作为移动体的汽车及汽车的驾驶席周边。
图17G是示出移动体的一个例子的汽车室内的前挡风玻璃周边的图。图17G示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5701至显示面板5703可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图17H示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括框体5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他的实施方式、实施例等所记载的结构适当地组合而实施。
[实施例]
在本实施例中，对实施方式1所说明的金属氧化物中的氢浓度与载流子浓度的关系进行说明。具体而言，制造包括金属氧化膜的四个样品(样品1B至样品4B)，比较通过SIMS分析得到的金属氧化膜中的氢浓度与从薄层电阻换算的金属氧化膜中的载流子浓度。
以下，说明样品1B及样品2B的制造方法。
通过溅射法在石英衬底上以100nm的厚度形成第一金属氧化膜。在形成第一金属氧化膜时，使用In：Ga：Zn＝4：2：4.1[原子数比]的In-Ga-Zn氧化物靶材，作为成膜气体使用氩气体40sccm及氧气体5sccm，成膜压力为0.7Pa，成膜功率为500W，衬底温度为130℃，靶材与衬底的间隔为60mm。
接着，进行第一加热处理。作为第一加热处理，在氮气氛下以400℃的温度进行1小时的处理，然后连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，进行第二加热处理。作为第二加热处理，在样品1B中，在以1sccm的流量导入硅烷(SiH4)气体的气氛下以350℃的温度进行37秒钟的处理。另外，在样品2B中，在导入硅烷(SiH4)气体的气氛下以350℃的温度进行135秒钟的处理。
以上，制造了样品1B及样品2B。
以下，说明样品3B及样品4B的制造方法。
在氯化氢(HCl)气氛下对包含硅的衬底的表面进行热处理，在衬底上形成100nm的氧化硅膜。接着，通过溅射法在氧化硅膜上以500nm的厚度形成金属氧化膜。在形成金属氧化膜时，使用In：Ga：Zn＝4：2：4.1[原子数比]的In-Ga-Zn氧化物靶材，作为成膜气体使用氩气体40sccm及氧气体5sccm，成膜压力为0.7Pa，成膜功率为500W，衬底温度为130℃，靶材与衬底的间隔为60mm。
接着，进行第一加热处理。作为第一加热处理，在氮气氛下以400℃的温度进行1小时的处理，然后连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，通过CVD法在金属氧化膜上以20nm的厚度形成氮化硅膜。在形成氮化硅膜时，作为成膜气体使用硅烷(SiH4)气体20sccm、氮气体600sccm及氨(NH3)气体200sccm，功率为50W，压力为200Pa，衬底温度为270℃。
接着，对样品4B进行第二加热处理。作为第二加热处理，在氮气氛下以400℃的温度进行1小时的处理。注意，不对样品3B进行第二加热处理。
以上，制造了样品3B及样品4B。
使用SIMS分析装置对样品1B至样品4B的金属氧化膜中的氢浓度进行评价。注意，分析从样品的表面一侧进行。另外，使用薄层电阻测定器对样品1B至样品4B的金属氧化膜的薄层电阻进行测定。注意，作为薄层电阻测定器，使用测定上限为6.0×106Ω/sq.的测定器。
在此，说明将所测定的金属氧化膜的薄层电阻换算为金属氧化膜中的载流子浓度的方法。
首先，利用算式(1)将薄层电阻Rs[Ω/sq.]变换为膜减薄后的金属氧化膜的厚度T[nm]下的载流子面密度N(T)[cm-2]。
[算式1]
Figure BDA0002928288160000651
在算式(1)中，q表示载流子的电荷(＝1.602×10-19C)，μ表示迁移率。注意，在本实施例中，假定迁移率μ为20cm2/(V·s)。
另外，载流子面密度N(T)使用离金属氧化膜底面的距离x[nm]下的载流子浓度n(x)[cm-3]由算式(2)表示。
[算式2]
N(T)＝∫0 Tn(x)dx (2)
另外，如算式(3)所示，离金属氧化膜底面的距离x[nm]下的载流子浓度n(x)可以使用互补误差函数erfc(y)(y为变数)来表现。
[算式3]
Figure BDA0002928288160000661
在此，a、b、c为参数。通过将算式(3)代入算式(2)，载流子面密度N(T)可以使用参数a、b、c由算式(4)表示。
[算式4]
Figure BDA0002928288160000662
在此，算式(4)所示的函数erf(y)为误差函数。误差函数erf(y)与互补误差函数erfc(y)间满足算式(5)的关系。
[算式5]
erf(y)+erfc(y)＝1 (5)
于是，通过使用算式(4)的最小二乘法对从薄层电阻变换的载流子面密度N(T)的T依赖性的数据点进行拟合。此时，参数a、b、c为拟合参数。通过将所得到的参数a、b、c的值代入算式(3)，可以算出相对于离金属氧氮化膜底面的距离x的载流子浓度n(x)。
以上，可以将所测定的金属氧化膜的薄层电阻换算为金属氧化膜中的载流子浓度。
图18A至图19B示出从通过SIMS分析得到的金属氧化膜中的氢浓度及薄层电阻换算的金属氧化膜中的载流子浓度。在图18A至图19B中，横轴表示垂直于样品的膜面的深度方向(Depth)[nm]，纵轴表示金属氧化膜中的载流子浓度[cm-3]或金属氧化膜中的氢浓度[atoms/cm3]。
图18A示出样品1B的金属氧化膜中的氢浓度及载流子浓度。另外，图18B示出样品2B的金属氧化膜中的氢浓度及载流子浓度。另外，图19A示出样品3B的金属氧化膜中的氢浓度及载流子浓度。另外，图19B示出样品4B的金属氧化膜中的氢浓度及载流子浓度。
由图18A至图19B可知，金属氧化膜中的氢浓度轮廓大致与金属氧化膜中的载流子浓度轮廓一致。就是说，与金属氧化膜中的氢浓度与载流子浓度相关，为了减少沟道形成区域的载流子浓度，优选减少该区域的氢浓度。
本实施例所示的结构、方法等的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[符号说明]
10：晶体管、30：半导体层、31a：区域、31b：区域、32a：区域、32b：区域、34：区域、40：导电层、40a：导电层、40b：导电层、44：层、44a：层、44b：层、50：绝缘层、60：导电层、70：绝缘层、80：导电层、200A：晶体管、200B：晶体管、200C：晶体管、200D：晶体管、203：导电层、205：导电层、205a：导电层、205b：导电层、210：绝缘层、212：绝缘层、214：绝缘层、216：绝缘层、220：绝缘层、222：绝缘层、224：绝缘层、230：氧化物、230a：氧化物、230b：氧化物、230c：氧化物、231：区域、231a：区域、231b：区域、242：导电层、242a：导电层、242b：导电层、246：导电层、246a：导电层、246b：导电层、250：绝缘层、252：金属氧化物、254：绝缘层、260：导电层、260a：导电层、260b：导电层、270：绝缘层、271：绝缘层、273：绝缘层、274：绝缘层、275：绝缘层、276：绝缘层、276a：绝缘层、276b：绝缘层、280：绝缘层、282：绝缘层、284：绝缘层、400：像素电路、400EL：像素电路、400LC：像素电路、401：电路、401EL：电路、401LC：电路、501：像素电路、501a：像素电路、501b：像素电路、501c：像素电路、502：像素部、504：驱动电路部、504a：栅极驱动器、504b：源极驱动器、506：保护电路、507：端子部、550：晶体管、552：晶体管、554：晶体管、554a：晶体管、554b：晶体管、560：电容器、562：电容器、570：液晶元件、572：发光元件、572a：发光元件、700：电子设备、701：显示面板、702：框体、703：光学构件、704：装着部、705：摄像头、706：显示区域、711：透镜、712：反射板、713：反射面、715：光、716：透过光、750：电子设备、751：显示面板、752：框体、754：装上部、755：缓冲构件、756：透镜、757：输入端子、758：输出端子、1200：芯片、1201：PCB、1202：凸块、1203：母板、1204：GPU模块、1211：CPU、1212：GPU、1213：模拟运算部、1214：存储控制器、1215：接口、1216：网络电路、1221：DRAM、1222：快闪存储器、1400：存储装置、1411：外围电路、1420：行电路、1430：列电路、1440：输出电路、1460：控制逻辑电路、1470：存储单元阵列、1471：存储单元、1472：存储单元、1473：存储单元、1474：存储单元、1475：存储单元、1476：存储单元、1477：存储单元、1478：存储单元、5100：信息终端、5101：框体、5102：显示部、5200：笔记本式信息终端、5201：主体、5202：显示部、5203：键盘、5300：便携式游戏机、5301：框体、5302：框体、5303：框体、5304：显示部、5305：连接部、5306：操作键、5400：固定式游戏机、5402：控制器、5500：超级计算机、5501：机架、5502：计算机、5504：基板、5701：显示面板、5702：显示面板、5703：显示面板、5704：显示面板、5800：电冷藏冷冻箱、5801：框体、5802：冷藏室门、5803：冷冻室门

Claims (7)

1.一种半导体装置，包括：
金属氧化物、绝缘层、第一导电层、第二导电层及第三导电层，
其中，所述金属氧化物包括第一区域、第二区域及第三区域，
所述第一区域与所述第一导电层重叠，
所述第二区域与所述第二导电层重叠，
所述第三区域隔着所述绝缘层与所述第三导电层重叠，
所述第一区域及所述第二区域的载流子浓度各自为5×1017cm-3以上且小于1×1019cm-3，
并且，所述第三区域的载流子浓度为1×1012cm-3以上且小于5×1017cm-3。
2.一种半导体装置，包括：
金属氧化物、绝缘层、第一导电层、第二导电层及第三导电层，
其中，所述金属氧化物包括第一区域、第二区域及第三区域，
所述第一区域与所述第一导电层重叠，
所述第二区域与所述第二导电层重叠，
所述第三区域隔着所述绝缘层与所述第三导电层重叠，
相对于所述第三区域的载流子浓度的所述第一区域的载流子浓度的比值为1×102以上，
并且，相对于所述第三区域的载流子浓度的所述第二区域的载流子浓度的比值为1×102以上。
3.根据权利要求1或2所述的半导体装置，
其中在所述第一区域与所述第一导电层之间包括第一层，
在所述第二区域与所述第二导电层之间包括第二层，
所述第一导电层及所述第二导电层各自包含氮化钽，
并且所述第一层及所述第二层各自包含钽、氮及氧或者包含钽及氧。
4.根据权利要求1至3中任一项所述的半导体装置，
其中所述第三区域的氢浓度小于1×1018atoms/cm3。
5.一种包括晶体管的半导体装置，
其中，所述晶体管包括金属氧化物、第一绝缘层、第二绝缘层、第一导电层、第二导电层、第三导电层及第四导电层，
所述第二绝缘层设置在所述第四导电层上，
所述金属氧化物设置在所述第二绝缘层上，
所述第一绝缘层设置在所述金属氧化物上，
所述第三导电层设置在所述第一绝缘层上，
所述第一导电层设置在所述金属氧化物上，
所述第二导电层设置在所述金属氧化物上，
所述第三导电层隔着所述金属氧化物与所述第四导电层重叠，
并且，所述晶体管的关态电流在180℃以上且220℃以下的温度范围中为1aA以下。
6.一种包括晶体管的半导体装置，
其中，所述晶体管包括金属氧化物、第一绝缘层、第二绝缘层、第一导电层、第二导电层、第三导电层及第四导电层，
所述第二绝缘层设置在所述第四导电层上，
所述金属氧化物设置在所述第二绝缘层上，
所述第一绝缘层设置在所述金属氧化物上，
所述第三导电层设置在所述第一绝缘层上，
所述第一导电层设置在所述金属氧化物上，
所述第二导电层设置在所述金属氧化物上，
所述第三导电层隔着所述金属氧化物与所述第四导电层重叠，
并且，所述晶体管的每沟道宽度1μm的关态电流在180℃以上且220℃以下的温度范围中为10aA/μm以下。
7.根据权利要求1至6中任一项所述的半导体装置，
其中所述金属氧化物包含铟、元素M(M为铝、镓、钇或锡)及锌。
CN201980051407.8A 2018-08-09 2019-08-01 半导体装置及半导体装置的制造方法 Pending CN112534588A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018150490 2018-08-09
JP2018-150490 2018-08-09
PCT/IB2019/056553 WO2020031031A1 (ja) 2018-08-09 2019-08-01 半導体装置および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN112534588A true CN112534588A (zh) 2021-03-19

Family

ID=69414559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980051407.8A Pending CN112534588A (zh) 2018-08-09 2019-08-01 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20210226063A1 (zh)
JP (2) JP7256189B2 (zh)
KR (1) KR20210040383A (zh)
CN (1) CN112534588A (zh)
WO (1) WO2020031031A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021024083A1 (zh) * 2019-08-08 2021-02-11

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668077B (zh) * 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
CN102859704B (zh) * 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置

Also Published As

Publication number Publication date
JP2023073443A (ja) 2023-05-25
WO2020031031A1 (ja) 2020-02-13
JPWO2020031031A1 (zh) 2020-02-13
US20210226063A1 (en) 2021-07-22
KR20210040383A (ko) 2021-04-13
JP7256189B2 (ja) 2023-04-11

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
JP7332480B2 (ja) 半導体装置の作製方法
WO2019175698A1 (ja) 金属酸化物、及び金属酸化物を有するトランジスタ
JP7221224B2 (ja) 半導体装置
WO2020008304A1 (ja) 半導体装置、および半導体装置の作製方法
JP7200121B2 (ja) 半導体装置
KR20210029784A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2023040194A (ja) 半導体装置
JP7420999B2 (ja) 半導体装置
WO2021053473A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JP2023073443A (ja) 半導体装置
KR20200110759A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2023086851A (ja) 半導体装置
JPWO2020053697A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019166914A1 (ja) 半導体装置、および半導体装置の作製方法
CN111615743A (zh) 半导体装置及半导体装置的制造方法
JP7237944B2 (ja) 半導体装置、および半導体装置の作製方法
KR20210052462A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2019153655A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination