CN111180523A - 薄膜晶体管、阵列基板以及液晶显示面板 - Google Patents

薄膜晶体管、阵列基板以及液晶显示面板 Download PDF

Info

Publication number
CN111180523A
CN111180523A CN201911424679.6A CN201911424679A CN111180523A CN 111180523 A CN111180523 A CN 111180523A CN 201911424679 A CN201911424679 A CN 201911424679A CN 111180523 A CN111180523 A CN 111180523A
Authority
CN
China
Prior art keywords
layer
metal
thin film
film transistor
igzo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911424679.6A
Other languages
English (en)
Inventor
磨光阳
蒋雷
谢超
任磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201911424679.6A priority Critical patent/CN111180523A/zh
Publication of CN111180523A publication Critical patent/CN111180523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管、阵列基板以及液晶显示面板，其中，一种薄膜晶体管包括：源极金属层、漏极金属层以及IGZ0层，所述源极金属层和所述漏极金属层之间形成有沟道区域，所述IGZ0层包括第一端面和第二端面，至少部分所述源极金属层、漏极金属层连接于所述第一端面，所述沟道区域内设有金属膜层，所述金属膜层覆盖所述第一端面的至少一部分，所述IGZ0层上开设有凹槽，所述凹槽贯穿所述IGZO层的第一端面和第二端面，且所述凹槽的两端分别连接于所述源极金属层和所述漏极金属层，所述凹槽用于分隔所述IGZO层。本发明提供一种薄膜晶体管、阵列基板以及液晶显示面板，具有电路不易发生短接，使用寿命长的优点。

Description

薄膜晶体管、阵列基板以及液晶显示面板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种薄膜晶体管、阵列基板以及液晶显示面板。
背景技术
TFT(Thin Film Transistor，薄膜晶体管)因其具有比较高的对比度，反应速度快，视角较广等特点而被广泛的使用。对于薄膜晶体管在其制造过程中更容易发生ESD(Electro Static Discharge，静电损伤)。
一直以来在薄膜晶体管行业里，对ESD进行了大量的研究。一种通用的ESD放电回路通过两个相同的TFT对接，当薄膜晶体管一端(数据电极)引入高电压时，由于TFT门极(扫描电极)与数据电极连接，因此门极同样引入高电压，TFT开启，形成通路，高电压通过ESD释放到相邻数据线中，最终会通过公共电极(地信号)传递到整个薄膜晶体管的有源区部分来分担这部分电压，形成全器件的等电位效应，也就是说，这个时候产生的大电流不会集中到一条数据线上，造成TFT管的损坏。
现有技术中，常使用IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌)作为有源层，由于TFT的沟道长度(Channel Length)较大，IGZ0裸露表面积较大，阻抗较大，瞬间的大电流形成一个发热电阻而导致IGZO烧蚀从而引起IGZO半导体特性恶化形成导体，最终导致IGZO形成导体引起电路短接，静电回路失效。
发明内容
本发明实施例提供一种薄膜晶体管、阵列基板以及液晶显示面板，用以至少部分解决沟道长度大而引起的电路短接，静电回路失效的问题。
为实现上述目的，本发明提供了如下技术方案：
本发明实施例的一个方面提供一种薄膜晶体管，包括：源极金属层、漏极金属层以及IGZ0层，所述源极金属层和所述漏极金属层之间形成有沟道区域，所述IGZ0层包括第一端面和第二端面，至少部分所述源极金属层、漏极金属层连接于所述第一端面，所述沟道区域内设有金属膜层，所述金属膜层覆盖所述第一端面的至少一部分，所述IGZ0层上开设有凹槽，所述凹槽贯穿所述IGZO层的第一端面和第二端面，且所述凹槽的两端分别连接于所述源极金属层和所述漏极金属层，所述凹槽用于分隔所述IGZO层。
在其中一种可能的实现方式中，所述凹槽的数量为至少一个，所述凹槽沿着所述IGZO层的长度方向延伸，所述IGZO层被所述凹槽均分形成至少两个条形IGZO。
在其中一种可能的实现方式中，所述至少两个条形IGZO同时连接于所述金属膜层。
在其中一种可能的实现方式中，所述IGZO层在所述IGZO层的宽度方向上被所述金属膜层完全覆盖。
在其中一种可能的实现方式中，所述金属膜层与所述源极金属层之间的距离等于所述金属膜层和所述漏极金属层之间的距离。
在其中一种可能的实现方式中，所述金属膜层的数量为至少一个。
在其中一种可能的实现方式中，所述金属膜层的宽度不小于3μm；
和/或，所述金属膜层和所述源极金属层之间的距离不小于2.5μm；
和/或，所述金属膜层和所述漏极金属层之间的距离不小于2.5μm。
在其中一种可能的实现方式中，所述金属膜层和所述源极金属层、漏极金属层在同一制程中形成。
本发明实施例又一个方面提供一种阵列基板，包括如上任一项所述的薄膜晶体管。
本发明实施例又一个方面提供一种液晶显示面板，包括如上所述的阵列基板。
本发明提供的薄膜晶体管、阵列基板以及液晶显示面板，在源极金属层和漏极金属层之间设置金属膜片，不仅源极金属层和漏极金属层之间的沟道区域减小，而且进而减小裸露在外的IGZ0层的面积，进而使得薄膜晶体管的电路不易发生短接；并通过凹槽将IGZO层分割成至少两部分，在薄膜晶体管受到外力作用时，能够有效地分散集中的应力，并且当其中一个部分的IGZ0层的某个部位所受到的应力超过应力承受能力而失效后，其它部分的IGZ0层仍可以继续放电，利于提高薄膜晶体管的静电保护能力以及抗外部影响能力，延长了薄膜晶体管的使用寿命。
除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1为现有技术有的薄膜晶体管的平面图；
图2为图1在A-A处的剖视图；
图3为现有的薄膜晶体管工作电路原理图；
图4为根据一示例性实施例提供的一种薄膜晶体管的平面图；
图5为图4在B-B处的剖视图；
图6为根据一示例性实施例提供的一种薄膜晶体管的工作电路原理图；
图7为根据一示例性实施例提供的另一种薄膜晶体管的平面图；
图8为图7在C-C处的剖视图；
图9为根据一示例性实施例提供的另一种薄膜晶体管的工作电路原理图；
图10为根据一示例性实施例提供的再一种薄膜晶体管的剖视图。
附图标记说明：
1-源极金属层；
11-第一段；
12-第二段；
2-漏极金属层；
3-IGZ0层；
31-凹槽；
4-金属膜层；
5-保护层；
6-栅极绝缘层；
7-栅极金属；
8-衬底；
9-导电件；
91-源极段；
92-下陷；
101-基板；
102-栅极金属；
103-栅绝缘层；
104-IGZO层；
105-源极金属层；
106-漏极金属层。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
图1为现有技术有的薄膜晶体管的平面图，图2为图1在A-A处的剖视图，如图1和图2所示，薄膜晶体管依次包括依次设置在基板101上的栅极金属102、栅绝缘层103、IGZO层104，IGZO层104上连接有源极金属层105和漏极金属层106，源极金属层105与漏极金属层106之间形成有沟道区域，栅极金属102和源极金属层105电连接，源极金属层105、漏极金属层106以及IGZO层104表面连接有保护层。
值得说明的是，静电产生的原因：TFT形成于绝缘衬底玻璃之上，电极电荷容易积累到更高的电压水平。当静电积累达到一定程度以后，分离栅电极和源、漏电极的绝缘介质薄膜就有可能发生击穿，从而导致源电极和栅电极的短路。即使绝缘介质没有发生击穿，积累静电会引起栅电极和源电极之间的电压差异，导致TFT阈值电压的漂移而改变TFT工作特性。
图3为现有的薄膜晶体管工作电路原理图，如图3所示，其中，①或②表示两个不同主线路，即有两个不同薄膜晶体管。G点和G’点对应两个不同薄膜晶体管上的栅极金属102，S点和S’点对应两个不同薄膜晶体管上的源极金属层105，D点和D’点对应两个不同薄膜晶体管上的漏极金属层106。当主线路(图3中的①或②)工作电压瞬间过大，即O点(或O’点)和G点(或G’点)分压较大时，G(或G’点)处于高电位是将TFT打开，S点(或S’点)和D点(或D’点)将导通，形成电流将O点(或O’点)大电压引出到D点(或D’点)，主线路(图3中①或②)瞬间大电压将被拉低，即高电压释放到相邻主线路中，最终使得多个薄膜晶体管来分担这部分电压，形成所有薄膜晶体管的等电位效应，起到保护作用。
由于现有技术中TFT沟道长度大，IGZO层裸露的表面积较大，在保护层制作过程中，容易受到Plasma(等离子体)表面轰击而引起Plasma热效应影响，从而引起IGZO分子结构中的O离子键脱离IGZO本体形成导体；在主线路(图3中①或②)瞬间大电流将薄膜晶体管打开S-D(或S’点-D’点)形成瞬间大电流，即图3中的G(或G’点)处于高电位是将TFT打开，S点(或S’点)和D点(或D’点)将导通形成瞬间大电流，采用IGZO的TFT长沟道设计阻抗较大，瞬间的大电流形成一个发热电阻导致IGZO层烧蚀从而引起IGZO层半导体特性恶化形成导体，最终导致IGZO层形成导体引起主线路(图3中①和②)短接，引起整体线路静电回路失效。
图4为根据一示例性实施例提供的一种薄膜晶体管的平面图，图5为图4在B-B处的剖视图，如图4和图5所示，本发明实施例提供一种薄膜晶体管，包括：源极金属层1、漏极金属层2以及IGZ0层3，源极金属层1与漏极金属层2之间形成有沟道区域，IGZ0层3包括第一端面和第二端面，至少部分源极金属层1、漏极金属层2连接于第一端面，沟道区域内设有金属膜层4，金属膜层4连接于第一端面的至少部分。
为便于描述，下文不妨以金属膜层4朝向IGZ0层3的方向为下，以金属膜层4背离IGZ0层3的方向为上(图5、图8以及图10中的箭头X所指示的方向)；以源极金属层1连接IGZ0层3的一端为左(图4-图5，图7-图8以及图10中的箭头Y所指示的方向)，以漏极金属层2连接IGZ0层3的一端为右。示例性地，第一端面指的是IGZ0层3的上端面，第二端面指的是IGZ0层3的下端面。
具体地，源极金属层1和漏极金属层2可呈对称设置，源极金属层1以及漏极金属层2可全部位于IGZ0层3的上方，源极金属层1以及漏极金属层2可只有一部分位于IGZ0层3的上方。
具体地，金属膜层4连接于IGZ0层3的上方，且金属膜层4位于源极金属层1以及漏极金属层2之间。金属膜层4上端面和IGZ0层3的上端面之间的距离，可相等于或大于源极金属层1或漏极金属层2的上端面和IGZ0层3的上端面之间的距离，以便有效减小沟道的长度。增加金属膜层4后的沟道长度为源极金属层1与金属膜片之间的长度，以及漏极金属层2与金属膜片之间的长度。
图6为根据一示例性实施例提供的一种薄膜晶体管的工作电路原理图，如图6所示，其中，两个C点(或C’点)之间对应金属膜层4，当主线路(图6中①或②)工作电压瞬间过大，即O点(或O’点)和G点(或G’点)分压较大时，G点(或G’点)处于高电位而将TFT打开，S点(或S’点)和D点(或D’点)将导通，形成电流将O点(或O’点)大电压引出到D点(或D’点)，主线路(图6中①或②)瞬间大电压将被拉低，起到保护作用。
本实施例提供的薄膜晶体管，在源极金属层1和漏极金属层2之间设置金属膜片，使得源极金属层1和漏极金属层2之间的沟道区域减小，进而减小裸露在外的IGZ0层3的面积，使得薄膜晶体管的电路不易发生短接，利于延长薄膜晶体管的使用寿命。
图7为根据一示例性实施例提供的另一种薄膜晶体管的平面图，图8为图7在C-C处的剖视图，图7为在图4的基础上，进一步地，如图7和图8所示，IGZ0层3上可开设有凹槽31，凹槽31贯穿IGZO层3的第一端面和第二端面，且凹槽31的两端分别连接于源极金属层1和漏极金属层2，凹槽31用于分割IGZO层3。
具体地，凹槽31的长度方向沿沟道的长度方向设置，凹槽31将图4中的IGZ0层3分割成至少两个相互独立的IGZ0层3。
图9为根据一示例性实施例提供的另一种薄膜晶体管的工作电路原理图，如图9所示，当主线路(图9中①或②)工作电压瞬间过大，即O点分压较大时，G点处于高电位而将TFT打开，S-C、S’点-C’点、C-D和C’点-D’点各分路将导通，形成电流将O点大电压引出到D点(D’点)，主线路(图9中①或②)瞬间大电压将被拉低，起到保护作用。当薄膜晶体管中如图9中S-C支路或者C’点-D’点支路受损时，S’点-C’点支路或C-D支路可以维持工作状态，可以有效保护静电回路导通状态。
本实施例提供的薄膜晶体管，通过凹槽将IGZO层分割成至少两部分，不仅在薄膜晶体管受到外力作用时，能够有效地分散集中的应力。而且当其中一个部分的IGZ0层3的某个部位所受到的应力超过应力承受能力而失效后，其它部分的IGZ0层3仍可以继续放电。利于提高薄膜晶体管的静电保护能力以及抗外部影响能力，延长了薄膜晶体管的使用寿命。
在其中一种可能的实现方式中，凹槽31均分于IGZ0层3，以便薄膜晶体管的均匀性。
在其中一种可能的实现方式中，凹槽31的数量为至少一个，凹槽31沿着IGZO层3的长度方向延伸，IGZO层3被凹槽31分隔形成至少两个条形IGZO层。如此，不仅更好地分散薄膜晶体管所受的集中应力，而且增加了静电回路的数量，以便更好地提高薄膜晶体管的静电保护能力以及抗外部影响能力，延长了薄膜晶体管的使用寿命。
示例性地，凹槽31可设有一个(图7中以一个凹槽31为例示出)，将图4中的IGZ0层3分成两个条形IGZ0层，每个条形IGZ0层左右两端分别和源极金属层1和漏极金属层2连接；凹槽31可设有两个，两个凹槽31将图4中的IGZ0层3分成三个条形IGZ0层，两个凹槽31可呈平行设置，两个凹槽31也可呈一定角度，但是两个凹槽31不能连通在一起，即相邻两个IGZ0层3之间设有一个凹槽31，且三个条形IGZ0层被相互独立；此处只是举例说明，对凹槽31的个数不做具体限定。
在其中一种可能的实现方式中，至少两个条形IGZO同时连接于金属膜层。
具体地，被凹槽31分割而成的每个条形IGZO都要于金属膜层连接，以便缩小由单个条形IGZO层所构成的静电回路中的沟道长度。
可选地，IGZO层在IGZO层的宽度方向上被金属膜层完全覆盖，以便金属膜层更好地缩短沟道的长度。
在其中一种可能的实现方式中，金属膜层4与源极金属层1之间的距离相等于金属膜层4和漏极金属层2之间的距离，以便提高薄膜晶体管的均匀性。
在其中一种可能的实现方式中，金属膜层的数量为至少一个。
具体地，当增加一个金属膜层后的沟道的长度不满足要求时，可再增加若干个金属膜层，以便减小沟道长度至适宜的长度。
在其中一种可能的实现方式中，所述金属膜层的宽度不小于3μm；和/或，所述金属膜层和所述源极金属层之间的距离不小于2.5μm；和/或，所述金属膜层和所述漏极金属层之间的距离不小于2.5μm，以便符合实际需求。
在其中一种可能的实现方式中，金属膜层、源极金属层以及漏极金属层在同一制程中形成。
具体地，金属膜层、源极金属层以及漏极金属层可选用同一材料，可通过同一加工工序加工出来，不仅能够减少成本，而且提高加工速度。
在上述任一实现方式的基础上，参考图2、图5以及图8，IGZ0层3的第二端面连接有栅极绝缘层6，栅极绝缘层6的另一侧连接有栅极金属7，栅极金属7的另一侧连接有衬底8，栅极金属7和源极金属层1通过导电件9连接。
具体地，IGZ0层3的下端面连接有栅极绝缘层6，栅极绝缘层6的下侧连接有栅极金属7，栅极金属7的下侧连接有衬底8，栅极金属7和源极金属层1通过导电件9连接(图2、图5以及图8中导电件9未示出)。
具体地，所述衬底8可采用透明的无碱玻璃基板或者石英基板，或者采用其他具有一定硬度的透明基板。
具体地，栅极金属7、源极金属层1以及漏极金属层2可采用磁控溅射或热蒸发的方法形成，栅极金属7、源极金属层1以及漏极金属层2可采用Cr、W、Cu、Ti、Ta或MO中的任一所形成的单层膜制成，或者采用以上任一金属的合金制成，或者采用以上金属的任意组合所形成的。
具体地，栅极绝缘层6可采用氮化物或者有机绝缘材料制成，如采用SiHX或者有机树脂制成，其中，生成SiHX所对应的反应气体为SiH4、NH3以及N2，或者SiH2Cl2、NH3以及N2。其中，栅极绝缘层6可采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)或者采用溅射的方法形成。
需要说明的是，栅极金属7上加载电压来控制FTF器件的开关；IGZ0层3作为FTF器件开启时，电子流动的通道；栅级绝缘层6用来隔绝栅极金属7和IGZ0层3，以防短路。
图10为根据一示例性实施例提供的再一种薄膜晶体管的剖视图，如图10所示，栅极绝缘层6覆盖于栅极金属7连接有导电件9以外的部分，以便栅极金属7在没有导电件9连接的位置绝缘，防止短路。
在其中一种可能的实现方式中，栅级绝缘层上开设有通孔，导电件9一端连接于源极金属层1，导电件9的另一端穿过通孔并与栅极金属7连接，以便导电件9和栅极金属7连接。
在其中一种可能的实现方式中，导电件9、源极金属层1、漏极金属层2以及IGZ0层3的投影可位于栅极金属7内，以便栅极金属7与导电件9连接，且栅极金属7作为薄膜晶体管的开关使用。
可选地，导电件9可包括：与源极金属层1连接的源极段91、与源极段91连接的下陷92，源极段91可连接于源极金属层1远离漏极金属层2的一侧，下陷92可朝向栅极金属7延伸，下陷92可内嵌于通孔，下陷92的底端可连接于栅极金属7。
其中，源极段91可连接于源极金属层1上端面，至少部分下陷92的侧壁可连接于源极金属层1的侧面，以便扩大电子的流动路径。
另外，下陷92的左端可至少部分位于栅极绝缘层6的上方，以便保护栅极绝缘层6。
可选地，导电件9所选用的材料包括但不限于Cr、W、Cu、Ti、Ta或Mo中的任一所形成的单层膜制成，或者采用以上任一金属的合金制成，或者采用以上金属的任意组合所形成的多层膜制成。导电件9也可采用透明金属氧化物材料制成，例如采用ITO(Indium TinOxide，掺锡氧化铟)薄膜或IZO(铟锌氧化物)薄膜制成。其中，ITO薄膜是一种n型半导体材料，具有高的导电率、高的可见光透过率、高的机械硬度和良好的化学稳定性；IZO薄膜具有高迁移率和电阻率可控的特点，是一种有前景的氧化物半导体材料，已被用于制备氧化物薄膜晶体管。
在其中一种可能的实现方式中，源极金属层1包括第一段11和第二段12，第一段11连接于IGZ0层3，第二段12和栅极绝缘层6连接，源极金属层1背离栅极绝缘层6的一侧连接于导电件9，源极金属层1未全部位于IGZ0层3上方，所以薄膜晶体管的整体高度减小，便于导电件9的连接。
在上述任一实现方式的基础上，薄膜晶体管还包括保护层5，保护层5覆盖于源极金属层1、漏极金属层2以及IGZ0层3，以便阻止空气中水和氧气对保护源极金属层1、漏极金属层2以及IGZ0层3性能造成影响。
具体地，在商业产品用的非晶硅TFT中，保护层一般是采用SiHX，用PECVD方法制备。然而，在IGZO-TFT中，却不能够用SiHX作为保护层，因为PECVD方法中制备SiHX会含有大量的H原子，H原子会使得器件的电性能发生变化，甚至会导致有源层从半导体变为导体。当然，如果通过射频磁控溅射制备氮化硅，仍然是可以用作保护层。
可选地，保护层5可将源极金属层1、漏极金属层2以及IGZ0层3全覆盖。
可选地，可有部分源极金属层1上方未被保护层5覆盖，未被保护层5覆盖的源极金属层1的上端面区域可被导电件9的源极段91覆盖。
一种阵列基板以及液晶显示面板，包括如上任一项实施例的薄膜晶体管具有利于提高薄膜晶体管的静电保护能力以及抗外部影响能力好，使用寿命长的优点。
其中，“上”、“下”等的用语，是用于描述各个结构在附图中的相对位置关系，仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
需要说明的是：在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
此外，在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种薄膜晶体管，包括：源极金属层、漏极金属层以及IGZ0层，所述源极金属层和所述漏极金属层之间形成有沟道区域，其特征在于，所述IGZ0层包括第一端面和第二端面，至少部分所述源极金属层、漏极金属层连接于所述第一端面，所述沟道区域内设有金属膜层，所述金属膜层覆盖所述第一端面的至少一部分，所述IGZ0层上开设有凹槽，所述凹槽贯穿所述IGZO层的第一端面和第二端面，且所述凹槽的两端分别连接于所述源极金属层和所述漏极金属层，所述凹槽用于分隔所述IGZO层。
2.根据权利要求1所述的薄膜晶体管,其特征在于，所述凹槽的数量为至少一个，所述凹槽沿着所述IGZO层的长度方向延伸，所述IGZO层被所述凹槽均分形成至少两个条形IGZO。
3.根据权利要求2所述的薄膜晶体管,其特征在于，所述至少两个条形IGZO同时连接于所述金属膜层。
4.根据权利要求1所述的薄膜晶体管,其特征在于，所述IGZO层在所述IGZO层的宽度方向上被所述金属膜层完全覆盖。
5.根据权利要求1所述的薄膜晶体管,其特征在于，所述金属膜层与所述源极金属层之间的距离等于所述金属膜层和所述漏极金属层之间的距离。
6.根据权利要求1所述的薄膜晶体管,其特征在于，所述金属膜层的数量为至少一个。
7.根据权利要求1所述的薄膜晶体管,其特征在于，所述金属膜层的宽度不小于3μm；
和/或，所述金属膜层和所述源极金属层之间的距离不小于2.5μm；
和/或，所述金属膜层和所述漏极金属层之间的距离不小于2.5μm。
8.根据权利要求1所述的薄膜晶体管,其特征在于，所述金属膜层和所述源极金属层、漏极金属层在同一制程中形成。
9.一种阵列基板，其特征在于，包括如权利要求1-8任一项所述的薄膜晶体管。
10.一种液晶显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN201911424679.6A 2019-12-31 2019-12-31 薄膜晶体管、阵列基板以及液晶显示面板 Pending CN111180523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911424679.6A CN111180523A (zh) 2019-12-31 2019-12-31 薄膜晶体管、阵列基板以及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911424679.6A CN111180523A (zh) 2019-12-31 2019-12-31 薄膜晶体管、阵列基板以及液晶显示面板

Publications (1)

Publication Number Publication Date
CN111180523A true CN111180523A (zh) 2020-05-19

Family

ID=70654490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911424679.6A Pending CN111180523A (zh) 2019-12-31 2019-12-31 薄膜晶体管、阵列基板以及液晶显示面板

Country Status (1)

Country Link
CN (1) CN111180523A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431146A (zh) * 2007-11-05 2009-05-13 株式会社日立制作所 布线基板的制造方法以及该布线基板
CN102646594A (zh) * 2011-05-20 2012-08-22 京东方科技集团股份有限公司 一种esd电路的沟道及其制备方法
CN102983102A (zh) * 2012-12-04 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103268876A (zh) * 2012-09-27 2013-08-28 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置
CN103296012A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 Esd保护系统及x射线平板探测器
US9046950B1 (en) * 2013-12-23 2015-06-02 Shanghai Tianma Micro-electronics Co., Ltd. Touch display panel with electrostatic protection unit
CN104934444A (zh) * 2015-05-11 2015-09-23 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板结构及其制作方法
CN105185837A (zh) * 2009-10-08 2015-12-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN106876479A (zh) * 2017-04-19 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
US20180203311A1 (en) * 2016-04-26 2018-07-19 Boe Technology Group Co., Ltd. Array Substrate Circuit, Array Substrate, and Display Device
US10158025B1 (en) * 2017-11-10 2018-12-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT device and electrostatic protection circuit of liquid crystal display panel

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431146A (zh) * 2007-11-05 2009-05-13 株式会社日立制作所 布线基板的制造方法以及该布线基板
CN105185837A (zh) * 2009-10-08 2015-12-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN102646594A (zh) * 2011-05-20 2012-08-22 京东方科技集团股份有限公司 一种esd电路的沟道及其制备方法
CN103296012A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 Esd保护系统及x射线平板探测器
CN103268876A (zh) * 2012-09-27 2013-08-28 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置
CN102983102A (zh) * 2012-12-04 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9046950B1 (en) * 2013-12-23 2015-06-02 Shanghai Tianma Micro-electronics Co., Ltd. Touch display panel with electrostatic protection unit
CN104934444A (zh) * 2015-05-11 2015-09-23 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板结构及其制作方法
US20180203311A1 (en) * 2016-04-26 2018-07-19 Boe Technology Group Co., Ltd. Array Substrate Circuit, Array Substrate, and Display Device
CN106876479A (zh) * 2017-04-19 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
US10158025B1 (en) * 2017-11-10 2018-12-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT device and electrostatic protection circuit of liquid crystal display panel

Similar Documents

Publication Publication Date Title
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
US8143678B2 (en) Thin film transistors having multi-layer channel
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
JP7394900B2 (ja) 半導体装置
KR101920709B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20110079784A1 (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having thin film transistor
US8697535B2 (en) Thin film transistor substrate and method for fabricating the same
KR20080017965A (ko) 가요성 표시 장치용 표시판의 제조 방법
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
US20210091123A1 (en) Thin film transistor assembly, array substrate and display panel
WO2012002085A1 (ja) 半導体装置
US20130200361A1 (en) Thin film transistor having an active layer consisting of multiple oxide semiconductor layers
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US20150206950A1 (en) Semiconductor structure
US8546800B2 (en) Thin film transistor
JP2012164873A (ja) 薄膜トランジスタ回路基板及びその製造方法
JP2009105177A (ja) 半導体装置
CN111180523A (zh) 薄膜晶体管、阵列基板以及液晶显示面板
CN104253158A (zh) 薄膜晶体管及其制造方法
CN103187451B (zh) 薄膜晶体管
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
CN103715268A (zh) 氧化物薄膜晶体管及显示装置
KR102609586B1 (ko) 박막 트랜지스터
KR20080039179A (ko) 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 표시장치및 표시장치용 구동 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200519