CN109243353A - 反相器及goa电路 - Google Patents

反相器及goa电路 Download PDF

Info

Publication number
CN109243353A
CN109243353A CN201811144369.4A CN201811144369A CN109243353A CN 109243353 A CN109243353 A CN 109243353A CN 201811144369 A CN201811144369 A CN 201811144369A CN 109243353 A CN109243353 A CN 109243353A
Authority
CN
China
Prior art keywords
film transistor
layer
substrate
buffer layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811144369.4A
Other languages
English (en)
Inventor
余华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201811144369.4A priority Critical patent/CN109243353A/zh
Priority to PCT/CN2018/113253 priority patent/WO2020062409A1/zh
Priority to US16/471,579 priority patent/US20200194463A1/en
Publication of CN109243353A publication Critical patent/CN109243353A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种反相器，包括：第一薄膜晶体管，包括：第一基板；至少一第一缓冲层，形成于所述第一基板上；以及第一多晶硅层，形成于所述至少一第一缓冲层上的一部分；以及第二薄膜晶体管，包括：第二基板；至少一第二缓冲层，形成于所述第二遮光层上；以及第二多晶硅层，形成于所述至少一第二缓冲层上的一部分。所述第一薄膜晶体管进一步包括第一遮光层形成于所述第一基板及所述至少一第一缓冲层之间，及/或所述第二薄膜晶体管进一步包括第二遮光层形成于所述第二基板及所述至少一第二缓冲层之间。还提供一种GOA电路。

Description

反相器及GOA电路
技术领域
本揭示涉及显示装置，特别是涉及一种用于显示装置的反相器及GOA电路。
背景技术
阵列栅极驱动(Gate driver On Array，GOA)电路是利用显示面板的制程将控制扫描线的薄膜晶体管(Thin Film Transistor，TFT)组件制作在显示面板的显示区周边。GOA电路包括反相器、(inverter，INV)、传输门(transfer gate，TG)、与非门(NAND gate)、或非门(NOR gate)等基本逻辑电路。
请参阅图1，图1显示现有技术中利用反相器输出扫描信号至扫描线G的示意图。
所述反相器包括P型薄膜晶体管P以及N型薄膜晶体管N。所述P型薄膜晶体管P的栅极及所述N型薄膜晶体管N的栅极电性连接至输入端点IN。所述P型薄膜晶体管P的源极电性连接至直流电压源VGH(高电平)。所述N型薄膜晶体管N的源极电性连接至直流电压源VGL(低电平)。所述P型薄膜晶体管P的漏极及所述N型薄膜晶体管N的漏极电性连接至所述扫描线G。
当一高电平讯号输入至所述输入端点IN时，所述P型薄膜晶体管P不导通，所述N型薄膜晶体管N导通，所述扫描线G为低电平(电性连接至直流电压源VGL)。
当一低电平讯号输入至所述输入端点IN时，所述P型薄膜晶体管P导通，所述N型薄膜晶体管N不导通，所述扫描线G为高电平(电性连接至直流电压源VGH)。
当所述P型薄膜晶体管P的电气特性变差，导致临界电压(threshold voltage)Vth往正数值偏移，因此P型薄膜晶体管P的Vgs会趋于临界电压Vth，P型薄膜晶体管P的导通电流增大。直流电压源VGH(高电平)和直流电压源VGL(低电平)之间会存在导通路径，最终导致扫描线G趋近于0伏特，进而使得与画素电性连接的薄膜晶体管慢慢导通，漏电流增加，导致面板出现串扰现象。
因此需要对现有技术中的问题提出解决方法。
发明内容
当P型薄膜晶体管的电气特性变差，导致临界电压往正数偏移，使得与画素电性连接的薄膜晶体管慢慢导通，漏电流增加，导致面板出现串扰现象。
本揭示的目的在于提供一种反相器及GOA电路，其能解决现有技术中的问题。
为解决上述问题，本揭示提供的一种反相器，用于GOA电路，所述反相器包括：第一薄膜晶体管，包括：第一基板；至少一第一缓冲层，形成于所述第一基板上；第一多晶硅层，形成于所述至少一第一缓冲层上的一部分；第一栅极绝缘层，形成于所述至少一第一缓冲层上以及所述第一多晶硅层上；以及第一栅极，形成于所述第一栅极绝缘层上；以及第二薄膜晶体管，包括：第二基板；至少一第二缓冲层，形成于所述第二基板上；第二多晶硅层，形成于所述至少一第二缓冲层上的一部分；第二栅极绝缘层，形成于所述至少一第二缓冲层上以及所述第二多晶硅层上；以及第二栅极，形成于所述第二栅极绝缘层上。所述第一薄膜晶体管进一步包括第一遮光层形成于所述第一基板及所述至少一第一缓冲层之间，及/或所述第二薄膜晶体管进一步包括第二遮光层形成于所述第二基板及所述至少一第二缓冲层之间。
于一实施例中，所述第一栅极电性连接至一输入端点，且所述第二栅极电性连接至所述输入端点。
于一实施例中，所述第一薄膜晶体管进一步包括一第一源极以及一第一漏极，所述第一源极电性连接至一第一直流电压源，所述第一漏极电性连接至一输出端点，所述第二薄膜晶体管进一步包括一第二源极以及一第二漏极，所述第二源极电性连接至一第二直流电压源，所述第二漏极电性连接至所述输出端点。
于一实施例中，所述第一薄膜晶体管为P型薄膜晶体管。
于一实施例中，所述第二薄膜晶体管为N型薄膜晶体管。
本揭示提供的一种GOA电路包括多个反相器，每一反相器包括：第一薄膜晶体管，包括：第一基板；第一遮光层，形成于所述第一基板上；至少一第一缓冲层，形成于所述第一遮光层上；第一多晶硅层，形成于所述第一缓冲层上的一部分；第一栅极绝缘层，形成于所述至少一第一缓冲层上以及所述第一多晶硅层上；以及第一栅极，形成于所述第一栅极绝缘层上；以及第二薄膜晶体管，包括：第二基板；第二遮光层，形成于所述第二基板上；至少一第二缓冲层，形成于所述第二遮光层上；第二多晶硅层，形成于所述第二缓冲层上的一部分；第二栅极绝缘层，形成于所述至少一第二缓冲层上以及所述第二多晶硅层上；以及第二栅极，形成于所述第二栅极绝缘层上。所述第一薄膜晶体管进一步包括第一遮光层形成于所述第一基板上，及/或所述第二薄膜晶体管进一步包括第二遮光层形成于所述第二基板上。
于一实施例中，所述第一栅极电性连接至一输入端点，且所述第二栅极电性连接至所述输入端点。
于一实施例中，所述第一薄膜晶体管进一步包括一第一源极以及一第一漏极，所述第一源极电性连接至一第一直流电压源，所述第一漏极电性连接至一输出端点，所述第二薄膜晶体管进一步包括一第二源极以及一第二漏极，所述第二源极电性连接至一第二直流电压源，所述第二漏极电性连接至所述输出端点。
于一实施例中，所述第一薄膜晶体管为P型薄膜晶体管。
于一实施例中，所述第二薄膜晶体管为N型薄膜晶体管。
相较于现有技术，本揭示之GOA电路的反相器中，由于在P型薄膜晶体管及N型薄膜晶体管的至少一者设置遮光层，所述遮光层能减少所述漏电流，进而避免所述显示面板的串扰现象。
为让本揭示的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示现有技术中利用反相器输出扫描信号至扫描线的示意图。
图2显示根据本揭示一实施例之GOA电路的反相器的上视图。
图3显示图2沿线段AA’的剖面图。
图4显示图2沿线段BB’的剖面图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本揭示可用以实施的特定实施例。
请参阅图2至图4，图2显示根据本揭示一实施例之GOA电路的反相器的上视图，图3显示图2沿线段AA’的剖面图，图4显示图2沿线段BB’的剖面图。
所述GOA电路包括多个反相器且设置于一显示面板上。更明确地说，所述GOA电路设置于所述显示面板的显示区周边。
每一所述反相器包括一第一薄膜晶体管T1以及一第二薄膜晶体管T2。
所述第一薄膜晶体管T1包括一第一基板10、一第一遮光层12、至少一第一缓冲层(图中显示两第一缓冲层14、16)、一第一多晶硅层(polysilicon layer)18、一第一栅极绝缘层20、一第一栅极G1、一第一源极S1以及一第一漏极D1。
所述第一基板10为所述显示面板的阵列基板。所述第一基板10可以但不限于为玻璃基板或软性基板。
所述第一遮光层12形成于所述第一基板10上。
所述第一缓冲层14形成于所第一遮光层12上。所述第一缓冲层14可以为氧化硅层或氮化硅层。
所述第一缓冲层16形成于所述第一缓冲层14上。所述第一缓冲层16可以为氧化硅层或氮化硅层。
所述第一多晶硅层18形成于所述第一缓冲层16上的一部分。
所述第一栅极绝缘层20形成于所述第一缓冲层16上以及所述第一多晶硅层18上。
所述第一栅极G1形成于所述第一栅极绝缘层20上且电性连接至一输入端点IN。
所述第一源极S1以及所述第一漏极D1形成的位置与现有技术相同，于此不多加赘述。
所述第一源极S1电性连接至一第一直流电压源V1。所述第一漏极D1电性连接至一输出端点OUT。所述输出端点OUT电性连接至所述面板之一扫描线。
所述第二薄膜晶体管T2包括一第二基板30、一第二遮光层32、至少一第二缓冲层(图中显示两第二缓冲层34、36)、一第二多晶硅层38、一第二栅极绝缘层40、一第二栅极G2、一第二源极S2以及一第二漏极D2。
所述第二基板30为所述显示面板的阵列基板。所述第二基板30可以但不限于为玻璃基板或软性基板。所述第二基板30及所述第一基板10皆为所述显示面板的阵列基板。
所述第二遮光层32形成于所述第二基板30上。
所述第二缓冲层34形成于所第二遮光层32上。所述第二缓冲层34可以为氧化硅层或氮化硅层。
所述第二缓冲层36形成于所述第二缓冲层34上。所述第二缓冲层36可以为氧化硅层或氮化硅层。
所述第二多晶硅层38形成于所述第二缓冲层36上的一部分。
所述第二栅极绝缘层40形成于所述第二缓冲层36上以及所述第二多晶硅层38上。
所述第二栅极G2形成于所述第二栅极绝缘层40上且电性连接至所述输入端点IN。
所述第二源极S2以及所述第二漏极D2形成的位置与现有技术相同，于此不多加赘述。
所述第二源极S2电性连接至一第二直流电压源V2。所述第二漏极D2电性连接至所述输出端点OUT。
从图3及图4可知，所述第一薄膜晶体管T1及所述第二薄膜晶体管T2具有类似的结构。
本揭示之GOA电路的反相器的特点在于所述第一薄膜晶体管T1及所述第二薄膜晶体管T2的至少一者设置有遮光层。于本实施例中，所述第一薄膜晶体管T1设置有第一遮光层12，所述第二薄膜晶体管T2设置有第二遮光层32。于另一实施例中，可以仅在所述第一薄膜晶体管T1设置有第一遮光层12，所述第二薄膜晶体管T2不设置第二遮光层32。于又一实施例中，可以仅在所述第二薄膜晶体管T2设置有第二遮光层32，所述第一薄膜晶体管T1不设置第一遮光层12。
此外，于本实施例中，所述第一薄膜晶体管T1掺杂有三价元素以形成一P型薄膜晶体管。更明确地说，所述第一薄膜晶体管T1的源极S1的区域与漏极D1的区域掺杂有三价元素。三价元素例如但不限于为硼。
所述第二薄膜晶体管T2掺杂有五价元素以形成一N型薄膜晶体管。更明确地说，所述第二薄膜晶体管T2的源极S2的区域与漏极D2的区域掺杂有五价元素。五价元素例如但不限于为磷。
本揭示之GOA电路的反相器的特点在于设置所述第一遮光层12或所述第二遮光层32。所述第一遮光层12用于遮挡住所述第一薄膜晶体管T1(P型薄膜晶体管)。当所述第一薄膜晶体管(P型薄膜晶体管)T1的临界电压往正数值偏移，由于所述第一遮光层12遮挡住所述第一薄膜晶体管(P型薄膜晶体管)T1，所述第一薄膜晶体管(P型薄膜晶体管)T1的导通电流较小，所述第一薄膜晶体管(P型薄膜晶体管)T1不会导通。
因此，当一高电平讯号输入至所述第一薄膜晶体管(P型薄膜晶体管)T1的第一栅极G1时，所述第一薄膜晶体管(P型薄膜晶体管)T1不会因为临界电压往正数值偏移而导通，输入至扫描线的扫描信号仍会为图1的直流电压源VGL(低电平)。也就是说，当所述反相器的输入为高电平讯号时，所述反相器的输出为低电平讯号。所述反相器能正常实现功能(输出低电平讯号)。更明确地说，所述第一遮光层12能减少所述第一薄膜晶体管T1(P型薄膜晶体管)的漏电流，进而避免所述显示面板的串扰现象。
此外，所述第二遮光层32也能减少所述第二薄膜晶体管T2(N型薄膜晶体管)的漏电流，进而避免所述显示面板的串扰现象。
本揭示之GOA电路的反相器中，由于在P型薄膜晶体管及N型薄膜晶体管的至少一者设置遮光层，所述遮光层能减少所述漏电流，进而避免所述显示面板的串扰现象。
综上所述，虽然本揭示已以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种反相器，用于GOA电路，其特征在于，所述反相器包括：
第一薄膜晶体管，包括：
第一基板；
至少一第一缓冲层，形成于所述第一基板上；
第一多晶硅层，形成于所述至少一第一缓冲层上的一部分；
第一栅极绝缘层，形成于所述至少一第一缓冲层上以及所述第一多晶硅层上；以及
第一栅极，形成于所述第一栅极绝缘层上；以及
第二薄膜晶体管，包括：
第二基板；
至少一第二缓冲层，形成于所述第二基板上；
第二多晶硅层，形成于所述至少一第二缓冲层上的一部分；
第二栅极绝缘层，形成于所述至少一第二缓冲层上以及
所述第二多晶硅层上；以及
第二栅极，形成于所述第二栅极绝缘层上，
其中所述第一薄膜晶体管进一步包括第一遮光层形成于所述第一基板及所述至少一第一缓冲层之间，及/或
所述第二薄膜晶体管进一步包括第二遮光层形成于所述第二基板及所述至少一第二缓冲层之间。
2.根据权利要求1所述的反相器，其特征在于，所述第一栅极电性连接至一输入端点，且所述第二栅极电性连接至所述输入端点。
3.根据权利要求1所述的反相器，其特征在于，所述第一薄膜晶体管进一步包括一第一源极以及一第一漏极，所述第一源极电性连接至一第一直流电压源，所述第一漏极电性连接至一输出端点，
所述第二薄膜晶体管进一步包括一第二源极以及一第二漏极，所述第二源极电性连接至一第二直流电压源，所述第二漏极电性连接至所述输出端点。
4.根据权利要求1所述的反相器，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管。
5.根据权利要求1所述的反相器，其特征在于，所述第二薄膜晶体管为N型薄膜晶体管。
6.一种GOA电路，其特征在于，包括多个反相器，每一反相器包括：
第一薄膜晶体管，包括：
第一基板；
至少一第一缓冲层，形成于所述第一基板上；
第一多晶硅层，形成于所述至少一第一缓冲层上的一部分；
第一栅极绝缘层，形成于所述至少一第一缓冲层上以及
所述第一多晶硅层上；以及
第一栅极，形成于所述第一栅极绝缘层上；以及
第二薄膜晶体管，包括：
第二基板；
至少一第二缓冲层，形成于所述第二基板上；
第二多晶硅层，形成于所述至少一第二缓冲层上的一部分；
第二栅极绝缘层，形成于所述至少一第二缓冲层上以及
所述第二多晶硅层上；以及
第二栅极，形成于所述第二栅极绝缘层上，
其中所述第一薄膜晶体管进一步包括第一遮光层形成于所述第一基板及所述至少一第一缓冲层之间，及/或
所述第二薄膜晶体管进一步包括第二遮光层形成于所述第二基板及所述至少一第二缓冲层之间。
7.根据权利要求6所述的GOA电路，其特征在于，所述第一栅极电性连接至一输入端点，且所述第二栅极电性连接至所述输入端点。
8.根据权利要求6所述的GOA电路，其特征在于，所述第一薄膜晶体管进一步包括一第一源极以及一第一漏极，所述第一源极电性连接至一第一直流电压源，所述第一漏极电性连接至一输出端点，
所述第二薄膜晶体管进一步包括一第二源极以及一第二漏极，所述第二源极电性连接至一第二直流电压源，所述第二漏极电性连接至所述输出端点。
9.根据权利要求6所述的GOA电路，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管。
10.根据权利要求6所述的GOA电路，其特征在于，所述第二薄膜晶体管为N型薄膜晶体管。
CN201811144369.4A 2018-09-29 2018-09-29 反相器及goa电路 Pending CN109243353A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811144369.4A CN109243353A (zh) 2018-09-29 2018-09-29 反相器及goa电路
PCT/CN2018/113253 WO2020062409A1 (zh) 2018-09-29 2018-11-01 反相器及 goa 电路
US16/471,579 US20200194463A1 (en) 2018-09-29 2018-11-01 Inverter and goa circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811144369.4A CN109243353A (zh) 2018-09-29 2018-09-29 反相器及goa电路

Publications (1)

Publication Number Publication Date
CN109243353A true CN109243353A (zh) 2019-01-18

Family

ID=65054401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811144369.4A Pending CN109243353A (zh) 2018-09-29 2018-09-29 反相器及goa电路

Country Status (3)

Country Link
US (1) US20200194463A1 (zh)
CN (1) CN109243353A (zh)
WO (1) WO2020062409A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11663976B2 (en) 2020-08-28 2023-05-30 Boe Technology Group Co., Ltd. Display substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224722A (ja) * 2007-03-08 2008-09-25 Seiko Epson Corp 電気光学装置及び電子機器
TW201443856A (zh) * 2013-03-21 2014-11-16 Pixtronix Inc 顯示裝置
CN106097949A (zh) * 2014-04-29 2016-11-09 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN208903642U (zh) * 2018-09-29 2019-05-24 武汉华星光电技术有限公司 反相器及goa电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224722A (ja) * 2007-03-08 2008-09-25 Seiko Epson Corp 電気光学装置及び電子機器
TW201443856A (zh) * 2013-03-21 2014-11-16 Pixtronix Inc 顯示裝置
CN106097949A (zh) * 2014-04-29 2016-11-09 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN208903642U (zh) * 2018-09-29 2019-05-24 武汉华星光电技术有限公司 反相器及goa电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11663976B2 (en) 2020-08-28 2023-05-30 Boe Technology Group Co., Ltd. Display substrate
US11978404B2 (en) 2020-08-28 2024-05-07 Boe Technology Group Co., Ltd. Display substrate

Also Published As

Publication number Publication date
US20200194463A1 (en) 2020-06-18
WO2020062409A1 (zh) 2020-04-02

Similar Documents

Publication Publication Date Title
US11876099B2 (en) Displays with silicon and semiconducting oxide thin-film transistors
CN108155195B (zh) 显示设备
US9564478B2 (en) Liquid crystal displays with oxide-based thin-film transistors
US11088175B2 (en) Display panel, method for driving the same, and display device
US10062789B2 (en) Thin film transistor and operating method thereof
CN102544026A (zh) 薄膜晶体管阵列面板
CN107121852B (zh) 一种阵列基板及液晶面板
US9935127B2 (en) Control circuit of thin film transistor
WO2017008336A1 (zh) 阵列基板及驱动阵列基板的方法
KR102314548B1 (ko) 시프트 레지스터 유닛, 회로 구조체, 게이트 구동 회로, 구동 회로 및 디스플레이 디바이스
CN107112330A (zh) 具有多种类型的薄膜晶体管的显示器背板
CN106611764B (zh) 显示设备
CN208903642U (zh) 反相器及goa电路
US9373646B2 (en) Polysilicon TFT device and manufacturing method thereof
CN109243353A (zh) 反相器及goa电路
US20180219104A1 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
KR20140144566A (ko) 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
JPS61295664A (ja) 半導体薄膜トランジスタ
KR20060083714A (ko) 액정 표시 장치
JP2008258579A (ja) 薄膜トランジスタおよび表示装置
CN109671394A (zh) Oled像素驱动电路和oled显示器
CN108417581A (zh) 阵列基板、显示面板和显示装置
KR20050069096A (ko) 액정표시장치의 액티브 패턴 구조
JP2008227210A (ja) 半導体装置、半導体装置の製造方法、および電気光学装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190118