CN106611764B - 显示设备 - Google Patents
显示设备 Download PDFInfo
- Publication number
- CN106611764B CN106611764B CN201510705472.1A CN201510705472A CN106611764B CN 106611764 B CN106611764 B CN 106611764B CN 201510705472 A CN201510705472 A CN 201510705472A CN 106611764 B CN106611764 B CN 106611764B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- thickness
- thin film
- film transistor
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种显示设备,包括:一基板,设有一显示区及一非显示区,且该非显示区围绕该显示区设置;一第一薄膜晶体管单元,设于该显示区上;以及一第二薄膜晶体管单元,设于该非显示区上。其中,该第一薄膜晶体管单元的一第一半导体层具有一第一厚度;该第二晶体管单元的一第二半导体层具有一第二厚度;而该第一厚度小于该第二厚度。
Description
技术领域
本发明关于一种显示设备,尤指一种显示区与非显示区中的薄膜晶体管单元具有不同结构设计的显示设备。
背景技术
随着显示器技术不断进步,所有的显示设备均朝体积小、厚度薄、重量轻等趋势发展,故目前市面上主流的显示器装置已由以往的阴极射线管发展成薄型显示器,如液晶显示设备、有机发光二极管显示设备或无机发光二极管显示设备等。其中,薄型显示器可应用的领域相当多,举凡日常生活中使用的手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视等显示设备,大多数均使用该些显示设备。
虽然液晶显示设备或有机发光二极管显示设备已为市面上常见的显示设备,特别是液晶显示设备的技术更是相当成熟,但随着显示设备不断发展且消费者对显示设备的显示质量要求日趋提高,各家厂商无不极力发展出具有更高显示质量的显示设备。其中,除了显示区上的薄膜晶体管结构外,非显示区中的栅极驱动电路区域所使用的薄膜晶体管单元结构,亦为影响显示设备整体效率的因素的一。
有鉴于此,目前仍需针对显示区及非显示区的薄膜晶体管单元结构做改良,以更进一步提升显示设备的显示质量。
发明内容
本发明提供一显示设备,其中位于显示区的薄膜晶体管单元的半导体层具有至少一凹陷,而可提升此区的薄膜晶体管的负栅极应力(negative gate stress)表现,进而提升此区的薄膜晶体管特性。
本发明的显示设备包括:一基板,设有一显示区及一非显示区,且该非显示区围绕该显示区设置;一第一薄膜晶体管单元,设于该显示区上;以及一第二薄膜晶体管单元,设于该非显示区上。其中,该第一薄膜晶体管单元包括:一第一栅极电极,设于该基板上;一第一绝缘层,设于该第一栅极电极上;一第一半导体层,设于该第一绝缘层上且与该第一栅极电极对应设置,包括一第一部分与第二部分,且该第一部分与该第二部分相距一预定距离;一第一源极及一第一漏极,分别设于该第一半导体层的该第一部分与该第二部分上。该第二薄膜晶体管单元包括:一第二栅极电极,设于该基板上;一第二绝缘层,设于该第二栅极电极上;一第二半导体层,设于该第二绝缘层上且与该第二栅极电极对应设置;以及一第二源极及一第二漏极,设于该第二半导体层上。其中,该第一半导体层具有一第一厚度,该第二半导体层具有一第二厚度,其中,该第一厚度小于该第二厚度。
于本发明的显示设备中,该第一厚度与该第二厚度的差值可介于至之间,较佳介于至之间;或该第一厚度与该第二厚度的差值可为第一半导体层的厚度的10-100%。
于本发明的显示设备中,第一半导体层及第二半导体层的材料可为相同或不同材料,且较佳均为金属氧化物(如:IGZO、AIZO、HIZO、ITZO、IGZTO、或IGTO)。
于本发明的显示设备中,该第一半导体层的一表面包括一凹陷区域及一平坦区域,该第一半导体层在该凹陷区域具有该第一厚度,该第一半导体层在该平坦区域具有一第三厚度。其中,该第一厚度与该第三厚度的差值介于至之间;或该第一厚度与该第三厚度的差值为该第一半导体层的厚度的10-100%。
于本发明的显示设备中,于一实施例中,该凹陷区域具有两个,且分别位于该第一部分及该第二部分上;于另一实施例中,该凹陷区域分布于该第一部分、该第二部分、与该第一部分与该第二部分之间的一第三部分上;于再一实施例中,凹陷区域设于部分该第一部分与该第二部分之间的一第三部分上;于更一实施例中,该凹陷区域设于整个该第一部分与该第二部分之间的一第三部分上。
本发明的显示设备,位于显示区的第一薄膜晶体管单元的第一半导体层的第一厚度小于位于非显示区的第二薄膜晶体管单元的第二半导体层的第二厚度;特别是,于本发明的显示设备中,第一半导体层的表面包括一凹陷区域及一平坦区域,此凹陷区域所产生的膜内缺陷可提升第一薄膜晶体管的负栅极应力表现,进而提升第一薄膜晶体管特性。此外,由于非显示区的第二薄膜晶体管作为一栅极驱动电路,故位于此区的第二薄膜晶体管的第二半导体层则不具有凹陷区域,如此可提升第二薄膜晶体管的高电流应力(highcurrent stress)表现。
附图说明
图1A为本发明实施例1的显示设备的上视图。
图1B为本发明实施例1的显示设备的剖面示意图。
图2为本发明实施例1的显示设备的显示区上的第一薄膜晶体管单元的剖面示意图。
图3为本发明实施例1的显示设备的显示区上的第一薄膜晶体管单元的上视图。
图4为本发明实施例1的显示设备的非显示区上的第二薄膜晶体管单元的上视图。
图5为本发明实施例1的显示设备的非显示区上的第二薄膜晶体管单元的剖面示意图。
图6为本发明实施例1的显示设备的显示区及非显示区上的第一薄膜晶体管单元及第二薄膜晶体管单元的剖面示意图。
图7A为本发明实施例1的第一薄膜晶体管单元的高电流应力测试结果图。
图7B为本发明实施例1的第一薄膜晶体管单元的负栅极应力测试结果图。
图7C为本发明实施例1的第一薄膜晶体管单元的负栅极应力加上背光应力的测试结果图。
图8A为本发明实施例1的第二薄膜晶体管单元的高电流应力测试结果图。
图8B为本发明实施例1的第二薄膜晶体管单元的负栅极应力测试结果图。
图8C为本发明实施例1的第一薄膜晶体管单元的负栅极应力加上背光应力的测试结果图。
图9为本发明实施例2的显示设备的显示区上的第一薄膜晶体管单元的上视图。
图10为本发明实施例3的显示设备的显示区上的第一薄膜晶体管单元的上视图。
图11为本发明实施例4的显示设备的显示区上的第一薄膜晶体管单元的上视图。
图12A为本发明实施例5的显示设备的显示区上的第一薄膜晶体管单元的剖面示意图。
图12B为本发明实施例5的显示设备的显示区上的第一薄膜晶体管单元的上视图。
图13为本发明实施例6的显示设备的显示区上的第一薄膜晶体管单元的剖面示意图。
【符号说明】
11 基板 11a 底面
12 线路 13 源极驱动电路
14 对侧基板 15 显示层
2 第一薄膜晶体管单元 22 第一栅极电极
23 第一绝缘层 24 第一半导体层
24a,44a 表面 24b,24c 边缘
241,242 凹陷区域 243 平坦区域
251 第一源极 252 第一漏极
253,453 通道区 4 第二薄膜晶体管单元
42 第二栅极电极 43 第二绝缘层
44 第二半导体层 451 第二源极
452 第二漏极 AA 显示区
B 非显示区 D 深度
P1 第一部分 P2 第二部分
P3 第三部分 T1 第一厚度
T2 第二厚度 T3 第三厚度
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,熟习此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节亦可针对不同观点与应用,在不悖离本创作的精神下进行各种修饰与变更。
再者,说明书与请求项中所使用的序数例如”第一”、”第二”等的用词,以修饰请求项的元件,其本身并不意含及代表该请求元件有任何的前的序数,也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序,该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
实施例1
图1A为本实施例的显示设备的上视图,其中,本实施例的显示设备包括:一基板11,设有一显示区AA及一非显示区B,且非显示区B围绕显示区AA设置。本实施例的显示设备更包括源极驱动电路(Drive IC)13,与基板11的非显示区B上的线路12电性连接。此外,于本实施例的显示设备中,栅极驱动电路(图未示)是建构在薄膜晶体管阵列(图未示)里,而为一GOP电路,且位于非显示区B上。
图1B为本实施例的显示设备的剖面示意图,其中,本实施例的显示设备更包括:一对侧基板14,与基板11相对设置;以及一显示层15,设于对侧基板14与基板11间。于本实施例中,基板11可为上方设置有薄膜晶体管单元(图未示)的薄膜晶体管基板,而对侧基板14可为上方设置有彩色滤光层(图未示)的彩色滤光片基板;然而,于本发明的其他实施例中,彩色滤光层(图未示)亦可设置在基板11上,此时,基板11则为一整合彩色滤光片阵列的薄膜晶体管基板(color filter on array,COA)。此外,本实施例的显示设备中的显示层15可为一液晶层、一有机发光二极管元件层、一无机发光二极管元件层。当本实施例的显示设备中的显示层15为液晶层时,本实施例的显示设备更包括一背光模块,设于基板11下方。
图2及图3分别为本实施例的显示设备的显示区AA上的第一薄膜晶体管单元的剖面示意图及上视图。首先,于基板11上形成一第一栅极电极22,再于第一栅极电极22及基板11上形成一作为栅极绝缘层的第一绝缘层23。而后,于第一绝缘层23上形成一第一半导体层24;于沉积第一半导体层24材料后,更进行一蚀刻制程,以于第一半导体层24的一表面上形成至少一凹陷区域241,242。在此,形成凹陷区域241,242的蚀刻制程较佳使用湿蚀刻制程,且湿蚀刻所使用的蚀刻液可根据第一半导体层24的材料做调整;其中,蚀刻液的一具体例子包括一含有氟离子的蚀刻液。经由湿蚀刻后,于第一半导体层24的凹陷区域241,242处,因湿蚀刻液内的离子与第一半导体层24作用而会部分掺杂于第一半导体层24中,使得第一半导体层24产生缺陷(defect)。最后,于第一半导体层24上形成一第一源极251及一第一漏极252,则完成本实施例的显示区AA上的第一薄膜晶体管单元2的制备。
图4及图5分别为本实施例的显示设备的非显示区B上的第二薄膜晶体管单元的剖面示意图及上视图。于本实施例中,显示区AA及非显示区B上的薄膜晶体管单元以相似制程制作,除了非显示区B的第二薄膜晶体管单元4的第二半导体层44不具有凹陷区域。首先,于基板11上形成一第二栅极电极42,再于第二栅极电极42及基板11上形成一作为栅极绝缘层的第二绝缘层43。而后,于第二绝缘层43上形成一第二半导体层44。最后,于第二半导体层44上形成一第二源极451及一第二漏极452,则完成本实施例的非显示区B上的第二薄膜晶体管单元4的制备。
于本实施例中,基板11其可使用例如玻璃、塑料、可挠性材质等基材材料所制成。第一绝缘层23及第二绝缘层43可同时形成,且可使用如氧化物、氮化物或氮氧化物等绝缘层材料制作;第一栅极电极22及第二栅极电极42可同时形成,而第一源极251及第一漏极252与第二源极451及第二漏极452可同时形成,且此些电极单元可使用导电材料,如金属、合金、金属氧化物、金属氮氧化物、或其他电极材料所制成;第一半导体层24及第二半导体层44可同时形成,且可使用如IGZO(indium galium zinc oxide)、AIZO(alumimun indiumzinc oxide)、HIZO(hafnium indium gallium zinc oxide)、ITZO(indium tin zincoxide)、IGZTO(indium gallium zinc tin oxide)、或IGTO(indium gallium tin oxide)的金属氧化物制作。然而,于本发明的其他实施例中,前述元件的材料并不仅限于此。
经由前述制程后,如图1A、图1B及图6所示,则可得到本实施例的显示设备,包括:一基板11,设有一显示区AA及一非显示区B,且非显示区B围绕显示区AA设置;一第一薄膜晶体管单元2,设于显示区AA上;以及一第二薄膜晶体管单元4,设于非显示区B上。其中,如图2、图3及图6所示,第一薄膜晶体管单元2包括:一第一栅极电极22,设于基板11上;一第一绝缘层23,设于第一栅极电极22上;一第一半导体层24,设于第一绝缘层23上且与第一栅极电极22对应设置,包括一第一部分P1与第二部分P2,且第一部分P1与第二部分P2相距一预定距离;一第一源极251及一第一漏极252,分别设于第一半导体层24的第一部分P1与第二部分P2上且与第一半导体层24连接,且第一源极251与第一漏极252相距一预定距离而与第一半导体层24形成一通道区253;其中,第一半导体层24朝向第一源极251与第一漏极252的一表面24a上具有两凹陷区域241,242,且此两凹陷区域241,242分别设于第一部分P1及第二部分P2上。此外,如图4至图6所示,第二薄膜晶体管单元4包括:一第二栅极电极42,设于基板11上;一第二绝缘层43,设于第二栅极电极42上;一第二半导体层44,设于第二绝缘层43上且与第二栅极电极42对应设置;一第二源极451及一第二漏极452,设于第二半导体层44上且与第二半导体层44连接,且第二源极451及第二漏极452相距一预定距离而与第二半导体层44形成一通道区453。其中,第二半导体层44朝向第二源极451及第二漏极452的一表面44a上不具有凹陷区域。
于本实施例中,如图6所示,第一半导体层24具有一第一厚度T1,该第二半导体层具有一第二厚度T2,其中,第一厚度T1小于第二厚度T2。其中,第一厚度T1与第二厚度T2的差值并无特殊限制,可介于至之间,且较佳介于至之间。或者,于本发明的其他实施例中,第一厚度T1与第二厚度T2的差值为第一半导体层24的厚度(即,第三厚度T3)的10-100%。
在此,如图2所示,第一半导体层24的表面24a包括一凹陷区域241,242及一平坦区域243,第一半导体层24在凹陷区域241,242具有一第一厚度T1,第一半导体层24在平坦区域243具有一第三厚度T3。其中,第一厚度T1与第三厚度T3的差值(即,第一半导体层24的凹陷区域241,242的深度D)可介于至之间。或者,于本发明的其他实施例中,第一厚度T1与第三厚度T3的差值(即,第一半导体层24的凹陷区域241,242的深度D)为第一半导体层24的第三厚度T3的10-100%。此外,第一半导体层24的凹陷区域241,242的形状并无特别限制,可如本实施例中所示的圆形,或者其他多边形或不规则性。此外,如图2所示,于本实施例的显示面板中,于一剖面线上,第一半导体层24的凹陷区域241,242的侧壁为一垂直于表面24a的侧壁;然而,于本发明的其他实施例中,于一剖面线上,凹陷区域241,242的侧壁可为一斜面或一曲面,此时,凹陷区域241,242的深度D则指其最大深度。
测试例
在此,使用实施例1所制得的第一薄膜晶体管单元2(如图2及图3所示)及第二薄膜晶体管单元4(如图4及图5所示),进行其开关特性的测试。其中,第一薄膜晶体管单元2的第一半导体层24及第二薄膜晶体管单元4的第二半导体层44的材料均为IGZO;第一绝缘层23为氧化硅而第二绝缘层43的材料为氮化硅;第一栅极电极22及第二栅极电极42的材料均为下层为铝而上层为钼的金属电极,但本发明并不仅限于此,也可使用铜或银类的材料;而第一源极251及第一漏极252与第二源极451及第二漏极452的材料均为上下两层为钼而中间层为铝(Mo/Al/Mo)的金属电极,但本发明并不仅限于此,也可使用铜或银类的材料;第一半导体层24及第二薄膜晶体管单元4的厚度T均约为而第一半导体层24上的凹陷区域241,242的深度D约为
高电流应力(high current stress)测试的条件如下所述:Vg=35V、Vd=20V、Vs=0V、测试温度70℃、时间3600s,以确认大电流流过薄膜晶体管时的元件稳定性。
当以实施例1所制得的第一薄膜晶体管单元2及第二薄膜晶体管单元4进行高电流应力(high current stress)测试时,结果分别如图7A及图8A所示。如图7A所示,在高电流及大电压的情形下,随着操作时间增加,第一薄膜晶体管单元2的Id-Vg曲线往右偏移;故若以第一薄膜晶体管单元2作为GOP电路所使用的薄膜晶体管单元时,由于所输入的电压固定,而此往右偏移的情形会造成薄膜晶体管单元输出电流不足。然而,如图8A所示,在高电流及大电压的情形下,随着操作时间增加,第二薄膜晶体管单元4的Id-Vg曲线偏移情形并不显著;故若以第二薄膜晶体管单元4作为GOP电路所使用的薄膜晶体管单元时,可确保薄膜晶体管单元输出电流维持在一定高电流。因此,相较于第一半导体层24具有凹陷区域241,242的第一薄膜晶体管单元2,第二半导体层44不具凹陷的第二薄膜晶体管单元4,因长时间使用仍可维持一定的高电流输出,故较适用于作为GOP电路所使用的薄膜晶体管单元。
负栅极应力(negative gate stress)测试条件如下所述:Vg=-30V、Vd=Vs=0V、温度70℃、时间3600s;负栅极应力加上背光应力(back light stress)的测试条件为Vg=-30V、Vd=Vg=0V、温度为室温、时间3600s,加上8000~10000nits背光源照射下测量TFTVth偏移(shift)结果。
当以实施例1所制得的第一薄膜晶体管单元2及第二薄膜晶体管单元4进行负栅极应力(negative gate stress)测试时,结果分别如图7B及图8B所示;而负栅极应力加上背光应力(back light stress)测试的结果,则分别如图7C及图8C所示,其中,背光由基板11的底面11a朝第一源极251与第一漏极252(如图2所示)或第二源极451与第二漏极452(如图4所示)方向照射,如图2及图4的箭号所示。
如图7B所示,在负偏压下,在施与负栅极应力前及后,第一薄膜晶体管单元2的Id-Vg曲线并无显著偏移的情形发生;且即便在施与负栅极应力及背光应力前及后,如图7C所示,也仅有少量的偏移情形产生。然而,如图8B所示,在负偏压下,在施与负栅极应力前及后,第二薄膜晶体管单元4的Id-Vg曲线却有显著的向左偏移情形发生;且在施与负栅极应力及背光应力前及后,如图8C所示,也有显著的向左偏移情形。此结果表示,第一薄膜晶体管单元2无论是仅施加负栅极应力或更同时施加背光应力,漏电流也无显著增加,代表第一半导体层24具有凹陷区域241,242的第一薄膜晶体管单元2具有良好的开关特性而可适用于显示区上;而第二薄膜晶体管单元4在仅施加负栅极应力或更同时施加背光应力下,所产生的漏电流会造成漏光的情形发生,故不适用于显示区上。
实施例2
图9为本实施例的显示设备的显示区上的第一薄膜晶体管单元的上视图。本实施例与实施例1的第一薄膜晶体管单元的结构大致相同,除了本实施例的凹陷区域241,242是具有类似半圆形的外型,且位于第一半导体层24的边缘24b,24c上。
实施例3
图10为本实施例的显示设备的显示区上的第一薄膜晶体管单元的上视图。本实施例与实施例1的第一薄膜晶体管单元的结构大致相同,除了本实施例的第一半导体层24仅具有单一凹陷区域241,分布于第一部分P1(第一源极251下方)、第二部分P2(第一漏极252下方)及第一部分P1与第二部分P2间的第三部分P3(通道区253)上。于本实施例凹陷区域241以类似椭圆形的外型加以表示,然而,于本发明的其他实施例中,凹陷区域241可具有不同外形,只要分布情形如图10所示即可。
实施例4
图11为本实施例的显示设备的显示区上的第一薄膜晶体管单元的上视图。本实施例与实施例3的第一薄膜晶体管单元的结构大致相同,除了本实施例的第一半导体层24中的凹陷区域241设于部分第一部分P1与第二部分P2之间的一第三部分P3上;换言之,仅设于部分通道区253中,而未设于第一源极251下方及第一漏极252下方。同样的,于本实施例凹陷区域241以类似椭圆形的外型加以表示,然而,于本发明的其他实施例中,凹陷区域241可具有不同外形,只要分布情形如图11所示即可。
实施例5
图12A及12B分别为本实施例的显示设备的显示区上的第一薄膜晶体管单元的剖面示意图及上视图。本实施例与实施例4的第一薄膜晶体管单元的结构大致相同,除了本实施例的第一半导体层24中的凹陷区域241设于整个第一部分P1与第二部分P2之间的一第三部分P3上;换言之,设于整个通道区253中,且未设于第一源极251下方及第一漏极252下方。
于实施例4及5中,第一半导体层24中的凹陷区域241的制作,可与实施例1相同,即在形成第一半导体层24后先进行蚀刻凹陷区域241后,再进行形成第一源极251及第一漏极252的制程。或者,于实施例4及5中,可于形成第一半导体层24后暂不进行蚀刻,待完成第一源极251及第一漏极252的制程后,再部分或整个蚀刻通道区253中的第一半导体层24,以形成如图11、图12A及图12B所示的凹陷区域241。
实施例6
图13为本实施例的显示设备的显示区上的第一薄膜晶体管单元的剖面示意图。本实施例与实施例1的第一薄膜晶体管单元的结构大致相同,除了本实施例的第一半导体层24中的凹陷区域241,242整个贯穿第一半导体层24。换言的,于本实施例中,实施例1中的第一厚度T1为即,第一半导体层24的凹陷区域241,242的深度D为第一半导体层24的第三厚度T3的100%。
于前述实施例中,仅以底栅极薄膜晶体管单元加以说明;于本发明的其他实施例的显示面板中,显示区的第一薄膜晶体管单元及非显示区的第二薄膜晶体管单元亦可为顶栅极薄膜晶体管单元,只要第一半导体层朝向第一源极与第一漏极的一表面上具有凹陷,而第二半导体层朝向第二源极与第二漏极的一表面上不具有凹陷。
于本发明中,前述实施例所制得的显示面板,可应用于液晶显示面板、有机发光二极管显示面板、或无机发光二极管面板上。此外,前述实施例所制得的显示面板,亦可与触控面板合并使用,而做为一触控显示设备。同时,本发明前述实施例所制得的显示面板或触控显示设备,可应用于本技术领域已知的任何需要显示屏幕的电子装置上,如显示器、手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视等需要显示影像的电子装置上。
上述实施例仅为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求所述为准,而非仅限于上述实施例。
Claims (11)
1.一种显示设备,包括:
一基板,设有一显示区及一非显示区,且该非显示区围绕该显示区设置;
一第一薄膜晶体管单元,设于该显示区上,包括:
一第一栅极电极,设于该基板上;
一第一绝缘层,设于该第一栅极电极上;
一第一半导体层,设于该第一绝缘层上且与该第一栅极电极对应设置,包括一第一部分、一第二部分与位于该第一部分与该第二部分之间的一第三部分上,且该第一部分与该第二部分相距一预定距离;
一第一源极及一第一漏极,分别设于该第一半导体层的该第一部分与该第二部分上,其中该第一部分为该第一半导体层与该第一源极重叠的区域,该第二部分为该第一半导体层与该第一漏极重叠的区域;以及
一第二薄膜晶体管单元,设于该非显示区上,包括:
一第二栅极电极,设于该基板上;
一第二绝缘层,设于该第二栅极电极上;
一第二半导体层,设于该第二绝缘层上且与该第二栅极电极对应设置;以及
一第二源极及一第二漏极,设于该第二半导体层上;
其中,该第一半导体层具有一第一厚度,该第二半导体层具有一第二厚度,其中,该第一厚度小于该第二厚度;
其中该第一半导体层的一表面包括一凹陷区域,该凹陷区域设于整个该第三部分上。
2.如权利要求1所述的显示设备,其中该第一厚度与该第二厚度的差值介于至之间。
3.如权利要求2所述的显示设备,其中该第一厚度与该第二厚度的差值介于至之间。
4.如权利要求1所述的显示设备,其中该第一厚度与该第二厚度的差值为该第一半导体层的厚度的10-100%。
5.如权利要求1所述的显示设备,其中该第一半导体层的材料为金属氧化物。
6.如权利要求5所述的显示设备,其中该金属氧化物为IGZO、AIZO、HIZO、ITZO、IGZTO、或IGTO。
7.如权利要求1所述的显示设备,其中该第二半导体层的材料为金属氧化物。
8.如权利要求7所述的显示设备,其中该金属氧化物为IGZO、AIZO、HIZO、ITZO、IGZTO、或IGTO。
9.如权利要求1所述的显示设备,其中该第一半导体层的该表面包括一平坦区域,该第一半导体层在该凹陷区域具有该第一厚度,该第一半导体层在该平坦区域具有一第三厚度。
10.如权利要求9所述的显示设备,其中该第一厚度与该第三厚度的差值介于至之间。
11.如权利要求9所述的显示设备,其中该第一厚度与该第三厚度的差值为该第一半导体层的第三厚度的10-100%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510705472.1A CN106611764B (zh) | 2015-10-27 | 2015-10-27 | 显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510705472.1A CN106611764B (zh) | 2015-10-27 | 2015-10-27 | 显示设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106611764A CN106611764A (zh) | 2017-05-03 |
CN106611764B true CN106611764B (zh) | 2019-12-10 |
Family
ID=58615414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510705472.1A Active CN106611764B (zh) | 2015-10-27 | 2015-10-27 | 显示设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106611764B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107195638A (zh) * | 2017-05-19 | 2017-09-22 | 深圳市华星光电技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
US11348968B2 (en) * | 2018-01-02 | 2022-05-31 | Hongyu Liu | Display device structure |
CN113228186B (zh) * | 2021-03-29 | 2023-09-29 | 长江存储科技有限责任公司 | 多遍编程中的负栅极应力操作机器存储器件 |
CN113594182A (zh) * | 2021-07-27 | 2021-11-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104134672A (zh) * | 2013-04-30 | 2014-11-05 | 乐金显示有限公司 | 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6337232B1 (en) * | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
JP2005333107A (ja) * | 2004-04-21 | 2005-12-02 | Mitsubishi Electric Corp | 半導体装置、画像表示装置および半導体装置の製造方法 |
KR101648927B1 (ko) * | 2009-01-16 | 2016-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
-
2015
- 2015-10-27 CN CN201510705472.1A patent/CN106611764B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104134672A (zh) * | 2013-04-30 | 2014-11-05 | 乐金显示有限公司 | 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106611764A (zh) | 2017-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108155195B (zh) | 显示设备 | |
TWI590423B (zh) | 顯示裝置 | |
US10048553B2 (en) | BOA liquid crystal display panel and manufacturing method thereof | |
CN106611764B (zh) | 显示设备 | |
JP2006310636A (ja) | 薄膜トランジスタ | |
US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
US9142653B2 (en) | Method for manufacturing thin-film transistor array substrate | |
US20210126022A1 (en) | Array substrate and method for manufacturing same | |
TWI621270B (zh) | 薄膜電晶體元件與薄膜電晶體顯示裝置 | |
US20200266301A1 (en) | Array substrate and display panel | |
US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
US9778530B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
US20170160613A1 (en) | Tft substrates, tft transistors and the manufacturing methods thereof | |
US10714514B2 (en) | Back-channel-etched TFT substrate | |
US10347666B2 (en) | Method for fabricating a TFT backplane and TFT backplane | |
US9741804B2 (en) | Thin film transistor substrate and display panel having film layer with different thicknesses | |
US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
US10749037B2 (en) | Low temperature poly-silicon TFT substrate and manufacturing method thereof | |
CN112289854B (zh) | 一种阵列基板及其制备方法 | |
CN109659314B (zh) | 阵列基板及其制作方法 | |
KR100494705B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
CN114335168A (zh) | 薄膜晶体管、制作方法、驱动方法及显示面板 | |
KR20050064005A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |