CN113594182A - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN113594182A
CN113594182A CN202110848937.4A CN202110848937A CN113594182A CN 113594182 A CN113594182 A CN 113594182A CN 202110848937 A CN202110848937 A CN 202110848937A CN 113594182 A CN113594182 A CN 113594182A
Authority
CN
China
Prior art keywords
substrate
transistor
gate
gate insulating
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110848937.4A
Other languages
English (en)
Inventor
李然
田宏伟
李良坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110848937.4A priority Critical patent/CN113594182A/zh
Publication of CN113594182A publication Critical patent/CN113594182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种显示基板及其制作方法、显示面板，涉及显示技术领域，该显示基板具有窄边框。该显示基板包括：第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；第一栅绝缘部设置在第一栅极和第一有源部之间、且沿垂直于衬底的方向至少与第一栅极交叠；第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；第二栅绝缘部设置在第二栅极和第二有源部之间、且沿垂直于衬底的方向至少与第二栅极交叠；第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，小于至少一个第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
显示装置的GOA(Gate Driver on Array，阵列基板行驱动)区域的大小会影响装置的边框。现有的GOA区域一般由大量宽长比
Figure BDA0003181728960000011
较大的TFT(Thin Film Transistor，薄膜晶体管)组成，导致显示装置较难实现窄边框，用户体验较差。
发明内容
本发明的实施例提供一种显示基板及其制作方法、显示装置，该显示基板可以实现窄边框，从而提高用户体验。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供了一种显示基板及其制作方法、显示面板，该显示基板包括：衬底；所述显示基板还包括显示区和与所述显示区相连的非显示区，所述非显示区包括至少一个第一晶体管，所述显示区包括至少一个第二晶体管；
所述第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；所述第一栅绝缘部设置在所述第一栅极和所述第一有源部之间、且沿垂直于所述衬底的方向至少与所述第一栅极交叠；
所述第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；所述第二栅绝缘部设置在所述第二栅极和所述第二有源部之间、且沿垂直于所述衬底的方向至少与所述第二栅极交叠；
所述第一晶体管的所述第一栅绝缘部中沿垂直于所述衬底的方向与所述第一栅极交叠的部分的厚度，小于至少一个所述第二晶体管的所述第二栅绝缘部中沿垂直于所述衬底的方向与所述第二栅极交叠的部分的厚度。
可选的，所述第一栅极和所述第二栅极同层设置，所述第一有源部和所述第二有源部同层设置。
可选的，所述第一有源部在所述衬底上的正投影位于所述第一栅绝缘部在所述衬底上的正投影以内。
可选的，所述第一栅绝缘部的厚度均一。
可选的，所述第一栅绝缘部还延伸至所述显示区的边缘；
所述第二晶体管的所述第二栅绝缘部还延伸至所述显示区的边缘。
可选的，所述第二晶体管的所述第二栅绝缘部的厚度均一。
可选的，所述第一晶体管的所述第一栅绝缘部中沿垂直于所述衬底的方向与所述第一栅极交叠的部分的厚度范围为20-100nm；
所述第二晶体管的所述第二栅绝缘部中沿垂直于所述衬底的方向与所述第二栅极交叠的部分的厚度范围为100-160nm。
可选的，所述第一栅极设置在所述第一有源部远离所述衬底的一侧，所述第二栅极设置在所述第二有源部远离所述衬底的一侧；
或者，所述第一栅极设置在所述第一有源部靠近所述衬底的一侧，所述第二栅极设置在所述第二有源部靠近所述衬底的一侧。
另一方面，提供了一种显示装置，包括上述的显示面板。
再一方面，提供了一种显示基板的制作方法，所述显示基板包括显示区和与所述显示区相连的非显示区；
所述制作方法包括：
提供衬底；
在所述衬底上形成至少一个第一晶体管和至少一个第二晶体管；其中，所述至少一个第一晶体管设置在所述非显示区，所述至少一个第二晶体管设置在所述显示区；所述第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；所述第一栅绝缘部设置在所述第一栅极和所述第一有源部之间、且沿垂直于所述衬底的方向至少与所述第一栅极交叠；所述第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；所述第二栅绝缘部设置在所述第二栅极和所述第二有源部之间、且沿垂直于所述衬底的方向至少与所述第二栅极交叠；所述第一晶体管的所述第一栅绝缘部中沿垂直于所述衬底的方向与所述第一栅极交叠的部分的厚度，小于至少一个所述第二晶体管的所述第二栅绝缘部中沿垂直于所述衬底的方向与所述第二栅极交叠的部分的厚度；
所述在所述衬底上形成至少一个第一晶体管和至少一个第二晶体管包括：
采用一次构图工艺形成第一栅绝缘部和第二栅绝缘部。
本发明的实施例提供了一种显示基板，该显示基板包括：衬底；显示基板还包括显示区和与显示区相连的非显示区，非显示区包括至少一个第一晶体管，显示区包括至少一个第二晶体管；第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；第一栅绝缘部设置在第一栅极和第一有源部之间、且沿垂直于衬底的方向至少与第一栅极交叠；第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；第二栅绝缘部设置在第二栅极和第二有源部之间、且沿垂直于衬底的方向至少与第二栅极交叠；第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，小于至少一个第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度。
相关技术中，显示基板的显示区设置的第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度，和非显示区设置的参照晶体管的栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分的厚度相同。而本申请中第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，小于至少一个第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度，即第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，相对于相关技术中的参照晶体管的栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分的厚度减薄。从而在保证第一晶体管和参照晶体管的迁移率、电导均相同的情况下，第一晶体管的尺寸小于参照晶体管的尺寸，从而在保证显示区的第二晶体管的漏电水平下，可以减小非显示区的尺寸，进而实现窄边框。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-12为本发明实施例提供的一种显示基板的制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的实施例中，采用“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本发明实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本发明的实施例中，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。
在本发明的实施例中，术语“上”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明实施例提供了一种显示基板，参考图12所示，该显示基板包括：衬底10；显示基板还包括显示区AA和与显示区AA相连的非显示区BB，非显示区BB包括至少一个第一晶体管1，显示区AA包括至少一个第二晶体管2。
第一晶体管1包括第一栅极11、第一有源部12和第一栅绝缘部13；第一栅绝缘部13设置在第一栅极11和第一有源部12之间、且沿垂直于衬底10的方向至少与第一栅极11交叠。第二晶体管2包括第二栅极21、第二有源部22和第二栅绝缘部23；第二栅绝缘部23设置在第二栅极21和第二有源部22之间、且沿垂直于衬底10的方向至少与第二栅极21交叠。
参考图12所示，第一晶体管1的第一栅绝缘部13中沿垂直于衬底10的方向与第一栅极11交叠的部分的厚度d1，小于至少一个第二晶体管2的第二栅绝缘部23中沿垂直于衬底10的方向与第二栅极21交叠的部分的厚度。
上述显示区是指用于实现显示的区域，非显示区一般用于设置驱动电路，例如：GOA驱动电路等。
上述第一晶体管可以应用在GOA驱动电路，或者其它驱动电路，这里不做限定。
根据电极的位置关系可以将晶体管分为两类。一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。上述第一晶体管和第二晶体管可以均为顶栅型晶体管，或者，还可以均为底栅型晶体管；或者，第一晶体管和第二晶体管中的一个为顶栅型晶体管，另一个为底栅型晶体管。图12中以第一晶体管和第二晶体管均为顶栅型晶体管为例进行绘示。
第一晶体管和第二晶体管的类型不做限定，示例的，第一晶体管和第二晶体管可以均为低温多晶硅晶体管，或者IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)、ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物)等金属氧化物晶体管。
上述第一晶体管和第二晶体管可以分别包括栅极、源极和漏极，将源极和漏极中的一个称为第一极、另一个称为第二极。
上述第一栅绝缘部沿垂直于衬底的方向至少与第一栅极交叠包括：第一栅绝缘部沿垂直于衬底的方向仅与第一栅极交叠，此时，第一栅绝缘部在衬底的正投影与第一栅极在衬底的正投影重合；或者，除第一栅极外，第一栅绝缘部沿垂直于衬底的方向还可以与其他膜层交叠，示例的，第一栅绝缘部沿垂直于衬底的方向还可以与第一有源部的部分交叠。
上述第二栅绝缘部沿垂直于衬底的方向至少与第二栅极交叠包括：第二栅绝缘部沿垂直于衬底的方向仅与第二栅极交叠，此时，第二栅绝缘部在衬底的正投影与第二栅极在衬底的正投影重合；或者，除第二栅极外，第二栅绝缘部沿垂直于衬底的方向还可以与其他膜层交叠，示例的，第二栅绝缘部沿垂直于衬底的方向还可以与第二有源部的部分交叠。
对于上述第一栅绝缘部和第二栅绝缘部的材料均不做具体限定。示例的，上述第一栅绝缘部和第二栅绝缘部的材料可以均包括氧化硅或者氮氧化硅。
对于上述第一有源部和第二有源部的材料均不做具体限定。示例的，上述第一有源部和第二有源部的材料可以均包括金属氧化物或者多晶硅。上述金属氧化物可以包括IGZO或者ITZO。上述多晶硅可以包括LTPS(Low-Temperatture Polycrystalline Silicon，低温多晶硅)。
对于上述衬底的材料不做具体限定。示例的，上述衬底可以包括刚性衬底，例如：玻璃；或者，也可以包括柔性衬底，例如：PI(聚酰亚胺)膜。
相关技术中，显示基板的显示区设置的第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度，和非显示区设置的晶体管的栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分的厚度相同。非显示区一般由大量宽长比
Figure BDA0003181728960000061
较大的TFT(Thin Film Transistor，薄膜晶体管)组成，以获得较大的电导，但这样导致显示基板较难实现窄边框，用户体验较差。
下面说明本申请能够使显示基板实现窄边框的原理。
为了便于说明，将相关技术中，栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分位于非显示区的晶体管称为参照晶体管。
本申请提供的显示基板中，第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，小于至少一个第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度，即第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，相对于相关技术中的参照晶体管的栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分的厚度减薄。
晶体管的迁移率公式
Figure BDA0003181728960000071
其中μ代表晶体管的迁移率，L代表晶体管有源部的沟道长度，W代表晶体管有源部的沟道宽度，gm代表晶体管的跨导，Ci代表晶体管中栅绝缘层的面电容。对于第一晶体管和参照晶体管而言，在第一晶体管和参照晶体管的迁移率、跨导均相同的情况下，第一晶体管的第一栅极与第一源漏极之间的电容C1大于参照晶体管的栅极与源漏极之间的电容C2，而两者的Vds相同，则第一晶体管的
Figure BDA0003181728960000072
小于参照晶体管的
Figure BDA0003181728960000073
若要保证第一晶体管和参照晶体管的迁移率、跨导均相同，则第一晶体管的
Figure BDA0003181728960000074
比参照晶体管的
Figure BDA0003181728960000075
大，相反第一晶体管的
Figure BDA0003181728960000076
比参照晶体管的
Figure BDA0003181728960000077
小；即在保证第一晶体管和参照晶体管的μ、gm均相同的情况下，第一晶体管的尺寸小于参照晶体管的尺寸，从而在保证显示区的第二晶体管的漏电水平下，可以减小非显示区的尺寸，进而实现窄边框。
可选的，第一栅极和第二栅极同层设置，第一有源部和第二有源部同层设置，从而可以简化制作工艺。
上述同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
可选的，参考图12所示，第一有源部12在衬底10上的正投影E1位于第一栅绝缘部13在衬底10上的正投影E2以内。这样使得第一栅绝缘部可以更好的保护第一有源部，防止第一有源部被影响。
可选的，为了便于制作，第一栅绝缘部的厚度均一。图12以第一栅绝缘部d1的厚度均一为例进行绘示。
可选的，参考图12所示，第一栅绝缘部13还延伸至显示区AA的边缘；第二晶体管2的第二栅绝缘部23还延伸至显示区AA的边缘。这样，第一栅绝缘部位于整个显示区，可以保护第一有源部，第二栅绝缘部位于整个非显示区，可以保护第二有源部，同时结构简单，便于实现。
可选的，第二晶体管的第二栅绝缘部的厚度均一。这样使得使得第二栅绝缘部可以更好的保护第二有源部，防止第二有源部被影响。
可选的，参考图12所示，第一晶体管1的第一栅绝缘部13中沿垂直于衬底10的方向与第一栅极11交叠的部分的厚度d1的范围为20-100nm。示例的，上述d1的厚度可以包括：20nm、40nm、60nm、80nm或者100nm。
第二晶体管2的第二栅绝缘部23中沿垂直于衬底10的方向与第二栅极21交叠的部分的厚度d2的范围为100-160nm。示例的，上述d2可以包括：100nm、120nm、140nm或者160nm。
可选的，参考图12所示，第一栅极11设置在第一有源部12远离衬底10的一侧，第二栅极21设置在第二有源部22远离衬底10的一侧。这样可以形成顶栅型晶体管。
或者，第一栅极设置在第一有源部靠近衬底的一侧，第二栅极设置在第二有源部靠近衬底的一侧。这样可以形成底栅型晶体管。
本发明实施例还提供了一种显示装置，包括上述的显示基板。
上述显示装置可以是柔性显示装置(又称柔性屏)，也可以是刚性显示装置(即不能折弯的显示屏)，这里不做限定。上述显示装置可以是OLED(Organic Light-EmittingDiode，有机发光二极管)显示装置，还可以是LCD(Liquid Crystal Display，液晶显示装置)，又可以是包括OLED或LCD的大屏电视、数码相机、手机、平板电脑、笔记本电脑、车载仪表等任何具有显示功能的产品或者部件。该显示装置具有窄边框，具有显示效果好、寿命长、稳定性高、对比度高等优点。
本发明实施例又提供了一种显示基板的制作方法。
该显示基板包括显示区和与显示区相连的非显示区。
该制作方法包括：
S1、提供衬底。
S2、在衬底上形成至少一个第一晶体管和至少一个第二晶体管。
其中，至少一个第一晶体管设置在非显示区，至少一个第二晶体管设置在显示区；第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；第一栅绝缘部设置在第一栅极和第一有源部之间、且沿垂直于衬底的方向至少与第一栅极交叠；第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；第二栅绝缘部设置在第二栅极和第二有源部之间、且沿垂直于衬底的方向至少与第二栅极交叠；第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，小于至少一个第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度。
S2、在衬底上形成至少一个第一晶体管和至少一个第二晶体管包括：
采用一次构图工艺形成第一栅绝缘部和第二栅绝缘部。
具体的，可以采用半色调掩膜版形成厚度不同的第一栅绝缘部和第二栅绝缘部，从而通过一次构图工艺形成第一栅绝缘部和第二栅绝缘部，大幅简化工艺，降低生产成本。
通过执行步骤S1和S2形成的显示基板中，相关技术中，显示基板的显示区设置的第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度，和非显示区设置的参照晶体管的栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分的厚度相同。而本申请中第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，小于至少一个第二晶体管的第二栅绝缘部中沿垂直于衬底的方向与第二栅极交叠的部分的厚度，即第一晶体管的第一栅绝缘部中沿垂直于衬底的方向与第一栅极交叠的部分的厚度，相对于相关技术中的参照晶体管的栅绝缘部中沿垂直于衬底的方向与栅极交叠的部分的厚度减薄。从而在保证第一晶体管和参照晶体管的迁移率、电导均相同的情况下，第一晶体管的尺寸小于参照晶体管的尺寸，从而在保证显示区的第二晶体管的漏电水平下，可以减小非显示区的尺寸，进而实现窄边框。
上述显示基板中相关膜层的结构说明，可以参考前述显示基板的实施例的说明，这里不再赘述。
下面以图12所示的结构为例，具体说明显示基板的制作方法。
该制作方法包括：
S01、参考图1所示，在衬底10上沉积薄膜，图案化后形成缓冲层20。
具体的，上述衬底的材料可以为玻璃或者聚酰亚胺。
上述图案化可以包括曝光、显影、刻蚀等工艺。
上述缓冲层的材料可以为氧化硅或者氮化硅。
S02、参考图2所示，在缓冲层20上沉积薄膜，图案化后形成第一有源部12和第二有源部22。
具体的，上述在缓冲层上沉积薄膜的方法可以为CVD(Chemical VaporDeposition，化学气相沉积)。
上述第一有源部和第二有源部的材料可以均为LTPS，LTPS可以经过a-硅激光退火后形成。
S03、参考图3所示，在第一有源部12和第二有源部22上沉积薄膜，图案化后形成栅绝缘层30。
具体的，上述在第一有源部和第二有源部上沉积薄膜的方法可以为CVD。
S04、参考图4所示，对栅绝缘层30进行半色调掩膜板光刻刻蚀，图案化后形成厚度为d1的第一栅绝缘部13和厚度为d2第二栅绝缘部23。该第一栅绝缘部13位于非显示区BB，该第二栅绝缘部23位于显示区AA。
具体的，上述第一栅绝缘部的厚度d1可以为70nm。
上述第二栅绝缘部的厚度d2可以为150nm。
S05、参考图5所示，在第一栅绝缘部13和第二栅绝缘部23上沉积薄膜，图案化后形成第一栅极11、第二栅极21和第一电极31。
具体的，上述第一栅极、第二栅极和第一电极的材料可以均为钼。
S06、参考图6所示，在第一栅极11、第二栅极21和第一电极31上沉积薄膜，图案化后形成第二绝缘层40。
具体的，上述在第一栅极、第二栅极和第一电极上沉积的薄膜的材料可以为二氧化硅。
上述在第一栅极、第二栅极和第一电极上沉积薄膜的方法可以为CVD。
S07、参考图7所示，在第二绝缘层40上沉积薄膜，图案化后形成第二电极32，该第二电极32和第一电极31之间形成存储电容。
具体的，上述在第二绝缘层上沉积的薄膜的材料可以为钼。
S08、参考图8所示，在第二电极32上沉积薄膜，图案化后形成层间介质层50。
具体的，上述在第二电极上沉积的薄膜的材料可以为二氧化硅。
上述第二电极上沉积薄膜的方法可以为CVD。
S09、参考图9所示，刻蚀层间介质层50、第二绝缘层40、第一绝缘层30后形成过孔，在过孔内沉积薄膜，图案化后形成源极41和漏极42。
具体的，上述在过孔内沉积薄膜的方法可以为溅射。
上述在过孔内沉积的薄膜的材料可以为铝。
S10、参考图10所示，在源极41和漏极42上沉积薄膜，图案化后形成平坦层60。
具体的，上述在源极和漏极上沉积薄膜的方法可以为旋涂或者刮涂。
S11、参考图11所示，在平坦层60上沉积薄膜，图案化后形成阳极70。
具体的，上述在平坦层上沉积薄膜的方法可以为溅射。
上述阳极的材料为ITO(Indium Tin Oxides，铟锡氧化物)或者银。
S12、参考图12所示，在阳极70上沉积薄膜，图案化后形成封装层80。
具体的，上述在阳极上沉积薄膜的方法可以为旋涂或者刮涂。
上述显示基板的制作方法简单易实现，且通过该方法形成的显示基板的晶体管性能较好。
本文中所称的“实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本申请的至少一个实施例中。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种显示基板，其特征在于，包括衬底；所述显示基板还包括显示区和与所述显示区相连的非显示区，所述非显示区包括至少一个第一晶体管，所述显示区包括至少一个第二晶体管；
所述第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；所述第一栅绝缘部设置在所述第一栅极和所述第一有源部之间、且沿垂直于所述衬底的方向至少与所述第一栅极交叠；
所述第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；所述第二栅绝缘部设置在所述第二栅极和所述第二有源部之间、且沿垂直于所述衬底的方向至少与所述第二栅极交叠；
所述第一晶体管的所述第一栅绝缘部中沿垂直于所述衬底的方向与所述第一栅极交叠的部分的厚度，小于至少一个所述第二晶体管的所述第二栅绝缘部中沿垂直于所述衬底的方向与所述第二栅极交叠的部分的厚度。
2.根据权利要求1所述的显示基板，其特征在于，所述第一栅极和所述第二栅极同层设置，所述第一有源部和所述第二有源部同层设置。
3.根据权利要求1所述的显示基板，其特征在于，所述第一有源部在所述衬底上的正投影位于所述第一栅绝缘部在所述衬底上的正投影以内。
4.根据权利要求3所述的显示基板，其特征在于，所述第一栅绝缘部的厚度均一。
5.根据权利要求4所述的显示基板，其特征在于，所述第一栅绝缘部还延伸至所述显示区的边缘；
所述第二晶体管的所述第二栅绝缘部还延伸至所述显示区的边缘。
6.根据权利要求5所述的显示基板，其特征在于，所述第二晶体管的所述第二栅绝缘部的厚度均一。
7.根据权利要求1所述的显示基板，其特征在于，所述第一晶体管的所述第一栅绝缘部中沿垂直于所述衬底的方向与所述第一栅极交叠的部分的厚度范围为20-100nm；
所述第二晶体管的所述第二栅绝缘部中沿垂直于所述衬底的方向与所述第二栅极交叠的部分的厚度范围为100-160nm。
8.根据权利要求1所述的显示基板，其特征在于，所述第一栅极设置在所述第一有源部远离所述衬底的一侧，所述第二栅极设置在所述第二有源部远离所述衬底的一侧；
或者，所述第一栅极设置在所述第一有源部靠近所述衬底的一侧，所述第二栅极设置在所述第二有源部靠近所述衬底的一侧。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的显示基板。
10.根据权利要求1-8任一项所述的显示基板的制作方法，其特征在于，所述显示基板包括显示区和与所述显示区相连的非显示区；
所述制作方法包括：
提供衬底；
在所述衬底上形成至少一个第一晶体管和至少一个第二晶体管；其中，所述至少一个第一晶体管设置在所述非显示区，所述至少一个第二晶体管设置在所述显示区；所述第一晶体管包括第一栅极、第一有源部和第一栅绝缘部；所述第一栅绝缘部设置在所述第一栅极和所述第一有源部之间、且沿垂直于所述衬底的方向至少与所述第一栅极交叠；所述第二晶体管包括第二栅极、第二有源部和第二栅绝缘部；所述第二栅绝缘部设置在所述第二栅极和所述第二有源部之间、且沿垂直于所述衬底的方向至少与所述第二栅极交叠；所述第一晶体管的所述第一栅绝缘部中沿垂直于所述衬底的方向与所述第一栅极交叠的部分的厚度，小于所述第二晶体管的所述第二栅绝缘部中沿垂直于所述衬底的方向与所述第二栅极交叠的部分的厚度；
所述在所述衬底上形成至少一个第一晶体管和至少一个第二晶体管包括：
采用一次构图工艺形成第一栅绝缘部和第二栅绝缘部。
CN202110848937.4A 2021-07-27 2021-07-27 一种显示基板及其制作方法、显示装置 Pending CN113594182A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110848937.4A CN113594182A (zh) 2021-07-27 2021-07-27 一种显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110848937.4A CN113594182A (zh) 2021-07-27 2021-07-27 一种显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN113594182A true CN113594182A (zh) 2021-11-02

Family

ID=78250390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110848937.4A Pending CN113594182A (zh) 2021-07-27 2021-07-27 一种显示基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN113594182A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691353A (zh) * 2004-04-26 2005-11-02 统宝光电股份有限公司 薄膜晶体管及其制作方法
US20170117303A1 (en) * 2015-10-27 2017-04-27 Innolux Corporation Display device
CN106611764A (zh) * 2015-10-27 2017-05-03 群创光电股份有限公司 显示设备
CN108122926A (zh) * 2016-11-29 2018-06-05 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN110660814A (zh) * 2019-09-29 2020-01-07 合肥京东方卓印科技有限公司 一种阵列基板、显示面板和阵列基板的制作方法
CN110707131A (zh) * 2019-09-05 2020-01-17 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制备方法
CN111244168A (zh) * 2020-01-22 2020-06-05 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
CN111312726A (zh) * 2020-02-26 2020-06-19 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置
CN213752709U (zh) * 2020-11-17 2021-07-20 深圳市柔宇科技股份有限公司 阵列基板及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691353A (zh) * 2004-04-26 2005-11-02 统宝光电股份有限公司 薄膜晶体管及其制作方法
US20170117303A1 (en) * 2015-10-27 2017-04-27 Innolux Corporation Display device
CN106611764A (zh) * 2015-10-27 2017-05-03 群创光电股份有限公司 显示设备
CN108122926A (zh) * 2016-11-29 2018-06-05 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN110707131A (zh) * 2019-09-05 2020-01-17 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制备方法
CN110660814A (zh) * 2019-09-29 2020-01-07 合肥京东方卓印科技有限公司 一种阵列基板、显示面板和阵列基板的制作方法
CN111244168A (zh) * 2020-01-22 2020-06-05 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
CN111312726A (zh) * 2020-02-26 2020-06-19 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置
CN213752709U (zh) * 2020-11-17 2021-07-20 深圳市柔宇科技股份有限公司 阵列基板及显示装置

Similar Documents

Publication Publication Date Title
US10192908B2 (en) TFT array manufacturing method of optimized 4M production process
US11257849B2 (en) Display panel and method for fabricating the same
US8877534B2 (en) Display device and method for manufacturing the same
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US11087985B2 (en) Manufacturing method of TFT array substrate
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
US10050151B2 (en) Dual-gate TFT array substrate and manufacturing method thereof, and display device
US20180292696A1 (en) Array substrate, manufacturing method thereof, display panel and display device
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
US10403654B2 (en) Mask for manufacturing TFT in 4M production process and TFT array manufacturing method of 4M production process
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US11043515B2 (en) Display substrate, manufacturing method thereof, and display device
US20190051713A1 (en) Manufacturing method of tft substrate, tft substrate, and oled display panel
EP3185287A1 (en) Array substrate and manufacturing method thereof, and display device
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
US9741861B2 (en) Display device and method for manufacturing the same
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
US10971631B2 (en) Thin film transistor and method of fabricating the same, display substrate and method of fabricating the same, display device
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
CN108039353B (zh) 阵列基板及其制备方法、显示装置
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN113594182A (zh) 一种显示基板及其制作方法、显示装置
US20210265510A1 (en) Thin film transistor and manufacturing method thereof, display substrate and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination