JP2006310636A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2006310636A
JP2006310636A JP2005132714A JP2005132714A JP2006310636A JP 2006310636 A JP2006310636 A JP 2006310636A JP 2005132714 A JP2005132714 A JP 2005132714A JP 2005132714 A JP2005132714 A JP 2005132714A JP 2006310636 A JP2006310636 A JP 2006310636A
Authority
JP
Japan
Prior art keywords
source
film transistor
thin film
layer
drain electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005132714A
Other languages
English (en)
Other versions
JP5243686B2 (ja
Inventor
Yasuhisa Oana
保久 小穴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Priority to JP2005132714A priority Critical patent/JP5243686B2/ja
Priority to KR1020050072760A priority patent/KR100720428B1/ko
Priority to CN200610079008A priority patent/CN100580955C/zh
Priority to US11/413,107 priority patent/US7348598B2/en
Publication of JP2006310636A publication Critical patent/JP2006310636A/ja
Application granted granted Critical
Publication of JP5243686B2 publication Critical patent/JP5243686B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、ソース・ドレイン電極を同心円状に形成することによりリーク電流に起因するオフ電流の低減を実現すると同時に、オン電流とゲート・ソース電極間容量を最適化した薄膜トランジスタを提供する。
【解決手段】本発明は、基板上に配置されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して配置された真性アモルファスシリコン(I・a-Si:H)層と、前記真性アモルファスシリコン層上にｎ＋アモルファスシリコン(n+・a-Si:H)層を介して配置されたソース及びドレイン電極を備える薄膜トランジスタであって、前記ソース及びドレイン電極は円形状を有し、前記ソース及びドレイン電極のいずれか一方が中央に配置され、他方がそれを囲むように同心円状に配置され、配置された前記ソース及びドレイン電極間にチャネル領域を有し、実効Cgs面積ｓが、約１５０πμm２以下であり、チャネル長Ｌ対チャネル幅Ｗ比(W/L)が、約４．５以上であり、充電能力指標F (S/（W/L）)が、約５０以下であることを特徴とする薄膜トランジスタに関する。
【選択図】図４

Description

本発明は、薄膜トランジスタ（TFT）に関し、特に、ソース・ドレイン電極を同心円状に形成することによりリーク電流や寄生TFTに起因するオフ電流の低減を実現すると同時に、オン電流とゲート・ソース電極間容量を最適化した薄膜トランジスタに関する。
液晶表示装置に代表される平面表示装置は、軽量、薄型低消費電力という特徴を有する。この特徴を生かして平面表示装置は各種分野で利用されるようになっている。
液晶表示装置においては、画素ごとにスイッチ素子が設けられ、そのスイッチ素子制御によりそれぞれの画素が駆動される。このスイッチ素子として、薄膜トランジスタが用いられている。
図１Ａは、液晶表示装置に用いられる従来の薄膜トランジスタの構成図、及び図１Ｂは、図１AのB-B’線に沿って切断された断面図を示す。このような従来の薄膜トランジスタにおいては、図１A に示されるように、ソース・ドレイン電極からはみ出した「ゲート電極上の非晶質シリコン層端部（図中（１））」が必ず存在する。このような非晶質シリコン端部は精密な形状加工や清浄度制御が困難であり、これにより寄生ＴＦＴや汚染物質（例えば、レジスト残り、ドライエッチング残渣）付着によるリーク電流が生じるという問題を有していた。このようなリーク電流は、素子ごとに増減し、リーク電流が大きいと、電荷の保持性能が悪くなり、画像にフリッカや残像が生じる。更に、画面内にリーク電流の大小ムラが生じると、画像に濃淡ムラが発生するという問題を有していた。
上記のようなリーク電流の問題に関しては、従来、薄膜トランジスタの電極構造を工夫してリーク電流の低減を図る種々の試みがなされている。例えば、特開２００４−４８０３６号公報は、リーク電流の少ない薄膜トランジスタを提案している。図２A及び２Bは、本公報における薄膜トランジスタの構成図である。これらの図に示されるように、半導体膜の活性層５０４には、TFTの電極が同心円状に配置されている。ゲート電極５０２，５０６は、電極５０１，５０５を囲むように配置されている。電極５０３，５０７は、ゲート電極５０２，５０６を囲むように形成されている。電極５０１，５０５は、ゲート電極を構成する配線金属とは異なる層に配置され、電極５０１，５０５と電極５０３，５０７は、同一層に形成されている。電極５０１，５０５と電極５０３，５０７は、いずれか一方をソース電極とし、他方をドレイン電極とすることができる。このような構造によれば、上記従来技術おいて形成されるような非晶質シリコン層端部が生じない構造を形成することができ、結果リーク電流の低減が図られている。
更に他の従来技術（韓国公開１０−２００５−０００６３４０号公報）もまた、電極が同心円状に形成された薄膜トランジスタを提案している。図３Aは、表示パネル内に配置された本従来例の薄膜トランジスタの構成図を示す。図３B は、図３Aのb-b’線に沿って切断された断面図を示す。基板１１０上にゲート電極１２４が配置され、その上にゲート絶縁層を介して真性アモルファスシリコン（I・a-Si）層１５４が形成される。その上に円形の電極１７５が配置され、それを囲むように同一階層に電極１７６が配置される。電極１７５と電極１７６は、いずれか一方をソース電極とし、他方をドレイン電極とすることができる。このように、電極を円形に同心円状に形成することにより、I・a-Si層の端部を構造的になくすことができる。
このように、従来技術においては非晶質シリコン層端部を形成しない構造を提案し、それによりリーク電流の低減が図られてきた。しかし、薄膜トランジスタには他に表示電極電位のレベルシフトの問題も存在する。レベルシフトはTFTのソース電極とゲート電極の重なりで形成される浮遊容量Cgsが原因である。レベルシフト量はCgsに比例するが、フリッカや残像を視認できないレベルにするためにはCgsが小さいことが望ましく、また面内の分布が少ないことが必須である。
上記従来技術では、リーク電流の低減が図られるとはいえ、表示電極電位のレベルシフトの問題についてはなんら提案されていない。したがって、レベルシフトの問題をリーク電流の低減と同時に解決する技術が望まれる。更に、大型液晶TVの本格的市場参入を実現するためには、オン電流を高めることが不可欠である。すなわちリーク電流の低減＆オン電流増大＆浮遊容量低減の3つを最適化することが必須になる。
特開２００４−４８０３６号公報 韓国公開１０−２００５−０００６３４０号公報
そこで、本発明は、上記のようなリーク電流の低減を図ると同時に、表示電極電位のレベルシフトの問題を解決する。更に、薄膜トランジスタ画素回路における液晶駆動に適切なオン電流が供給できる薄膜トランジスタを提供する。
本発明は、基板上に配置されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して配置された真性アモルファスシリコン(I・a-Si:H)層と、前記真性アモルファスシリコン層上にｎ＋アモルファスシリコン(n+・a-Si:H)層を介して配置されたソース及びドレイン電極を備える薄膜トランジスタであって、
前記ソース及びドレイン電極は円形状を有し、
前記ソース及びドレイン電極のいずれか一方が中央に配置され、他方がそれを囲むように同心円状に配置され、
配置された前記ソース及びドレイン電極間にチャネル領域を有し、
実効Cgs面積Sが、約１５０πμm２以下であり、
チャネル幅Ｗ対チャネル長Ｌ比(W/L)が、約４．５以上であり、
充電能力指標F (S÷（W/L）)が、約５０以下である
ことを特徴とする薄膜トランジスタである。
上記実効Cgs面積Sは以下の式により算出される。
式１ S＝π×（（ｄ＋L）/２）×（（ｄ＋L）/２）
式中、ｄはTFTのソース電極径、LはTFTのチャネル長を意味する。（図４A 参照）
発明者は、実効Cgs面積が約１５０πμｍ２を越えると表示電極電位のレベルシフトが生じ、画像にフリッカや残像問題が顕在化することを見出した。従って、本発明の薄膜トランジスタにおいては、実効Cgs面積が約１５０πμm２以下になるような数値が選択される。
オン電流を定める指標としてW/Lの値を用いる。本発明の薄膜トランジスタおいては、この値が約４．５以上となるような数値が選択される。W/Lは以下の式により算出される。
式２ W/L＝π×（ｄ/L+1）
電極を同心円状に形成することにより、リーク電流の低減が達成されるとともに、ｄを大きくすることによってオン電流も高めることも可能となる。しかし、オン電流を際限なく高めることはゲート及びドレイン電極間のキャパシタンス（Cgs）（式１）を増やすことになり、レベルシフト量が問題レベルになってくる。
そこで、発明者は、実効Cgsへの充電能力指標Fとして以下の式を定義する。
式３ F=S÷（W/L）
この値は小さい方がよく、約５０を超えると実効Cgs に充電される電荷量がレベルシフト量に及ぼす影響が顕在化する。従って約５０以下になるような数値を選択することにより、オン電流とレベルシフト量への影響問題を解消する。
本発明は、上記式１乃至３により求められる数値のすべてが上記問題回避に必要な数値範囲に含まれるように選択される必要がある。得られた結果を表１に示す。
Figure 2006310636
 ここで、ｄ＝０μｍは限界値を示すために挿入している。
表１においては、縦欄にソース電極径ｄ、横欄にチャネル長Lを定義し、W/L及びSを算出した。表中斜線欄の値を示す設計寸法では、上記問題の内の一つ以上が回避できない例を示す。横線欄及び白地欄は本発明の目的を達成できる設計寸法から得られる数値範囲を示す。尚、横線欄の数値を示す薄膜トランジスタは、パソコンやモニター等用の比較的小さな画面サイズの液晶表示装置に適しており、白地欄の数値を示す薄膜トランジスタは、液晶TV用の比較的大画面の液晶表示装置に適している。
上記したように、本発明の薄膜トランジスタを用いることにより、リーク電流の低減を図ると同時に、オン電流の増大とレベルシフト量の低減が合わせて実現できる薄膜トランジスタが提供される。
本発明の薄膜トランジスタ、特にボトムゲート型薄膜トランジスタの実施例を、図面を参照しつつ説明する。尚、本発明は下記実施例に限定されるものではなく、本特許請求の範囲に規定された範囲において種々の修正及び変更を加えることができることは明らかである。
図４Aは、本発明の薄膜トランジスタの構成を示す上面図である。図４Bは、図４AのB-B’線に沿って切断された断面図である。
図４Bに示すように、基板１上にスパッタ成膜により２００ｎｍ厚のMoWゲート電極・配線を形成するための層を形成する。ここで、基板１は、透明なガラス基板の他、プラスチックやセラミクス等よりなる透明、あるいは不透明基板も使用することができる。
次に、形成された金属層は光食刻工程（PEP）を経て電極形状に加工、３０μｍ幅のゲート電極・配線層２を完成させる。MoWのエッチングは通常のケミカルドライエッチング技術を用いた。尚、基板１とゲート電極・配線層２の間には、適宜およそ２００ｎｍ厚のＳｉＯｘ層をプラズマ化学気相堆積（ＰE−ＣＶＤ）法、以下プラズマCVD法と称す)により形成してもよい。このように形成されえたゲート電極・配線層２の配置を示す概略上面図を図５に示す。
レジストを剥離した後、上記ゲート電極・配線層２上に２５０ｎｍ厚のゲート絶縁層（ＳｉＯｘ）をプラズマＣＶＤ法により形成する。次いで、形成されたゲート絶縁層上にTFTのチャンネル用の１８０ｎｍ厚の真性アモルファスシリコン（I・a-Si:H）層、次いで連続的に５０ｎｍ厚のオーミックコンタクト用のn+・a-Si:H層をプラズマＣＶＤ法により形成する。図６は、図５のa-a’線に沿って切断した場合のゲート電極上に形成された各層の構成を示す。
次いで、ＰＥＰ及び通常のケミカルドライエッチング技術を用いて、上記ゲート電極層上のゲート絶縁膜上に、I・a-Si:H層及びn+・a-Si:H層からなる直径３０μｍのシリコンアイランドを作製する。図７は、形成されたシリコンアイランドの断面図である。
次に、ゲート電極配線の端子部にゲート電極駆動用ICとの接続のためのコンタクトホール１１をＰＥＰにより形成する。図８は、形成されたコンタクトホール１１の配置を示す概略上面図である。
次に、上記シリコンアイランドを含む基板上に３０ｎｍ厚のＭｏ層、その上に３００ｎｍ厚のＡｌ層、次いで２０ｎｍ厚のＭｏ層をスパッタリングにより成膜する。続いて、ＰＥＰによりソース及びドレイン電極及び信号配線、並びにコンタクトホール１１上にゲート配線接続端子２１を形成する。この際ソース及びドレイン電極は、図４Ａ及び図９に示されるように、円形状に形成され、ｄ＝１０μｍ径のソース電極を中央にL=５μm幅のチャネル領域１０を挟んで４μｍ幅のドレイン電極が同心円状に配置される。信号線は１０μｍの幅を有し、ドレイン電極は上記シリコンアイランドよりも１μｍ程度内側に作製する。図９は、ゲート電極上に作製されたソース、ドレイン電極及び信号配線の配置を示す概略上面図である。図１０は、図９のa-a’線に沿って切断した断面図である。このように作製された薄膜トランジスタの各構成要素の寸法を、上記１乃至３式に当てはめると、式１の実効Cgs面積Sが５６．２５π、すなわち１７７μｍ２となり、式２のＷ/Ｌが９．４、式３のFが１８．８となる。尚、総ＴＦＴ面積は７００μｍ２である。
次に、作製されたソース及びドレイン電極をマスクとして、チャンネル領域１０に対応するn+・-Si:H層５をドライエッチングにより除去する。この際、エッチング除去されたn+・a-Si:H層５に対応する下部層のI・a-Si:H層がおよそ３０ｎｍエッチングにより除去される。このようなドライエッチングにより除去された後の構造を図１１に示す。
次いで、図１１に示す構造物上に４００ｎｍ厚のＳｉＮ層間絶縁膜１２をプラズマＣＶＤ法により形成する。更に、平坦性を改善するために、上記層間絶縁層上に突起部でおよそ１μｍの厚さを有する透明有機樹脂層１４を形成する。
次いで、ソース電極上面の一部に達するコンタクトホール１３、並びに図９に示されるゲート配線及び信号線接続端子２１、２２へのコンタクトホールを上記層間絶縁膜１２、並びに平坦化膜１４に形成する。続いて、上記透明有機樹脂層１４上に、５０ｎｍ厚のＩＴＯ層をスパッタリングにより堆積させ、ＰＥＰによりＩＴＯ表示電極９、及びソース配線１５を形成する。図１２は、このように形成された本発明の薄膜トランジスタの断面図を示す。
本発明は、以下のような他の態様も可能である。図１３Aは、本態様の薄膜トランジスタの構成を示す上面図であるが、透明有機樹脂膜は使われない。図１３Bは、図１３AのB-B’線に沿って切断された断面図である。
本態様においては、同心円状に形成された電極のうち、中央のソース電極と、ソース電極の周囲に同心円状に形成されたドレイン電極と、これら電極から分離して信号配線１６を配置し、信号配線１６をソース電極に接続し、ＩＴＯ表示電極をドレイン電極に接続する構成を有する点を除いて、実施例１と同様の方法により作製される。
本実施例の薄膜トランジスタは、チャネル長Ｌが５μｍ、チャネル幅Ｗが４７μｍ、Ｗ/Ｌが９．４、及び実効Cgs面積Sが３８０μｍ２として作製される。
［参考例］
尚、本願発明においては、図１４Ａ及び１４Ｂに示されるように、各電極を矩形状に作製する点を除き、実施例１と同様の方法により作製される態様も可能である。この場合の薄膜トランジスタにおけるチャネル長Ｌは５μｍ、チャネル幅Ｗは６０μｍ、Ｗ/Ｌは１２、総ＴＦＴ面積は６００μｍ２、及び実効Cgs面積Sは２２５μｍ２である。
尚、上記各実施例及び参考例においては、ゲート電極として、図５に示されるようなゲートラインとゲート電極が同一の層に形成される構成を採用したが、画面サイズや画素数を勘案した上でゲート配線抵抗が同等なら、同じ幅の直線形状に限らず、幅に大小を持たせることも可能である。
１Ａは液晶表示装置に用いられる従来の薄膜トランジスタの構成図であり、１Ｂは１ＡのB-B’線に沿って切断された断面図である。 従来技術おける薄膜トランジスタの構成図である。 従来技術おける薄膜トランジスタの構成図である。 表示パネル内に配置された従来の薄膜トランジスタの構成図である。 図３Aのb-b’線に沿って切断された断面図である。 ４Ａは本発明の薄膜トランジスタの構成を示す上面図であり、４Ｂは４ＡのB-B’線に沿って切断された断面図である。 ゲート電極・配線層２の配置を示す概略上面図である。 図５のa-a’線に沿って切断した場合のゲート電極上に形成された各層の構成を示す断面図である。 シリコンアイランドの断面図である。 コンタクトホール１１の配置を示す概略上面図である。 ゲート電極上に作製されたソース、ドレイン電極及び信号配線の配置を示す概略上面図である。 図９のa-a’線に沿って切断した断面図である。 ドライエッチング後の構造を示す断面図である。 完成した本発明の薄膜トランジスタの断面図を示す。 １３Ａは本発明の他の態様の薄膜トランジスタの構成を示す上面図であり、１３Ｂは１３ＡのB-B’線に沿って切断された断面図である。 １４Ａは参考例としての薄膜トランジスタの構成を示す上面図であり、１４Ｂは１４ＡのB-B’線に沿って切断された断面図である。
符号の説明
１ 基板
２ ゲート電極・配線
３ ゲート絶縁層
４ I・a-Si:H層
５ n+・a-Si:H層
６ ソース電極
７ ドレイン電極
８ 層間絶縁層
９ ITO電極
１０ チャネル領域
１１ コンタクトホール（ゲート配線）
１２ 層間絶縁膜
１３ コンタクトホール（ソース電極）
１４ 透明有機樹脂層
１５ ＩＴＯ表示電極
２１ ゲート配線接続端子

Claims (4)

  1. 基板上に配置されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して配置された真性アモルファスシリコン(I・a-Si:H)層と、前記真性アモルファスシリコン層上にｎ＋アモルファスシリコン(n+・a-Si:H)層を介して配置されたソース及びドレイン電極を備える薄膜トランジスタであって、
    前記ソース及びドレイン電極は円形状を有し、
    前記ソース及びドレイン電極のいずれか一方が中央に配置され、他方がそれを囲むように同心円状に配置され、
    配置された前記ソース及びドレイン電極間にチャネル領域を有し、
    実効Cgs面積Sが、約１５０πμm２以下であり、
    チャネル幅Ｗ対チャネル長Ｌ比（W/L）が、約４．５以上であり、
    実効Cgsへの充電能力指標Fが、約５０以下である
    ことを特徴とする薄膜トランジスタ。
  2. 前記実効Cgs面積Sはπ×（（ｄ＋L）/２）×（（ｄ＋L）/２）なる式より、前記チャネル幅W対チャネル長L比（W/L）はπ×（ｄ/L+1）なる式より、及び前記実効Cgsへの充電能力指標FはS÷（W/L）なる式より算出される
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  3. 前記基板と前記ゲート電極の間に、更に、SiOx層などの無機透明絶縁膜が形成される
    ことを特徴とする請求項１記載の薄膜トランジスタ。
  4. 表示セルがマトリクス状に配置された液晶表示装置であって、前記液晶セルが請求項１に記載の薄膜トランジスタを含むことを特徴とする液晶表示装置。
JP2005132714A 2005-04-28 2005-04-28 薄膜トランジスタ Expired - Fee Related JP5243686B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005132714A JP5243686B2 (ja) 2005-04-28 2005-04-28 薄膜トランジスタ
KR1020050072760A KR100720428B1 (ko) 2005-04-28 2005-08-09 박막트랜지스터 및 이를 이용한 액정표시장치
CN200610079008A CN100580955C (zh) 2005-04-28 2006-04-28 薄膜晶体管及使用其的液晶显示器件
US11/413,107 US7348598B2 (en) 2005-04-28 2006-04-28 Thin film transistor and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132714A JP5243686B2 (ja) 2005-04-28 2005-04-28 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2006310636A true JP2006310636A (ja) 2006-11-09
JP5243686B2 JP5243686B2 (ja) 2013-07-24

Family

ID=37443889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132714A Expired - Fee Related JP5243686B2 (ja) 2005-04-28 2005-04-28 薄膜トランジスタ

Country Status (4)

Country Link
US (1) US7348598B2 (ja)
JP (1) JP5243686B2 (ja)
KR (1) KR100720428B1 (ja)
CN (1) CN100580955C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239264A (ja) * 2008-03-01 2009-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
JP2010211186A (ja) * 2009-03-10 2010-09-24 Samsung Electronics Co Ltd 液晶表示装置
US8872179B2 (en) 2011-11-30 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291845B1 (ko) * 2006-12-13 2013-07-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
KR101626899B1 (ko) 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TW201041134A (en) * 2009-05-12 2010-11-16 Au Optronics Corp Thin film transistor structure
US8891707B2 (en) * 2009-09-21 2014-11-18 Mediatek Inc. Receiving device and method thereof
KR101614092B1 (ko) * 2009-12-24 2016-04-21 삼성디스플레이 주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
CN102566178B (zh) * 2011-12-26 2015-11-25 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器、基板及制造方法
US9461066B2 (en) 2012-08-10 2016-10-04 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display device
CN103489921B (zh) * 2013-09-29 2016-02-17 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN105575910B (zh) * 2016-03-17 2019-01-22 深圳市华星光电技术有限公司 薄膜晶体管基板的制备方法、薄膜晶体管基板和液晶面板
CN107845674B (zh) * 2017-10-27 2020-07-03 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
CN108400110B (zh) * 2018-04-27 2020-01-17 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN112835233A (zh) * 2021-01-07 2021-05-25 Tcl华星光电技术有限公司 阵列基板及显示面板
CN114792715B (zh) * 2022-04-08 2024-06-11 武汉华星光电技术有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
EP0654828A2 (en) * 1993-11-19 1995-05-24 OIS Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
JPH08160469A (ja) * 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017983A (en) * 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
US5196911A (en) * 1990-07-26 1993-03-23 Industrial Technology Research Institute High photosensitive depletion-gate thin film transistor
US5355002A (en) * 1993-01-19 1994-10-11 Industrial Technology Research Institute Structure of high yield thin film transistors
EP0683507B1 (en) * 1993-12-07 2002-05-29 Kabushiki Kaisha Toshiba Manufacture of a display device
JP4293434B2 (ja) 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
KR100980017B1 (ko) * 2003-07-08 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US20050082492A1 (en) * 2003-10-17 2005-04-21 Wei-Chuan Lin Image detector with tandem-gate TFT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482674A (en) * 1987-09-25 1989-03-28 Casio Computer Co Ltd Thin film transistor
EP0654828A2 (en) * 1993-11-19 1995-05-24 OIS Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance
JPH08160469A (ja) * 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239264A (ja) * 2008-03-01 2009-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
JP2010211186A (ja) * 2009-03-10 2010-09-24 Samsung Electronics Co Ltd 液晶表示装置
US8654271B2 (en) 2009-03-10 2014-02-18 Samsung Display Co., Ltd. Liquid crystal display
US8872179B2 (en) 2011-11-30 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9093543B2 (en) 2011-11-30 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US7348598B2 (en) 2008-03-25
CN1870296A (zh) 2006-11-29
JP5243686B2 (ja) 2013-07-24
US20060262239A1 (en) 2006-11-23
KR20060113324A (ko) 2006-11-02
KR100720428B1 (ko) 2007-05-22
CN100580955C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
JP5243686B2 (ja) 薄膜トランジスタ
JP5111758B2 (ja) 薄膜トランジスタ
US10373989B2 (en) Thin-film transistor array substrate and manufacturing method thereof
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
WO2010032386A1 (ja) 半導体装置
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
KR102089244B1 (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
KR20090058099A (ko) 박막 트랜지스터 기판
TWI481035B (zh) 薄膜電晶體及含有該薄膜電晶體的陣列基板
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
KR101689462B1 (ko) 디스플레이 장치
CN104576750A (zh) 薄膜晶体管结构
CN105514120A (zh) 一种双栅tft阵列基板及其制造方法和显示装置
JP2017083821A (ja) 表示装置
GB2530223A (en) Method for manufacturing thin film transistor array substrate
EP2261733B1 (en) Pixel designs for improving the aperture ratio of a liquid crystal display
US8748892B2 (en) Thin film transistor and method for fabricating the same
US9741804B2 (en) Thin film transistor substrate and display panel having film layer with different thicknesses
CN113433747B (zh) 阵列基板及制作方法、移动终端
US20130106679A1 (en) Lcd panel and method of manufacturing the same
CN112582342A (zh) 阵列基板的制作方法
CN221201180U (zh) 一种边缘器件区优化设计的tft阵列基板
KR20080000463A (ko) 액정 표시장치용 박막 트랜지스터 기판 및 이의 제조 방법
US20190157317A1 (en) Ips thin-film transistor array substrate and manufacturing method thereof
US20080308808A1 (en) Thin film transistor array substrate and method for fabricating same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees