CN108417581A - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板和显示装置，属于显示技术领域，包括：衬底基板；设置在基板上的多条并列设置的栅极线和多条并列设置的数据线；设置在衬底基板上的薄膜晶体管；薄膜晶体管包括半导体部、栅极、源极和漏极；栅极和栅极线电连接，源极和数据线电连接；相邻的两条所述数据线之间的距离为D；漏极位于相邻的两条数据线之间，且漏极和与其相邻的数据线之间距离为d，1/3*D≤d≤2/3*D；一个薄膜晶体管中，栅极包括至少三个子栅极，半导体部覆盖至少三个子栅极。相对于现有技术，有利于从而提升漏极的电压的稳定性，从而提升将薄膜晶体管的性能，进而提升阵列基板的性能。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示面板和显示装置。

背景技术

薄膜晶体管技术在显示技术领域得到广泛的应用。

现有技术提供的一种显示面板中，包括薄膜晶体管，显示面板在高亮、高热的环境下易引发漏电流，漏电流影响了薄膜晶体管的漏极的电位的稳定性，降低了显示品质。

发明内容

有鉴于此，本发明提供了一种阵列基板、显示面板和显示装置。

本发明提供了一种阵列基板，包括：衬底基板；设置在基板上的多条并列设置的栅极线和多条并列设置的数据线；设置在衬底基板上的薄膜晶体管；薄膜晶体管包括半导体部、栅极、源极和漏极；栅极和栅极线电连接，源极和数据线电连接；相邻的两条所述数据线之间的距离为D；漏极位于相邻的两条数据线之间，且漏极和与其相邻的数据线之间距离为d，1/3*D≤d≤2/3*D；一个薄膜晶体管中，栅极包括至少三个子栅极，半导体部覆盖至少三个子栅极。

本发明提供了一种显示面板，包括本发明提供的阵列基板。

本发明提供了一种显示装置，包括本发明提供的显示面板。

与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：

将薄膜晶体管的漏极设置在相邻的两条数据线之间的中间区域，具体的，漏极和与其相邻的数据线之间距离为d，1/3*D≤d≤2/3*D。由于阵列基板在工作过程中，数据线可以传输电信号，数据线的电信号和漏极之间会形成耦合电场，该耦合电场可能会影响漏极的电压、导致漏极的电压出现波动。将漏极设置在相邻的两条数据线之间的中间区域，相邻的两条数据线对于漏极的耦合电场可以至少部分抵消，从而可以减小数据线的电信号对于漏极的影响，从而提升漏极的电压的稳定性，从而提升将薄膜晶体管的性能，进而提升阵列基板的性能。

除此之外，薄膜晶体管包括三个子栅极，相当于薄膜晶体管中设置了至少三个开关，当三个子栅极均关闭时，每个子栅极均可以阻挡一定比例的电流，源极的电信号依次通过三个子栅极后、传输至漏极的电流已经非常微小了。当在高亮、高热的环境中时，薄膜晶体管的漏电流通过至少三个子栅极后、传输至漏极的电流非常微小，可以改善薄膜晶体管的漏极的电位的稳定性，提升阵列基板的性能，提升显示品质。

当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本发明实施例提供的一种阵列基板的平面结构示意图；

图2是本发明实施例提供的另一种阵列基板的局部平面结构示意图；

图3是现有技术提供的阵列基板中的像素的电压曲线示意图；

图4是本发明实施例提供的阵列基板中的像素的电压曲线示意图；

图5是现有技术提供的一种阵列基板的串扰测试画面的示意图；

图6是本发明实施例提供的又一种阵列基板的局部平面结构示意图；

图7是本发明实施例提供的又一种阵列基板的局部平面结构示意图；

图8是图7提供的阵列基板的一种剖面结构示意图；

图9是本发明实施例提供的又一种阵列基板的局部平面结构示意图；

图10是本发明实施例提供的又一种阵列基板的局部平面结构示意图；

图11是图10提供的阵列基板的一种剖面结构示意图；

图12是本发明实施例提供的一种显示面板的剖面结构示意图；

图13是本发明实施例提供的一种显示装置的平面结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在一些可选的实施例中，请参考图1和图2，图1是本发明实施例提供的一种阵列基板的平面结构示意图，图2是本发明实施例提供的另一种阵列基板的局部平面结构示意图；本实施例提供的阵列基板包括：衬底基板00；设置在衬底基板00上的多条并列设置的栅极线G和多条并列设置的数据线S；设置在衬底基板00上的薄膜晶体管10；薄膜晶体管10包括半导体部101、栅极102、源极103和漏极104；栅极102和栅极线G电连接，源极103和数据线S电连接；相邻的两条数据线S之间的距离为D；漏极104位于相邻的两条数据线S之间，且漏极104和与其相邻的数据线S之间距离为d(图2中漏极104有两条相邻的数据线S，图中示例性的标注了左边的数据线S以及其距离d，可以理解的是同样可以以该条件限定于右边的数据线S)，1/3*D≤d≤2/3*D；一个薄膜晶体管10中，栅极102包括至少三个子栅极，半导体部101覆盖至少三个子栅极。本实施例中，图2中以三个子栅极的结构为例，三个子栅极分别为第一子栅极102a、第二子栅极102b和第三子栅极102c。

本实施例提供的阵列基板中，衬底基板00可以为硬质的基板，例如使用玻璃材料制作而成，也可以为柔性的基板，例如使用树脂材料制作，本实施例对此不作具体限制。

可选的，阵列基板包括显示区AA，多条并列设置的栅极线G和多条并列设置的数据线S设置在显示区AA中，但不局限于此。

衬底基板00上设置有薄膜晶体管10，薄膜晶体管10包括半导体部101、栅极102、源极103和漏极104。可选的，半导体部101的材料可以包括a-Si(非晶硅)，非晶硅是一种直接能带半导体，它的结构内部有许多所谓的“悬键”，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作成本低的优点；或者，半导体部101的材料可以为LTPS(Low Temperature Poly-silicon，低温多晶硅)，低温多晶硅在在摄氏500-600度以下完成，电子迁移速率更快、薄膜电路面积更小、结构简单、稳定性更高等优点；或者半导体部101的材料可以为氧化物半导体，氧化物半导体(oxide semiconductor)是具有半导体特性的一类氧化物，本实施例对此不作具体限制。

半导体部101通过第一过孔K1和漏极104电连接，可选的，源极103和漏极104的材料相同，且位于同一膜层结构中。

半导体部101通过过孔K2和源极103电连接，数据线S和半导体部101电连接的部分走线结构即为源极103。

可选的，位于同一行的薄膜晶体管10的栅极102和同一根栅极线G电连接，但不局限于此。可选的，位于同一列的薄膜晶体管10的源极103和数据线S电连接，但不局限于此。其中，行方向可以为栅极线G的延伸方向，列方向可以为数据线S的延伸方向。

本实施例中，任意选取相邻的两条数据线S，其二者之间的距离为D。可以理解的是，本实施提供的阵列基板中，多条数据线S可以等距分布、也可以非等距分布，本实施例对此不作具体限制。本实施例中，将薄膜晶体管10的漏极104设置在相邻的两条数据线S之间的中间区域，具体的，漏极104和与其相邻的数据线S之间距离为d，1/3*D≤d≤2/3*D。由于阵列基板在工作过程中，数据线S可以传输电信号，数据线S的电信号和漏极104之间会形成耦合电场，该耦合电场可能会影响漏极104的电压、导致漏极104的电压出现波动。将漏极104设置在相邻的两条数据线S之间的中间区域，相邻的两条数据线S对于漏极104的耦合电场可以至少部分抵消，从而可以减小数据线S的电信号对于漏极104的影响，从而提升漏极104的电压的稳定性，从而提升将薄膜晶体管10的性能，进而提升阵列基板的性能。

可选的，当d＝1/2*D时，当漏极104与相邻两条数据线S等距离时，与相邻两条数据线之间产生的耦合电场能够基本上相互抵消，从而可以进一步提升将薄膜晶体管10的性能，进而进一步提升阵列基板的性能。

除此之外，本实施例中，薄膜晶体管10包括三个子栅极，半导体部101覆盖至少三个子栅极。具体而言，栅极线G的部分走线结构即为子栅极，半导体部101和子栅极是交叠的。栅极在薄膜晶体管中起到了开关的作用，当栅极打开时、薄膜晶体管10的源极103的电信号可以通过半导体部101传输至漏极104，当栅极关闭时，薄膜晶体管10的源极103的电信号难以通过半导体部101传输至漏极104。

本实施例中，薄膜晶体管10包括三个子栅极，相当于薄膜晶体管10中设置了至少三个串联的开关，当三个子栅极均关闭时，每个子栅极均可以阻挡一定比例的电流，源极103的电信号依次通过三个子栅极后、传输至漏极104的电流已经非常微小了。本实施例提供的阵列基板中，当在高亮、高热的环境中时，薄膜晶体管10的漏电流通过至少三个子栅极后、传输至漏极104的电流非常微小，可以改善薄膜晶体管的漏极的电位的稳定性，提升阵列基板的性能，提升显示品质。

下面，对本实施例提供的阵列基板的技术效果进行说明。请参考图3和图4，图3是现有技术提供的阵列基板中的像素的电压曲线示意图，图4是本发明实施例提供的阵列基板中的像素的电压曲线示意图。

现有技术提供的一种阵列基板中，使用现有技术提供的一种薄膜晶体管和像素的像素电极电连接。pixel1代表现有技术提供的阵列基板中，第一像素在串扰测试画面下像素电极的电压曲线；pixel1’代表现有技术提供的阵列基板中，第一像素在G127灰阶画面下像素电极的电压曲线。Frame1和Frame2分别表示一帧的时间，CKV1表示与第一像素电连接的栅极线的电信号，本实施例中，仅以CKV1为高电平时、与栅极线电连接的薄膜晶体管导通，且CKV1为低电平时、与极线电连接的薄膜晶体管截止为例进行说明。

本发明实施例提供的一种阵列基板中，使用本发明实施例提供的薄膜晶体管和像素的像素电极电连接。Pixel2代表本发明实施例提供的阵列基板中，第二像素在串扰测试画面下像素电极的电压曲线；pixel2’代表本发明实施例提供的阵列基板中，第二像素在G127灰阶画面下像素电极的电压曲线。Frame1和Frame2分别表示一帧的时间，CKV2表示与第二像素电连接的栅极线的电信号，本实施例中，仅以CKV2为高电平时、与栅极线电连接的薄膜晶体管导通，且CKV2为低电平时、与极线电连接的薄膜晶体管截止为例进行说明。

从图3可以看出，在串扰测试画面下，在薄膜晶体管电连接的栅极线为低电平的时间内，虽然薄膜晶体管为截止状态，由于薄膜晶体管的漏极和与其相邻的两根数据线的耦合电场存在差异、以及薄膜晶体管的漏电流，Frame1中，pixel1的电压曲线出现明显的上扬，Frame2中，pixel1的电压曲线出现明显的下降；在G127灰阶画面下，由于薄膜晶体管的漏极和与其相邻的两根数据线的耦合电场存在差异、以及薄膜晶体管的漏电流，pixel1’的电压曲线出现轻微的上扬，Frame2中，pixel1’的电压曲线出现轻微的下降。

而从图4可以看出，应用了本发明实施例提供的阵列基板后，在串扰测试画面下，在薄膜晶体管电连接的栅极线为低电平的时间内，薄膜晶体管为截止状态，由于本发明实施例减小了薄膜晶体管的漏极和与其相邻的两根数据线的耦合电场差异、以及减小了薄膜晶体管的漏电流，Frame1中，pixel2的电压曲线仅出现轻微的上扬，Frame2中，pixel2的电压曲线仅出现轻微的下降；在G127灰阶画面下，pixel2’的电压曲线基本没有出现上扬，Frame2中，pixel2’的电压曲线基本没有出现下降。

因此，本发明实施例提供的阵列基板，相对于现有技术提供的阵列基板，可以使像素在串扰测试画面和灰阶画面下具有波动较小的电压曲线，从而有利于像素电压的稳定性，提升显示品质。

需要说明的是，串扰测试画面可以参考图5，图5是现有技术提供的一种阵列基板的串扰测试画面的示意图，图5示意了一种阵列基板，包括显示区AA和非显示区BB，其中，显示区AA中包括多条数据线S1。显示区AA还包括第一区域AA1，在一种串扰测试画面下，第一区域AA1中的灰阶和其余的显示区AA的灰阶相差较大，例如第一区域AA1用于显示白色的灰阶、而其余的显示区AA用于显示G127灰阶画面。第一像素和第二像素所电连接的数据线S1延伸经过第一区域AA1。可以理解的是，串扰测试画面有多种，本发明在此不再一一赘述。

需要说明的是，图1和图2所示的阵列基板中，仅以栅极包括三个子栅极为例进行说明，在其他可选的实施例中，栅极还可以包括四个或者以上的子栅极，具体可以根据阵列基板的设计需求进行设置，本实施例对此不作具体限制。

需要说明的是，本发明实施例提供的阵列基板中，半导体部的形状可以有多种。在一些可选的实施例中，请继续参考图1和图2，半导体部101为条状，半导体部101的一端和源极103电连接、另一端和漏极104电连接。将半导体部101设置为条状，有利于半导体部覆盖三个子栅极。

进一步的，可选的，栅极102包括三个子栅极，三个子栅极分别为第一子栅极102a、第二子栅极102b和第三子栅极102c；半导体部101包括“S”形的弯折部，弯折部覆盖三个子栅极。可选的，请参考图6，本实施例中，半导体部101包括“Z”形的弯折部，弯折部覆盖三个子栅极。可以理解的是，半导体部的形状可以有多种，将半导体部101的至少部分设置成“S”形的弯折部、或者“Z”形的弯折部，有利于使半导体部101和三个子栅极交叠。

在一些可选的实施例中，请参考图2或者图6，图6是本发明实施例提供的又一种阵列基板的局部平面结构示意图，本发明实施例提供的阵列基板中，半导体部101的材料包括单晶硅、多晶硅和氧化物半导体中的至少一种。其中，单晶硅是硅的单晶体，具有基本完整的点阵结构的晶体，不同的方向具有不同的性质，是一种良好的半导材料。多晶硅，是单质硅的一种形态。熔融的单质硅在过冷条件下凝固时，硅原子以金刚石晶格形态排列成许多晶核，如这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来，就结晶成多晶硅。氧化物半导体是具有半导体特性的一类氧化物，氧化物半导体的电学性质与环境气氛有关。单晶硅、多晶硅和氧化物半导体均适用于制作薄膜晶体管10的半导体部101。除此之外，本发明实施例提供的阵列基板中，半导体部101还可以包括其他材料，本实施例对此不作具体限制。

在一些可选的实施例中，请参考图7和图8，图7是本发明实施例提供的又一种阵列基板的局部平面结构示意图，图8是图7提供的阵列基板的一种剖面结构示意图，阵列基板还包括遮光层30，遮光层30位于薄膜晶体管10靠近衬底基板00的一侧；遮光层30向栅极102所在膜层的正投影覆盖栅极102。当阵列基板位于高亮的环境中时，光线照射到和栅极102交叠的半导体部101的区域时，会导致半导体部101中产生载流子，载流子移动即形成了漏电流。本实施例中，设置了遮光层30，由于遮光层30向栅极102所在膜层的正投影覆盖栅极102，因而可以遮挡从衬底基板00一侧照射进入阵列基板的部分光线，从而可以减少照射到和栅极102交叠的半导体部101的区域中的光线，改善薄膜晶体管10的漏电流现象。

可选的，遮光层30包括多个子遮光部；一个子遮光部30向栅极102所在膜层的正投影覆盖一个子栅极。本实施例中，仅以栅极102包括三个子栅极，三个子栅极分别为第一子栅极102a、第二子栅极102b和第三子栅极102c，且遮光层30包括三个子遮光部，三个子遮光部分别为第一子遮光部31、第二子遮光部32、第三子遮光部33为例进行说明。第一子遮光部31向栅极102在膜层的正投影覆盖第一子栅极102a，第二子遮光部32向栅极102在膜层的正投影覆盖第二子栅极102b，第三子遮光部33向栅极102在膜层的正投影第三子栅极102c。本实施例中，子遮光部和子栅极可以一一对应设置、子遮光部仅覆盖子栅极所在的区域；当阵列基板需要背光模组提供光源时，可以避免遮光层的范围过大影响背光模组的光线的透过，从而提升背光模组的光线的利用率。

在一些可选的实施例中，请参考图9，图9是本发明实施例提供的又一种阵列基板的局部平面结构示意图半导体部101包括沿数据线S延伸方向的第一子部101a和第二子部101b；沿栅极线G延伸方向，至少部分漏极位于第一子部101a和第二子部101b之间，第一子部101a和第二滋补101b最好应该是图中所示位于半导体部在栅极线G延伸方向上的末尾。本实施例中，以栅极线G沿y方向延伸、数据线S沿x方向延伸为例进行说明。图9示意了，沿y方向，部分漏极104位于第一子部101a和第二子部101b之间的实施方式，在其他可选的实现方式中，漏极104可以全部位于第一子部和第二子部之间。本实施例中，由于沿栅极线G延伸方向，至少部分漏极104位于第一子部和第二子部之间，因而可以使至少部分漏极104和半导体部101共用一片区域，从而可以使薄膜晶体管10的结构更加紧凑，有利于减少薄膜晶体管10所占用的空间，从而可以让出空间用于设置阵列基板中其他结构，使阵列基板的排布更加优化。

可选的，请继续参考图9，栅极102包括第一子栅极102a、第二子栅极102b和第三子栅极102c；在垂直于衬底基板00的方向上，第一子栅极102a和数据线S交叠；漏极104位于第二子栅极102b和第三子栅极102c之间的且沿数据线S的延伸方向延伸的区域SS中。

需要说明的是，图9即为在垂直于衬底基板00的方向上观察阵列基板所得到的视图。

本实施例中，区域SS位于第二子栅极102b和第三子栅极102c之间，且区域SS沿数据线S的延伸方向延伸，有利于减少薄膜晶体管10所占用的空间，从而可以让出空间用于设置阵列基板中其他结构(例如像素电极)，使阵列基板的排布更加优化。

在一些可选的实施例中，请参考图10和图11，图10是本发明实施例提供的又一种阵列基板的局部平面结构示意图，图11是图10提供的阵列基板的一种剖面结构示意图，阵列基板10还包括像素电极50和公共电极60；薄膜晶体管10的漏极104和像素电极50电连接。本实施例中，薄膜晶体管10用于将数据线S的电信号传输至像素电极50。

本实施例中，仅以像素电极50在公共电极60远离衬底基板00的一侧为例进行说明，可选的，公共电极60可以设置在像素电极50远离衬底基板00的一侧。

可选的，请继续参考图10和图11，漏极104通过第一过孔K1和半导体部101电连接；像素电极50通过第二过孔K3和漏极104电连接；第一过孔K1和第二过孔K3沿第一方向y排布，第一方向y为所述栅极线G的延伸方向。本实施例中，第一过孔K1和第二过孔K3沿第一方向y排布，可以减少第一过孔K1和第二过孔K3沿第二方向x所占用的空间，从而可以避让处空间、将像素电极50沿第二方向x的长度设置的更长一些，有利于提升阵列基板的开口率。

本发明还提供了一种显示面板，包括本发明上述任一实施例提供的阵列基板。请参考图12，图12是本发明实施例提供的一种显示面板的剖面结构示意图，本实施例提供的显示面板A，包括本发明上述任一实施例提供的阵列基板100。

本发明实施例提供的显示面板，具有本发明实施例提供的阵列基板的有益效果，具体可以参考上述各实施例对于阵列基板的具体说明，本实施例在此不再赘述。

可选的，请继续参考图12，显示面板A还包括：与阵列基板100相对设置的对置基板200，以及夹持设置在阵列基板100和对置基板200之间的液晶层300。本实施例提供的显示面板为液晶显示面板。

需要说明的是，在其他可选的实现方式中，本发明提供的显示面板还可以为有机发光显示面板、电子纸显示面板等其他类型的显示面板，本实施例不再一一赘述。

本发明还提供了一种显示装置，包括本发明上述任一实施例提供的显示面板。请参考图13，图13是本发明实施例提供的一种显示装置的结构示意图。图13提供的显示装置1000包括本发明上述任一实施例提供的显示面板A。图13实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：

将薄膜晶体管的漏极设置在相邻的两条数据线之间的中间区域，具体的，漏极和与其相邻的数据线之间距离为d，1/3*D≤d≤2/3*D。由于阵列基板在工作过程中，数据线可以传输电信号，数据线的电信号和漏极之间会形成耦合电场，该耦合电场可能会影响漏极的电压、导致漏极的电压出现波动。将漏极设置在相邻的两条数据线之间的中间区域，相邻的两条数据线对于漏极的耦合电场可以至少部分抵消，从而可以减小数据线的电信号对于漏极的影响，从而提升漏极的电压的稳定性，从而提升将薄膜晶体管的性能，进而提升阵列基板的性能。

除此之外，薄膜晶体管包括三个子栅极，相当于薄膜晶体管中设置了至少三个开关，当三个子栅极均关闭时，每个子栅极均可以阻挡一定比例的电流，源极的电信号依次通过三个子栅极后、传输至漏极的电流已经非常微小了。当在高亮、高热的环境中时，薄膜晶体管的漏电流通过至少三个子栅极后、传输至漏极的电流非常微小，可以改善薄膜晶体管的漏极的电位的稳定性，提升阵列基板的性能，提升显示品质。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种阵列基板，其特征在于，包括：

衬底基板；

设置在所述衬底基板上的多条并列设置的栅极线和多条并列设置的数据线；

设置在所述衬底基板上的薄膜晶体管；

所述薄膜晶体管包括半导体部、栅极、源极和漏极；所述栅极和所述栅极线电连接，所述源极和所述数据线电连接；

相邻的两条所述数据线之间的距离为D；所述漏极位于相邻的两条所述数据线之间，且所述漏极和与其相邻的所述数据线之间距离为d，1/3*D≤d≤2/3*D；

一个所述薄膜晶体管中，所述栅极包括至少三个子栅极，所述半导体部覆盖所述至少三个子栅极。

2.根据权利要求1所述的阵列基板，其特征在于，

所述栅极包括三个所述子栅极；

所述半导体部包括“S”形的弯折部，所述弯折部覆盖所述三个子栅极。

3.根据权利要求1所述的阵列基板，其特征在于，

所述半导体部包括沿数据线延伸方向的第一子部和第二子部；

沿所述栅极线延伸方向，至少部分所述漏极位于所述第一子部和所述第二子部之间。

4.根据权利要求3所示的阵列基板，其特征在于，

所述栅极包括第一子栅极、第二子栅极和第三子栅极；

在垂直于所述衬底基板的方向上，所述第一子栅极和所述数据线交叠；

所述漏极位于所述第二子栅极和所述第三子栅极之间的且沿所述数据线的延伸方向延伸的区域中。

5.根据权利要求1所述的阵列基板，其特征在于，

所述半导体部的材料包括单晶硅、多晶硅和氧化物半导体中的至少一种。

6.根据权利要求1所述的阵列基板，其特征在于，d＝1/2*D。

7.根据权利要求1所述的阵列基板，其特征在于，

所述阵列基板还包括遮光层，所述遮光层位于所述薄膜晶体管靠近所述衬底基板的一侧；所述遮光层向所述栅极所在膜层的正投影覆盖所述栅极。

8.根据权利要求7所述的阵列基板，其特征在于，

所述遮光层包括多个子遮光部；一个所述子遮光部向所述栅极所在膜层的正投影覆盖一个所述子栅极。

9.根据权利要求1所述的阵列基板，其特征在于，

所述半导体部为条状，所述半导体部的一端和所述源极电连接、另一端和所述漏极电连接。

10.根据权利要求9所述的阵列基板，其特征在于，

所述阵列基板还包括像素电极和公共电极；

所述薄膜晶体管的漏极和所述像素电极电连接。

11.根据权利要求10所述的阵列基板，其特征在于，

所述漏极通过第一过孔和所述半导体部电连接；所述像素电极通过第二过孔和所述漏极电连接；

所述第一过孔和所述第二过孔沿第一方向排布，所述第一方向为所述栅极线的延伸方向。

12.一种显示面板，其特征在于，包括根据权利要求1-11任一项所述的阵列基板。

13.根据权利要求12所述的显示面板，其特征在于，

所述显示面板还包括：与所述阵列基板相对设置的对置基板，以及夹持设置在所述阵列基板和所述对置基板之间的液晶层。

14.一种显示装置，其特征在于，包括根据权利要求12或13所述的显示面板。