JPH10253990A - 液晶表示パネルおよびそれを用いた投写型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示パネルおよび投写型表示装置におい
て、アクティブマトリクス基板上のデータ線駆動回路の
形成領域を拡張してデータ側駆動回路におけるＴＦＴの
オン電流の増大や新たな回路の導入などが可能な構成を
提供すること。 【解決手段】 アクティブマトリクス基板１において、
データ線駆動回路部６０は、基板外周側に位置する第１
の回路形成領域６１と、この領域と画素部１１との間に
位置する第２の回路形成領域６２と、これらの回路形成
領域との間に位置する配線層形成領域６３とを備え、該
配線層形成領域６３に重なるように対向基板とのシール
層８０が形成されている。この配線層形成領域６３で
は、サンプリング信号入力用配線パターン６４、画像信
号サンプリング用配線パターン６５、画像信号線６６を
利用してセルギャップ制御領域を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、駆動回路内蔵型の
アクティブマトリクス基板を用いた液晶表示パネル、お
よびそれを用いた投写型表示装置に関するものである。
さらに詳しくは、アクティブマトリクス基板と対向基板
との間にシール層を介して液晶層が挟持されてなる液晶
パネルにおいて、画素部の周辺部に形成された駆動回路
の構造に関するものである。

【０００２】

【従来の技術】液晶表示パネルに用いられるアクティブ
マトリクス基板のうち、駆動回路内蔵型のものでは、図
１４のブロック図に示されるように、基板１０の上にマ
トリクス状に配列された複数の走査線２０および複数の
データ線３０によって画素領域４０が区画された画素部
１１が構成されている。この画素部１１において、画素
領域４０のそれぞれには走査線２０およびデータ線３０
に接続する画素スイッチング用のＴＦＴ５０（薄膜トラ
ンジスタ）が形成されている。また、基板１０上におけ
る画素部１１の外側領域には、複数のデータ線３０のそ
れぞれに画像信号を供給するデータ側駆動回路部６０
と、複数の走査線２０のそれぞれに走査信号を供給する
Ｙシフトレジシタ７００を備える走査側駆動回路部７０
とが構成されている。これらの駆動回路部６０、７０の
うち、データ側駆動回路部６０は、基板外周側に位置す
る第１の回路形成領域６１と、この第１の回路形成領域
６１と画素部１１との間に位置する第２の回路形成領域
６２と、この第２の回路形成領域６２と第１の回路形成
領域６１との間に位置する配線層形成領域６３とが構成
され、第１の回路形成領域６１には端子を介してクロッ
ク信号が供給されるＸシフトレジスタ６１０が構成され
ている。第２の回路形成領域６２には、アナログスイッ
チとしてのＴＦＴを備えるサンプルホールド回路６２０
が構成されている。配線層形成領域６３には、Ｘシフト
レジスタ６１０からサンプルホールド回路６２０への信
号を供給するためのサンプリング信号入力用配線パター
ン６４と、６相分の画像信号線６６と、画像信号線６６
とサンプルホールド回路６２０とを接続する画像信号サ
ンプリング用配線パターン６５とが構成されている。

【０００３】このように構成したアクティブマトリクス
基板１は、所定の隙間を介して対向基板（図示せず。）
と貼り合わされ、これらの基板間に液晶が封入される。
このような貼り合わせ構造を構成するにあたって、従来
は、図１５に示すように、画素部１１の外側領域のう
ち、画素部１１とデータ側駆動回路部６０（サンプルホ
ールド回路６２０）との間、および画素部１１と走査側
駆動回路部７０との間に相当する領域にギャップ材含有
のシール材を塗布し、このシール層８０によって、アク
ティブマトリクス基板１と、対向電極およびブラックマ
トリクス９１が構成された対向基板とを貼り合わせて、
その内側領域を液晶封入領域１２としている。ここで、
走査側駆動回路部７０近くの走査線２０、および画素部
１１とデータ側駆動回路部６０とを接続する引出し線９
０については、データ線３０と同時形成された第１の配
線層１３と、第１の配線層１３と重なるように走査線２
０と同時形成された第２の配線層１４との重なり部分を
利用して全体として平坦なセルギャップ制御領域１５を
構成している。なお、シール層８０の形成領域を図１４
に示すと、一点鎖線Ｌ１１で表され、その内側領域が液
晶封入領域１２となる。

【０００４】

【発明が解決しようとする課題】しかしながら、液晶表
示パネルに対しては表示品位の向上が求められる状況に
あって、データ側駆動回路部６０に対してはそれを構成
するＴＦＴの動作速度の向上、あるいは大規模回路の導
入などが求められているが、従来の液晶表示パネルで
は、アクティブマトリクス基板１上でデータ側駆動回路
部６０の形成領域をこれ以上拡張できないため、ＴＦＴ
のチャネル幅の拡張によるオン電流の増大や新たな回路
の導入などが不可能である。すなわち、従来の液晶表示
パネルでは、アクティブマトリクス基板１を大型化せず
に、周辺部分（データ側駆動回路部６０の形成領域）を
拡張するには、その分、画素部１１を含む液晶封入領域
１２やシール領域８０が占めている部分を縮小する必要
があるが、かかる変更は表示面積の縮小やシール性の低
下を招くため、困難である。

【０００５】また、従来のアクティブマトリクス基板１
では、表示領域の面積をそのままにして液晶表示パネル
を小型化しようにも、シール層８０の周辺部には、幅Ｌ
１を占めるサンプルホールド回路６２０、および幅Ｌ２
を占めるシフトレジスタ６１０を形成する必要がある以
上、液晶表示パネルの小型化が困難である。

【０００６】以上の問題点に鑑みて、本発明の課題は、
駆動回路内蔵型のアクティブマトリクス基板を用いた液
晶表示パネルにおいて、液晶封入領域を規定するシール
層と周辺回路との配置を改良することにより、アクティ
ブマトリクス基板上でのデータ側駆動回路の形成領域を
拡張し、データ側駆動回路への新たな回路の導入、ある
いはシール層周辺部分の縮小などを可能とする構成を提
供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、基板上にマトリクス状に配列された複数
の走査線および複数のデータ線と、該走査線および該デ
ータ線に接続されたスイッチング用のＴＦＴとが形成さ
れた画素部と、該画素部の周辺領域に該複数のデータ線
に画像信号を供給するデータ線駆動回路とが形成されて
なり、該基板と対向基板との間はギャップ材含有のシー
ル層によって液晶が挟持されてなる液晶表示パネルにお
いて、該データ線駆動回路は、第１の回路と、該第１の
回路と該画素部との間に位置する第２の回路と、該第２
の回路と該第１の回路との間に位置する配線層とを備
え、該シール層は該配線層に重なるように形成されてな
り、該第２の回路は該シール層の内側に位置しているこ
とを特徴とする。すなわち、シール層よりも内側に第２
の回路が形成された分だけ、シール層よりも外側におい
て第１の回路を拡張できる。それ故、データ線駆動回路
に対してはデータ線駆動回路を構成するＴＦＴのチャネ
ル幅の増大によるオン電流の増大、すなわちＴＦＴの動
作速度の向上、あるいはデータ線駆動回路への大規模回
路の導入などを行うことができる。よって、本発明によ
れば、アクティブマトリクス基板を大型化せずに、かつ
画素部を含む液晶封入領域やシール領域が占めている部
分を縮小することなく、データ線駆動回路の形成領域を
実質的に拡張することができるので、液晶表示パネルの
表示の品位を高めることができる。また、シール層より
も内側に第２の回路を形成したため、シール層よりも外
側には第１の回路の領域だけを確保すればよい。よっ
て、アクティブマトリクス基板の周辺部分を縮小できる
ので、同じ大きさの表示領域を有しながらも、周辺部分
が狭い液晶表示パネルを構成することができる。さら
に、データ側駆動回路全体を液晶封入領域内に形成する
と、そこに印加される直流成分の電位の影響を受けて液
晶の劣化を招くおそれがあるが、本発明では、データ線
駆動回路の一部である、極性反転した画像信号をサンプ
リングするサンプルホールド回路が液晶封入領域内にあ
るので、液晶中の不純物イオンが配向膜との界面に吸着
し分極発生により、表示品位の劣化を招く。また、アク
ティブマトリクス基板の外周のシール材形成領域の全面
にギャップ制御をするための層、あるいはアルミニウム
層などの配線を形成し、そこにシール層を形成する構成
では、シール層を光硬化させる場合には対向基板の方か
ら光照射しなればならず、対向基板としては光透過性の
高い石英基板などを使用せざるを得ないという制約があ
るが、本発明によれば、配線層形成領域にシール層を形
成するので、アクティブマトリクス基板の側から光照射
しても、配線層同士の隙間を通って光がシール層に到達
して、十分シール層を硬化させることができる。従っ
て、対向基板に光透過性が低い基板、例えば安価なガラ
ス基板を使用できるという利点もある。

【０００８】本発明の液晶表示パネルは、該シール層よ
りも外側に該複数の走査線に走査信号を供給する走査線
駆動回路が構成されていることを特徴とする。すなわ
ち、駆動回路内蔵型のアクティブマトリクス基板には、
駆動回路のうち、データ側駆動回路のみが画素部の周辺
部分に形成されているタイプのもの、データ側駆動回路
および走査側駆動回路の双方が画素部の周辺部分に形成
されているタイプのものがあるが、本発明ではいずれの
タイプのものにも適用できる。

【０００９】本発明の液晶表示パネルは、該第２の回路
には、該配線層に形成されているサンプリング信号入力
用配線パターンを介して該第１の回路に形成されている
シフトレジスタからの信号が入力されるサンプルホール
ド回路が構成されていることを特徴とする。

【００１０】また本発明において、配線層形成領域に
は、データ線と同時形成された第１の配線層と、走査線
と同時形成された第２の配線層との重なり領域に、前記
のシール層が形成されることが好ましい。このような配
線層であれば、ＴＦＴと違って、シール材のギャップ材
が対向基板との間に挟まっていても損傷することがな
い。すなわち、データ側駆動回路の一部をシール層の内
側に形成するといっても、シール層が駆動回路のＴＦＴ
に重なるような構成であれば、ＴＦＴと対向基板との間
に挟まれたギャップ材はＴＦＴを損傷させてしまう恐れ
があるが、このような問題は本発明では発生しない。ま
た、第１の配線層および第２の配線層はそれぞれ、デー
タ線または走査線と同時形成した配線層を利用するの
で、このような配線層を形成するために、特別な工程を
追加する必要がないという利点がある。

【００１１】たとえば、本発明では、前記サンプリング
信号入力用配線パターンは、前記データ線と同時形成さ
れた第１の配線層と、該第１の配線層と重なるように前
記走査線と同時形成された第２の配線層とを備え、該第
２の配線層および前記第１の配線層の形成領域に前記の
シール層が形成されている。また、前記配線層形成領域
内を通る画像信号線と前記サンプルホールド回路とを接
続する画像信号サンプリング用配線パターンが、前記デ
ータ線と同時形成された第１の配線層と、該第１の配線
層と重なるように前記走査線と同時形成された第２の配
線層とを備え、該第２の配線層および前記第１の配線層
の形成領域に前記シール層が形成されてもよい。この場
合にも、前記画像信号サンプリング用配線パターンと、
前記配線層形成領域内を通る画像信号線との重なり部分
にシール層が形成されてもよい。

【００１２】本発明の液晶表示パネルは、互いに重なる
該第１の配線層と該第２の配線層とは、コンタクトホー
ルを介して少なくとも１箇所で電気的接続していること
を特徴とする。このように構成すると、そこにシール材
のギャップ材により、第１配線層あるいは第２配線層の
どちらか一方の配線が断線したとしても、もう一方の配
線層で信号を供給することができるため、冗長構造が可
能となる。

【００１３】本発明の液晶表示パネルは、該第１の配線
層はアルミニウム層で構成されていることを特徴とす
る。

【００１４】本発明の液晶表示パネルは、該第２の配線
層はポリシリコン層で構成されていることを特徴とす
る。

【００１５】本発明の液晶表示パネルは、該対向基板の
側には該シール層の内側にブラックマトリクスが形成さ
れ、該第２の回路は前記ブラックマトリクスの開口部よ
り外側に位置することを特徴とする。

【００１６】本発明の液晶表示パネルを用いた投写型表
示装置は、光源部と、該光源部から出射された光を前記
液晶表示パネルで光変調した光をスクリーンなどの投写
面に投写する投写手段とを有することを特徴とする。

【００１７】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。

【００１８】（アクティブマトリクス基板の全体および
画素部の構成）図１は、液晶表示装置に用いられる駆動
回路内蔵型のアクティブマトリクス基板の構成を模式的
に示すブロック図であり、図２（Ａ）は、このアクティ
ブマトリクス基板に対向基板を貼り合わせた構造を示す
平面図、図２（Ｂ）は図２（Ａ）のＨ−Ｈ’の断面図で
ある。なお、本形態に係るアクティブマトリクス基板
は、基本的な構成が図１４および図１５を参照して説明
したものと同様であるため、共通する部分には同一の符
号を付してある。

【００１９】図１からわかるように、本形態の液晶表示
パネルに用いられる駆動回路内蔵型のアクティブマトリ
クス基板１も、画素部１１では、ガラスや石英などの透
明な基板１０の上に複数の走査線２０および複数のデー
タ線３０がマトリクス状に配列され、これらの走査線２
０およびデータ線３０によって画素領域４０が区画され
ている。いずれの画素領域４０にも、走査線２０および
データ線３０に接続する画素スイッチング用のＴＦＴ５
０が形成され、このＴＦＴ５０のドレイン電極は、後述
するように、液晶セルを構成するための画素電極であ
る。

【００２０】（アクティブマトリクス基板の周辺部分の
構成）本形態のアクティブマトリクス基板１において、
基板１０上における画素部１１の外側領域（周辺部分）
には、複数のデータ線３０のそれぞれに画像信号を供給
するデータ線駆動回路部６０と、複数の走査線２０のそ
れぞれに画素選択用の走査信号を供給するＹシフトレジ
スタ７００やバッファを備える走査線駆動回路部７０と
が構成されている。これらの駆動回路部６０、７０のう
ち、データ線駆動回路部６０は、基板外周側に位置する
第１の回路形成領域６１と、この第１の回路形成領域６
１と画素部１１との間に位置する第２の回路形成領域６
２と、この第２の回路形成領域６２と第１の回路形成領
域６１との間に位置する配線層形成領域６３とが構成さ
れ、第１の回路形成領域６１には端子を介して外部から
クロック信号が供給されるＸシフトレジスタ６１０が構
成されている。第２の回路形成領域６２には、Ｘシフト
レジスタ６１０から出力された信号に基づいて動作する
アナログスイッチとしてのＴＦＴを備えるサンプルホー
ルド回路６２０が構成されている。配線層形成領域６３
には、Ｘシフトレジスタ６１０からサンプルホールド回
路６２０への信号を供給するためのサンプリング信号入
力用配線パターン６４と、たとえば６相に展開された各
画像信号に対応する６本の画像信号線６６と、画像信号
線６６とサンプルホールド回路６２０とを接続する画像
信号サンプリング用配線パターン６５とが構成されてい
る。このため、サンプルホールド回路６２０は、シフト
レジスタ６１０から出力された信号に基づいて各ＴＦＴ
が動作し、画像信号線６６を介して供給される画像信号
を所定のタイミングでデータ線３０に取り込み、各画素
に供給することが可能である。

【００２１】このように構成したアクティブマトリクス
基板１は、図２（Ａ）及び図２（Ｂ）に示すように、対
向電極５５およびブラックマトリクス９１を備える透明
な対向基板５とギャップ材含有のシール材を塗布したシ
ール層８０によって貼り合わされ、これらの基板間に液
晶が封入される。シール層８０には、エポキシ樹脂や各
種の紫外線硬化樹脂などを用いることができる。また、
ギャップ材としては、直径約２μｍ〜約６μｍの円筒や
球状のグラスファイバー等を用いることができる。ここ
で、対向基板５はアクティブマトリクス基板１よりも小
さく、アクティブマトリクス基板１の周辺部分は、対向
基板５の外周縁よりはみ出た状態に貼り合わされる。従
って、アクティブマトリクス基板１の入出力端子７及び
第１駆動回路６１は、アクティブマトリクス基板１と対
向基板５とを貼り合わせた後も露出しており、第２駆動
回路６２は貼り合わせた内側に配置されている。また、
アクティブマトリクス基板１と対向基板５とは、上下導
通材８によりコモン電位（ＬＣＣＯＭ）とされている。
なお、シール層８０は部分的に途切れているため、そこ
から対向基板５とアクティブマトリクス基板１とを貼り
合わせた後も液晶を封入でき、封入した後は封止剤６で
塞がれる。

【００２２】このような貼り合わせ構造を構成するにあ
たって、本形態では、図３にアクティブマトリクス基板
１の一部（図２の円領域Ｌ１２）を拡大して示すよう
に、画素部１１の外側領域のうち、第１の回路形成領域
６１と第２の回路形成領域６２との間に位置する配線層
形成領域６３に重なるようにギャップ材含有のシール材
が塗布され、このシール層８０によって、アクティブマ
トリクス基板１と対向基板５とを貼り合わせている。従
って、アクティブマトリクス基板１と対向基板５との間
にはシール層８０の内側に液晶封入領域１２が区画さ
れ、かつ、この液晶封入領域１２内に第２の回路形成領
域６２（サンプルホールド回路６２０）が位置してい
る。本実施例では、対向基板５にはシール層８０の内周
縁に沿うようにブラックマトリクス９１が形成されてい
るが、該ブラックマトリクスの開口部よりも外側に第２
の回路形成領域６２の内周縁が位置している。すなわ
ち、第２の回路形成領域６２は液晶封入領域１２内にあ
るが、ブラックマトリクス９１の開口部より内側へはみ
出していない。それ故、シール層の形成領域を図１に示
すと、一点鎖線Ｌ１３で表され、その内側領域が液晶封
入領域１２となる。

【００２３】本形態では、アクティブマトリクス基板１
の外周部分の両側には走査側駆動回路部７０が対称に構
成され、いずれの走査側駆動回路部７０においても、シ
ール層８０は走査側駆動回路部７０よりも完全に内側、
すなわち、走査線２０に重なる領域に形成されている。

【００２４】図３を用いて詳述すると、シール層８０の
下層側に位置する各配線層は、対向基板５に向けてほぼ
均一に突出している。即ち、データ線駆動回路部６０の
側では、第１の回路形成領域６１に形成されているＸシ
フトレジスタ６１０とサンプルホールド回路６２０とを
接続する多数のサンプリング信号入力用配線パターン６
４は、データ線３０と同時形成された第１の配線層１３
と、この第１の配線層１３と重なるように走査線２０と
同時形成された第２の配線層１４が形成されている。こ
の第２の配線層１４と第１の配線層１３との重なり部分
は、隣合う配線層と隙間を介して並んでほぼ均一に対向
基板５に向けて突出しているため、液晶層のセルギャッ
プの制御に利用できる。また、サンプリング信号入力用
配線パターン６４と、配線層形成領域６３内を通る画像
信号線６６との重なり部分も、対向基板５に向けてほぼ
均一に突出しているため、ギャップ制御に利用できる。

【００２５】また、データ側駆動回路部６０の側では、
配線層形成領域６２内を通る画像信号線６６とサンプル
ホールド回路６２０とを接続する画像信号サンプリング
用配線パターン６５も、データ線３０と同時形成された
第１の配線層１３と、第１の配線層１３と重なるように
走査線２０と同時形成された第２の配線層１４とを備
え、この第２の配線層１４と第１の配線層１３との重な
り部分も、隣合う配線層とわずかな隙間を介して並んで
対向基板５に向けて突出している。しかも、画像信号サ
ンプリング用配線パターン６５は、配線層形成領域６３
内を通る画像信号線６６との重なり部分によっても、対
向基板５に向けてほぼ均一に突出している。このように
配線層はほぼ均一に対向基板に向けて突出しており、図
３にはアクティブマトリクスパネルの一部しか図示され
ていないが、配線層は平面的に見て画素部の周辺の上
下、左右に形成されているため、これらの配線層が、ギ
ャップ制御として機能し、セルギャップを均一にするた
めに利用することができる。本発明はこれらの複数の配
線層を利用してギャップ制御を行うものであり、本明細
書では上述のようなシール材が形成される領域の配線層
１５を以下、セルギャップ制御領域と称して説明する。

【００２６】同様に、走査側駆動回路部７０の側でも、
走査線２０に対して、データ線３０と同時形成された第
１の配線層１３が重なっており、この重なり部分も、隣
合う配線層と隙間を介して並んで対向基板５に向けてほ
ぼ均一に突出してセルギャップ制御領域１５を構成して
いる。

【００２７】従って、データ線駆動回路部６０の側、お
よび走査線駆動回路部７０の側の双方において、シール
層８０に含有されているギャップ材のうち、各セルギャ
ップ制御領域１５に位置するギャップ材は、アクティブ
マトリクス基板１と対向基板５との間に所定の隙間を確
保することになる。

【００２８】（アクティブマトリクス基板の製造方法）
このようにして、２層の配線層を利用してセルギャップ
制御領域１５を構成する際には、画素スイッチング用の
ＴＦＴ５０が以下に説明する構造を有していることか
ら、画素スイッチング用のＴＦＴ５０の製造工程をその
まま採用する。すなわち、図４（Ａ）には、画素部１１
の一部（画素領域４０）を拡大して示すように、いずれ
の画素領域４０に対しても、アルミニウム膜などからな
るデータ線３０の下層側においてデータ線３０に部分的
に重なるように形成したポリシリコンからなる半導体膜
５１（ＴＦＴの能動層）と、ポリシリコンなどからなる
走査線２０の一部をゲート電極２１として用い、画素ス
イッチング用のＴＦＴ５０が形成されている。このＴＦ
Ｔ５０において、半導体膜５１にはゲート電極２１に対
して自己整合的にソース領域５２１およびドレイン領域
５２２が形成され、ソース領域５２１にはコンタクトホ
ール５６を介してデータ線３０が電気的接続し、ドレイ
ン領域５２２にはコンタクトホール５７を介して画素電
極５５が電気的接続している。また、図４（Ａ）に示す
例では、走査線２０に沿うように、この走査線２０と同
時形成されたポリシリコンからなる容量線２２が形成さ
れ、この容量線２２に対してはドレイン領域５２２の延
設部分５２３が重なって保持容量を構成している。

【００２９】一方、図４（Ｂ）には前記のセルギャップ
制御領域１５のうち、データ線駆動回路部６０におい
て、シフトレジスタ６１０とサンプルホールド回路６２
０とを接続するサンプリング信号入力用配線パターン６
４の一部を拡大して示すように、画像信号サンプリング
用配線パターン６４は、データ線３０と同時形成された
第１の配線層１３と、この第１の配線層１３と重なるよ
うに走査線２０と同時形成された第２の配線層１４とが
形成され、それらの重なり部分によって、前記のセルギ
ャップ制御領域１５が構成されている。

【００３０】ここで、図４（Ｃ）に示すように、第１の
配線層１３と第２の配線層１４とを複数のコンタクトホ
ール５６で複数箇所で電気的接続しておけば、画像信号
サンプリング用配線パターン６４を冗長配線構造として
構成できる。それ故、そこにシール材に含まれるギャッ
プ材によって一方の配線が断線しても、もう一方の配線
により信号を供給することが可能となる。

【００３１】このようなセルギャップ制御領域のうち、
画像信号サンプリング用配線パターン６４を画素スイッ
チング用のＴＦＴの製造工程を援用しながら形成する方
法を、図５ないし図７を参照して説明する。これらの図
は、本形態のアクティブマトリクス基板の製造方法を示
す工程断面図であり、いずれの図においても、その左側
部分には図４（Ａ）のＡ−Ａ′線における断面、右側部
分には図４（Ｂ）のＢ−Ｂ′線における断面を示してあ
る。

【００３２】まず、図５（Ａ）に示すように、画素ＴＦ
Ｔ部およびセルギャップ制御領域のいずれの側にも、ガ
ラス基板、たとえば無アルカリガラス基板や石英基板な
どからなる透明な基板１０の表面全体に直接、あるいは
基板１０の表面に形成した下地保護膜の表面全体に、減
圧ＣＶＤ法などにより厚さが約５００オングストローム
〜約２０００オングストローム、好ましくは約１０００
オングストロームのポリシリコン膜からなる半導体膜５
１を形成した後（半導体膜堆積工程）、それをフォトリ
ソグラフィ技術を用いて、図５（Ｂ）に示すように、パ
ターニングし、画素ＴＦＴ部の側に島状の半導体膜５１
（能動層）を形成する。これに対して、セルギャップ制
御領域の側では半導体膜５１を完全に除去する（半導体
膜フォト・エッチング工程）。上記の半導体膜の形成
は、アモルファスシリコン膜を堆積した後、６００℃〜
７００℃の温度で１時間〜８時間のアニール処理を施し
てポリシリコン膜を形成したり、ポリシリコン膜を堆積
した後、シリコンイオンを打ち込み、非晶質化した後、
アニール処理により再結晶化してポリシリコン膜を形成
する方法を用いてもよい。

【００３３】次に、図５（Ｃ）に示すように、熱酸化法
などにより半導体膜５１の表面に厚さが約６００オング
ストローム〜約１５００オングストロームのゲート絶縁
膜５８を形成する（ゲート絶縁膜形成工程）。その結
果、半導体膜５１の厚さは、約３００オングストローム
〜約１５００オングストローム、好ましくは３５０オン
グストローム〜約４５０オングストロームとなる。

【００３４】次に、図５（Ｄ）に示すように、ゲート電
極などを形成するためのポリシリコン膜２１０を基板１
０全面に形成した後（ゲート電極膜堆積工程）、それを
フォトリソグラフィ技術を用いて、図５（Ｅ）に示すよ
うに、パターニングし、画素ＴＦＴ部の側にゲート電極
２１を形成する。これに対して、セルギャップ制御領域
の側ではポリシリコン膜をセルギャップ制御用の第２の
配線層１４として残す（ゲート電極フォト・エッチング
工程）。

【００３５】次に、図５（Ｆ）に示すように、画素ＴＦ
Ｔ部および駆動回路のＮチャネルＴＦＴ部の側には、ゲ
ート電極２１をマスクとして高濃度の不純物イオン（リ
ンイオン）の打ち込みを行い（イオン打ち込み工程）、
画素ＴＦＴ部の側には、ゲート電極２１に対して自己整
合的に高濃度のソース領域５２１、および高濃度のドレ
イン領域５２２を形成する。ここで、ゲート電極２１の
真下に位置しているため、不純物が導入されなかった部
分はチャネル領域５２０となる。このようにしてイオン
打ち込みを行った際には、ゲート電極２１および第２の
配線層１４として形成されていたポリシリコン膜にも不
純物が導入されるので、それらは低抵抗化することにな
る。なお、この工程に代えて、ゲート電極２１をマスク
として約１×１０¹³／ｃｍ² 〜約３×１０¹³／ｃｍ² の
ドーズ量で低濃度の不純物（リンイオン）を導入して、
ポリシリコン膜に低濃度領域を形成した後、ゲート電極
２１よりの幅の広いマスクを形成して高濃度の不純物
（リンイオン）を約１×１０¹⁵／ｃｍ² 〜約３×１０¹⁵
／ｃｍ² のドーズ量で打ち込み、ＬＤＤ構造（ライトリ
ー・ドープト・ドレイン構造）のソース領域およびドレ
イン領域を形成してもよい。また、低濃度の不純物の打
ち込みを行わずに、ゲート電極２１より幅の広いマスク
を形成した状態で高濃度の不純物（リンイオン）を打ち
込み、オフセット構造のソース領域およびドレイン領域
を形成してもよい。

【００３６】また、図示を省略するが、周辺駆動回路の
ＰチャネルＴＦＴ部を形成するために、前記画素部およ
びＮチャネルＴＦＴ部をレジストで被覆保護して、ゲー
ト電極２１をマスクとして、約１×１０¹⁵／ｃｍ² 〜約
３×１０¹⁵／ｃｍ² のドーズ量でボロンイオンを打ち込
むことにより、自己整合的にＰチャネルのソース・ドレ
イン領域を形成する。なお、ＮチャネルＴＦＴ部の形成
時と同様に、ゲート電極をマスクとして、約１×１０¹³
／ｃｍ² 〜約３×１０¹³／ｃｍ² のドーズ量で低濃度の
不純物（ボロンイオン）を導入して、ポリシリコン膜に
低濃度領域を形成した後、ゲート電極よりの幅の広いマ
スクを形成して高濃度の不純物（ボロンイオン）を約１
×１０¹⁵／ｃｍ² 〜約３×１０¹⁵／ｃｍ² のドーズ量で
打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイ
ン構造）のソース領域およびドレイン領域を形成しても
よい。また、低濃度の不純物の打ち込みを行わずに、ゲ
ート電極より幅の広いマスクを形成した状態で高濃度の
不純物（リンイオン）を打ち込み、オフセット構造のソ
ース領域およびドレイン領域を形成してもよい。これら
のイオン打ち込み工程によって、ＣＭＯＳ化が可能にな
り、周辺駆動回路の同一基板内への内蔵化が可能とな
る。

【００３７】次に、図６（Ａ）に示すように、ゲート電
極２１および第２の配線層１４の表面側に、ＣＶＤ法な
どによりたとえば８００℃程度の温度条件下で厚さが約
５０００オングストローム〜約１５０００オングストロ
ームのＮＳＧ膜（ボロンやリンを含まないシリケートガ
ラス膜）などからなる第１層間絶縁膜５３を形成した後
（第１層間絶縁膜堆積工程）、図６（Ｂ）に示すよう
に、画素ＴＦＴ部の側では、フォトリソグラフィ技術を
用いて、第１層間絶縁膜５３のうち、ソース領域５２１
に対応する部分にコンタクトホール５６を形成する（ソ
ース電極導通部開孔工程）。

【００３８】次に、図６（Ｃ）に示すように、第１層間
絶縁膜５３の表面側に、ソース電極を構成するためのア
ルミニウム膜３００などの低抵抗導電膜をスパッタ法な
どで形成した後（ソース電極膜堆積工程）、図６（Ｄ）
に示すように、フォトリソグラフィ技術を用いて、アル
ミニウム膜３００をパターニングし、画素ＴＦＴ部で
は、データ線３０の一部としてソース電極３０１を形成
し、セルギャップ制御領域では、シフトレジスタ６１０
とサンプルホールド回路６２０とを接続する第１の配線
層１３（画像信号サンプリング用配線パターン６４）を
形成する（ソース電極フォト・エッチング工程）。

【００３９】次に、図７（Ａ）に示すように、ソース電
極３０１および第１の配線層１３の表面側に、ＣＶＤ法
などによりたとえば５００℃程度の低い温度条件下で厚
さが約５０００オングストローム〜約１５０００オング
ストロームのＢＰＳＧ膜（ボロンやリンを含むシリケー
トガラス膜）などからなる第２層間絶縁膜５４を形成し
た後（第２層間絶縁膜形成工程）、図７（Ｂ）に示すよ
うに、画素ＴＦＴ部の側では、フォトリソグラフィ技術
およびドライエッチング法などを用いて、第１層間絶縁
膜５３および第２層間絶縁膜５４のうち、ドレイン領域
５２２に対応する部分にコンタクトホール５７を形成す
る（画素電極導通部開孔工程）。

【００４０】次に、図７（Ｃ）に示すように、第２層間
絶縁膜５４の表面側に、ドレイン電極を構成するための
厚さが約１５００オングストロームのＩＴＯ膜５５０
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をスパッタ法な
どで形成した後（画素電極膜堆積工程）、図７（Ｄ）に
示すように、フォトリソグラフィ技術を用いて、ＩＴＯ
膜５５０をパターニングし、画素ＴＦＴ部では画素電極
５５を形成し、セルギャップ制御領域では、ＩＴＯ膜５
５０を完全に除去する。（画素電極フォトエッチング工
程）ここで、画素電極５５としては、ＩＴＯ膜に限ら
ず、ＳｎＯ_X 膜やＺｎＯ_X 膜などの高融点の金属酸化物
などからなる透明電極材料を使用することも可能であ
り、これらの材料であれば、コンタクトホール５７内で
のステップカバレージも実用に耐えるものである。

【００４１】このようにして、画素ＴＦＴ部に画素スイ
ッチング用のＴＦＴ５０を形成する際には、図５
（Ｄ）、（Ｅ）、（Ｆ）に示す工程を利用して第２の配
線層１４を形成でき、かつ、図６（Ｃ）、（Ｄ）に示す
工程を利用して第１の配線層１３を形成できるので、そ
れらが部分的に重なるように形成するだけで、図７
（Ｄ）に示すように、ほぼ均一に突出したセルギャップ
制御領域１５を形成できる。また、図３を参照して説明
した画像信号サンプリング用配線パターン６５、および
走査側駆動回路部７０近くの走査線２０に対しても、２
層の配線層が重なったセルギャップ制御領域１５を形成
できる。

【００４２】（本形態の効果）以上説明したように、本
形態では、データ側駆動回路部６０の第１の回路形成領
域６１、第２の回路形成領域６２、および配線層形成領
域６３のうち、配線層形成領域６３に重なるようにシー
ル層８０を形成することによって、第１の回路形成領域
６２が液晶封入領域１２内に位置するように構成してあ
る。すなわち、図１４および図１５を参照して説明した
構造からみれば、図３に示すように、シール層８０より
も内側部分に第２の回路形成領域６２を形成した分だ
け、シール層８０よりも外側部分において第１の回路形
成領域６１を幅Ｌ４にまで拡張できる。また、第２の回
路形成領域６２についてもブラックマトリクス９１で隠
れている部分を利用しているので、幅Ｌ５にまで拡張で
きる。それ故、本形態によれば、液晶表示パネルの表示
の品位を高めることを目的に、データ側駆動回路部６０
に対してはそれを構成するＴＦＴのチャネル幅の拡張に
よるオン電流の増大（動作速度の向上）、あるいは大規
模回路の導入などを行うことができる。すなわち、本形
態の液晶表示パネルでは、アクティブマトリクス基板１
を大型化せずに、かつ、画素部１１を含む液晶封入領域
１２やシール層８０が占めている部分を縮小することな
く、データ側駆動回路部６０の形成領域を実質的に拡張
することができる。また、逆にいえば、シール層８０よ
りも内側部分に第２の回路形成領域６２を形成したの
で、シール層８０よりも外側には第１の回路形成領域６
１だけを確保すればよい。すなわち、シール層８０より
も外側にはシフトレジシタ回路６１０を構成すればよ
い。それ故、アクティブマトリクス基板の周辺部分を縮
小できるので、同じ大きさの表示領域を有しながらも周
辺部分が狭い液晶表示パネルを構成することができる。

【００４３】さらに、データ線駆動回路部６０全体を液
晶封入領域１２内に形成すると、液晶に印加される直流
成分の電位の影響を受けて液晶中の不純物イオンが配向
膜との界面に吸着し分極発生を招くおそれがあるが、本
形態では、極性反転した画像信号をサンプリングするサ
ンプルホールド回路６２０が液晶封入領域１２内にある
ので、液晶の劣化を防ぐことができる。しかも、サンプ
ルホールド回路６２０ブラックマトリクス９１で覆われ
ているので、対向基板側から入射される光の影響でＴＦ
Ｔがオフ状態でリークする心配がなく、表示の品位を落
とさない。

【００４４】さらにまた、データ線駆動回路部６０の
側、および走査線駆動回路部７０の側の双方において、
シール層８０に含有されているギャップ材は、画像信号
線６６までも利用したセルギャップ制御領域１５と対向
基板５との間に挟まれてそれらの間に所定の隙間を確保
しており、このような構造であれば、アクティブマトリ
クス基板１の側を損傷しない。すなわち、駆動回路の一
部をシール層８０に重ねるといっても、シール層８０が
駆動回路のＴＦＴに重なるような構成であれば、ＴＦＴ
と対向基板との間に挟まれたギャップ材はＴＦＴを損傷
させてしまう恐れがあるが、このような問題は本形態で
は発生しない。しかも、セルギャップ制御領域１５に位
置する配線を冗長配線構造にしておけば、そこではギャ
ップ材によって断線するという不具合を確実に防止でき
る。

【００４５】また、アクティブマトリクス基板１の外周
領域のシール材形成領域の全面にアルミニウム層などを
形成し、そこにシール層８０を形成する構成では、シー
ル層８０を光硬化させる場合には対向基板５の方から紫
外線を照射しなればならず、対向基板５としては光透過
性のかなり高い石英基板などを使用せざるを得ないとい
う制約がある。これに対して、本形態では、アクティブ
マトリクス基板１の側から紫外線を照射しても配線層同
士の隙間（例えば、配線層の幅約１０μｍに対して、隙
間の幅は約１０μｍ程度）を通って紫外線がシール層８
０に到達し、硬化させるので、対向基板５との未硬化を
防ぐことができる。それ故、本形態によれば、対向基板
５として光透過性の低い基板等、安価なネオセラム等の
ガラス基板を使用できるという利点もある。

【００４６】（その他の形態）なお、上記実施形態で
は、アクティブマトリクス基板において画素部の一方の
側のみにデータ側駆動回路部６０を構成した場合を例に
説明したが、図８（Ａ）、（Ｂ）に示すように、アクテ
ィブマトリクス基板１において画素部１１の両側にデー
タ線駆動回路部６０を構成してもよい。この場合にも、
２つのデータ線駆動回路部６０のいずれにおいても、第
１の回路形成領域６１、第２の回路形成領域６２、およ
び配線層形成領域６３のうち、配線層形成領域６３に重
なるように前記のシール層８０（図中、一点鎖線により
シール層８０の外周縁を示す。）を形成することによっ
て、いずれのデータ線駆動回路部６０においても、第２
の回路形成領域６２が液晶封入領域１２内に位置するよ
うに構成する。このように構成するにあたっては、図８
（Ａ）に示すように、画素部１１の両側にある２つのデ
ータ線駆動回路部６０から同一のデータ線３０に対して
同一の画像信号を同一のタイミングで供給するように構
成して歩留りなどを向上させてもよい。また、図８
（Ｂ）に示すように、画素部１１の両側にある２つのデ
ータ線駆動回路部６０のそれぞれが、複数のデータ線３
０のうち一本おきに画像信号を供給するように構成し、
安価な構成でサンプリング周波数を２倍に高めてもよ
い。

【００４７】また、上記いずれの実施の形態でも、デー
タ線駆動回路部６０において、第１の回路形成領域６
１、第２の回路形成領域６２、および配線層形成領域６
３のうち、配線層形成領域６３に重なるように前記のシ
ール層８０を形成したが、走査側駆動回路７０において
も、基板外周側に位置する第１の回路形成領域（Ｙシフ
トレジスタ形成領域）と、この第１の回路形成領域と画
素部１１との間に位置する第２の回路形成領域（バッフ
ァ回路形成領域）と、この第２の回路形成領域と第１の
回路形成領域との間に位置する配線層形成領域とを設
け、この配線層形成領域に重なるように前記のシール層
８０を形成してもよい。この場合には、第２の回路形成
領域（バッファ回路）は液晶封入領域１２内に位置する
ことになるので、走査側駆動回路７０においてもその形
成領域を実質的に拡張できるので、走査速度の向上など
といった表示の品位を向上させることができる。この場
合にも、Ｙシフトレジスタとバッファ回路とを接続する
配線層としては、データ線３０と同時形成された第１の
配線層１３と、この第１の配線層１３と重なるように走
査線２０と同時形成された第２の配線層１４との重なり
部分をセルギャップ制御領域として利用することが好ま
しい。また、液晶封入領域１２内に形成するバッファ回
路についても対向基板５のブラックマトリクス９１から
内側にはみ出ないように形成する。

【００４８】（液晶表示パネルの使用例）上記実施の形
態に係る液晶表示パネルを透過型で構成した場合の電子
機器への使用例を、図９ないし図１３を参照して説明す
る。

【００４９】上記形態の液晶表示パネルを用いて構成さ
れる電子機器は、図９のブロック図に示すように、表示
情報出力源１０００、表示情報処理回路１００２、表示
駆動装置１００４、液晶表示パネル１００６（表示駆動
装置１００４と液晶表示パネル１００６は同一基板に形
成されている）、クロック発生回路１００８、および電
源回路１０１０を含んで構成される。表示情報出力源１
０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号な
どを同調して出力する同調回路などを含んで構成され、
クロック発生回路１００８からのクロックに基づいて表
示情報を処理して出力する。この表示情報出力回路１０
０２は、たとえば増幅・極性反転回路、相展開回路。ロ
ーテーション回路、ガンマ補正回路、あるいはクランプ
回路等を含んで構成され、液晶表示パネル１００６を駆
動する。電源回路１０１０は、上述の各回路に電力を供
給する。

【００５０】このような構成の電子機器としては、図１
０に示す液晶プロジェクタ、図１１に示すマルチメディ
ア対応のパーソナルコンピュータ（ＰＣ）、およびエン
ジニアリング・ワークステーション（ＥＷＳ）、図１２
に示すページャ、あるいは携帯電話、ワードプロセッ
サ、テレビ、ビューファインダ型またはモニタ直視型の
ビデオテープレコーダ、電子手帳、電子卓上計算機、カ
ーナビゲーション装置、ＰＯＳ端末、タッチパネルを備
える装置などを挙げることができる。

【００５１】図１０に示す投写型表示装置は、液晶表示
パネルをライトバルブとして用いた投写型プロジェクタ
であり、たとえば３枚プリズム方式の光学系を用いてい
る。図１０において、液晶プロジェクタ１１００では、
白色光源のランプユニット１１０２から出射された投写
光がライトガイド１１０４の内部で、複数のミラー１１
０６および２枚のダイクロイックミラー１１０８によっ
て、Ｒ、Ｇ、Ｂの３原色に分離され（光分離手段）、そ
れぞれの色の画像を表示する３枚の液晶表示パネル１１
１０Ｒ、１１１０Ｇ、１１１０Ｂに導かれる。そして、
それぞれの液晶表示パネル１１１０Ｒ、１１１０Ｇ、１
１１０Ｂによって変調された光は、ダイクロイックプリ
ズム１１１２（光合成手段）に３方向から入射される。
ダイクロイックプリズム１１１２では、レッドＲおよび
ブルーＢの光が９０°曲げられ、グリーンＧの光は直進
するので、各色の光が合成され、投写レンズ１１１４を
通してスクリーンなどにカラー画像が投写される。

【００５２】図１１に示すパーソナルコンピュータ１２
００は、キーボード１２０２を備える本体部１２０４
と、液晶表示パネル１２０６（液晶表示画面）とを有す
る。

【００５３】図１２に示すページャ１３００は、金属製
のフレーム１３０２内に、液晶表示基板１３０４、バッ
クライト１３０６ａを備えたライトガイド１３０６、回
路基板１３０８、第１および第２のシールド板１３１
０、１３１２、２つの弾性電導体１３１４、１３１６、
およびフィルムキャリヤテープ１３１８を有する。２つ
の弾性電導体１３１４、１３１６、およびフィルムキャ
リヤテープ１３１８は、液晶表示基板１３０４と回路基
板とを接続するものである。

【００５４】ここで、液晶表示基板１３０４は、２枚の
透明基板１３０４ａ、１３０４ｂの間に液晶を封入した
もので、これにより少なくともドットマトリクス型の液
晶表示パネルが構成される。一方の透明基板には図１３
に示す駆動回路１００４、あるいはこれに加えて表示情
報処理回路１００２を構成することができる。液晶表示
基板１３０４に搭載されない回路は、液晶表示基板１３
０４の外付け回路とされ、図１２に示す例であれば、回
路基板１３０８に搭載できる。

【００５５】図１２はページャの構成を示すものである
から、液晶表示基板１３０４以外に回路基板１３０８が
必要であるが、電子機器用の一部品として液晶表示パネ
ルが使用される場合であって、透明基板上に表示駆動回
路が搭載される場合には、その液晶表示装置としての最
小単位は液晶表示基板１３０４である。あるいは、液晶
表示基板１３０４を筐体としての金属フレーム１３０２
に固定したものを、電子機器用の一部品である液晶表示
装置として用いることもできる。これらに代えて、図１
３に示すように、液晶表示基板１３０４を構成する２枚
の透明基板１３０４ａ、１３０４ｂの一方に、金属の導
電膜が形成されたポリイミドテープ１３２２にＩＣチッ
プ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅ
ｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子接続用
の一部品である液晶表示装置として使用することもでき
る。

【００５６】なお、本発明は上記実施例に限定されるこ
となく、配線層形成領域にシール層を形成するという本
発明の要旨の範囲内で種々変形した形態で実施が可能で
ある。たとえば、本発明は上述の各種の液晶表示パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズディスプレー装置にも適用できるもので
ある。

【００５７】

【発明の効果】以上説明したように、本発明に係る液晶
表示パネルでは、アクティブマトリクス基板の外周部分
において、データ線駆動回路部の配線層形成領域に重な
るようにシール層を形成することによって、第２の回路
形成領域を液晶封入領域内に構成してある。従って、本
発明によれば、シール層よりも内側部分に第２の回路形
成領域を形成した分だけ、シール層よりも外側部分にお
いて第１の回路形成領域を拡張できる。よって、データ
側駆動回路に対してはそれを構成するＴＦＴのチャネル
幅の増大によるオン電流の増大、すなわちＴＦＴの動作
速度の向上、あるいはデータ側駆動回路への大規模回路
の導入などを行うことができる。それ故、アクティブマ
トリクス基板を大型化せずに、かつ、画素部を含む液晶
封入領域やシール領域が占めている部分を縮小すること
なく、データ側駆動回路の形成領域を実質的に拡張する
ことができるので、液晶表示パネルの表示の品位を高め
ることがとができる。また、シール層よりも内側部分に
第２の回路形成領域を形成したので、シール層よりも外
側領域には第１の回路形成領域だけを確保すればよいの
で、同じ大きさの表示領域を有しながらも、周辺部分が
狭い液晶表示パネルを構成することができる。さらに、
データ線駆動回路のうち、第２の回路形成領域のみが液
晶封入領域内にあるので、液晶の劣化を招かない。しか
も、アクティブマトリクス基板の外周領域のシール材形
成領域の全面にギャップを制御するための層、あるいは
アルミニウム等の配線層などを形成してそこにシール層
を形成する場合と違って、本発明では、配線層形成領域
にシール層を形成するので、アクティブマトリクス基板
の側から光照射しても、照射した光は配線層同士の隙間
を通ってシール層に到達し、シール層を十分硬化させ
る。よって、対向基板として光透過性の低い基板、安価
なガラス基板を使用できるという利点もある。

【図面の簡単な説明】

【図１】本発明に係る液晶表示パネルのアクティブマト
リクス基板のブロック図である。

【図２】（Ａ）は図１に示すアクティブマトリクス基板
に対向基板を貼り合わせた構造を示す平面図、（Ｂ）は
（Ａ）のＨ−Ｈ’の断面図である。

【図３】図２のＬ１２で示す領域を拡大して示す説明図
である。

【図４】（Ａ）は、図１に示すアクティブマトリクス基
板に形成した画素スイッチング用ＴＦＴの平面図、
（Ｂ）は、駆動回路の配線層形成領域に形成したセルギ
ャップ制御領域を示す平面図、（Ｃ）は、このセルギャ
ップ制御領域において画像信号サンプリング用配線パタ
ーンを冗長配線構造とするための構造を示す平面図であ
る。

【図５】（Ａ）〜（Ｆ）は、図４に示すＴＦＴおよびセ
ルギャップ制御領域を形成するための工程断面図であ
る。

【図６】（Ａ）〜（Ｄ）は、図５に続いて行う工程を示
す工程断面図である。

【図７】（Ａ）〜（Ｄ）は、図６に続いて行う工程を示
す工程断面図である。

【図８】（Ａ）、（Ｂ）は、本発明の変形例を示すアク
ティブマトリクス基板のブロック図である。

【図９】本発明を適用した液晶表示パネルを用いた電子
機器のブロック図である。

【図１０】本発明を適用した液晶表示パネルを用いた投
写型表示装置の光学系を示す説明図である。

【図１１】本発明を適用した液晶表示パネルを用いたパ
ーソナルコンピュータの説明図である。

【図１２】本発明を適用した液晶表示パネルを用いたペ
ージャの説明図である。

【図１３】図１２のページャに用いた液晶表示基板の説
明図である。

【図１４】従来の液晶表示パネルのアクティブマトリク
ス基板のブロック図である。

【図１５】図１４に示すアクティブマトリクス基板の部
分拡大図である。

【符号の説明】

１ アクティブマトリクス基板 ５ 対向基板 １０ 基板 １１ 画素部 １２ 液晶封入領域 １３ 第１の配線層 １４ 第２の配線層 １５ セルギャップ制御領域 ２０ 走査線 ３０ データ線 ４０ 画素領域 ５０ 画素スイッチング用のＴＦＴ ６０ データ線駆動回路部 ６１ 第１の回路形成領域 ６２ 第２の回路形成領域 ６３ 配線層形成領域 ６４ サンプリング信号入力用配線パターン ６６ 画像信号線 ６５ 画像信号サンプリング用配線パターン ７０ 走査線駆動回路部 ８０ シール層 ６１０ Ｘシフトレジスタ ６２０ サンプルホールド回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｂ ６１２Ｃ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 基板上にマトリクス状に配列された複数
   の走査線および複数のデータ線と、該走査線および該デ
   ータ線に接続されたスイッチング用の薄膜トランジスタ
   とが形成された画素部と、該画素部の周辺領域に該複数
   のデータ線に画像信号を供給するデータ線駆動回路とが
   形成されてなり、該基板と対向基板との間はギャップ材
   含有のシール層によって液晶が挟持されてなる液晶表示
   パネルにおいて、 該データ線駆動回路は、第１の回路と、該第１の回路と
   該画素部との間に位置する第２の回路と、該第２の回路
   と該第１の回路との間に位置する配線層とを備え、該シ
   ール層は該配線層に重なるように形成されてなり、該第
   ２の回路は該シール層の内側に位置していることを特徴
   とする液晶表示パネル。
2. 【請求項２】 請求項１において、該シール層よりも外
   側に該複数の走査線に走査信号を供給する走査線駆動回
   路が構成されていることを特徴とする液晶表示パネル。
3. 【請求項３】 請求項１または２において、該第２の回
   路には、該配線層に形成されているサンプリング信号入
   力用配線パターンを介して該第１の回路に形成されてい
   るシフトレジスタからの信号が入力されるサンプルホー
   ルド回路が構成されていることを特徴とする液晶表示パ
   ネル。
4. 【請求項４】 請求項３において、該サンプリング信号
   入力用配線パターンは、該データ線と同時形成された第
   １の配線層と、該第１の配線層と重なるように該走査線
   と同時形成された第２の配線層とを備え、 該第２の配線層および該第１の配線層上に該シール層が
   形成されていることを特徴とする液晶表示パネル。
5. 【請求項５】 請求項４において、該サンプリング信号
   入力用配線パターンと、該配線層に交差する画像信号線
   との重なり領域に該シール層が形成されていることを特
   徴とする液晶表示パネル。
6. 【請求項６】 請求項３において、該配線層に交差する
   画像信号線と該サンプルホールド回路とを接続する画像
   信号サンプリング用配線パターンは、該データ線と同時
   形成された第１の配線層と、該第１の配線層と重なるよ
   うに該走査線と同時形成された第２の配線層とを備え、 該第２の配線層および該第１の配線層上に該シール層が
   形成されていることを特徴とする液晶表示パネル。
7. 【請求項７】 請求項６において、該画像信号サンプリ
   ング用配線パターンと、該配線層形成領域を通る画像信
   号線との重なり領域に該シール層が形成されていること
   を特徴とする液晶表示パネル。
8. 【請求項８】 請求項４ないし７のいずれかにおいて、
   互いに重なる該第１の配線層と該第２の配線層とは、コ
   ンタクトホールを介して少なくとも１箇所で電気的接続
   していることを特徴とする液晶表示パネル。
9. 【請求項９】 請求項４ないし８のいずれかにおいて、
   該第１の配線層はアルミニウム層で構成されていること
   を特徴とする液晶表示パネル。
10. 【請求項１０】 請求項４ないし９のいずれかにおい
    て、該第２の配線層はポリシリコン層で構成されている
    ことを特徴とする液晶表示パネル。
11. 【請求項１１】 請求項１ないし１０のいずれかにおい
    て、該対向基板の側には該シール層の内側にブラックマ
    トリクスが形成され、該第２の回路は前記ブラックマト
    リクスの開口部より外側に位置することを特徴とする液
    晶表示パネル。
12. 【請求項１２】 請求項１ないし１１のいずれかに規定
    する液晶表示パネルを用いた投写型表示装置であって、
    光源部と、該光源部から出射された光を前記液晶表示パ
    ネルで光変調した光をスクリーンなどの投写面に投写す
    る投写手段とを有することを特徴とする投写型表示装
    置。