JP2001036087A - アクティブマトリクス基板、電気光学装置及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 開口率等を向上させたアクティブマトリクス
基板、電気光学装置等を提供する。 【解決手段】 デュアルゲートの薄膜トランジスタが形
成されたアクティブマトリクス基板又は電気光学装置に
おいて、例えば、チャネルポリシリコンの領域と、画素
電極とが平面的に重なるように配置する。また、画素電
極と重なるチャネルポリシリコンの領域に遮光膜を形成
しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス基板、電気光学装置及び電子機器等に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ：Thin Film
Transisitor）が形成された半導体装置及び電気光学装
置の一例として液晶装置がある。例えば、ＴＦＴ駆動に
よるアクティブマトリクス駆動方式の液晶装置において
は、縦横に夫々配列された多数の走査線及びデータ線並
びにこれらの各交点に対応してＴＦＴが形成されたアク
ティブマトリクス基板が用いられている。各ＴＦＴは、
走査線にゲート電極が接続され、データ線にソース電極
が接続され、画素電極にドレイン電極が接続されてい
る。そして、ＴＦＴのゲート電極に走査線を介して走査
信号が供給されると、ＴＦＴはオン状態とされ、ＴＦＴ
のソース電極（或いはドレイン電極）にデータ線を介し
て供給される画像信号が当該ＴＦＴのソース−ドレイン
間を介して画素電極に供給される。

【０００３】他方、この種の電気光学装置においては、
アクティブマトリクス基板上に形成された半導体層（通
常ポリシリコン層）から、画素スイッチング用のＴＦＴ
のソース電極及びドレイン電極並びにこれらの間にある
チャネル領域が構成される。画素電極は、積層構造をな
す走査線、容量線、データ線等の配線及びこれらを相互
に電気的絶縁するための複数の層間絶縁膜を介して、半
導体層のドレイン電極（或いはソース電極）と接続され
ている。

【０００４】画素スイッチング用ＴＦＴのゲート電極を
ソース領域とドレイン領域との間に１個だけ配置したシ
ングルゲート構造が一般的であるが、ソース領域とドレ
イン領域との間に２個以上のゲート電極を配置すること
がある。この際、各々のゲート電極には同一の信号が印
加されるようにする。このようにデュアルゲート或いは
トリプルゲート以上でＴＦＴを構成すれば、チャネルと
ソース−ドレイン領域接合部のリーク電流を防止でき、
オフ時の電流を低減することができる。

【０００５】また、図７に示すように、デュアルゲート
構造（ゲート１、ゲート２）を構成するためには、チャ
ネルポリシリコンからなる配線を画素電極と重なる領域
にゲート間を結ぶように引き回す必要がある（したがっ
て、チャネルポリシリコンの領域が画素電極領域にはみ
出す）。そして、このはみ出したチャネルポリシリコン
の領域（図８における左下がりの斜線を引いた部分を含
む領域）に、対向基板側から入射光が侵入するのを防ぐ
ために、この部分に遮光膜を形成していた。

【０００６】

【発明が解決しようとする課題】上述したように、従来
は、画素電極と重なるチャネルポリシリコンの領域に遮
光膜を形成していたので、その分だけ開口率を犠牲にし
ていた。

【０００７】特に、この種の電気光学装置においては、
表示画像の高品位化という一般的な要請が強く、このた
めには、画像表示領域の高精細化或いは画素ピッチ（即
ち、走査線ピッチ及びデータ線ピッチ）の微細化及び高
画素開口率化（即ち、各画素において、表示光が透過し
ない非画素開口領域に対する、表示光が透過する画素開
口領域の比率を高めること）が極めて重要となる。しか
しながら、画素ピッチの微細化が進むと、電極サイズや
配線幅、更にコンタクトホール径などには製造技術によ
り本質的な微細化の限界があるため、相対的にこれらの
配線や電極等が画像表示領域を占有する比率が高まるた
め、画素開口率が低くなってしまうという問題点があ
る。このように高精細化しようとすると開口率が減少す
るので、開口率向上の工夫が必要である。

【０００８】本発明は上述した背景の下になされたもの
であり、開口率を向上させた半導体装置、電気光学装置
等の提供を目的とする。

【０００９】

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、マトリクス状に形成されてなる複数の画
素電極と、前記画素電極に接続してなる薄膜トランジス
タと、前記薄膜トランジスタに接続してなる複数の走査
線及びデータ線が形成されてなるアクティブマトリクス
基板において、前記薄膜トランジスタを形成する半導体
層の少なくとも一部と前記画素電極とが平面的に重なる
ように配置されてなることを特徴とする。

【００１０】本発明のこのような構成によれば、薄膜ト
ランジスタを形成する半導体層の少なくとも一部と画素
電極とが平面的に重なるようなレイアウト（配置）にな
っている。つまり、半導体層と画素電極とが重なる部分
は光を遮光しなくても良い領域であり、この部分に遮光
膜を形成する必要がなく開口率を高くできる。

【００１１】本発明の一態様では、前記薄膜トランジス
タはデュアルゲート構造を有することを特徴とする。

【００１２】このような構成によれば、デュアルゲート
構造を有する薄膜トランジスタにおける例えばゲート間
を結ぶチャネルポリシリコンの領域（半導体層）と画素
電極とが平面的に重なるような配置（レイアウト）をと
ることができるので、例えば開口率を高くできる。

【００１３】本発明の一態様では、前記薄膜トランジス
タはトリプルゲート構造を有することを特徴とする。

【００１４】このような構成によれば、トリプルゲート
構造を有する薄膜トランジスタにおける例えばゲート間
を結ぶチャネルポリシリコンの領域（半導体層）と画素
電極とが平面的に重なるような配置（レイアウト）をと
ることができるので、例えば開口率を高くできる。

【００１５】本発明の電気光学装置は、上述した本発明
のアクティブマトリクス基板と、対向基板との間に電気
光学物質が挟持されてなることを特徴とする。

【００１６】本発明のこのような構成によれば、開口率
を高くした電気光学装置（例えば液晶装置など）が得ら
れる。

【００１７】本発明の電気光学装置の一態様では、アク
ティブマトリクス基板における半導体層の少なくとも一
部と前記画素電極とが平面的に重なる領域には遮光膜が
形成されていないことを特徴とする。

【００１８】本発明のこのような構成によれば、例え
ば、ゲート間を結ぶチャネルポリシリコンの領域であっ
て画素電極と重なるチャネルポリシリコンの領域に遮光
膜を形成していないので、その分だけ開口率を高くでき
る。

【００１９】本発明の電子機器は、上記電気光学装置を
備えたことを特徴とする。

【００２０】本発明のこのような構成によれば、優れた
電気光学装置を備えた電子機器が得られる。

【００２１】

【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。

【００２２】（実施の形態１）図１は、本形態に係る電
気光学装置を対向基板の側からみた平面図である。図２
は、図１のＨ−Ｈ′線で切断したときの電気光学装置の
断面図である。

【００２３】図１および図２に示すように、電気光学装
置３００は、石英ガラスや耐熱ガラスなどの絶縁基板１
０の表面に画素電極９ａがマトリクス状に形成されたア
クティブマトリクス基板１００と、同じく石英ガラスや
耐熱ガラスなどの絶縁基板４１の表面に対向電極３２が
形成された対向基板２００と、これらの基板間に電気光
学物質として封入、挟持されている液晶３９とから概略
構成されている。アクティブマトリクス基板１００と対
向基板２００とは、対向基板２００の外周縁に沿って形
成されたギャップ材含有のシール材５９によって所定の
間隙（セルギャップ）を介して貼り合わされている。ま
た、アクティブマトリクス基板１００と対向基板２００
との間には、ギャップ材含有のシール材５９によって液
晶封入領域４０が区画形成され、この液晶封入領域４０
内に液晶３９が封入されている。

【００２４】対向基板２００はアクティブマトリクス基
板１００よりも小さく、アクティブマトリクス基板１０
０の周辺部分は、対向基板２００の外周縁よりはみ出た
状態に貼り合わされる。従って、アクティブマトリクス
基板１００上に形成されている駆動回路（走査線駆動回
路７０やデータ線駆動回路６０）や入出力端子４５は対
向基板２００から露出した状態にある。ここで、シール
材５９は部分的に途切れているので、この途切れ部分に
よって、液晶注入口２４１が構成されている。このた
め、対向基板２００とアクティブマトリクス基板１００
とを貼り合わせた後、シール材５９の内側領域を減圧状
態にすれば、液晶注入口２４１から液晶３９を減圧注入
でき、液晶３９を封入した後、液晶注入口２４１を封止
材２４２で塞げばよい。なお、アクティブマトリクス基
板１００には、シール材５９の形成領域の内側におい
て、画面表示領域１１を見切りするための遮光膜５５が
形成されている。また、対向基板２００には、アクティ
ブマトリクス基板１００の各画素電極９ａの境界領域に
対応する領域に遮光膜５７が形成されている。

【００２５】また、対向基板２００およびアクティブマ
トリクス基板１００の光入射側の面あるいは光出射側に
は、ノーマリホワイトモード／ノーマリブラックモード
の別に応じて、偏光板、光学的異方体（図示せず）など
が偏光軸、光学軸を所定の向きに合わせて配置される。

【００２６】このように構成した電気光学装置３００に
おいて、アクティブマトリクス基板１００では、データ
線（図示せず）および後述する画素スイッチング用のＴ
ＦＴ５０を介して画素電極９ａに印加した画像信号によ
って、画素電極９ａと対向電極３２との間において液晶
３９の配向状態を画素毎に制御し、画像信号に対応した
所定の画像を表示する。従って、アクティブマトリクス
基板１００では、データ線および画素ＴＦＴ５０を介し
て画素電極９ａに画像信号を供給するとともに、対向電
極３２にも所定の電位を印加する必要がある。そこで、
電気光学装置３００では、アクティブマトリクス基板１
００の表面のうち、対向基板２００の各コーナー部に対
向する部分には、データ線などの形成プロセスを援用し
てアルミニウム膜などからなる上下導通用の第１の電極
４７が形成されている。一方、対向基板２００の各コー
ナー部には、対向電極３２の形成プロセスを援用してＩ
ＴＯ（Indium Tin Oxide）膜などからなる上下導通用の
第２の電極４８が形成されている。さらに、これらの上
下導通用の第１の電極４７と第２の電極４８とは、エポ
キシ樹脂系の接着剤成分に銀粉や金めっきファイバーな
どの導電粒子が配合された導通材５６によって電気的に
導通している。それ故、電気光学装置３００では、アク
ティブマトリクス基板１００および対向基板２００のそ
れぞれにフレキシブル配線基板などを接続しなくても、
アクティブマトリクス基板１００のみにフレキシブル配
線基板９９を接続するだけで、アクティブマトリクス基
板１００および対向基板２００の双方に所定の信号を入
力することができる。

【００２７】（アクティブマトリクス基板の全体構成）
図３は、電気光学装置３００に用いたアクティブマトリ
クス基板の構成を模式的に示すブロック図である。

【００２８】図３に示すように、本形態の駆動回路内蔵
型のアクティブマトリクス基板では、絶縁基板（図示せ
ず）上に、互いに交差する複数の走査線２０と複数のデ
ータ線３０とに接続するスイッチング素子（ＴＦＴ）５
０と、スイッチング素子５０に接続する画素電極９ａが
マトリクス状に構成されている。走査線２０はタンタル
膜、アルミニウム膜、アルミニウムの合金膜、銅膜など
で構成され、データ線３０はアルミニウム膜あるいはア
ルミニウム合金膜、銅膜などで構成され、それぞれ単層
もしくは例えばチタンやチタンナイトライド等の金属バ
リア膜を含む膜で積層されている。これらの画素電極９
ａが形成されている領域が画素部１１（画面表示領域）
である。

【００２９】絶縁基板上における画素部１１の外側領域
（周辺部分）には、複数のデータ線３０のそれぞれに画
像信号を供給するデータ線駆動回路６０が構成されてい
る。また、走査線２０の両端部のそれぞれには、各々の
走査線２０に画素選択用の走査信号を供給する走査線駆
動回路７０が構成されている。

【００３０】データ線駆動回路６０には、Ｘ側シフトレ
ジスタ回路、Ｘ側シフトレジスタ回路から出力された信
号に基づいて動作するアナログスイッチとしてのＴＦＴ
６５１を備えるサンプルホールド回路、６相に展開され
た各画像信号に対応する６本の画像信号線６７１などが
構成されている。本例において、データ線駆動回路６０
は、前記のＸ側シフトレジスタ回路が４相で構成されて
おり、入出力端子を介して外部からスタート信号、クロ
ック信号、およびその反転クロック信号がＸ側シフトレ
ジスタ回路に供給され、これらの信号によってデータ線
駆動回路６０が駆動される。従って、サンプルホールド
回路は、前記のＸ側シフトレジスタ回路から出力された
信号に基づいて各ＴＦＴ６５１が動作し、画像信号線６
７１を介して供給される画像信号を所定のタイミングで
データ線３０に取り込み、各画素電極９ａに供給するこ
とが可能である。一方、走査線駆動回路７０には、端子
を介して外部からスタート信号、クロック信号、および
その反転クロック信号が供給され、これらの信号によっ
て走査線駆動回路７０が駆動される。

【００３１】（画素およびＴＦＴの構造）図４は、図３
に示すアクティブマトリクス基板の画素部のコーナー部
分を拡大して示す平面図である。図５は、図３に示すア
クティブマトリクス基板の画素の等価回路図である。図
６は、図４の画素ＴＦＴ部のＡ−Ａ′線における断面図
断面図である。

【００３２】図４および図５からわかるように、画素電
極９ａには、走査線２０およびデータ線３０に接続する
画素スイッチング用のＴＦＴ５０が形成されている。ま
た、各画素電極９ａに向けては容量線３ｂも形成されて
いる。

【００３３】次に図６の断面図に示すように、電気光学
装置は、透明な一方の基板の一例を構成するアクティブ
マトリクス基板１００と、これに対向配置される透明な
他方の基板の一例を構成する対向基板２００とを備えて
いる。アクティブマトリクス基板１００は、例えば石英
基板からなり、対向基板２００は、例えばガラス基板や
石英基板からなる。アクティブマトリクス基板１００に
は、画素電極９ａが設けられており、その上側には、ラ
ビング処理等の所定の配向処理が施された配向膜１６が
設けられている。画素電極９ａは例えば、ＩＴＯ膜（In
dium Tin Oxide膜）などの透明導電性薄膜からなる。ま
た配向膜１６は例えば、ポリイミド薄膜などの有機薄膜
からなる。

【００３４】他方、対向基板２００には、その全面に渡
って対向電極（共通電極）３２が設けられており、その
下側には、ラビング処理等の所定の配向処理が施された
配向膜２３が設けられている。対向電極３２は例えば、
ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２
３は、ポリイミド薄膜などの有機薄膜からなる。

【００３５】アクティブマトリクス基板１００には、図
３に示すように、各画素電極９ａに隣接する位置に、各
画素電極９ａをスイッチング制御する画素スイッチング
用ＴＦＴ５０が設けられている。

【００３６】対向基板２００には、更に図６に示すよう
に、各画素の開口領域（即ち、画像表示領域内において
実際に入射光が透過して表示に有効に寄与する領域）以
外の領域に、ブラックマスク或いはブラックマトリクス
と称される第２遮光膜２２が設けられている。このた
め、対向基板２００の側から入射光が画素スイッチング
用ＴＦＴ５０の半導体層１ａのチャネル領域１ａ’やＬ
ＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入
することはない。更に、第２遮光膜２２は、コントラス
トの向上、色材の混色防止などの機能を有する。

【００３７】このように構成され、画素電極９ａと対向
電極３２とが対面するように配置されたアクティブマト
リクス基板１００と対向基板２００との間には、前述の
シール材（図１及び図２参照）により囲まれた空間に電
気光学物質が封入され、電気光学物質層３９が形成され
る。電気光学物質層３９は、画素電極９ａからの電界が
印加されていない状態で配向膜１６及び２３により所定
の配向状態をとる。電気光学物質層３９は、例えば一種
又は数種類のネマティック電気光学物質を混合した電気
光学物質からなる。シール材は、二つの基板１００及び
２００をそれらの周辺で貼り合わせるための、例えば光
硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基
板間の距離を所定値とするためのグラスファイバー或い
はガラスビーズ等のスペーサが混入されている。

【００３８】図６に示すように、アクティブマトリクス
基板１００と複数の画素スイッチング用ＴＦＴ５０との
間には、絶縁膜１２が設けられている。絶縁膜１２は、
アクティブマトリクス基板１００の全面に形成されるこ
とにより、画素スイッチング用ＴＦＴ５０のための下地
膜としての機能をも有する。即ち、アクティブマトリク
ス基板１００の表面の研磨時における荒れや、洗浄後に
残る汚れ等で画素スイッチング用ＴＦＴ５０の特性の劣
化を防止する機能を有する。絶縁膜１２は、例えば、酸
化シリコン膜、窒化シリコン膜等からなる。

【００３９】図６において、画素スイッチング用ＴＦＴ
５０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線の一部であるゲート電極３ａ、当該ゲート
電極３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体
層１ａとを絶縁するゲート絶縁膜２、データ線の一部で
あるソース電極６ａ、半導体層１ａの低濃度ソース領域
（ソース側ＬＤＤ領域）１ｂ並びに低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ５０として用いられることが多い。

【００４０】図６に示すように、ＴＦＴ５０は、走査線
２０と同時形成されたゲート電極３ａと、データ線３０
の一部としてのソース電極６ａが第１の層間絶縁膜４の
第１のコンタクトホール４ａを介して電気的に接続する
ソース領域１ｄと、データ線３０と同時形成されたアル
ミニウム膜などから構成されたドレイン電極６ｂが第１
の層間絶縁膜４の第２のコンタクトホール４ｂを介して
電気的に接続するドレイン領域１ｅとを有している。ま
た、第１の層間絶縁膜４の上層側には第２の層間絶縁膜
７が形成されており、この第２の層間絶縁膜７に形成さ
れた第３のコンタクトホール８ａを介して、画素電極９
ａがドレイン電極６ｂに対して電気的に接続している。

【００４１】尚、図６では、画素スイッチング用ＴＦＴ
５０のゲート電極３ａをソース−ドレイン領域１ｄ及び
１ｅ間に２個のゲート電極を配置したデュアルゲート構
造の場合を挙げて説明したが、本実施の形態では、これ
らの間に３個以上のゲート電極を配置したトリプルゲー
ト構造（図６においてゲート電極３ａが３つ並んだ構
造）以上としてもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート或いはトリプルゲート以上でＴＦＴを構成すれ
ば、チャネルとソース−ドレイン領域接合部のリーク電
流を防止でき、オフ時の電流を低減することができる。

【００４２】（本実施の形態の特徴部分）本実施の形態
では、図７に示すように、デュアルゲート構造（ゲート
１、ゲート２）の薄膜トランジスタが形成された液晶装
置において、画素電極と重なるチャネルポリシリコンの
領域（図８における左下がりの斜線を引いた領域）に遮
光膜を形成していないので、その分だけ開口率を高くで
きる。

【００４３】この部分に遮光膜を形成しないようにする
ためには、対向基板上の遮光膜、容量線（金属）、デー
タ線（アルミなど）、中継遮光膜などで、遮光膜を形成
する工程でこの部分には遮光膜を形成しないようにすれ
ばよい。

【００４４】（アクティブマトリクス基板ＡＭの製造方
法）このような構成のアクティブマトリクス基板ＡＭを
製造する方法を、図９ないし図１３を参照して説明す
る。これらの図は、本形態のアクティブマトリクス基板
ＡＭの製造方法を示す工程断面図であり、いずれの図に
おいても、図４のＡ−Ａ′線における断面に相当する。
但し、ここでは画素用ＴＦＴ５０の製造方法のみについ
て説明することし、保持容量７２、各種の配線、走査線
駆動回路７０、およびデータ線駆動回路６０などの製造
方法の説明および図示を省略する。また、これらの図面
に示す工程においては、図６に示したようにゲート電極
３ａが２つ並んで配置されたデュアルゲート構造のもの
を作製したが、説明を簡略化するためこれらの図面にお
いて一方のゲート電極の図示は省略した。 まず、図９
（Ａ）に示すように、ガラス基板、たとえば無アリカリ
ガラスや石英などからなる透明な絶縁基板１０の表面に
直接、あるいは絶縁基板１０の表面に形成した下地保護
膜（図示せず）の表面全体に、減圧ＣＶＤ法またはプラ
ズマＣＶＤ方などにより厚さが約２００オングストロー
ム〜約２０００オングストロームで形成し、次に約３０
０オングストローム〜約１０００オングストロームのポ
リシリコン膜からなる半導体膜１を形成した後、フォト
リソグラフィ技術を用いてレジストマスクＲＭ１を形成
する。この半導体膜１の形成は、アモルファスシリコン
膜を堆積した後、５００℃〜７００℃の温度で１時間〜
７２時間、好ましくは４時間〜６時間の熱アニールを施
してポリシリコン膜を形成したり、ポリシリコン膜を堆
積した後、シリコンを打ち込み、非晶質化した後、熱ア
ニールにより再結晶化してポリシリコン膜を形成する方
法やアモルファスシリコン膜にエキシマレーザーを照射
し、レーザーアニールにより結晶化して、ポリシリコン
膜を形成する方法を用いてもよい。

【００４５】次に、図９（Ｂ）に示すように、レジスト
マスクＲＭｌを介して半導体膜１をパターニングし、側
に島状の半導体膜１ａ（能動層）を形成する。

【００４６】次に、島状にパターニングした半導体膜１
ａの表面に残るレジストマスクＲＭｌに対し、図９
（Ｃ）に示すように、レジストマスクＲＭｌを除去す
る。

【００４７】次に、図９（Ｄ）に示すように、ＣＶＤ法
などにより半導体膜１ａの表面に厚さが約５００オング
ストローム〜約１５００オングストロームのシリコン酸
化膜からなるゲート酸化膜２を形成する。あるいは、熱
酸化膜を約５０オングストローム〜約１０００オングス
トローム、好ましくは３００オングストローム形成した
後、全面にＣＶＤ法などによりシリコン酸化膜を約１０
０オングストローム〜約１０００オングストローム、好
ましくは５００オングストローム堆積し、それらにより
ゲート絶縁膜２を形成してもよい。また、ゲート絶縁膜
２としてシリコン窒化膜を用いてもよい。

【００４８】次に、図９（Ｅ）に示すように、ゲート電
極などを形成するためのタンタル膜３を絶縁基板１０全
面に形成した後、フォトリソグラフィ技術を用いてレジ
ストマスクＲＭ２を形成する。

【００４９】次に、図９（Ｆ）に示すように、レジスト
マスクＲＭ２を介してタンタル膜３をパターニングし、
ゲート電極３ａを形成する。

【００５０】次に、ゲート電極３ａの形成に用いたレジ
ストマスクＲＭ２に対し、図１０（Ａ）に示すように、
レジストマスクＲＭ２除去する。

【００５１】次に、図１０（Ｂ）に示すように、画素Ｔ
ＦＴ部および駆動回路のＮチヤネルＴＦＴ部の側には、
ゲート電極３ａをマスクとして、約０．１×１０^１３／
ｃｍ^２〜約１０×１０^１３／ｃｍ^２のドーズ量で低濃度
の不純物イオン（リンイオン）の打ち込みを行い、画素
ＴＦＴ部の側には、ゲート電極３ａに対して自己整合的
に低濃度のソース領域１ｂ、および低濃度のドレイン領
域１ｃを形成する。ここで、ゲート電極３ａの真下に位
置しているため、不純物イオンが導入されなかった部分
は半導体膜１ａのままのチャネル領域となる。

【００５２】次に、図１０（Ｃ）に示すように、画素Ｔ
ＦＴ部では、ゲート電極３ａよりの幅の広いレジストマ
スクＲＭ３を形成して高濃度の不純物イオン（リンイオ
ン）を約０．１×１０^１５／ｃｍ^２〜約１０×１０^１５
／ｃｍ^２のドーズ量で打ち込み、高濃度のソース領域１
ｄおよびドレイン領域１ｅを形成する。

【００５３】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極３ａより幅の
広いレジストマスクＲＭ３を形成した状態で高濃度の不
純物（リンイオン）を打ち込み、オフセット構造のソー
ス領域およびドレイン領域を形成してもよい。また、ゲ
ート電極３ａの上に高濃度の不純物（リンイオン）を打
ち込んで、セルフアライン構造のソース領域およびドレ
イン領域を形成してもとよいことは勿論である。

【００５４】また、図示を省略するが、周辺駆動回路の
ＰチヤネルＴＦＴ部を形成するために、前記画素部およ
びＮチヤネルＴＦＴ部をレジストで被覆保護して、ゲー
ト電極をマスクとして、約０．１×１０^１５／ｃｍ^２〜
約１０×１０^１５／ｃｍ^２のドーズ量でボロンイオンを
打ち込むことにより、自己整合的にＰチヤネルのソース
・ドレイン領域を形成する。なお、ＮチヤネルＴＦＴ部
の形成時と同様に、ゲート電極をマスクとして、約０．
１×１０^１３／ｃｍ^２〜約１０×１０^１３／ｃｍ^２のド
ーズ量で低濃度の不純物（ボロンイオン）を導入して、
ポリシリコン膜に低濃度領域を形成した後、ゲート電極
よりの幅の広いマスクを形成して高濃度の不純物（ボロ
ンイオン）を約０．１×１０^１５／ｃｍ^２〜約１０×１
０^１５／ｃｍ^２のドーズ量で打ち込み、ＬＤＤ構造（ラ
イトリー・ドープト・ドレイン構造）のソース領域およ
びドレイン領域を形成してもよい。また、低濃度の不純
物の打ち込みを行わずに、ゲート電極より幅の広いマス
クを形成した状態で高濃度の不純物（リンイオン）を打
ち込み、オフセット構造のソース領域およびドレイン領
域を形成してもよい。これらのイオン打ち込み工程によ
って、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基
板内への内蔵化が可能となる。

【００５５】次に、不純物の導入に用いたレジストマス
クＲＭ３に対し、大気圧下でのプラズマ照射、および水
あるいは水系洗浄液での洗浄処理を行い、図１０（Ｄ）
に示すように、レジストマスクＲＭ３を除去する。尚、
不純物の導入に用いたレジストマスクＲＭ３は変質して
いて、硫酸による処理では短時間のうちの除去はできな
かったが、プラズマ照射など本工程で示すレジスト除去
方法であれば、短時間のうちに処理できる。

【００５６】次に、図１０（Ｅ）に示すように、ゲート
電極３ａの表面側にＣＶＤ法などにより、酸化シリコン
膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラ
ス膜）などからなる第１の層間絶縁膜４を３０００オン
グストローム〜１５０００オングストローム程度の膜厚
で形成した後、フォトリソグラフィ技術を用いて、第１
の層間絶縁膜４にコンタクトホールや切断用孔を形成す
るためのレジストマスクＲＭ４を形成する。

【００５７】次に、図１１（Ａ）に示すように、レジス
トマスクＲＭ４を介して第１の層間絶縁膜４にエッチン
グを行い、第１の層間絶縁膜４のうち、ソース領域１ｄ
およびドレイン領域１ｅに対応する部分にコンタクトホ
ール４ａ、４ｄをそれぞれ形成する。

【００５８】次に、コンタクトホール４ａ、４ｄの形成
に用いたレジストマスクＲＭ４に対し、図１１（Ｂ）に
示すように、レジストマスクＲＭ４を除去する。

【００５９】次に、図１１（Ｃ）に示すように、第１の
層間絶縁膜４の表面側に、ソース電極などを構成するた
めのアルミニウム膜６をスパッタ法などで形成した後、
フォトリソグラフィ技術を用いて、レジストマスクＲＭ
５を形成する。

【００６０】次に、レジストマスクＲＭ５を介してアル
ミニウム膜６にエッチングを行い、図１１（Ｄ）に示す
ように、ソース領域１ｄに第１のコンタクトホール４ａ
を介して電気的に接続するアルミニウム膜からなるソー
ス電極６ａ（データ線の一部）と、ドレイン領域１ｅに
第２のコンタクトホール４ｄを介して電気的に接続する
ドレイン電極６ｄとを形成する。

【００６１】本実施の形態では、アルミニウム膜６にエ
ッチングを行い、データ線及びデータ線の一部であるソ
ース電極６ａを形成する際に、前述した図７に示すよう
に、隙間部においてデータ線を拡幅すると同時に、前述
した段差部においてデータ線を拡幅した。

【００６２】次に、ソース電極６ａおよびドレイン電極
６ｄの形成に用いたレジストマスクＲＭ５に対し、図１
１（Ｅ）に示すように、レジストマスクＲＭ５を除去す
る。

【００６３】次に、図１２（Ａ）に示すように、ソース
電極６ａおよびドレイン電極６ｄの表面側に、ペルヒド
ロポリシラザンまたはこれを含む組成物の塗布膜を焼成
した絶縁膜７ａを形成する。さらに、この絶縁膜７ａの
表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４０
０℃程度の温度条件下で厚さが約５００オングストロー
ム〜約１５０００オングストロームのシリコン酸化膜か
らなる絶縁膜７ｂを形成する。これらの絶縁膜７ａ、７
ｂによって、第２の層間絶縁膜７が形成される。

【００６４】ここで、ペルヒドロポリシラザンとは無機
ポリシラザンの一種であり、大気中で焼成することによ
ってシリコン酸化膜に転化する塗布型コーティング材料
である。たとえば、東燃（株）製のポリシラザンは、−
（ＳｉＨ_２ＮＨ）−を単位とする無機ポリマーであり、
キシレンなどの有機溶剤に可溶である。従って、この無
機ポリマーの有機溶媒溶液（たとえば、２０％キシレン
溶液）を塗布液としてスピンコート法（たとえば、２０
００ｒｐｍ、２０秒間）で塗布した後、４５０℃の温度
で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法
で成膜したシリコン酸化膜と同等以上の緻密なシリコン
酸化膜を得ることができる。従って、この方法で成膜し
た絶縁膜７ａ（シリコン酸化膜）は、層間絶縁膜として
用いることができるとともに、ドレイン電極６ｄに起因
する凹凸などを平坦化してくれる。それ故、液晶の配向
状態が凹凸に起因して乱れることを防止できる。

【００６５】次に、フォトリソグラフイ技術を用いて、
第２の層間絶縁膜７にコンタクトホールを形成するため
のレジストマスクＲＭ６を形成する。

【００６６】次に、レジストマスクＲＭ６を介して第２
の層間絶縁膜７にエッチングを行い、図１２（Ｂ）に示
すように、ドレイン電極６ｄに対応する部分にコンタク
トホール７ｃ、７ｄからなる第３のコンタクトホール８
ａを形成する。

【００６７】次に、第３のコンタクトホール８ａの形成
に用いたレジストマスクＲＭ６に対し、図１２（Ｃ）に
示すように、レジストマスクＲＭ６を除去する。

【００６８】次に、図１２（Ｄ）に示すように、第２の
層間絶縁膜７の表面側に、ドレイン電極を構成するため
の厚さが約４００オングストローム〜約２０００オング
ストロームのＩＴＯ膜９（Indium Tin Oxide）をスパッ
タ法などで形成した後、フォトリソグラフィ技術を用い
て、ＩＴＯ膜９をパターニングするためのレジストマス
クＲＭ７を形成する。

【００６９】次に、レジストマスクＲＭ７を介してＩＴ
Ｏ膜９にエッチングを行って、図１３（Ａ）に示すよう
に、第３のコンタクトホール８ａを介してドレイン電極
６ｄに電気的に接続する画素電極９ａを形成する。

【００７０】しかる後に、画素電極９ａの形成に用いた
レジストマスクＲＭ７に対し、図１３（Ｂ）に示すよう
に、レジストマスクＲＭ７を除去する。

【００７１】（他の実施の態様）以上図１から図１３を
参照して説明した各実施の形態では、データ線駆動回路
６０及び走査線駆動回路７０をアクティブマトリクス基
板１００の上に設ける代わりに、例えばＴＡＢ（テープ
オートメイテッドボンディング基板）上に実装された駆
動用ＬＳＩに、アクティブマトリクス基板１００の周辺
部に設けられた異方性導電フィルムを介して電気的及び
機械的に接続するようにしてもよい。また、対向基板２
００の投射光が入射する側及びアクティブマトリクス基
板１００の出射光が出射する側には各々偏向フィルム、
位相差フィルム（光学的異方体）などが配置される。な
おＴＮ（ツイステッドネマティック）モード、ＳＴＮ
（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴ
Ｎ）モード等の動作モードや、ノーマリーホワイトモー
ド／ノーマリーブラックモードに応じて光学軸が所定の
方向に設定され配置される。

【００７２】以上説明した各実施の形態における液晶装
置は、例えば、カラー液晶プロジェクタに適用されるた
め、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、各実施の形態
では、対向基板２００に、カラーフィルタは設けられて
いない。しかしながら、第２遮光膜２２の形成されてい
ない画素電極９ａに対向する所定領域にＲＧＢのカラー
フィルタをその保護膜と共に、対向基板２００上に形成
してもよい。このようにすれば、液晶プロジェクタ以外
の直視型や反射型のカラー液晶テレビなどのカラー液晶
装置に各実施の形態における液晶装置を適用できる。更
に、対向基板２００上に１画素1個対応するようにマイ
クロレンズを形成してもよい。このようにすれば、入射
光の集光効率を向上することで、明るい液晶装置が実現
できる。更にまた、対向基板２００上に、何層もの屈折
率の相違する干渉層を堆積することで、光の干渉を利用
して、ＲＧＢ色を作り出すダイクロイックフィルタを形
成してもよい。このダイクロイックフィルタ付き対向基
板によれば、より明るいカラー液晶装置が実現できる。

【００７３】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施の形態は有効である。

【００７４】（電子機器）次に、以上詳細に説明した電
気光学装置（液晶装置など）３００を備えた電子機器の
実施の形態について図１４から図１６を参照して説明す
る。

【００７５】先ず図１４に、このように液晶装置３００
を備えた電子機器の概略構成を示す。

【００７６】図１４において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置３００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、シリアル−パラレ
ル変換回路、ローテーション回路、ガンマ補正回路、ク
ランプ回路等の周知の各種処理回路を含んで構成されて
おり、クロック信号に基づいて入力された表示情報から
デジタル信号を順次生成し、クロック信号CLKと共に駆
動回路１００４に出力する。駆動回路１００４は、液晶
装置１００を駆動する。電源回路１０１０は、上述の各
回路に所定電源を供給する。尚、液晶装置３００を構成
するアクティブマトリクス基板の上に、駆動回路１００
４を搭載してもよく、これに加えて表示情報処理回路１
００２を搭載してもよい。

【００７７】次に図１５から図１６に、このように構成
された電子機器の具体例を各々示す。

【００７８】図１５において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
アクティブマトリクス基板上に搭載された液晶装置３０
０を含む液晶表示モジュールを３個用意し、各々ＲＧＢ
用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとし
て用いたプロジェクタとして構成されている。液晶プロ
ジェクタ１１００では、メタルハライドランプ等の白色
光源のランプユニット１１０２から投射光が発せられる
と、３枚のミラー１１０６及び２枚のダイクロイックミ
ラー１１０８によって、ＲＧＢの３原色に対応する光成
分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ
１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この
際特にＢ光は、長い光路による光損失を防ぐために、入
射レンズ１１２２、リレーレンズ１１２３及び出射レン
ズ１１２４からなるリレーレンズ系１１２１を介して導
かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び
１００Ｂにより各々変調された３原色に対応する光成分
は、ダイクロイックプリズム１１１２により再度合成さ
れた後、投射レンズ１１１４を介してスクリーン１１２
０にカラー画像として投射される。

【００７９】図１６において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置３００が
トップカバーケース内に設けられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【００８０】以上図１４から図１６を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、デジタルカメ
ラ、カーナビゲーション装置、電子手帳、電卓、ワード
プロセッサ、エンジニアリング・ワークステーション
（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッ
チパネルを備えた装置等などが電子機器の例として挙げ
られる。

【図面の簡単な説明】

【図１】 実施形態におけるアクティブマトリクス基板
をその上に形成された各構成要素と共に対向基板の側か
ら見た平面図である。

【図２】 図１のＨ−Ｈ’断面図である。

【図３】 アクティブマトリクス基板の構成を模式的に
示すブロック図である。

【図４】 図３に示すアクティブマトリクス基板の画素
部のコーナー部分を拡大して示す平面図である。

【図５】 図３に示すアクティブマトリクス基板の画素
の等価回路図である。

【図６】 図４の画素ＴＦＴ部のＡ−Ａ′線における断
面図断面図である。

【図７】 デュアルゲート構造を説明するための平面図
である。

【図８】 デュアルゲート部分の部分拡大図である。

【図９】 液晶装置の製造プロセスを順を追って示す工
程図（その１）である。

【図１０】 液晶装置の製造プロセスを順を追って示す
工程図（その２）である。

【図１１】 液晶装置の製造プロセスを順を追って示す
工程図（その３）である。

【図１２】 液晶装置の製造プロセスを順を追って示す
工程図（その４）である。

【図１３】 液晶装置の製造プロセスを順を追って示す
工程図（その５）である。

【図１４】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１５】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１６】電子機器の他の例としてパーソナルコンピュ
ータを示す正面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １ｆ…第１蓄積容量電極 ２…ゲート絶縁膜 ３ａ…ゲート電極 ３ｂ…容量線（第２蓄積容量電極） ４…第１層間絶縁膜 ４ａ…第１コンタクトホール ４ｂ…第２コンタクトホール ６ａ…ソース電極 ７…第２層間絶縁膜 ８ａ…第３コンタクトホール ９ａ…画素電極 １０…絶縁基板 １１…画素部（画面表示領域） １２…絶縁膜 １６…配向膜 ２０…走査線 ２２…第２遮光膜 ２３…配向膜 ３０…データ線 ３２…対向電極 ３９…液晶層（電気光学物質層） ４１…絶縁膜 ５０…画素スイッチング用ＴＦＴ ５９…シール材 ７１…蓄積容量 ６０…データ線駆動回路 ７０…走査線駆動回路 １００…アクティブマトリクス基板 ２００…対向基板 ３００…電気光学装置（液晶装置）

フロントページの続き Ｆターム(参考） 2H092 GA29 GA50 GA51 JA24 JA34 JA37 JA46 JB22 JB31 JB51 JB67 KA04 KB15 KB25 MA05 MA07 MA13 MA17 MA29 MA30 MA41 NA07 NA26 PA02 PA03 PA06 PA08 QA07 QA10 RA05 5C094 AA10 AA25 AA43 AA48 BA03 BA43 CA19 DA13 DB04 EA04 EA05 EB02 FA01 FA02 FB12 FB14 FB15 5F110 AA06 AA18 BB02 BB04 CC02 CC06 CC08 DD02 DD03 EE04 EE28 FF02 FF03 FF23 FF29 GG02 GG13 GG24 GG25 GG35 GG45 GG47 HJ01 HJ04 HJ13 HL03 HM14 HM15 HM18 NN03 NN22 NN23 NN35 NN36 NN44 NN72 PP01 PP03 PP10 QQ11 QQ19

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に形成されてなる複数の画
   素電極と、前記画素電極に接続してなる薄膜トランジス
   タと、前記薄膜トランジスタに接続してなる複数の走査
   線及びデータ線が形成されてなるアクティブマトリクス
   基板において、 前記薄膜トランジスタを形成する半導体層の少なくとも
   一部と前記画素電極とが平面的に重なるように配置され
   てなることを特徴とするアクティブマトリクス基板。
2. 【請求項２】 前記薄膜トランジスタはデュアルゲート
   構造を有することを特徴とする請求項１記載のアクティ
   ブマトリクス基板。
3. 【請求項３】 前記薄膜トランジスタはトリプルゲート
   構造を有することを特徴とする請求項１記載のアクティ
   ブマトリクス基板。
4. 【請求項４】 請求項１乃至３のいずれかに記載のアク
   ティブマトリクス基板と対向基板との間に電気光学物質
   が挟持されてなることを特徴とする電気光学装置。
5. 【請求項５】 前記半導体層の少なくとも一部と前記画
   素電極とが平面的に重なる領域には遮光膜が形成されて
   いないことを特徴とする請求項４に記載の電気光学装
   置。
6. 【請求項６】 請求項４乃至５のいずれかに記載の電気
   光学装置を備えたことを特徴とする電子機器。