KR100564177B1 - 기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기 - Google Patents

기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기

Info

Publication number
KR100564177B1
KR100564177B1 KR1020030056894A KR20030056894A KR100564177B1 KR 100564177 B1 KR100564177 B1 KR 100564177B1 KR 1020030056894 A KR1020030056894 A KR 1020030056894A KR 20030056894 A KR20030056894 A KR 20030056894A KR 100564177 B1 KR100564177 B1 KR 100564177B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
film
substrate
thin film
Prior art date
Application number
KR1020030056894A
Other languages
English (en)
Other versions
KR20040016798A (ko
Inventor
이키다쿠노리
하야시도모히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040016798A publication Critical patent/KR20040016798A/ko
Application granted granted Critical
Publication of KR100564177B1 publication Critical patent/KR100564177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판상에, 반도체층을 포함하는 TFT와, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 이것에 대향 배치된 제 2 전극과, 제 1 전극 및 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 TFT의 위에 형성된 콘덴서를 구비하고 있다. 상기 질화막은, 평면적으로 보아, 상기 반도체층을 마주하는 것이 가능한 개구부를 갖는다. 반도체층에 대한 수소화는, 이 개구부를 이용함으로써, 유효하게 행할 수 있다.

Description

기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기{SUBSTRATE DEVICE, METHOD OF MANUFACTURING THE SAME, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 1),
도 2는 본 발명의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 2),
도 3은 본 발명의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 3),
도 4는 본 발명의 제 1 실시예의 기판 장치의 제조 방법을, 순서를 따라 나타내는 공정도(그 4),
도 5는 도 3의 공정(8)에 있어서 형성되는 질화막 및 그 개구부와 TFT의 반도체층인 폴리 실리콘막과의 배치 관계를 사시적으로 나타내는 설명도,
도 6은 본 발명의 제 2 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스 형상의 복수의 화소에 마련된 각종 소자, 배선 등의 등가 회로를 나타내는 회로도,
도 7은 본 발명의 제 2 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판이 서로 인접하는 복수의 화소군의 평면도,
도 8은 도 7의 K-K' 단면도,
도 9는 도 7과 동일 취지의 도면으로서, 제 2 실시예의 변형예를 나타내는 평면도,
도 10은 본 발명의 제 2 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을, 그 위에 형성된 각 구성 요소와 함께 대향 기판의 측에서 본 평면도,
도 11은 도 10의 H-H' 단면도,
도 12는 본 발명의 전자 기기의 실시예에 따른 투사형 컬러 표시 장치의 개략 블럭도.
도면의 주요 부분에 대한 부호의 설명
200 : 석영 기판 202 : 폴리실리콘막
202a' : 채널 영역 204 : 열산화 실리콘막
206 : 게이트 전극막 216 : 드레인 전극막
218 : 상부 전극막 208A : 산화막
208B : 질화막 208BM : 개구부
1a : 반도체층 1a' : 채널 영역
2 : 절연막(게이트 절연막을 포함함) 3a : 주사선
10 : TFT 어레이 기판 30 : TFT
70 : 축적 용량 71 : 중계층
300 : 용량선 75 : 유전체막
75M, 75M' : 개구부
본 발명은, 박막 트랜지스터(이하 적절히,「TFT(Thin Film Transistor)」라고 칭함)가 형성된 TFT 어레이 기판 장치 등의 기판 장치 및 그 제조 방법, 및, 그와 같은 기판 장치를 구비한 액정 장치 등의 전기 광학 장치 및 전자 기기의 기술 분야에 속한다.
이러한 종류의 기판 장치는 예컨대, 석영 기판 등의 기판상에, 소스 영역, 드레인 영역 및 채널 영역을 포함하는 폴리실리콘막 또는 비정질(amorphous) 실리콘막 등의 반도체층을 구비한다. 이 반도체층 표면에는, 건식 산화(dry oxidation) 또는 습식 산화(wet oxidation)에 의한 열산화막 등, HTO(고온산화)막, TEOS(tetraethyl orthosilicate)막, 혹은 플라즈마 산화막으로 게이트 절연막이 형성된다. 또한, 이 게이트 절연막상에 게이트 전극막이 형성되는 것에 의해, 기판상에 TFT가 구축된다. 이러한 TFT는, 예컨대 액정 장치 등의 전기 광학 장치의 화상 표시 영역내에 있어서의 각 화소에 만들어지는 것에 의해, TFT 어레이 기판 장 치에 있어서의 화소 스위칭용 소자로서 이용된다. 또는, 해당 화상 표시 영역의 주위에 있어서의 주변 영역에 만들어지는 것에 의해, 해당 기판 장치의 구동 회로의 일부로서도 이용된다.
그리고, 화상 표시 영역내에는, 캐리어가 전자이기 때문에 캐리어 이동도(mobility)가 우수한, 즉 스위칭 특성이 우수한 N 채널형 TFT가 만들어지는 것이 일반적이며, 주변 영역에는, 이러한 N 채널형 TFT와 P 채널형 TFT를 1조로 하여 이루어지고, 또한 구동 전류가 미소하게 되는 등의 장점을 갖는 CMOS 형(상보형) TFT가 만들어지는 것이 일반적이다.
이와 같이 화상 표시 영역이나 주변 영역에 TFT가 만들어진 기판 장치는, TFT 액티브 매트릭스 구동 방식의 액정 장치 등을 비롯한 각종 전기 광학 장치에 널리 이용되고 있다.
그런데, 이러한 종류의 기판 장치에 대해서는, 고성능인 전기 특성, 또는 고신뢰성을 달성하는 것을, 항상, 일반적인 과제로 하고 있다. 특히, 해당 기판 장치를 구성하는 상기 TFT에 있어서는, 리크 전류 특성, 계면 준위 밀도, 핫캐리어 내성 등에 대하여, 보다 고성능이고 고신뢰성인 것(즉, 리크 전류 및 계면 준위 밀도는 보다 낮게, 핫캐리어 내성은 보다 높게, 등)이 요구된다. 또한, 그와 같은 양호한 트랜지스터 특성을 비교적 장기간에 걸쳐 유지한다고 하는 요구도 당연히 있다.
이러한 요구를 만족시키기 위해서는, 예컨대, 반도체층 중의 결정립계(結晶粒界)나, 해당 반도체층과 상기 게이트 절연막과의 계면 등에서 발생하는 댕글링 본드(dangling bonds)의 바람직한 처리, 즉 그 제거 내지는 종단 등을 효과적으로 행하는 것이 필요해진다. 이러한 댕글링 본드가 잔존한 그대로이면, TFT의 온·오프 특성의 열화 등으로 이어지기 때문이다. 또, TFT를 구성하는 게이트 절연막, 또는 이것과 반도체층의 계면에 대해서는, 수분이 도입되는 것을 가능한 한 피해야 한다. 만약, 그와 같은 부위에 수분이 침입하면, TFT의 스레시홀드 전압 Vth의 상승 등을 초래하기 때문이다. 어쨌든, 양호한 특성을 유지한다고 하는 관점에서는, 상술한 바와 같은 불량이 해소되는 것이 바람직하다.
이 점, 종래에 있어서도, 이들 문제점을 해결하는 수단은 몇 가지가 제안되어 있기는 하다. 그러나, 상술한 TFT의 특성향상에 대한 일반적이면서, 또한, 높은 수준의 요구가 있는 관점에서 보면, 현 상태에 있어서도, 완전한 해결 수단이 제안되어 있다고는 말하기 어렵다.
또한, 이러한 문제점은, 상기 기판 장치가, 화상 표시가 가능한 액정 장치 등의 전기 광학 장치를 구성하는 TFT 어레이 기판에 해당하는 경우에 있어서, 보다 실제적으로 된다. 이러한 전기 광학 장치에서는, 고품질인 화상 표시나, 그 장기간에 걸친 유지 지속이라고 하는 요구가 있고, 그것은, 상기 TFT 어레이 기판상의 TFT의 특성 여하에 크게 의존하고 있기 때문이다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 양호한 트랜지스터 특성을 갖고, 또한, 그것을 비교적 장기간에 걸쳐 유지하는 것이 가능한 박막 트랜 지스터를 구비하여 이루어지는 기판 장치 및 그 제조 방법, 및, 그와 같은 기판 장치를 구비하여 이루어지는 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.
본 발명의 기판 장치는, 상기 과제를 해결하기 위해서, 기판상에 마련된 반도체층을 포함하는 박막 트랜지스터와, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 박막 트랜지스터의 위에 형성된 콘덴서를 구비하고 있다. 그리고, 상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는다.
본 발명의 기판 장치에 의하면, 박막 트랜지스터와, 그 구성 요소인 반도체층의 일부와 전기적으로 접속된 콘덴서가 구비되어 있다. 본 발명에서는, 상기 한 바와 같은 구성 외에, 예컨대, 반도체층내의 채널 영역에 대향하도록 게이트 절연막을 거쳐서 형성되는 게이트 전극, 동 반도체층내의 소스 영역 및 드레인 영역에 전기적으로 접속된 소스 전극 및 드레인 전극 등을 구비함으로써, 게이트 전극에 대한 통전에 의해, 소스 전극 및 드레인 전극간의 통전을 제어하는 스위칭 소자로서 이용하는 것이 가능해진다. 또한, 상기 콘덴서는, 그 구성 요소인 제 1 전극이 상기 반도체층의 일부, 즉 예컨대 상기 드레인 영역, 또는 드레인 전극과 접속되어 있는 것에 의해, 박막 트랜지스터의 스위칭 동작에 따라서, 소정의 전하를 축적하는 것으로 하여 이용하는 것이 가능해진다. 이러한 박막 트랜지스터 및 콘덴서는, 각각, 예컨대 후술되는, 액정 장치 등의 전기 광학 장치내에 있어서의 화소 스위칭 용 소자 및 축적 용량으로서 적합하게 이용 가능하다.
그리고, 본 발명에서는 특히, 콘덴서를 구성하는 유전체막은 질화막을 포함하고 있다. 이것에 의해, 종래와 같이, 유전체막이 산화막 등으로 이루어지는 것은 아니고, 비교적 유전율이 큰 질화막을 포함하여 이루어지는 것에 의해, 콘덴서의 용량을 증대시키는 것이 가능해진다. 또한, 질화막에는 수분의 침입을 방지하는 작용이 있으니까, 물 분자가, 박막 트랜지스터의 게이트 절연막 및 반도체층의 계면으로 확산하는 것에 의해 정(正)전하가 발생하여, 스레시홀드 전압 Vth를 상승시켜 버리는 등의 사태 발생을 미연에 피하는 것이 가능해진다. 또, 위와 같은 현상은 특히, 그 캐리어가 정공인 P 채널형 TFT에 있어서 현저하게 볼 수 있다.
또한, 본 발명에 따른 질화막은 특히, 상기 반도체층을 수소화하기 위한 개구부를 갖고 있다. 이것에 의해 다음과 같은 작용 효과를 얻을 수 있다. 즉, 유전체막이 질화막을 포함하는 본 발명에 있어서는, 상술한 바와 같은 용량 증대 및 박막 트랜지스터의 내습성 향상 등의 작용 효과를 얻는 것이 가능하게는 되지만, 해당 질화막은, 박막 트랜지스터의 특성 향상에 유용한 수소화 처리에 있어서는 거추장스러운 존재로 된다. 여기서 수소화 처리란, 박막 트랜지스터의 반도체층 중, 또는 해당 반도체층 및 박막 트랜지스터를 구성하는 게이트 절연막의 계면에 있어서의 댕글링 본드의 종단(즉 예컨대, Si-H 결합, 또는 Si-OH 결합 등을 생성함)을 목적으로 하는 처리이다. 이것에 의해, 댕글링 본드가 존재한 그대로일 경우 발생할 수 있는 악영향, 즉, 그것에 기인하는 계면 준위가 생성되는 것에 의해, 박막 트랜지스터의 온·오프 전류 특성 등을 열화시키는 등의 악영향을 회피할 수 있다. 그러나, 상기 질화막은, 그 구조가 조밀하다는 등의 이유에 의해, 수소의 진행을 방해하는 작용을 갖고 있고, 박막 트랜지스터상에, 유전체막으로서 질화막을 포함하는 콘덴서가 배치되면, 상기 수소화 처리를 충분히 효과적으로 실시할 수가 없게 되는 것이다.
그런데, 본 발명에 있어서는, 상술한 바와 같이, 질화막을 포함하는 유전체막에 「개구부」가 구비되어 있는 것에 의해, 수소는, 이 개구부를 통하여 박막 트랜지스터, 또는 그 구성 요소인 반도체층 등에 비교적 용이하게 도달하는 것이 가능해져, 박막 트랜지스터에 대한 수소화 처리를 유효하게 실시하는 것이 가능해지는 것이다.
이상과 같이, 본 발명에 의하면, 질화막에 따른 작용 효과와 수소화 처리에 따른 작용 효과의 양자를 모두 누릴 수 있게 된다. 즉, 박막 트랜지스터의 온·오프 특성을 양호하게 유지하고, 스레시홀드 전압 Vth의 상승을 초래할 가능성을 감소하며, 핫캐리어 내성의 향상을 전망할 수 있게 되는 등, 그 특성 향상을 도모할 수 있게 된다. 그리고, 그와 같은 양호한 특성을, 비교적 장기간에 걸쳐 유지하는 것도 가능해진다.
또, 본 발명에서 말하는 「개구부」란, 상술한 것으로부터 분명한 바와 같이, 반도체층과 질화막과의 사이에서, 수소의 통로를 확보하는 기능을 구비하는 것이면 좋다.
예컨대, 후술하는 바와 같이, 질화막의 존재 위치를 기준으로 그 하방을 평면적으로 보면, 개구부의 바로 아래에, 해당 개구부를 통해서 반도체층의 표면이 보이는 듯한 관계에 있는 경우가 바람직한 구체적 형태의 일례인 것은 물론, 그와 같은 시점으로부터는 반도체층의 표면은 보이지 않지만, 개구부로부터 반도체층으로 통하는 수소의 통로가 존재한다고 하는 것 같은 형태도 포함된다. 후자에 관한, 보다 구체적인 예로서는, 예컨대, 반도체층의 바로 위에는 질화막이 존재하지만, 그 오른쪽 비스듬이 윗쪽 또는 왼쪽 비스듬이 윗쪽 영역에 해당 질화막의 개구부가 존재하는 등의 형태를 상정할 수 있다. 즉, 본 발명에서 말하는 「개구부」는, 이와 같이, 박막 트랜지스터로부터 보아, 말하자면 경사진 방향으로 반도체층을 마주하는 것 같은 장소에 형성되는 경우를 포함한다.
또한, 이러한 「개구부」는, 예컨대, 일단 기판의 전(全)면에 질화물로 이루어지는 막을 성막한 후, 포토리소그래피법을 이용하여 패터닝하는 것 등에 의해서 얻을 수 있다.
또한, 본 발명에서 말하는 「질화막」으로서는, 대표적으로는, 실리콘 질화막(SiN 막이나 SiON 막 등)이 상정된다. 단, 그 이외의 것이라도 좋은 것은 말할 필요도 없다. 더욱이, 본 발명에 따른 「질화막」은, 후술하는 바와 같이 플라즈마에 의한 질화 처리 또는 스퍼터링법으로 형성되는 것이 가장 바람직한 형태의 하나이지만, 그 외에, PVD(Physical Vapor Deposition)법이나 CVD(Chemical Vapor Deposition)법 등 여러 가지의 성막법에 의해서 형성되도록 하여도 좋다.
부가하여, 본 발명은, 상술한 기판 장치가 구체적으로 어떠한 장치에 적용될지에 대하여, 특별히 한정되는 것은 아니지만, 바람직하게는 예컨대, 액정 장치를 구성하는 TFT 어레이 기판 등에 적용되는 것이 바람직하다.
본 발명의 기판 장치의 일형태에서는, 상기 개구부는, 상기 반도체층의 수직 상방에 형성되어 있다.
이 형태에 의하면, 개구부와 반도체층과의 배치 관계는, 질화막의 존재 위치를 기준으로 그 하방을 평면적으로 보면, 개구부의 바로 아래에, 해당 개구부를 통해서 반도체층의 표면이 보이는 듯하게 된다. 따라서, 본 형태에 의하면, 수소화 처리에 있어서, 반도체층에 대한 수소의 도입을, 가장 유효하게 행할 수 있다. 이것에 의해, 반도체층 중 등의 댕글링 본드의 해소를 보다 유효하게 행할 수 있어, 보다 높은 특성의 박막 트랜지스터를 구축할 수 있다.
이 형태에서는 특히, 상기 반도체층 중의 채널 영역의 수직 상방에 형성되어 있도록 하면 좋다. 이러한 구성에 의하면, 댕글링 본드의 해소가 가장 요구되는, 채널 영역과 게이트 절연막과의 계면에 있어서, 수소화 처리를 유효하게 실시할 수 있다.
본 발명의 기판 장치의 일형태에서는, 상기 유전체막은, 상기 질화막으로 이루어지는 층을 일층으로 하는 적층 구조를 갖고 있다.
이 형태에 의하면, 상기 질화막으로 이루어지는 층을 포함하고 있기 때문에, 상술한 질화막에 기인하는 용량 증대, 수분 침입 방지 등의 작용 효과를 얻는 것이 가능하고, 또한 본 형태에 있어서는, 해당 질화막으로 이루어지는 층을 일층으로 하는 적층 구조를 갖고 있는, 즉 질화막으로 이루어지는 층 이외의 층이 포함되어 있기 때문에, 해당 적층 구조를 구성하는 다른 층의 재료 선택 등을 적당히 행하면, 예컨대, 콘덴서의 내압성을 향상시키는 등의 그 밖의 작용 효과를 전망할 수 있다.
이 형태에서는 특히, 상기 적층 구조에는, 산화막으로 이루어지는 층이 포함되어 있도록 하면 좋다.
이러한 구성에 의하면, 유전체막을 구성하는 적층 구조에, 산화막에 비해서, 유전율이 보다 큰 질화막이 포함되어 있는 것에 의해, 용량 증대의 효과를 얻을 수 있고, 또한 내압 저하를 억제할 수 있다. 보다 구체적으로는 예컨대, 순서대로, 두께 10nm의 산화막, 두께 10nm의 질화막 및 두께 10nm의 산화막이라는 3층 구조에 의해서, 합계의 두께 30nm 정도를 확보하는 것 같은 형태에서는, 12V 정도의 구동 전압에 대하여, 비교적 충분한 내압 성능을 기대할 수 있다.
또, 이것에 관련하여, 본 발명에 따른 「질화막」의 두께는, 수소화 처리의 구체적 방법, 수소화의 대상으로 되는 반도체층의 막질이나 막두께, 기판 장치의 사양에 대응하여 요구되는 수소화의 정도, 당해 질화막 자체의 막질 혹은 질화막 자체의 성막 방법, 나아가 콘덴서의 유전체막으로서 요구되는 성능 등에 따라서, 개별 구체적으로 변화하는 것이다. 본 발명에서는, 이러한 소정의 두께를, 실험적, 경험적, 이론적으로 혹은 시뮬레이션에 의해서, 당해 기판 장치의 제조에 앞서 미리 개별 구체적으로 설정해 놓은 것이 가능하다. 그리고, 일단 이러한 소정의 두께를 설정하면, 그후 대량 생산이나 배치 처리(batch process)에 있어서, 특히 질화막의 두께에 조정을 가하지 않더라도, 양호한 수소화 처리를 행할 수 있다. 이들의 결과, 최종적으로 완성되는 기판 장치에서는, 충분한 수소화 처리가 실시되어 있고, 또한, 콘덴서의 유전체막으로서 충분한 기능을 갖고 있기 때문에, 양호한 트랜지스터 특성 및 콘덴서 특성이 실현되어 있고, 더구나 질화막이 존재하기 때문에, 양호한 내수성 혹은 내습성이 실현되게 된다.
본 발명의 기판 장치의 다른 형태에서는, 상기 기판상에는, 상기 박막 트랜지스터가 어레이 형상으로 복수 배열되어 있다.
이 형태에 의하면, 예컨대 TFT 액티브 매트릭스 구동 방식의 액정 장치 등의 전기 광학 장치에 적합하게 이용되는 TFT 어레이 기판 장치를 구축할 수 있다.
본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해서, 기판상에 연장되는 주사선과, 상기 주사선에 교차하는 방향으로 연장되는 데이터선과, 상기 주사선 및 상기 데이터선의 교차부에 대응하도록 형성된 반도체층을 포함하는 박막 트랜지스터와, 상기 박막 트랜지스터에 대응하여 마련된 화소 전극을 갖는다. 그리고, 또한, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어고, 상기 박막 트랜지스터의 위에 형성된 축적 용량을 갖는다. 상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는다.
본 발명의 전기 광학 장치에 의하면, 주사선을 통한 주사 신호의 공급에 의해, 화소 스위칭용 소자로서의 박막 트랜지스터의 ON·OFF를 제어하는 것으로, 데이터선을 통한 데이터 신호의 화소 전극에 대한 인가를 제어할 수 있다. 그리고, 상기한 바와 같은 구성 외에, 이러한 화소 전극 등을 구비한 기판에 대향하도록, 대향 전극을 구비한 대향 기판과, 상기 화소 전극 및 상기 대향 전극 사이에 액정 등의 전기 광학 물질(이하, 「액정」으로 대표됨) 등 그 외의 필요한 구성을 구비하면, 양 기판 사이에 소정의 전위차를 발생시켜, 액정에 전계를 인가하는 것이 가능해진다. 이것에 의해, 액정 분자의 배향 상태 등을 변화시키는 것이 가능해지므로, 해당 액정에 대하여 광을 조사하면, 그 투과율을 변화시키는 것이 가능해져, 화상을 표시할 수 있다. 또, 본 발명에서는 특히, 박막 트랜지스터를 구성하는 반도체층의 일부에 전기적으로 접속된 축적 용량이 구비되어 있기 때문에, 화소 전극에 있어서의 전위, 나아가서는 해당 화소 전극 및 대향 전극 사이에 걸린 상기 전위차를, 비교적 장기간에 걸쳐 유지할 수 있어, 높은 콘트라스트비 등이 달성된 고품질의 화상을 표시하는 것이 가능해진다.
그리고, 본 발명의 전기 광학 장치에서는 특히, 그 구성으로부터 분명한 바와 같이, 전술한 기판 장치를 구비하여 이루어지므로, 기술한 바와 같은 작용 효과를 대략 마찬가지로 얻을 수 있다. 즉, 질화막을 포함하는 유전체막을 구비한 축적 용량(콘덴서)의 용량 증대, 또한, 질화막의 존재에 의한 박막 트랜지스터의 내습성 향상이라는 작용 효과를 얻을 수 있는 것 외에, 해당 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는 것에 의해, 박막 트랜지스터의 반도체층을 대상으로 한 수소화 처리를 적합하게 실시할 수 있다.
따라서, 본 발명에 따른 전기 광학 장치는, 화소 스위칭용 소자로서의 박막 트랜지스터가 고특성을 구비하고, 또한, 이것을 비교적 장기간에 걸치어 유지하는 것이 가능한 성능도 구비하고 있는 것으로 되어, 당해 전기 광학 장치에 있어서는, 보다 고품질의 화상 표시나, 안정적인 장기 운용 등을 행할 수 있다.
본 발명의 전기 광학 장치의 일형태에서는, 상기 개구부는, 상기 화소 전극의 형성 영역의 범위내에서 형성되어 있다.
이 형태에 의하면, 질화막의 개구부는, 화소 전극의 형성 영역의 범위내에서 형성되어 있으므로, 당해 영역에 있어서 예정되는 광의 투과에 있어서, 질화막의 존재가 방해되는 것 같은 일이 없다. 즉, 광은, 개구부를 통하여 투과하는 것이 가능하기 때문에, 화상의 밝기를 손상하는 것 같은 것을 적극 방지하는 것이 가능해지는 것이다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 화소 전극 및 상기 박막 트랜지스터는 매트릭스 형상으로 배열되어 이루어지고, 또한 상기 주사선은 상기 매트릭스 형상에 대응하도록 스트라이프 형상으로 형성되어 이루어지며, 상기 주사선에 평행하게 형성된 고정 전위의 용량선을 더 구비하고, 상기 용량선은, 상기 제 2 전극을 포함한다.
이 형태에 의하면, 축적 용량을 구성하는 제 2 전극은, 주사선에 평행하게 형성된 고정 전위의 용량선의 적어도 일부를 구성하고 있는 것으로 된다. 이것에 의해, 우선, 용량선(즉, 제 2 전극)을 고정 전위로 하기 위한 배선수 등을 감소시키는 것이 가능하기 때문에, 장치 구성의 간략화를 도모할 수 있다. 또한, 본 형태에서는, 예컨대, 용량선 및 주사선을 평면적으로 보아 겹치도록 형성하는 것 등이 가능하기 때문에, 종래 볼 수 있었던 바와 같이, 축적 용량, 또는 용량선을 광투과역에 걸리도록 형성하는 경우 등에 비해서, 화소 개구율을 높이는 것이 가능해져, 보다 밝은 화상을 표시할 수 있다. 또한, 본 형태에 의하면, 축적 용량, 박막 트랜지스터 및 화소 전극 사이의 기판상에 있어서의 레이아웃의 자유도를 높이고, 또한, 그들의 배치를 보다 효율적으로 행할 수 있다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 제 1 전극과 상기 반도체층의 일부를 전기적으로 접속하는 제 1 콘택트 홀과, 상기 제 1 전극과 상기 화소 전극을 전기적으로 접속하는 제 2 콘택트 홀을 더 구비하고 있다.
이 형태에 의하면, 축적 용량을 구성하는 제 1 전극과, 반도체층의 일부 및 화소 전극 각각과의 전기적인 접속은, 제 1 및 제 2 콘택트 홀에 의해서 행해지는 것으로 되므로, 축적 용량, 박막 트랜지스터 및 화소 전극 사이의 기판상에 있어서의 레이아웃의 자유도를 높이고, 또한, 그들의 배치를 보다 효율적으로 행할 수 있다. 또한, 본 형태에 의해서도, 박막 트랜지스터, 축적 용량, 화소 전극 등의 기판상에 있어서의 배치를 보다 효율적으로 행할 수 있다.
이 형태에서는 특히, 상기 박막 트랜지스터는, 어레이 형상으로 복수 배열된 N 채널형의 박막 트랜지스터이고, 상기 박막 트랜지스터는 상기 기판상의 화상 표시 영역에 있어서 화소 스위칭용으로 화소마다 마련되어 있으면 좋다.
이러한 구성에 의하면, 화소 스위칭용의 TFT로서는, 전자가 캐리어이기 때문에, 캐리어 이동도가 우수한 N 채널형 TFT로 구축할 수 있다. 동시에, 주변 회로에 대해서는, 이 N 채널형 TFT와 동일 프로세스로 동시 형성 가능한 N 채널형 TFT에 부가하여, P 채널형 TFT을 포함하여 이루어지는 CMOS 형 TFT로 구축할 수 있다. 따라서 장치 전체로서, 우수한 특성의 트랜지스터를 구비하여 이루어지고, 또한 수명이 긴 기판 장치를 실현할 수 있다.
본 발명의 기판 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 기판상에 반도체층을 포함하는 박막 트랜지스터를 형성하는 공정과, 상기 박막 트랜지스터상에 상기 반도체층의 일부와 전기적으로 접속되는 제 1 전극을 형성하는 공정과, 상기 제 1 전극에 대향하도록 제 2 전극을 형성하는 공정과, 상기 제 1 전극 또는 상기 제 2 전극을 형성하는 공정 후에, 해당 제 1 전극 또는 해당 제 2 전극상에 질화막을 포함하는 유전체막을 형성하는 공정과, 상기 질화막에 대한 패터닝을 실시하여 상기 반도체층을 수소화하기 위한 개구부를 형성하는 공정과, 상기 개구부를 통해서 상기 반도체층에 대하여 수소를 도입하여 해당 반도체층을 수소화하는 수소화 처리 공정을 포함한다.
본 발명의 기판 장치의 제조 방법에 의하면, 최종적으로는, 기판상에, 박막 트랜지스터 및 콘덴서가 제조되게 된다. 이 중 박막 트랜지스터는 반도체층을 포함하고, 해당 반도체층에는, 적당한 불순물의 도입 공정을 실시함으로써, 소스 영역 및 드레인 영역 및 채널 영역을 형성할 수 있다. 또한, 콘덴서는, 제 1 전극, 유전체막 및 제 2 전극의 각각을 형성함으로써 제조되게 된다. 이 중 제 1 전극은, 상술한 반도체층의 일부, 예컨대 드레인 영역과 전기적으로 접속된다.
그리고 본 발명에서는 특히, 상기 콘덴서의 형성 공정의 도중 단계에 있어서, 상기 반도체층에 대한 수소화 처리를 실시한다. 즉, 제 1 전극 또는 제 2 전극 중 어느 한쪽을 형성한 후에는, 그 한쪽의 위에 질화막을 포함하는 유전체막을 형성하고, 해당 질화막에 대하여, 패터닝을 실시하여 상기 반도체층을 수소화하기 위한 개구부를 형성한다. 그리고, 이 개구부를 통해서 상기 반도체층에 대하여 수 소를 도입하여, 해당 반도체층을 수소화하는 것이다. 또한, 「수소화 처리」란, 이미 기술한 대로의 내용 및 의미를 갖는 처리이다.
이와 같이, 본 발명에 의하면, 반도체층에 대하여 개구부를 통해서 수소를 도입하는 것이 가능해져, 해당 반도체층에 대한 유효한 수소화 처리를 실시할 수 있다. 따라서, 본 발명에 따른 제조 방법에 의해 제조된 기판 장치에서는, 온·오프 특성 등이 우수한 박막 트랜지스터를 구축할 수 있다. 더욱이, 당해 기판 장치에서는, 콘덴서의 유전체막에 질화막이 포함되어 있는 것에 의해, 해당 콘덴서의 용량 증대의 효과를 기대할 수 있는 것 외에, 해당 질화막의 존재에 의해서, 박막 트랜지스터의 반도체층에 대한 수분의 침입을 방해하는 것이 가능해져, 스레시홀드 전압의 상승 등의 사태 발생을 미연에 피할 수 있다.
또, 본 발명에 있어서는, 상술한 것으로부터도 분명한 바와 같이, 제 1 전극 및 제 2 전극 중 어느 하나를 먼저 형성하더라도 좋다. 제 1 전극을 먼저 형성하는 것이면, 콘덴서는, 박막 트랜지스터 상, 하로부터 순서대로, 제 1 전극, 유전체막 및 제 2 전극이라는 순서의 적층 구조를 갖게 되고, 그 반대에서는, 반대 순서의 적층 구조를 갖게 된다. 이들의 경우, 반도체층의 일부와 전기적으로 접속되는 것은, 제 1 전극이므로, 결국 본 발명은, 박막 트랜지스터와 콘덴서의 구체적인 접속 부분에 대하여, 그것이 상부 전극막인지 하부 전극막인지에 대하여 특별히 한정하지 않는 것이다.
본 발명의 전자 기기는, 상기 과제를 해결하기 위해서, 상술한 본 발명의 전기 광학 장치(단, 그 각종 형태도 포함함)를 구비하여 이루어진다.
이 형태에 의하면, 상술한 본 발명의 기판 장치를 구비하여 이루어지기 때문에, 고성능으로 긴 수명의 전기 광학 장치를 표시부로서 갖는, 투사형 표시 장치 혹은 프로젝터, 액정 텔레비젼, 퍼스널 컴퓨터나 모바일 혹은 휴대 단말의 모니터부, 페이저, 휴대 전화의 표시부, 카메라의 파인더부 등의 각종 전자 기기를 실현할 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 분명해진다.
이하, 본 발명의 실시예를 도면에 근거하여 설명하다.
(제 1 실시예)
우선, 본 발명의 제 1 실시예의 기판 장치의 제조 방법 및 구성에 대하여, 도 1 내지 도 5를 참조하면서 설명한다. 여기서, 도 1 내지 도 4는, 제 1 실시예의 기판 장치의 제조 방법을 그 순서를 따라 나타내는 공정도이며, 공정마다의 TFT 부근에 있어서의 단면 구조를 나타내고 있다. 또한, 도 5는, 도 3의 공정(8)에 있어서의 질화막 형성 공정에 있어서, 해당 질화막에 형성되는 개구부와, 그 아래에 위치하는 TFT의 반도체층의 일례인 폴리실리콘막과의 배치관계를 나타내는 설명도이다. 또, 제 1 실시예 및 후술하는 제 2 실시예에 있어서 참조하는 도면에 있어서는, 각 층이나 각부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 1에 있어서, 그 공정(1)에서는, 예컨대 유리, 석영, 플라스틱 등으로 이루어지는 기판(200)이 준비되고, 공정(2)에서는, 그 위에 폴리실리콘막이 형성된 후, 포토리소그래피 및 에칭에 의해, TFT의 소스 영역, 채널 영역 및 드레인 영역을 포함하는 소정 패턴의 폴리실리콘막(202)(본 발명에 말하는 「반도체층」의 일례에 해당함)이 형성된다. 이러한 폴리실리콘막(202)으로서는, 저온 폴리실리콘막이라도 좋고, 고온 폴리실리콘막, 또는 비정질 실리콘이라도 좋다.
다음에, 공정(3)에서는, 습식 산화에 의해, 폴리실리콘막(202)의 표면에, 후술하는 TFT를 구성하는 게이트 절연막으로 되어야 할 열산화 실리콘막(204)이 형성된다. 이것은, 예컨대 상기 폴리실리콘막(202)의 표면을 습식 산화함으로써 형성할 수 있다. 단, 본 발명은, 상기한 습식 산화에 의한 방법 외에, 습식 산화에 의한 방법이나, CVD 법을 이용하여 TEOS(tetraethyl orthosilicate)막을 형성하는 방법, 또는 플라즈마를 이용하여 산화막을 형성하는 방법 중 적어도 어느 하나를 포함하도록 하더라도 좋다. 또한, 경우에 따라서는, 습식 산화를 거쳐 열산화막을 형성한 후, 그 위에 플라즈마 산화막을 형성하는 경우 이더라도 좋다.
다음에, 공정(4)에서는, 상기 열산화 실리콘막(204)의 위에, 게이트 전극막(206)을 형성한다. 이 게이트 전극막(206)은, 예컨대, 감압 CVD 법 등에 의해 폴리실리콘막을 퇴적하고, 또한 인을 열확산하여 도전화함으로써 형성된다. 또, 게이트 전극막(206)은, 기판(200)의 전(全)면에 일단 폴리실리콘막을 퇴적한 후 이것을 본래의 막으로 하여, 포토리소그래피법을 이용해서, 소망하는 패턴을 갖 도록 패터닝되어 형성되는 것이 일반적이다. 또, 그 이외의 재료로 이루어지거나, 또는 그 이외의 제조 방법에 의해서, 게이트 전극막(206)을 형성해도 좋은 것은 물론이다.
또, 이 공정(4)에서는, 이 게이트 전극막(206)을 마스크로서, 폴리실리콘막(202)에 대한 불순물의 도입을 실시하는 것으로, 해당 폴리실리콘막(202)중에, 소스 영역, 채널 영역 및 드레인 영역을 형성하도록 하면 좋다. 여기서, 상기 불순물이 붕소 이온 등인 경우에는, 최종적으로 형성되는 TFT는 P 채널형으로서, 상기 불순물이 인 이온, 또는 비소 이온 등인 경우에는 N 채널형으로서, 각각 형성되게 된다. 또한, 게이트 전극막(206)을 마스크로 하여 불순물의 도입을 행하면, 이른바 자기 정합적으로 소스 영역, 채널 영역 및 드레인 영역을 형성하는 것이 가능해진다.
다음에, 공정(5)에서는, 산화 실리콘막 등으로 이루어지는 제 1 층간 절연막(210)을 형성한 후, 해당 제 1 층간 절연막(210)에 습식 에칭을 실시함으로써, 폴리실리콘막(202)의 소스 영역으로 통하는 콘택트 홀(209)을 형성하고, 제 1 층간 절연막(210) 위 및 콘택트 홀(209)의 내부를 포함해서, 예컨대 알루미늄 등으로 이루어지는 소스 전극막(212)을 형성한다. 또, 공정(5)에 있어서의 제 1 층간 절연막(210)의 구체적인 형성 방법으로서는, 예컨대, 상압 또는 감압 CVD 법 등에 의해, TEOS 가스, TEB(tetraethyl borate) 가스, TMOP(tetramethyl oxyphoslate) 가스 등을 이용하여, NSG(non-silicate glass), PSG(phosphorous silicate glass), BSG(boron silicate glass), BPSG(boron phosphorous silicate glass) 등의 실리케 이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 것으로 하여 형성하는 것이 가능하다. 이 점에 대해서는, 바로 이후의 제 2 층간 절연막(214)이라도 마찬가지이다.
다음에, 공정(6)에서는, 상술한 소스 전극막(212)의 형성후, 제 2 층간 절연막(214)을 형성한 후, 해당 제 2 층간 절연막(214) 및 제 1 층간 절연막(210)에 습식 에칭을 실시함으로써, 폴리실리콘막(202)의 드레인 영역으로 통하는 콘택트 홀(215)을 형성하고, 제 2 층간 절연막(214) 위 및 콘택트 홀(215)의 내부를 포함해서, 도전막으로 이루어지는 드레인 전극막(216)을 형성한다. 이상의 공정 (1)∼(6)에 의해서, 기판(200)상에 TFT가 구축된다.
다음에, 제 1 실시예에서는 특히, 공정(7)에서는, 드레인 전극막(216)상에, 예컨대 실리콘 산화막(SiO 막) 등으로 이루어지는 산화막(208A)을 형성하고, 계속되는 공정(8)에서는, 산화막(208A)상에, 예컨대 실리콘 질화막(SiN 막, SiON 막) 등으로 이루어지는 질화막(208B)을 형성한다. 이들 산화막(208A) 및 질화막(208B)은, 예컨대, 플라즈마에 의한 산화 처리 혹은 질화 처리 또는 스퍼터링법 등에 의해 형성할 수 있다. 또한, 각각의 두께는, 산화막(208A)이 20nm 정도, 질화막(208B)이 10nm 정도 등으로 하면 좋다.
또한, 양막(208A, 208B)에 대해서는, 각각, 포토리소그래피법을 이용하는 등, 적당한 패터닝 처리를 실시한다. 이 때, 질화막(208B)에 관해서는 특히, 폴리실리콘막(202)의 수직 상방에 대하여, 개구부(208BM)이 형성되도록, 패터닝을 실시한다. 이것에 의해, 질화막(208B)의 개구부(208BM) 및 폴리실리콘막(202)의 배치 관계는, 도 3의 공정(8), 또는 도 5에 나타낸 바와 같은 것으로 된다. 여기서 도 5는, 당해 배치 관계를, 도 3의 공정(8)의 화살표 Q의 방향으로부터 사시적으로 마주하는 상태를 나타내는 설명도이다.
또, 이 도 5에 있어서는, 당해 배치 관계를 알기 쉽게 나타내는 것을 목적으로서, 상술한 질화막(208B) 및 폴리실리콘막(202)만을 나타내는 것으로 하고, 그 밖의 구성(예컨대, 게이트 전극막(206), 소스 전극막(212) 및 드레인 전극(216) 등)에 대한 도시는 생략하는 것으로 한다.
이 도 5에서는, 폴리실리콘막(202)은, 평면적으로 보아, 「I」자형의 형상을 갖고 있고, 그 한쪽 단부에는, 해당 폴리실리콘막(202)의 드레인 영역과 드레인 전극막(216)을 전기적으로 접속하는 콘택트 홀(215)의 하단이 위치하도록 되어 있다. 또한, 폴리실리콘막(202)의 다른쪽 단부에는, 해당 폴리실리콘막(202)의 소스 영역과 소스 전극막(212)을 전기적으로 접속하는 콘택트 홀(209)의 하단이 위치하도록 되어 있다. 그리고, 도 5에서는 특히, 질화막(208B)의 도면의 대략 중앙부에 개구부(208BM)가 형성되어 있고, 해당 개구부(208BM)를 들여다 보면, 폴리실리콘막(202)의 채널 영역(202a')의 표면이 보이도록 되어 있다(단, 게이트 전극막(206) 등 그 밖의 구성 요소가 존재하므로, 실제로 보인다고는 한정할 수 없음).
이상과 같은 개구부(208BM)를 형성한 다음에, 도 4의 공정(9)에 도시하는 바와 같이, 질화막(208B)의 위에, 적당한 도전성 재료로 이루어지는 상부 전극막(218)을 형성한다. 이 상부 전극막(218)에 대해서는, 질화막(208B)상에 있 어서의 상기 개구부(208BM)의 형성 위치에 대응하도록, 포토리소그래피법을 이용하는 것 등에 의해서, 개구부를 마련하여 놓는다. 이것에 의해, 상부 전극막(218) 및 드레인 전극막(216) 사이에서 단락을 발생시킬 가능성을 지극히 낮게 억제하는 것이 가능해진다. 단, 제 1 실시예에서는, 상술한 바와 같이 산화막(208A)이 마련되어 있기 때문에, 이 산화막(208A)에 대하여 도면에 도시하는 바와 같이 개구부를 형성하지 않으면, 상부 전극막(218)에 대하여, 반드시 개구부를 마련하는 필요는 없다. 이렇게 하여도, 산화막(208A)의 절연 작용에 의해, 상부 전극막(218) 및 드레인 전극막(216) 사이의 단락이 즉시 발생하는 것은 아니기 때문이다.
이상의 각 공정에 의해, 제 1 실시예에 따른 기판 장치에서는, 폴리실리콘막(202)을 포함하는 TFT상에, 드레인 전극막(216), 산화막(208A) 및 질화막(208B)으로 이루어지는 유전체막 및 상부 전극막(218)으로 이루어지는 콘덴서가 형성되게 된다.
다음에, 공정(10)에서는, 노(furnace)(확산로) 안에서, 수소 원자를 포함하는 분위기 속에서 어닐링 처리함으로써, 상기 폴리실리콘막(202)중에 수소를 포함하게 한다(수소화 처리의 실시). 또한, 이 어닐링 처리에 의하면, 자동적으로, 폴리실리콘막(202)과 게이트 절연막인 열산화 실리콘막(204)의 계면 및 그 근방에도 수소가 포함되게 된다.
이 때, 본 실시예에서는 특히, 질화막(208B)에 있어서, 도 5에 나타낸 바와 같은 개구부(208BM)가 형성되어 있던 것에 의해, 폴리실리콘막(202), 또는 그 채널 영역(202a')에 대한 수소의 도입을 문제없이 실시할 수 있다. 이 점, 만약, 폴리 실리콘막(202)을 덮도록, 개구부(208BM)가 없는 질화막(208B)이 존재했다고 하면, 해당 질화막(208B)에 의해서, 수소의 진행이 저해되게 되어, 충분한 수소화 처리를 실시할 수 없게 되는 것과는 크게 다르다.
이러한 유효한 수소화 처리에 의해, 폴리실리콘막(202)중 및 상기 계면에 있어서의 댕글링 본드는, 수소 H를 얽히게 한 형태, 즉 Si-H 결합이나 Si-OH 결합 등으로 종단되게 된다. 따라서, 제 1 실시예에 따른 기판 장치에 의하면, 댕글링 본드의 존재에 기인하는 계면 준위가 생성되는 일이 없고, 박막 트랜지스터의 온·오프 특성을 양호하게 유지하는 것이 가능해진다.
또, 상술에 있어서는, 수소 어닐링을 실시함으로써, 폴리실리콘막(202)중에 수소를 포함하게 하는 형태로 되어 있었지만, 본 발명에 있어서는, 이 밖에, 폴리실리콘막(202)에 대하여 수소를 도입하는 방법으로서 수소 플라즈마를 이용하는 것에 의한 방법이나, 수소를 포함하는 소결(sinter) 처리 또는 수소 이온을 주입하는 처리 등을 실시하더라도 좋다. 또한, 수소화 처리를 실시하는 단계는, 상술한 바와 같이, 콘덴서가 형성된 직후로 한정되지 않는다. 예컨대, 후술의 (전기 광학 장치의 제조 방법)에 있어서 설명하는 바와 같이, 도 4의 공정(10)에 계속해서, 층간 절연막, 화소 전극 등을 더 형성하는 경우에 있어서는, 그들 구성 요소의 형성 공정을 실시한 후에, 수소화 처리를 실시하도록 하더라도 좋다.
이러한 제조 방법 및 구성으로 이루어지는 제 1 실시예의 기판 장치에 있어서는, 다음과 같은 작용 효과가 얻어지게 된다.
즉, 우선, 콘덴서의 유전체막으로서, 유전율이 큰 질화막(208B)이 포함되어 있는 것에 의해, 종래에 비해서, 콘덴서의 용량을 증대시키는 것이 가능해진다. 또한, 제 1 실시예에서는 특히, 질화막(208B)에 부가하여, 이것과 산화막(208A)이 적층 구조를 구성하도록, 콘덴서의 유전체막이 형성되어 있는 것에 의해, 그 내압성을 향상시킬 수 있다.
또한, 이러한 질화막(208B)의 존재에 의해, 폴리실리콘막(202)에 대하여 수분이 침입하는 것 같은 일이 없다. 따라서, 제 1 실시예에서는, 물 분자가, 박막 트랜지스터의 게이트 절연막 및 반도체층의 계면으로 확산함으로써 정전하가 발생하여, 스레시홀드 전압 Vth를 상승시켜 버리는 등의 사태 발생을 미연에 피하는 것이 가능해진다.
더욱이, 제 1 실시예에서는, 상술한 공정(10)에 있어서, 수소화 처리를 실시하는데 있어서, 공정(8)에 있어서 형성된 질화막(208B)이 폴리실리콘막(202)에 대한 수소의 도입의 방해로 되는 것 같은 일이 없다. 이것은, 마찬가지로 공정(8)에 있어서, 해당 질화막(208B)에 대하여, 개구부(208BM)가 형성되기 때문이다. 수소화 처리에 있어서 도입되는 수소는, 이 개구부(208BM)를 통하여, 폴리실리콘막(202), 또는 그 채널 영역(202a')에 문제없이 도달하는 것이 가능해지는 것이다. 이것에 의해, 폴리실리콘막(202)에는, 충분한 수소가 도입되는 것에 의해, 해당 폴리실리콘막(202)내 등의 댕글링 본드를 유효하게 종단하는 것이 가능해지는 것이다.
또한, 제 1 실시예에서는, 상술한 바와 같이, 플라즈마에 의한 질화 처리 또는 스퍼터링법에 의해서 질화막(208B)을 형성한 후에, 수소화 처리를 실시하는 제 조 방법을 취하고 있었지만, 이것에 의해, 다음과 같은 작용 효과가 연주된다. 즉, 이러한 방법에 의해 질화막(208B)을 형성하는 경우에는, 당해 형성 공정은, 예컨대 650∼800℃ 정도의 비교적 고온 환경하에서 실시되게 된다. 여기서 만약, 질화막(208B)의 형성전에, 상술한 바와 같은 수소화 처리 공정을 실시하는 경우를 생각하면, 해당 공정에 의해 생성된 Si-H 결합 등은, 그후 실시되는 질화막(208B)의 형성 공정에 따르는 상기의 고온 환경하에 노출되게 된다. 따라서, 이 경우, 모처럼 생성된 Si-H 결합 등이 절단되는 우려가 있는 것으로 된다.
그런데, 제 1 실시예에서는, 질화막(208B)의 형성후에, 수소화 처리를 실시함으로써, 상술한 바와 같은 문제가 발생할 우려가 없다. 즉, 일단 생성된 Si-H 결합 등은, 기판 장치의 출하 단계에 이를 때까지 유지하는 것이 가능해지는 것이다.
이상 기술한 바와 같이, 제 1 실시예에 따른 기판 장치에 의하면, 양호한 특성을 갖고, 또한, 그것이 장기간에 걸쳐 지속되는 TFT의 제조가 가능해진다.
(제 2 실시예)
다음에, 본 발명의 제 2 실시예에 대하여, 도 6 내지 도 11을 참조하면서 설명한다. 제 2 실시예는, 상술한 기판 장치의 실시예를, TFT 어레이 기판으로서 구비한 것이며, 해당 TFT 어레이 기판과 대향 기판을 대향 배치하여, 양자 사이에 액정 등의 전기 광학 물질을 유지하여 이루어지는 전기 광학 장치에 관한 것이다.
우선, 도 6 내지 도 8을 참조하여, 제 2 실시예에 따른 전기 광학 장치의 화 상 표시 영역에 있어서의 구성 및 그 동작에 대하여 설명한다. 여기서, 도 6은 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다. 또한, 도 7은 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이며, 도 8은 도 7의 K-K' 단면도이다.
도 6에 있어서, 제 2 실시예에 있어서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각, 화소 전극(9a)과 당해 화소 전극(9a)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 당해 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화상 신호 S1, S2,…, Sn은, 이 순서대로 선순차적으로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 하더라도 좋다.
또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스식에 주사 신호 G1, G2,…, Gm을, 이 순서대로 선순차적으로 전압을 가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간 동안 그 스위치를 닫는 것에 의해, 데이터선(6a)으로부터 공급되는 화상 신호 S1, S2,…, Sn을 소정의 타이밍으로 기입한다.
화소 전극(9a)을 거쳐서 전기 광학 물질의 일례로서의 액정에 기입된 소정 레벨의 화상 신호 S1, S2,…, Sn은, 대향 기판에 형성된 대향 전극과의 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체로서 전기 광학 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다.
여기서 유지된 화상 신호가 리크되는 것을 방지하기 위해서, 화소 전극(9a)과 대향 전극의 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 이 축적 용량(70)은, 주사선(3a)에 병렬로 마련되며, 고정 전위측 용량 전극을 포함하고, 또한 정전위에 고정된 용량선(300)을 포함하고 있다. 또한, 이 축적 용량(70)은, 상기 제 1 실시예에 있어서의「콘덴서」에 상당한다고 생각할 수 있다.
이하에서는, 상기 데이터선(6a), 주사선(3a), TFT(30) 등에 의한, 상술한 바와 같은 회로 동작이 실현되는 전기 광학 장치의, 보다 실제적인 구성에 대하여, 도 7 및 도 8을 참조하여 설명한다.
우선, 제 2 실시예에 따른 전기 광학 장치는, 도 7의 K-K'선 단면도인 도 8에 도시하는 바와 같이, 투명한 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)은, 예컨대, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지고, 대향 기판(20)은, 예컨대 유리 기판이나 석영 기판으로 이루어진다.
TFT 어레이 기판(10)에는, 도 8에 도시하는 바와 같이, 화소 전극(9a)이 마련되어 있고, 그 상측에는, 러빙(rubbing) 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 마련되어 있다. 화소 전극(9a)은, 예컨대 ITO(Indium Tin Oxide)막 등의 투명 도전성막으로 이루어진다. 한편, 대향 기판(20)에는, 그 전(全)면에 걸쳐 대향 전극(21)이 마련되어 있고, 그 도면중 하측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 마련되어 있다. 이 중에서 대향 전극(21)은, 상술한 화소 전극(9a)과 마찬가지로, 예컨대 ITO 막 등의 투명 도전성막으로 이루어지고, 상기 배향막(16, 22)은, 예컨대, 폴리이미드막 등의 투명한 유기막으로 이루어진다.
이와 같이 대향 배치된 TFT 어레이 기판(10) 및 대향 기판(20) 사이에는, 후술하는 밀봉재(도 10 및 도 11 참조)에 의해 둘러싸인 공간에 액정 등의 전기 광학물질이 봉입되어, 액정층(50)이 형성된다. 액정층(50)은, 화소 전극(9a)으로부터의 전계가 인가되어 있지 않은 상태로 배향막(16, 22)에 의해 소정의 배향 상태를 취한다. 액정층(50)은, 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 전기 광학 물질로 이루어진다. 밀봉재는, TFT 기판(10) 및 대향 기판(20)을 그들의 주변에서 접합하기 위한, 예컨대 광경화성 수지나 열경화성 수지로 이루어지는 접착제 이며, 양 기판 사이의 거리를 소정값으로 하기 위한 유리 섬유(glass fiber) 혹은 유리 비즈(glass bead) 등의 스페이서가 혼입되어 있다.
한편, 도 7에 있어서, 상기 화소 전극(9a)은, TFT 어레이 기판(10)상에, 매트릭스 형상으로 복수 마련되어 있고(점선부(9a')에 의해 윤곽이 표시되어 있음), 화소 전극(9a)의 종횡의 경계를 각각 따라 데이터선(6a) 및 주사선(3a)가 마련되어 있다. 이 중에서 데이터선(6a)은, 알루미늄막 등의 금속막 또는 합금막으로 이루어지고, 주사선(3a)은, 도전성의 폴리실리콘 등으로 이루어진다. 또한, 주사선(3a)은, 반도체층(1a) 중 도면중 오른쪽 상방향으로의 사선 영역으로 나타낸 채널 영역(1a')에 대향하도록 배치되어 있고, 주사선(3a)은 게이트 전극으로서 기능한다. 즉, 주사선(3a)과 데이터선(6a)의 교차하는 개소에는 각각, 채널 영역(1a')에 주사선(3a)의 본선부가 게이트 전극으로서 대향 배치된 화소 스위칭용의 TFT(30)가 마련되어 있다.
TFT(30)는, 도 8에 도시하는 바와 같이, LDD(Lightly Doped Drain) 구조를 갖고 있고, 그 구성 요소로서는, 상술한 바와 같이 게이트 전극으로서 기능하는 주사선(3a), 예컨대 폴리실리콘막으로 이루어지고 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연막(2), 반도체층(1a)에 있어서의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)과 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.
또, TFT(30)는, 바람직하게는 도 8에 나타낸 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 행하지 않는 오프셋 구조를 갖더라도 좋고, 주사선(3a)의 일부로 이루어지는 게이트 전극을 마스크로서 고농도로 불순물을 주입하여, 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 셀프얼라인형의 TFT 이더라도 좋다. 또한, 제 2 실시 예에서는, 화소 스위칭용 TFT(30)의 게이트 전극을, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e) 사이에 1개만 배치한 싱글(single) 게이트 구조로 했지만, 이들의 사이에 2개 이상의 게이트 전극을 배치하더라도 좋다. 이와 같이 듀얼(dual) 게이트, 또는 트리플(triple) 게이트 이상으로 TFT를 구성하면, 채널과 소스 및 드레인 영역과의 접합부의 리크 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다. 또한, TFT(30)를 구성하는 반도체층(1a)은 비단결정층이라도 단결정층이라도 상관없다. 단결정층의 형성에는, 접합법 등의 공지의 방법을 이용할 수 있다. 반도체층(1a)을 단결정층으로 함으로써, 특히 주변 회로의 고성능화를 도모할 수 있다.
한편, 도 7 및 도 8에 있어서는, 축적 용량(70)이, TFT(30)의 고농도 드레인 영역(1e) 및 화소 전극(9a)에 접속된 화소 전위측 용량 전극으로서의 중계층(71)(본 발명에서 말하는 「제 1 전극」의 일례에 해당함)과, 고정 전위측 용량 전극으로서의 용량선(300)의 일부(본 발명에서 말하는 「제 2 전극」의 일례에 해당함)이, 유전체막(75)을 거쳐서 대향 배치되는 것에 의해 형성되어 있다. 이 축적 용량(70)에 의하면, 화소 전극(9a)에 있어서의 전위 유지 특성을 현저히 높이는 것이 가능해진다.
중계층(71)은, 예컨대 도전성의 폴리실리콘막으로 이루어지고 화소 전위측 용량 전극으로서 기능한다. 단, 중계층(71)은, 이후에 기술하는 용량선(300)과 마찬가지로, 금속 또는 합금을 포함하는 단일층막 또는 다층막으로 구성하더라도 좋다. 중계층(71)은, 화소 전위측 용량 전극으로서의 기능 외에, 콘택트 홀(83, 85)(본 발명에서 말하는 「제 1 콘택트 홀」 및 「제 2 콘택트 홀」의 일례에 해당함)을 거쳐서, 화소 전극(9a)과 TFT(30)의 고농도 드레인 영역(1e)을 중계 접속하는 기능을 갖는다. 이러한 중계층(71)을 이용하면, 층간 거리가 예컨대 2000nm 정도로 길더라도, 양자 사이를 하나의 콘택트 홀로 접속하는 기술적 곤란성을 회피하면서, 비교적 작은 직경의 두개 이상의 직렬 콘택트 홀로 양자 사이를 양호하게 접속할 수 있어, 화소 개구율을 높이는 것이 가능해진다. 또한, 콘택트 홀 개공시에 있어서의 에칭의 관통 방지에도 도움이 된다. 또한, 다른 관점에서 말하면, 이러한 중계층(71)을 거쳐서, 화소 전극(9a)과 TFT(30)를 전기적으로 접속하는 형태에 의하면, 이들 화소 전극(9a), TFT(30) 및 축적 용량(70)의 기판상에 있어서의 레이아웃의 자유도가 높아지고, 또한, 이들의 배치를 보다 효율적으로 행할 수 있다고 말할 수도 있다.
용량선(300)은, 예컨대 금속 또는 합금을 포함하는 도전막으로 이루어지고 고정 전위측 용량 전극으로서 기능한다. 이 용량선(300)은, 평면적으로 보면, 도 7에 나타내는 바와 같이, 주사선(3a)의 형성 영역에 겹쳐져 형성되어 있다. 보다 구체적으로는 용량선(300)은, 주사선(3a)을 따라 연장되는 본선부와, 도면중, 데이터선(6a)과 교차하는 각 개소로부터 데이터선(6a)을 따라 윗쪽으로 각기 돌출된 돌출부와, 콘택트 홀(85)에 대응하는 개소가 약간 오목한 오목부를 구비하고 있다. 이 중에서 돌출부는, 주사선(3a)상의 영역 및 데이터선(6a) 아래의 영역을 이용하여, 축적 용량(70) 형성 영역의 증대에 공헌한다. 이 용량선(300)은, 화소 전극(9a)이 배치된 화상 표시 영역(10a)으로부터 그 주위로 연장되고, 정전위원과 전기적으로 접속되어, 고정 전위로 된다. 이러한 정전위원으로서는, 데이터선 구동 회로(101)에 공급되는 정(正)전원이나 부(負)전원의 정전위원이더라도 좋고, 대향 기판(20)의 대향 전극(21)에 공급되는 정전위이더라도 상관없다.
이와 같이, 제 2 실시예에 있어서는, 용량선(300)이 축적 용량(70)의 고정 전위측 용량 전극을 포함하는 것 같은 구성으로 되어 있기 때문에, 우선, 용량선(300)을 고정 전위로 하기 위한 배선수 등을 감소시키는 것이 가능하다. 또한, 제 2 실시예에서는, 용량선(300)은 주사선(3a)과 겹치도록, 또한, 화소 전극(9a) 사이를 꿰매도록 형성되어 있기 때문에, 화소 개구율을 크게 높이는 것이 가능하게 되어 있다(도 7 참조). 더욱이, 이러한 용량선(300)을 고정 전위측 용량 전극으로서 사용하는 형태에 의하면, 축적 용량(70), TFT(30) 및 화소 전극(9a) 사이의 기판상에 있어서의 레이아웃의 자유도가 높아지고, 또한, 그들의 배치를 효율적으로 행할 수 있다. 예컨대, 도 7에서는, 용량선(300)과 주사선(3a)이 겹치도록 형성되어 있지만, 이들을, 동일한 평면내에 있어서 평행하게 연장되는 것 같은 형태로 하는 것도 가능하다.
그리고 제 2 실시예에서는 특히, 유전체막(75)은, 도 8에 나타내는 바와 같이, 예컨대 막두께 5∼200nm 정도의 비교적 얇은 질화막(예컨대, SiN)으로 구성되어 있다. 축적 용량(70)을 증대시키는 관점에서는, 막의 신뢰성이 충분히 얻어지는 한에 있어서, 유전체막(75)은 얇을수록 좋다. 이러한 유전체막(75)에는, 도 7 및 도 8에 나타내는 바와 같이, 개구부(75M)가 형성되어 있다. 이 개구부(75M)는, 상술한 TFT(30)를 구성하는 반도체층(1a)중의 채널 영역(1a')의 표면이 보일 듯한 상태로 형성되어 있다(단, 주사선(3a) 등 그 밖의 구성 요소가 존재하므로, 실제로 보인다고는 한정할 수 없음). 제 2 실시예에 있어서, TFT(30) 및 그 반도체층(1a)이 매트릭스 형상으로 복수 배열되어 있는 것에 대응하여, 유전체막(75)의 개구부(75M)도 또한, 매트릭스 형상으로 복수 배열되도록 형성되어 있다. 또, 유전체막(75)은 TFT 어레이 기판(10)의 전(全)면을 덮도록 형성되어 있기 때문에, 도 7에 있어서는, 상술한 개구부(75M) 이외의 유전체막(75)에 대해서는, 이것을 명시하지 않는다.
또한, 이러한 유전체막(75)의 개구부(75M)의 위치에 대응하도록, 용량선(300)에 대해서도 동 위치에 개구부가 형성되어 있다(도 8 참조). 이것에 의해, 용량선(300)과 중계층(71)과의 단락이 미연에 방지된다. 단, 유전체막(75)이, 상기 제 1 실시예에서 설명한 바와 같이, 산화막과 질화막과의 적층 구조를 갖는 경우에 있어서는, 그 중에서의 산화막만 개구부(75M)를 덮도록 형성해 놓으면 용량선(300) 및 중계층(71)간의 단락은 발생하지 않는다. 따라서, 그와 같은 경우에 있어서는, 용량선(300)의 개구부는 반드시 마련할 필요는 없다.
이상 기술한, 축적 용량(70)을 구성하는 중계층(71), 유전체막(75) 및 용량선(300)은, 상기 제 1 실시예에 있어서의 기판 장치에 있어서, 콘덴서를 구성하고 있었던 드레인 전극막(216), 산화막(208A) 및 질화막(208B)(=유전체막) 및 상부 전극막(218)에 각각 해당하고 있다고 생각할 수 있다.
도 7 및 도 8에 있어서는, 상기 외에, TFT(30)의 하측에, 하측 차광막(11a)이 마련되어 있다. 하측 차광막(11a)은, 격자 형상으로 패터닝되어 있고, 이것에 의해 각 화소의 개구 영역을 규정하고 있다. 또, 개구 영역의 규정은, 도 7중의 데이터선(6a)과, 이것에 교차하도록 형성된 용량선(300)에 의해서도, 이루어지고 있다. 또한, 하측 차광막(11a)에 대해서도, 전술한 용량선(300)의 경우와 마찬가지로, 그 전위 변동이 TFT(30)에 대하여 악영향을 미치는 것을 피하기 위해서, 화상 표시 영역으로부터 그 주위로 연장되어 정전위원에 접속되면 좋다.
또한, TFT(30) 아래에는, 하지 절연막(12)이 마련되어 있다. 하지 절연막(12)은, 하측 차광막(11a)으로부터 TFT(30)를 층간 절연하는 기능 외에, TFT 어레이 기판(10)의 전(全)면에 형성되는 것에 의해, TFT 어레이 기판(10)의 표면 연마시에 있어서의 거칠거칠함이나, 세정후에 남는 오염 등에 의한 화소 스위칭용의 TFT(30)의 특성 변화를 방지하는 기능을 갖는다.
부가하여, 주사선(3a)상에는, 고농도 소스 영역(1d)으로 통하는 콘택트 홀(81) 및 고농도 드레인 영역(1e)으로 통하는 콘택트 홀(83)이 각각 개공된 제 1 층간 절연막(41)이 형성되어 있다. 제 1 층간 절연막(41)상에는, 중계층(71) 및 용량선(300)이 형성되어 있고, 이들 위에는 고농도 소스 영역(1d)으로 통하는 콘택트 홀(81) 및 중계층(71)으로 통하는 콘택트 홀(85)이 각각 개공된 제 2 층간 절연막(42)이 형성되어 있다. 또, 본 실시예에서는, 제 1 층간 절연막(41)에 대해서는, 약 1000℃의 소성을 행하는 것에 의해, 반도체층(1a)이나 주사선(3a)을 구성하는 폴리실리콘막에 주입된 이온의 활성화를 도모하더라도 좋다. 한편, 제 2 층간 절연막(42)에 대해서는, 이러한 소성을 행하지 않는 것에 의해, 용량선(300)의 계면 부근에 발생하는 스트레스의 완화를 도모하도록 하더라도 좋다.
제 2 층간 절연막(42)상에는, 데이터선(6a)이 형성되어 있고, 이들의 위에는 중계층(71)으로 통하는 콘택트 홀(85)이 형성된 제 3 층간 절연막(43)이 형성되어 있다. 제 3 층간 절연막(43)의 표면은, CMP(Chemical Mechanical Polishing) 처리 등에 의해 평탄화되어 있고, 그 아래쪽에 존재하는 각종 배선이나 소자 등에 의한 단차에 기인하는 액정층(50)의 배향 불량을 저감한다. 단, 이와 같이 제 3 층간 절연막(43)에 평탄화 처리를 실시하는 대신에, 또는 부가하여, TFT 어레이 기판(10), 하지 절연막(12), 제 1 층간 절연막(41) 및 제 2 층간 절연막(42) 중 적어도 하나에 홈을 파, 데이터선(6a) 등의 배선이나 TFT(30) 등을 매립하는 것에 의해, 평탄화 처리를 행하더라도 좋다.
이상과 같이, 제 2 실시예에 따른 전기 광학 장치에 있어서는, 화소 전극(9a)의 전위 유지 특성을 향상시키는 축적 용량(70)을 구성하는 유전체막(75)이 질화막으로 구성되어 있고, 또한, 해당 유전체막(75)에는, TFT(30)의 반도체층(1a)의 표면이 보일 듯한 개구부(75M)가 형성되어 있다. 이것에 의해, 상기 제 1 실시예의 기판 장치에 있어서 향수할 수 있었던 작용 효과는, 제 2 실시예에 있어서도 대략 마찬가지로 누릴 수 있게 된다. 즉, 유전체막(75)이 유전율이 비교적 큰 질화막으로 구성되어 있는 것에 의해, 그 용량을 증대시키는 것이 가능해지고, 또한, 해당 질화막의 존재에 의해서, 화소 스위칭용 소자인 TFT(30)의 내습성을 향상시키는 것이 가능해진다. 더욱이, 개구부(75M)의 존재에 의해, TFT(30)의 반도체층(1a)에 대하여, 충분한 수소화 처리를 실시할 수 있다.
또, 상술에 있어서는, 개구부(75M)는, 반도체층(1a)의 표면, 특히 채널 영역(1a')의 전(全)면을 마주하는 것 같은 형태로 형성되어 있었지만, 본 발명은, 이러한 형태에 한정되는 것은 아니다. 예컨대 도 9에 나타내는 바와 같이, 반도체층(1a)의 바로 위가 아닌, 거기에서 약간 떨어진 장소에, 개구부(75M')를 형성하는 것 같은 형태로 하여도 좋다. 즉, 투명한 유전체막(75)을 구성하는 질화막은, 화소 표시 영역의 전(前)면에 형성되어 있다. 그리고, 개구부(75M')는 데이터선(6a)을 따르고, 또한 화소 전극(9a)의 가장자리에 위치하도록 마련되어 있다. 이와 같이, 반도체층(1a)의 바로 위에 개구부가 형성되어 있지 않은 형태이더라도, 해당 반도체층(1a)에 대한 수소의 도입은, 상응하여 실현할 수 있다. 이것은, 개구부(75M')를 통하여 도입된 수소 원자가, 예컨대 도 9의 파선 화살표로 나타내는 바와 같이, 제 1 층간 절연막(41)내 등을 확산하여, 반도체층(1a) 또는 채널 영역(1a')에 도달할 수 있기 때문이다. 이와 같이, 본 발명에서는, 효과적인 수소화 처리를 행할 수 있는 한, 기본적으로 어떠한 형태로 이루어지는 개구부이더라도, 그 범위내에 포함되는 것이다.
단, 질화막에는, 상술한 수분 침입 방지 작용의 발휘도 기대되고 있기 때문에, 너무나 큰 면적의 개구부를 마련하는 것은 바람직하지 않다. 또한 반대로, 도 7이나 도 9에 있어서, 부호(9a)가 부여되어 있는 화소 전극의 형성 영역은, 광의 투과 영역이기 때문에, 당해 영역의 범위내에는, 되도록이면 화소 전극(9a) 이외의 구성 요소가 존재하면 안된다고 할 수 있으므로, 당해 영역내에 있어서, 비교적 큰 면적의 개구부를 마련하는 것은, 경우에 따라 허용된다고 할 수 있다. 이와 같이 하면, 화상의 밝기를 손상하는 등의 사태를 미연에 피할 수 있기 때문이다.
질화막, 또는 그 개구부의 구체적 형태는, 이상과 같은 각종의 사정을 감안하여, 실험적, 경험적, 이론적, 또는 시뮬레이션 등에 의해서, 적절하게, 바람직한 것을 정할 수 있다.
(전기 광학 장치의 전체 구성)
이상과 같은 구성을 갖는 전기 광학 장치의 전체적인 구성은, 예컨대 도 10 및 도 11과 같이 이루어진다. 여기서 도 10은, TFT 어레이 기판(10)을 그 위에 형성된 각 구성 요소와 함께 대향 기판(20)측으로부터 본 평면도이며, 도 11은 대향 기판(20)을 포함하여 나타내는 도면 10의 H-H' 단면도이다.
도 10에 있어서, TFT 어레이 기판(10)의 위에는, 밀봉재(52)가 그 가장자리를 따라 마련되어 있고, 그 내측에 병행하여, 화상 표시 영역(10a)의 가장 바깥 둘레를 규정하는 프레임 차광막(53)이 마련되어 있다. 밀봉재(52)의 외측 영역에는, 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 마련되어 있고, 주사선 구동 회로(104)가, 이 한 변에 인접하는 두 변을 따라 마련되어 있다. 더욱이 TFT 어레이 기판(10)이 남는 한 변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1 개소에 있어서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 상하 도통재(106)가 마련되어 있다. 그리고, 도 10에 나타내는 바와 같이, 밀봉재(52)와 거의 동일한 윤곽을 갖는 대향 기판(20)이 당해 밀봉재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있다.
또, 본 실시예에서는 바람직하게는, 화상 표시 영역(10a)에 만든 화소 스위칭용의 TFT(30)에 대해서는 N 채널형 TFT로 구성하면 좋다. 동시에, 주변 영역에 만든 데이터선 구동 회로(101), 주사선 구동 회로(104) 등의 주변 회로를 구성하는 TFT에 대해서는, N 채널형 TFT 및 P 채널형 TFT를 포함하는 CMOS 형 TFT를 포함해서 구성하면 바람직하다. 이와 같이 구성하면, 전자가 캐리어이기 때문에 캐리어 이동도가 우수한 N 채널형 TFT를 이용하여, 화소 스위칭을 높은 구동 주파수로 양호하게 행할 수 있고, 또한 구동 전류 특성 등이 우수한 CMOS를 이용하여 주변 회로를 구성하면서 장치 전체의 장기 수명화를 도모하는 것이 가능해진다.
또한, 이상 도 6 내지 도 11을 참조하여 설명한 전기 광학 장치의 실시예에서는, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10)의 위에 마련하는 대신에, 예컨대 TAB(tape automated bonding) 기판상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변부에 마련된 이방성 도전 필름을 거쳐서 전기적 및 기계적으로 접속되도록 하더라도 좋다. 또한, 상술한 전기 광학 장치에서는, 대향 기판(20)의 외면 및 TFT 어레이 기판(10)의 외면에는 각각, 예컨대, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, VA(Vertically Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드별로 그에 따라, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향으로 배치된다.
(전기 광학 장치의 제조 방법)
이하에서는, 상술한 바와 같은 구성으로 이루어지는 전기 광학 장치의 제조 방법에 대하여 설명한다. 또, 상술한 제 1 실시예에 있어서 설명한, 도 4의 공정(10)과 도 8을 비교하면 알 수 있듯이, 양자 사이에는, 엄밀히 말하면, 소스 전극막(212)에 해당하게 되는 데이터선(6a)의 배치 등 약간 상이한 곳은 있지만, 기본적으로 거의 마찬가지의 구조를 갖는 것을 알 수 있다(또, 그들의 상위점은 본 발명에 있어서 중요한 차이가 아님). 따라서, 제 2 실시예에서는, 상기한 도 4의 공정(10)에 계속하여, 당해 TFT를 포함하는 화소부를 구비한, 액정 장치 등의 전기 광학 장치를 제조하는 경우에 대하여 설명한다.
우선, 그 전제로서, TFT(30)는 기판(200)상에서 매트릭스 형상으로 복수 형성되도록 해 놓는다. 또한, 상기 게이트 전극막(206) 및 상기 소스 전극막(212)은, 각각, 기판(200)상에 있어서 상기 매트릭스 형상에 대응하는 것 같은 스트라이프 형상으로 형성하고, 이들 전체로, 예컨대, 격자 형상을 형성하도록 한다. 이것에 의해서, 게이트 전극막(206)은 주사선(3a)의 일부를 구성하고, 소스 전극막(212)은 데이터선(6a)의 일부를 구성하게 된다.
이상의 전제 하에서, 전기 광학 장치 내지 그 화소부를 제조하기 위해서는, 도 4의 공정(10)에 계속해서, 상부 전극막(218)의 상층으로서, 제 3 층간 절연막을 형성한 후, 해당 제 3 층간 절연막에 대하여 콘택트 홀을 형성하고, 해당 콘택트 홀을 매립하도록, 또한, 제 3 층간 절연막상에, ITO 등의 투명 도전성 재료로 이루어지는 화소 전극(9a)을 형성한다. 다음에, 이 화소 전극(9a)상에, 폴리이미드계 의 투명한 유기 재료로 이루어지는 도포액을 도포한 후, 소정의 프리틸트각(pretilt angle)을 갖도록, 또한 소정 방향으로 러빙 처리를 실시하는 것 등에 의해, 배향막(16)을 형성한다.
이것에 의해, TFT 어레이 기판(10)측의 제조는 완료되게 된다.
한편, 유리 기판, 석영 기판 등으로 이루어지는 대향 기판(20)을 준비하고, 또한 해당 대향 기판(20)의 전(全)면에, ITO 등의 투명 도전성 재료를 이용하여 대향 전극(21)을 스퍼터링법 등을 이용하여 형성하고, 그 후, 해당 대향 전극(21)상에, 상술한 배향막(16)과 마찬가지로 하여, 폴리이미드계의 투명한 유기 재료로 이루어지는 도포액을 도포한 후, 소정의 프리틸트각을 갖도록, 또한 소정 방향으로 연마 처리를 실시하는 것 등에 의해서, 배향막(22)을 형성한다.
마지막으로, 이상과 같이 각종 구성이 만들어진 TFT 어레이 기판(10)과 대향 기판(20)을 대향시키도록 접합하고, 또한 양 기판 사이의 간극내에 전기 광학 물질의 일례인 액정(50)을 봉입함으로써, 전기 광학 장치의 제조는 완료되게 된다.
(전자 기기)
다음에, 이상 상세히 설명한 전기 광학 장치를 광밸브로서 이용한 전자 기기의 일례인 투사형 컬러 표시 장치의 실시예에 대하여, 그 전체 구성, 특히 광학적인 구성에 대하여 설명한다. 여기서 도 12는, 투사형 컬러 표시 장치의 도식적 단면도이다.
도 12에 있어서, 본 실시예에 있어서의 투사형 컬러 표시 장치의 일례인 액 정 프로젝터(1100)는, 구동 회로가 TFT 어레이 기판상에 탑재된 액정 장치(100)를 포함하는 액정 모듈을 3개 준비하고, 각기 RGB 용의 광밸브(100R, 100G, 100B)로서 이용한 프로젝터로서 구성되어 있다. 액정 프로젝터(1100)에서는, 메탈 할 라이드(metal halide) 램프 등의 백색 광원의 램프 유닛(1102)으로부터 투사광이 발생하면, 3장의 미러(1106) 및 2장의 다이클로익 미러(1108)에 의해서, RGB의 3원색에 대응하는 광성분 R, G, B로 나누어지고, 각 색에 대응하는 광밸브(100R, 100G, 100B)에 각기 도입된다. 이 때 특히 B 광은, 긴 광로에 의한 광손실을 방지하기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어지는 릴레이 렌즈계(1121)를 거쳐서 도입된다. 그리고, 광밸브(100R, 100G, 100B)에 의해 각기 변조된 3원색에 대응하는 광성분은, 다이클로익 프리즘(1112)에 의해 재차 합성된 후, 투사 렌즈(1114)를 거쳐서 스크린(1120)에 컬러 화상으로서 투사된다.
본 발명은, 상술한 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지, 또는 사상에 반하지 않는 범위에서 적절히 변경 가능하고, 그와 같은 변경을 수반하는 기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기도 또한, 본 발명의 기술적 범위에 포함되는 것이다.
본 발명에 의하면, 양호한 트랜지스터 특성을 갖고, 또한, 그것을 비교적 장기간에 걸쳐 유지하는 것이 가능한 박막 트랜지스터를 구비하여 이루어지는 기판 장치 및 그 제조 방법, 및, 그와 같은 기판 장치를 구비하여 이루어지는 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (15)

  1. 기판 장치에 있어서,
    기판상에 마련된 반도체층을 포함하는 박막 트랜지스터와,
    상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 박막 트랜지스터의 위에 형성된 콘덴서를 구비하여 이루어지며,
    상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는 것을 특징으로 하는
    기판 장치.
  2. 제 1 항에 있어서,
    상기 개구부는, 상기 반도체층의 수직 상방에 형성되어 있는 것을 특징으로 하는 기판 장치.
  3. 제 2 항에 있어서,
    상기 개구부는, 상기 반도체층 중 채널 영역의 수직 상방에 형성되어 있는 것을 특징으로 하는 기판 장치.
  4. 제 1 항에 있어서,
    상기 유전체막은, 상기 질화막으로 이루어지는 층을 일층으로 하는 적층 구조를 갖고 있는 것을 특징으로 하는 기판 장치.
  5. 제 4 항에 있어서,
    상기 적층 구조에는, 산화막으로 이루어지는 층이 포함되어 있는 것을 특징으로 하는 기판 장치.
  6. 제 1 항에 있어서,
    상기 기판상에는, 상기 박막 트랜지스터가 어레이 형상으로 복수 배열되어 있는 것을 특징으로 하는 기판 장치.
  7. 전기 광학 장치에 있어서,
    기판상에 연장되는 주사선과,
    상기 주사선에 교차하는 방향으로 연장되는 데이터선과,
    상기 주사선 및 상기 데이터선의 교차부에 대응하도록 형성된 반도체층을 포함하는 박막 트랜지스터와,
    상기 박막 트랜지스터에 대응하여 마련된 화소 전극과,
    상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 박막 트랜지스터의 위에 형성된 축적 용량을 구비하여 이루어지며,
    상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는 것을 특징으로 하는
    전기 광학 장치.
  8. 제 7 항에 있어서,
    상기 개구부는, 상기 화소 전극의 형성 영역의 범위내에서 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  9. 제 7 항에 있어서,
    상기 화소 전극 및 상기 박막 트랜지스터는 매트릭스 형상으로 배열되어 이 루어지고, 또한 상기 주사선은 상기 매트릭스 형상에 대응하도록 스트라이프 형상으로 형성되어 이루어지며,
    상기 주사선에 평행하게 형성된 고정 전위의 용량선을 더 구비하고,
    상기 용량선은, 상기 제 2 전극을 포함하는 것을 특징으로 하는 전기 광학 장치.
  10. 제 7 항에 있어서,
    상기 제 1 전극과 상기 반도체층의 일부를 전기적으로 접속하는 제 1 콘택트홀과,
    상기 제 1 전극과 상기 화소 전극을 전기적으로 접속하는 제 2 콘택트홀을 더 구비한 것을 특징으로 하는 전기 광학 장치.
  11. 제 7 항에 있어서,
    상기 박막 트랜지스터는, 어레이 형상으로 복수 배열된 N 채널형의 박막 트랜지스터이고, 상기 박막 트랜지스터는 상기 기판상의 화상 표시 영역에 있어서 화소 스위칭용으로 화소마다 마련되어 있는 것을 특징으로 하는 전기 광학 장치.
  12. 제 7 항에 있어서,
    상기 데이터선은, 상기 개구부에 겹치는 것을 특징으로 하는 전기 광학 장치.
  13. 제 7 항에 있어서,
    상기 질화막은 화소 영역의 전면(前面)에 형성되고, 상기 개구부는, 상기 화소 영역의 가장자리부에 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  14. 기판 장치의 제조 방법에 있어서,
    기판상에 반도체층을 포함하는 박막 트랜지스터를 형성하는 공정과,
    상기 박막 트랜지스터상에 상기 반도체층의 일부와 전기적으로 접속되는 제 1 전극을 형성하는 공정과,
    상기 제 1 전극에 대향하도록 제 2 전극을 형성하는 공정과,
    상기 제 1 전극 또는 상기 제 2 전극을 형성하는 공정 후에, 해당 제 1 전극 또는 해당 제 2 전극상에 질화막을 포함하는 유전체막을 형성하는 공정과,
    상기 질화막에 대한 패터닝을 실시하여 상기 반도체층을 수소화하기 위한 개구부를 형성하는 공정과,
    상기 개구부를 통해서 상기 반도체층에 대해 수소를 도입하여 해당 반도체층을 수소화하는 수소화 처리 공정을 포함하는 것을 특징으로 하는
    기판 장치의 제조 방법.
  15. 전자 기기에 있어서,
    기판상에 연장되는 주사선과, 상기 주사선에 교차하는 방향으로 연장되는 데이터선과, 상기 주사선 및 상기 데이터선의 교차부에 대응하도록 형성된 반도체층을 포함하는 박막 트랜지스터와, 상기 박막 트랜지스터에 대응하여 마련된 화소 전극과, 상기 반도체층의 일부와 전기적으로 접속된 제 1 전극과, 해당 제 1 전극에 대향 배치된 제 2 전극과, 상기 제 1 전극 및 상기 제 2 전극 사이에 배치된 질화막을 포함하는 유전체막으로 이루어지고, 상기 박막 트랜지스터의 위에 형성된 축적 용량을 구비하여 이루어지며, 상기 질화막은, 상기 반도체층을 수소화하기 위한 개구부를 갖는 전기 광학 장치를 구비한 것을 특징으로 하는
    전자 기기.
KR1020030056894A 2002-08-19 2003-08-18 기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기 KR100564177B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002238483 2002-08-19
JPJP-P-2002-00238483 2002-08-19
JP2003195081A JP2004140329A (ja) 2002-08-19 2003-07-10 基板装置及びその製造方法、電気光学装置及び電子機器
JPJP-P-2003-00195081 2003-07-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20-2003-0026602U Division KR200334631Y1 (ko) 2002-08-19 2003-08-19 기판 장치, 전기 광학 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20040016798A KR20040016798A (ko) 2004-02-25
KR100564177B1 true KR100564177B1 (ko) 2006-03-28

Family

ID=31996090

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030056894A KR100564177B1 (ko) 2002-08-19 2003-08-18 기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기
KR20-2003-0026602U KR200334631Y1 (ko) 2002-08-19 2003-08-19 기판 장치, 전기 광학 장치 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR20-2003-0026602U KR200334631Y1 (ko) 2002-08-19 2003-08-19 기판 장치, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7119391B2 (ko)
JP (1) JP2004140329A (ko)
KR (2) KR100564177B1 (ko)
CN (1) CN1259724C (ko)
TW (1) TWI251793B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US7423400B2 (en) * 2006-06-21 2008-09-09 Flextronics Automotive Inc. System and method for controlling velocity and detecting obstructions of a vehicle lift gate
US20080203547A1 (en) * 2007-02-26 2008-08-28 Minich Steven E Insert molded leadframe assembly
GB2485828B (en) * 2010-11-26 2015-05-13 Plastic Logic Ltd Electronic devices
CN103022355B (zh) * 2012-12-21 2016-04-06 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管及其制作方法
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
EP3719840A4 (en) 2017-11-30 2021-02-24 Panasonic Intellectual Property Management Co., Ltd. IMAGE CAPTURE DEVICE

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502789B2 (ja) * 1990-05-17 1996-05-29 松下電器産業株式会社 薄膜トランジスタの製造方法
JP3583153B2 (ja) * 1991-09-13 2004-10-27 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0961851A (ja) 1995-08-28 1997-03-07 Sony Corp 液晶表示装置
JP4086925B2 (ja) 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JP3784491B2 (ja) 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3736122B2 (ja) 1998-06-23 2006-01-18 セイコーエプソン株式会社 液晶装置及び電子機器
JP3065033B2 (ja) 1998-09-28 2000-07-12 セイコーエプソン株式会社 薄膜トランジスタ装置
JP3464944B2 (ja) 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP2001066631A (ja) 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
KR100481593B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP2002094072A (ja) * 2000-09-18 2002-03-29 Seiko Epson Corp 電気光学装置用素子基板及びその製造方法、電気光学装置及びその製造方法、ならびに電子機器
JP4075299B2 (ja) 2000-09-20 2008-04-16 セイコーエプソン株式会社 電気光学装置用素子基板及びそれを用いた電気光学装置
JP3608492B2 (ja) 2000-09-22 2005-01-12 株式会社ノーリツ 給湯器システム
JP2002131778A (ja) 2000-10-23 2002-05-09 Seiko Epson Corp 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器
JP4186767B2 (ja) * 2002-10-31 2008-11-26 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2004140329A (ja) 2004-05-13
CN1484316A (zh) 2004-03-24
US7119391B2 (en) 2006-10-10
TWI251793B (en) 2006-03-21
TW200410175A (en) 2004-06-16
CN1259724C (zh) 2006-06-14
KR200334631Y1 (ko) 2003-11-28
US20040056297A1 (en) 2004-03-25
KR20040016798A (ko) 2004-02-25

Similar Documents

Publication Publication Date Title
KR100481590B1 (ko) 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
KR100564510B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR200336100Y1 (ko) 전기 광학 장치 및 전자 기기
KR100564177B1 (ko) 기판 장치 및 그 제조 방법, 전기 광학 장치 및 전자 기기
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP3925549B2 (ja) 電気光学装置及び電子機器
JP4096546B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4139530B2 (ja) 電気光学装置及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP2004335848A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2005266814A (ja) 電気光学装置及び電子機器
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004140330A (ja) 基板装置及びその製造方法、電気光学装置及び電子機器
JP3733970B6 (ja) 電気光学装置及び電子機器
JP3733970B2 (ja) 電気光学装置及び電子機器
JP4758868B2 (ja) 電気光学装置及び電子機器
JP2000114528A (ja) 薄膜トランジスタの製造方法および電気光学装置の製造方法
JP2001100248A (ja) 電気光学装置、その製造方法及び電子機器
JP2004341337A (ja) 液晶装置及びその製造方法並びに電子機器
JP2005136066A (ja) 半導体装置用基板及びその製造方法並びに電気光学装置
JP2005086004A (ja) 基板及びその製造方法並びに電気光学装置
JP2004103732A (ja) 基板装置及び電気光学装置の製造方法、並びに、電気光学装置及び電子機器
JP2004341335A (ja) 液晶装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee