JP3521432B2 - 液晶装置、電気光学装置およびそれを用いた投射型表示装置 - Google Patents

液晶装置、電気光学装置およびそれを用いた投射型表示装置

Info

Publication number
JP3521432B2
JP3521432B2 JP53136598A JP53136598A JP3521432B2 JP 3521432 B2 JP3521432 B2 JP 3521432B2 JP 53136598 A JP53136598 A JP 53136598A JP 53136598 A JP53136598 A JP 53136598A JP 3521432 B2 JP3521432 B2 JP 3521432B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
line
crystal device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP53136598A
Other languages
English (en)
Inventor
賢哉 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3521432B2 publication Critical patent/JP3521432B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Description

【発明の詳細な説明】 技術分野 本発明は、液晶装置用基板を用いた液晶装置等の電気
光学装置、およびそれを用いた投射型表示装置に関する
ものである。さらに詳しくは、データ線への画像信号の
供給に先立ってデータ線のそれぞれにリセット電位を印
加するタイプの液晶装置及び電気光学装置の構造に関す
るものである。
背景技術 液晶装置に用いられる液晶装置用基板のうち、たとえ
ば駆動回路内蔵型のものでは、図15にブロック図を示す
ように、基板10上にマトリクス状に配列された複数の走
査線20および複数のデータ線30によって画素領域40が区
画された画素部11が構成されている。画素領域40のそれ
ぞれには、走査線20とデータ線30とに接続する画素スイ
ッチング用のTFT50（薄膜トランジスタ）、液晶セル、
および容量線29との間に構成された保持容量が形成され
ている。基板10上において画素部11より外側領域（周辺
部分）には、複数のデータ線30のそれぞれに画像信号を
供給するデータ側駆動回路部60と、複数の走査線20のそ
れぞれに走査信号を供給する走査側駆動回路部70とが構
成されている。これらの駆動回路部60、70のうち、デー
タ側駆動回路部60には、Ｘシフトレジスタ610と、アナ
ログスイッチとしてのTFTを備えるサンプリング回路620
とが構成され、画像信号線630を介して各データ線20に
画像信号が供給される。
このように構成した液晶装置用基板１を用いた液晶装
置において、たとえば、各行毎に画像信号が対向電極の
電位を基準にデータ信号の極性を反転する、液晶に印加
される電圧の極性を反転する、いわゆる反転駆動方式を
行うには、図16（Ａ）に示すように、データ線30（TFT5
0のソース電極）に供給される画像信号は１水平走査期
間毎に極性が反転しながらTFT50を介して液晶セルに書
き込まれるので、画素スイッチング用のTFTの画素電極
の電位は、図16（Ｂ）に示すように変化する。すなわ
ち、画像信号は１水平走査期間毎に極性が反転するの
で、画素電極の電位は大きく変化し、その分、データ線
30から画像信号線620への充放電が繰り返される。この
ような充放電は、NTSC規格に基づく表示であればサンプ
リングレートが比較的低いので、表示の品位に悪影響を
及ぼしにくいが、HDTVや倍速NTSCによる表示を行うと、
サンプリングレートが高いため、表示にノイズなどを発
生させる原因となる。
そこで、図15に示すように、画素部11より外側領域に
対しては、水平帰線区間などを利用してデータ線30への
画像信号の供給に先立ってデータ線30のそれぞれにリセ
ット電位を印加するための２系列のリセット信号線81、
82、およびリセット電位給断用スイッチ回路83を具備す
るリセット駆動回路80を構成し、データ線30からの充放
電をリセット電位で殆ど済ませておく構成が提案されて
いる。この構成の液晶装置用基板１では、図16（Ｃ）に
示すように、データ線30に画像信号を供給する直前にリ
セット信号線81、82から所定の極性をもつリセット電位
が印加される。このため、データ線30からの充放電を画
像信号がデータ線30に供給される前に殆ど済ませておけ
るので、図16（Ｄ）に示すように、画素電極の電位の時
間的変化が小さく、データ線30からの充放電量を抑える
ことができる。従って、画像信号線630の電位の揺れを
防止できるので、表示にノイズが発生することを抑制で
きる。
ここで、液晶装置用基板１と対向基板（図示せず。）
とを基板間に所定のセルギャップを確保した状態で貼り
合わせるにあたっては、図15および図17に示すように、
液晶装置用基板１よりも対向基板５の方が小さいことか
ら、液晶装置用基板１の外周縁よりもかなり内側にセル
ギャップ材含有のシール材を塗布し、このシール材で構
成されるシール層90によって、液晶装置用基板１と対向
基板５とを貼り合わせ、その内側領域を液晶封入領域12
とする。図17に示す例では、画素部11の外側領域のう
ち、リセット信号線81、82よりやや外側にシール層90を
形成してある。また、シール層90が形成される領域に
は、走査線20を形成する工程などをそのまま援用して多
数のダミーパターン15を並列する状態に形成することに
よって、反対側のデータ線の幾何学的形状を合致させ、
パネル全体としてこれらの部分を見かけ上平坦化し、そ
こにシール材を塗布している。
発明の開示 しかしながら、従来のように、データ線30への画像信
号の供給に先立ってデータ線30のそれぞれにリセット電
位を印加し、データ線30からの充放電をリセット電位で
済ませる構成では、横に並んだ画素を一斉にリセットす
るため、前回のフレームにおける表示パターンによって
はリセット信号線81、82を介して他のデータ線30への信
号（電荷）の回り込みが発生する。このような信号の回
り込みは、表示に横クロストークなどとして現れ、表示
の品位を低下させるという問題点がある。このような問
題点は、リセット信号線81、82の時定数がデータ線30の
側の時定数に比較して十分に大きければ防ぐことができ
るものの、従来は、データ線30の幅を拡げてデータ線30
の側の時定数を相対的に小さくする方法しかなく、これ
位の対策では前記の信号の回り込みを確実に防ぐことが
できない。
そこで、本発明の課題は、上記の問題点を解消するこ
とにあり、データ線への画像信号の供給に先立ってデー
タ線のそれぞれにリセット電位を印加するタイプの液晶
装置、およびそれを用いた投射型表示装置において、リ
セット信号線の時定数自身を大きくして、データ線側か
らリセット信号線を介しての信号の回り込みを防止し、
表示の品位を高めることのできる構成を提供することに
ある。
上記課題を解決するために、第１及び第２基板間に液
晶が封入されてなり、前記第１基板上には、画像信号が
供給される複数のデータ線と、前記複数のデータ線に交
差して走査信号が供給される複数の走査線と、前記デー
タ線と前記走査線の交差に対応して設けられた第１スイ
ッチング素子と、前記第１スイッチング素子に対応して
設けられた画素電極とからなる画素部と、前記画素部の
周辺部に、画像信号の供給に先立ってリセット信号線に
供給されたリセット信号を前記データ線に供給するため
の第２スイッチング素子と、前記リセット信号線に接続
されたキャパシタとを具備するリセット駆動回路とが配
置されてなり、前記一対の基板は前記画素部より外側領
域に形成されたシール層によって相互に接着されてなる
液晶装置であって、前記キャパシタは、所定の電位が供
給される第１電極と、前記リセット信号線に電気的に接
続されて、絶縁膜を介して前記第１電極に対向配置され
た第２電極とを一対の電極として前記シール層が形成さ
れた領域に配置されてなることを特徴とする。
すなわち、本発明に係る液晶装置では、第１基板に対
して、リセット信号線の時定数を大きくするためのキャ
パシタを構成するとともに、このキャパシタをシール層
の形成領域に構成する。従って、本発明に係る液晶装置
では、リセット信号線の時定数をデータ線の側の時定数
よりも十分に大きくすることができるので、各データ線
にリセット電位を印加した際にリセット信号線を介し
て、他のデータ線に信号が回り込むことがない。それ
故、データ線への画像信号の供給に先立ってデータ線の
それぞれにリセット電位を印加するタイプの液晶装置で
あっても、信号の回り込みに起因する横クロストークな
どが現れず、表示の品位を向上させることができる。し
かも、リセット信号線の時定数を大きくするためのキャ
パシタは、従来であればデッドスペースであったシール
層の形成領域に構成するため、いくら容量の大きなキャ
パシタを構成するといっても、液晶装置用基板を大型化
せずに済み、かつ、画素部を含む液晶封入領域などを縮
小する必要がない。
本発明において、前記リセット信号線は、並列配置さ
れた複数の配線層から構成され、該複数の配線層のそれ
ぞれに異なる電位のリセット信号が供給される場合があ
る。この場合には、前記配線層に対して前記第２電極が
コンタクトホールを介して電気的接続するように構成す
れば、前記第２電極は所定の配線層（リセット信号線）
のみに電気的接続することになる。
本発明において、前記第１電極は前記定電位線の方か
ら前記リセット信号線に向けて延設された複数の電極層
から構成され、前記第２電極は、前記リセット信号線の
方から前記定電位線に向けて延設された複数の電極層か
ら構成されていることが好ましい。すなわち、リセット
信号線および定電位線は画素部の周辺部分に平行に配列
するのがレイアウト上、好ましいので、リセット信号線
と定電位線との間をシール層の形成領域とし、そこにリ
セット信号線側および定電位線側の双方から電極層を延
設してキャパシタを作り込むことが好ましい。
本発明において、前記第１の電極および前記第２の電
極は各々、前記走査線、前記データ線、および前記薄膜
トランジスタのソース・ドレイン領域のうちのいずれか
と同時形成された異なる層間の電極層から構成すること
によって、工程数を増やすことなく前記キャパシタを構
成することが好ましい。
たとえば、前記第１および第２の電極のうちの一方の
電極は前記走査線と同時形成された電極層から構成さ
れ、他方の電極は前記データ線と同時形成された電極層
から構成される場合があり、この場合に、前記キャパシ
タは、前記第１の電極と前記第２の電極との重なり部分
に前記薄膜トランジスタの層間絶縁膜と同時形成された
絶縁膜を誘電体膜として備えていることになる。
また、前記第１および第２の電極のうちの一方の電極
は前記走査線と同時形成された電極層から構成され、他
方の電極は前記薄膜トランジスタのソース・ドレイン領
域と同時形成された電極層から構成される場合があり、
この場合に、前記キャパシタは、前記第１の電極と前記
第２の電極との重なり部分に前記薄膜トランジスタのゲ
ート絶縁膜と同時形成された絶縁膜を誘電体膜として備
えていることになる。このように構成すると、層間絶縁
膜と比較して薄いゲート絶縁膜を誘電体膜として用いる
ので、キャパシタの容量（リセット信号線の時定数）を
大きくできる。
さらに、前記第１および第２の電極のうちの一方の電
極は、前記走査線と同時形成された電極層から構成さ
れ、他方の電極は、前記データ線と同時形成された電極
層、および前記薄膜トランジスタのソース・ドレイン領
域と同時形成された電極層からなる２つの電極層から構
成される場合があり、この場合に、前記キャパシタは、
前記の走査線と同時形成された電極層と前記のデータ線
と同時形成された電極層との重なり部分に前記薄膜トラ
ンジスタの層間絶縁膜と同時形成された絶縁膜を誘電体
膜とする第１のキャパシタと、前記の走査線と同時形成
された電極層と前記の薄膜トランジスタのソース・ドレ
イン領域と同時形成された電極層との重なり部分に前記
薄膜トランジスタのゲート絶縁膜と同時形成された絶縁
膜を誘電体膜とする第２のキャパシタとを備えているこ
とになる。このように構成すると、層間絶縁膜を誘電体
とする第１のキャパシタと、この層間絶縁膜と比較して
薄いゲート絶縁膜を誘電体膜とする第２のキャパシタと
を並列に電気的接続した状態に構成できるので、キャパ
シタの容量（リセット信号線の時定数）をさらに大きく
することができる。
本発明は、液晶装置用基板上に駆動回路が構成されて
おらず、外部から走査信号や画像信号が供給されるタイ
プの液晶装置に適用できることは勿論、前記装置用基板
に、前記データに前記画像信号を供給するデータ側駆動
回路、または前記走査線を介して走査信号を供給する走
査側駆動回路が構成された駆動回路一体型の液晶装置用
基板を用いた液晶装置にも適用できる。
また、本発明に係わる電気光学装置は、一方の１基板
上に、画像信号が供給される複数のデータ線と、前記複
数のデータ線に交差して走査信号が供給される複数の走
査線と、前記データ線と前記走査線の交差に対応して設
けられた第１スイッチング素子と、前記第１スイッチン
グ素子に対応して設けられた画素電極とを有する電気光
学装置において、前記データ線に画像信号を供給する期
間に先立ってリセット信号線に供給されたリセット信号
を前記データ線に供給するための第２スイッチング素子
と、前記リセット信号線に接続されたキャパシタとを有
するリセット駆動回路とが配置されてなることを特徴と
する。
即ち、本発明によれば、駆動回路に接続される信号線
に容量を付加するために、キャパシタをシール材の形成
領域に形成することができるため、信号線の時定数を大
きくすることができ、従来はデッドスペースであったシ
ール層の形成領域を有効活用することができ、電気光学
装置を大型化せずに済む。
本発明は、第１基板上には画像信号が供給される複数
のデータ線と、走査信号が供給される複数の走査線と、
前記各データ線と走査線に接続された第１スイッチング
素子と、前記第１スイッチング素子に接続された画素電
極とを有する電気光学装置において、前記データ線に画
像信号を供給する期間に先だってリセット信号線に供給
されたリセット信号を前記データ線に供給するための第
２スイッチング素子と、前記リセット信号線に接続され
たキャパシタとを具備するリセット駆動回路を具備する
ことを特徴とする。
本発明によれば、画素電極に印加された画像信号を一
斉にリセットするリセット駆動回路を設けた場合でも、
リセット信号線の配線容量あるいは第２スイッチング手
段のオン抵抗の総量が増大し、全てのデータ線にリセッ
ト信号を書き込むことができる。その結果、各データ線
の電位は一様に所望の電位になり、良好に画像信号が書
き込まれることになる。従って、コントラストのむらが
生じない。
また、本発明に係る液晶装置等の電気光学装置は、た
とえば、光源部と、該光源部から出射された光を前記液
晶装置で光変調した光をスクリーンなどの投射面に投射
する投射手段とを有する投射型表示装置などの電子機器
に用いることができる。
図面の簡単な説明 図１は、本発明に係る液晶装置の液晶装置用基板のブ
ロック図である。
図２は、図１に示す液晶装置用基板に対向基板を貼り
合わせた構造を示す説明図である。
図３は、図２のL12で示す領域を拡大して示す説明図
である。
図４は、（Ａ）は、図１に示す液晶装置用基板に形成
した画素スイッチング用TFTの平面図、（Ｂ）はこの液
晶装置用基板のリセット信号線に対して付加したキャパ
シタの構成を示す平面図、（Ｃ）は、図４（Ｂ）のＢ−
Ｂ′線における断面図、（Ｄ）は、図４（Ｂ）のＣ−
Ｃ′線における断面図である。
図５は、（Ａ）〜（Ｆ）は、図４に示すTFTおよびキ
ャパシタを形成するための工程断面図である。
図６は、（Ａ）〜（Ｄ）は、図５に続いて行う工程を
示す工程断面図である。
図７は、（Ａ）〜（Ｄ）は、図６に続いて行う工程を
示す工程断面図である。
図８は、（Ａ）は、本発明の改良例に係る液晶装置用
基板のリセット信号線に対して付加したキャパシタの構
成を示す平面図、（Ｂ）は、図８（Ａ）のＤ−Ｄ′線に
おける断面図、（Ｃ）は、図８（Ｂ）のＥ−Ｅ′線にお
ける断面図である。
図９は、（Ａ）は、本発明のさらに別の改良例に係る
液晶装置用基板のリセット信号線に対して付加したキャ
パシタの構成を示す平面図、（Ｂ）は、図９（Ａ）のＦ
−Ｆ′線における断面図、（Ｃ）は、図９（Ｂ）のＧ−
Ｇ′線における断面図である。
図10は、本発明を適用した液晶装置を用いた電子機器
のブロック図である。
図11は、本発明を適用した液晶装置を用いた投射型表
示装置を光学系を示す説明図である。
図12は、本発明を適用した液晶装置を用いたパーソナ
ルコンピュータの説明図である。
図13は、本発明を適用した液晶装置を用いたページャ
の説明図である。
図14は、図13のページャに用いた液晶表示基板の説明
図である。
図15は、従来の液晶装置の液晶装置用基板のブロック
図である。
図16は、液晶装置の駆動方式を説明するための波形図
である。
図17は、従来の液晶装置の液晶装置用基板の一部を拡
大して示す説明図である。
図18は、本発明に係る液晶装置の液晶装置用基板の別
のブロック図である。
〔符号の説明〕
１ 液晶装置用基板 ５ 対向基板 10 基板 11 画素部 12 液晶封入領域 20 走査線 30 データ線 40 画素領域 50 画素スイッチング用のTFT 56、56A、56B コンタクトホール 58 ゲート絶縁膜 58A 絶縁膜 60 データ側駆動回路部 64 サンプリング信号入力用配線パターン 66 画像信号線 65 画像信号サンプリング用配線パターン 70 走査側駆動回路部 80 リセット駆動回路 81、82 リセット信号線 84 定電位線 85 キャパシタ 85A 第１のキャパシタ 85B 第２のキャパシタ 86 第１の電極 87A、87B 第２の電極 87C 配線層 90 シール層 620 サンプリング回路 発明を実施するための最良の形態 図面を参照して、本発明を実施するための最良の形態
について説明する。
（液晶装置用基板の全体および画素部の構成） 図１は、液晶表示装置に用いられる駆動回路内蔵型の
液晶装置用基板の構成を模式的に示すブロック図、図２
は、この液晶装置用基板に対向基板を貼り合わせた構造
を示す説明図である。なお、本形態に係る液晶装置用基
板は、基本的な構成が図14、図15、および図16（Ｃ）、
（Ｄ）を参照して説明したものと同様であるため、共通
する部分には同一の符号を付してある。
図１からわかるように、本形態の液晶装置に用いられ
る駆動回路内蔵型の液晶装置用基板１も、画素部11で
は、ガラスや石英などの透明な基板、あるいはシリコン
基板10の上に走査信号が供給される複数の走査線20およ
び画像信号が供給される複数のデータ線30がマトリクス
状に配列され、これらの走査線20およびデータ線30によ
って画素領域40が区画されている。画素領域40のそれぞ
れには、走査線20とデータ線30とに接続するスイッチン
グ素子として画素スイッチング用のTFT50（薄膜トラン
ジスタ）、液晶セル、および容量線29との間に構成され
た保持容量が形成されている。基板10上において画素部
11より外側領域（周辺部分）には、複数のデータ線30の
それぞれに画像信号を供給するデータ側駆動回路部60
と、複数の走査線20のそれぞれに走査信号を供給する走
査側駆動回路部70とが構成されている。これらの駆動回
路部60、70のうち、データ側駆動回路部60には、Ｘシフ
トレジスタ610と、このシフトレジスタ形成領域よりも
内側においてアナログスイッチとしてのTFTを備えるサ
ンプリング回路620とが構成されている。Ｘシフトレジ
スタ610とサンプリング回路620とは、サンプリング信号
入力用配線パターン64によって接続され、サンプリング
回路620と画像信号線630とは、サンプリング信号入力用
配線パターン64によって接続されている。このため、Ｘ
シフトレジスタ610から出力されたサンプリング信号に
基づいて、サンプリング回路620が所定のタイミングで
動作すると、画像信号線630を介して供給された画像信
号はサンプリング信号入力用配線パターン64を介して各
データ線20に供給される。
（駆動方法） このように構成した液晶装置用基板１を用いた液晶装
置において、たとえば、各行毎に画像信号が極性反転す
る（画像信号の位相を反転する）反転駆動方式を行うに
は、図16（Ｃ）を参照して示したように、データ線30
（TFT50のソース電極）に供給される画像信号は１水平
走査期間毎に極性が反転しながらTFT50を介して液晶セ
ルに書き込まれる。従って、データ線30を介しては充放
電が繰り返されるが、本形態では、画像信号線からのサ
ンプリングレートが高くても、前記の充放電が表示にノ
イズなどを発生させないように、図16（Ｄ）を参照して
示したように、水平帰線区間などを利用してデータ線30
への画像信号の供給に先立ってデータ線30のそれぞれに
リセット電位を印加する。すなわち、図１に示すよう
に、画素部11の外周領域に対しては、データ線30への画
像信号の供給に先立ってデータ線30のそれぞれにリセッ
ト電位を印加するための２系列のリセット信号線81、8
2、およびリセット電位給断用スイッチ回路83を具備す
るリセット駆動回路80が構成されている。
（リセット信号線の時定数を増大するための構成） さらに、本形態の液晶装置用基板１において、リセッ
ト信号線81、82よりも外側領域にはリセット信号線81、
82に平行に定電位線84が構成され、この定電位線84とリ
セット信号線81、82との間にはキャパシタ85が構成され
ている。定電位線84は、たとえば、容量線29やコモン線
22と同様、液晶装置用基板１と貼り合わされる対向基板
の対向電極の電位と同電位に設定され、この電位は図16
（Ｃ）、（Ｄ）に示す画像信号やリセット信号の振幅の
中間電位に相当する。
従って、本形態の液晶装置用基板１では、リセット信
号線81、82と定電位線84との間にキャパシタ85が構成さ
れているため、リセット信号線81、82の時定数が大き
い。それ故、各データ線30にリセット電位を印加した際
にリセット信号線81、82を介して他のデータ線30に信号
が回り込むことがない。よって、データ線30への画像信
号の供給に先立ってデータ線30のそれぞれにリセット電
位を印加するタイプの液晶装置であっても、信号の回り
込みに起因する横クロストークなどが現れず、表示の品
位を向上させることができる。
また、データ線の容量C1に対して、キャパシタ85の値
C2の具体例について述べる。例えば、画像信号の中心電
位Vc＝6Vとして、リセット信号の電位ををVc±6Vとし、
リセット信号の書き込み時間が配線の時定数よりも短い
場合、 Vc＝（Q1＋Q2）／（C1＋C2）＝ （ＶVID・C1＋ＶNRS・C2）／（C1＋C2）＝６とな
る。
ここで、Q1は画像信号の電荷量、Q2はリセット信号の電
荷量であり、ＶVIDは画像信号の電位、ＶNRSは画像信号
の電位をそれぞれ示す。
式を展開すると C2＝C1・（６−ＶVID）／（ＶNRS−６） ここで、ＶNRSを負側の最大振幅の−6V、ＶVIDを最大
振幅の半分を平均として（6/2）Ｖとすると、ＶNRS＝Vc
−６＝０、ＶVID＝Vc＋（6/2）Ｖ＝９のため、 C2≧C1・3/6＝C1・1/2 となる。
したがって、キャパシタの値は、データ線総容量の1/
2より大きいことが望ましい。
（液晶装置用基板と対向基板との貼り合わせ構造） このように構造した液晶装置用基板１は、図２に示す
ように、対向電極およびブラックマトリクスBMを備える
透明な対向基板５に対して、セルギャップ材含有のシー
ル材を塗布したシール層90によって貼り合わされ、これ
らの基板間に液晶が封入される。シール層90としては、
エポキシ樹脂や各種の紫外線硬化樹脂などを用いること
ができる。セルギャップ材としては、約５μｍ〜約10μ
ｍの金属ボールや金属をコーティングした樹脂製の球を
用いることができる。
ここで、対向基板５は液晶装置用基板１よりも小さい
ことから、液晶装置用基板１の周辺部分は、対向基板５
の外周縁よりはみ出た状態に貼り合わされる。従って、
液晶装置用基板１の入出力端子７は、液晶装置用基板１
と対向基板５とを貼り合わせた後も露出している。ま
た、液晶装置用基板１と対向基板５とは、上下導通材８
により電位とされる。なお、シール層90は部分的に途切
れているため、そこから対向基板５と液晶装置用基板１
とを貼り合わせた後も液晶を封入でき、封入した後は封
止剤６で塞がれる。
このような貼り合わせ構造を構成するにあたって、本
形態では、図３に液晶装置用基板１の一部（図１、図２
で点線L12で囲んだ領域）を拡大して示すように、液晶
装置用基板１よりも対向基板５の方が小さいことから、
液晶装置用基板１の外周縁よりもかなり内側にセルギャ
ップ材含有のシール材を塗布し、このシール材で構成さ
れるシール層90によって、液晶装置用基板１と対向基板
５とを貼り合わせて、その内側領域を液晶封入領域12と
する。また、画素部11の外側領域のうち、定電位線84と
リセット信号線81、82との間に相当する領域にシール層
90を形成してもよい。
（キャパシタの構成） このようにして液晶装置用基板１と対向基板５とを貼
り合わせるためのシール層90の形成領域については、従
来デッドスペースであったが、本形態では、シール層90
の形成領域を利用して前記のキャパシタ85を液晶装置用
基板１に作り込んでいる。すなわち、詳しくは後述する
が、本形態では、レイアウト上の制約からリセット信号
線81、82および定電位線84は画素部11の周辺部分におい
て平行に配列され、これらのリセット信号線81、82と定
電位線84との間の領域をシール層90の形成領域としてい
るので、リセット信号線81、82の方から定電位線84に向
けて延設された複数の電極層と、定電位線84の方からリ
セット信号線81、82に向けて延設された複数の電極層と
をシール層90の形成領域において誘電体膜を介して積層
し、キャパシタ85を構成している。このため、本形態の
液晶装置用基板１を用いた液晶装置では、従来であれば
デッドスペースであったシール層90の形成領域にキャパ
シタ85を構成しているため、容量の大きなキャパシタ85
を構成したといっても、液晶装置用基板１を大型化せず
に、かつ、画素部11を含む液晶封入領域12などを縮小す
る必要がない。
また、シール層90の形成領域においては、走査線20お
よびデータ線30に伴う周期的な凹凸が形成されるが、こ
れらの形状が、液晶封入領域12の上下、あるいは左右で
異なっていると、シール層90の形成領域全体の対称性が
損なわれ、均一なセルギャップの形成を大きく阻害す
る。これは特に、光硬化性のシール材を用いたときに顕
著であり、液晶装置用基板１を透過する光量の差異が硬
化条件を決定するため、光学的な対称性も維持しなけれ
ばならない。キャパシタ85は、この対称性を損なうこと
なく、多数の電極で構成されるため、この領域にシール
材を塗布した後、液晶装置用基板１と対向基板５とを貼
り合わせれば、これらの基板間には所定のセルギャップ
を確保できる。
また、液晶装置用基板１の外周領域にアルミニウム層
などを形成し、そこにシール層90を形成する構成では、
シール層90を光硬化させる場合には対向基板５の方から
紫外線を照射しなればならず、対向基板５としては光透
過性のかなり高い石英基板などを使用せざるを得ないと
いう制約がある。これに対して、本形態では、液晶装置
用基板１の側から紫外線を照射しても配線層同士の隙間
を通って紫外線がシール層90に到達し、硬化させるの
で、対向基板５の光透過性についての要求を緩和でき
る。それ故、本形態によれば、対向基板５として安価な
ガラス基板を使用できるという利点もある。
（データ側駆動回路および走査側駆動回路の周辺のシー
ル構造） このようにキャパシタ85を構成した領域では、電極同
士が重なり合っているため、この重なり部分（セルギャ
ップ調整領域）は周囲よりも一段高い状態にある。そこ
で、データ側駆動回路および走査側駆動回路の周辺にお
いては、たとえば以下に説明するようにしてセルギャッ
プ調整領域の高さを合わせる。
すなわち、図１には、シール層90の形成領域を模式的
に一点鎖線L90で示してあるように、データ側駆動回路
部60の側では、サンプリング信号入力用配線パターン64
や画像信号サンプリング用配線パターン65に重なるよう
にシール層90を形成するが、これらの配線パターンに対
しては、ダミーの配線層（図示せず。）などを重ね、前
記のセルギャップ調整領域と高さを合わせておく。この
際に、ダミーの配線層についてはコンタクトホールを介
してサンプリング信号入力用配線パターン64や画像信号
サンプリング用配線パターン65と電気的接続しておけ
ば、冗長配線構造を構成できる。同様に、走査側駆動回
路部70の側では、この駆動回路付近の走査線30および容
量線29に対してダミーの配線層（図示せず。）を重ね、
前記のセルギャップ調整領域と高さを合わせておけば、
そこをシール層90の形成領域として利用できる。この場
合にも、ダミーの配線層をコンタクトホールを介して走
査線30や容量線29と電気的接続しておけば、冗長配線構
造を構成できる。
このように、従来であればデッドスペースであったシ
ール層90の形成領域をサンプリング信号入力用配線パタ
ーン64や画像信号サンプリング用配線パターン65の形成
領域として利用すれば、シール層90よりも外側領域では
回路の形成可能領域を拡張できる。従って、データ側駆
動回路部60に対してはそれに構成するTFTのチャネル幅
の拡張によるオン電流の増大（動作速度の向上）、ある
いは大規模回路の導入などを行うことができる。逆にい
えば、シール層90よりも内側部分にサンプリング回路62
0を構成したので、シール層90よりも外側領域を狭くで
きる。よって、同じ大きさの表示領域を有しながらも周
辺部分が狭い液晶装置を構成することができる。なお、
液晶封入領域12内にはサンプリング回路620が位置する
が、サンプリング回路620位であれば液晶を劣化させな
い。しかも、サンプリング回路620はブラックマトリク
スBMで覆われているので、この部分の液晶が劣化したと
しても表示の品位を落とさない。
（TFTの構成） 図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ、図
１に示す液晶装置用基板に形成した画素スイッチング用
TFTの平面図、この液晶装置用基板のリセット信号線に
対して付加したキャパシタの構成を示す平面図、図４
（Ｂ）のＢ−Ｂ′線における断面図、図４（Ｂ）のＣ−
Ｃ′線における断面図である。
図４（Ａ）には、画素部11の一部（画素領域40）を拡
大して示すように、いずれの画素領域40に対しても、ア
ルミニウム膜などからなるデータ線30の下層側において
データ線30に部分的に重なるように形成したポリシリコ
ン膜からなる半導体膜51（TFTの能動層）と、半導体膜5
1やデータ線30とは異なる層間に形成されたポリシリコ
ン膜などからなる走査線20の一部からなるゲート電極21
とを備える画素スイッチング用のTFT50が形成されてい
る。このTFT50において、半導体膜51にはゲート電極21
に対して自己整合的にソース領域521およびドレイン領
域522が形成されている。ソース領域521にはコンタクト
ホール56を介してデータ線30が電気的に接続され、ドレ
イン領域522にはコンタクトホール57を介して画素電極5
5が電気的接続している。なお、図４（Ａ）には、図１
に示した容量線29を省略してある。
（キャパシタの構成例１） リセット信号線81、82に付加する前記のキャパシタ85
を構成するにあたって、以下に説明するいずれの例で
も、キャパシタ85を構成するための各電極は各々、図４
（Ａ）に示した走査線20（ゲート電極21）、データ線3
0、TFT50のソース領域521およびドレイン領域522のうち
のいずれかと同時形成された異なる層間の電極層から構
成されている。
たとえば、図４（Ｂ）、（Ｃ）、（Ｄ）に示す例で
は、リセット信号線81、82および定電位線84は、いずれ
も走査線20（TFT50のゲート電極21）と同時形成された
ポリシリコン膜からなる配線層である。キャパシタ85を
構成する２つの電極のうち、下層側に位置する第１の電
極86は、あくまで定電位線84からリセット信号線81、82
に向かって突き出た延設部分であり、リセット信号線8
1、82および走査線20（TFT50のゲート電極21）と同時形
成されたポリシリコン膜からなる電極層である。上層側
に位置する第２の電極87Aは、データ線30（TFT50のソー
ス電極）と同時形成されたアルミニウム層からなる電極
層であり、リセット信号線81、82に対してはコンタクト
ホール56Aを介して電気的に接続されている。ここで、
リセット信号線81、82に対してコンタクトホール59Aを
介して電気的接続する電極層を第２の電極87Aとして用
いたのは、リセット信号線81、82が同層であるため、リ
セット信号線82に電気的接続する第２の電極87Aについ
ては、リセット信号線81に電気的接続させずに定電位線
84に向けて延設するためである。この形態の場合には、
キャパシタ85は上記２つの電極86、87Aの重なり部分にT
FT50の層間絶縁膜と同時形成された絶縁膜を誘電体膜と
して備えることになる。
このような構成のキャパシタ85を製造する方法を、図
５ないし図７を参照して説明する。これらの図は、本形
態の液晶装置用基板の製造方法を示す工程断面図であ
り、いずれの図においても、その左側部分には図４
（Ａ）のＡ−Ａ′線における断面、右側部分には図４
（Ｂ）のＢ−Ｂ′線における断面を示してある。なお、
図４（Ｂ）のＢ−Ｂ′線における断面ではリセット信号
線82が表れないが、リセット信号線81、82はいずれも基
本的な構成が同一であるため、リセット信号線82の説明
を省略する。
まず、図５（Ａ）に示すように、画素TFT部およびキ
ャパシタ部のいずれに側にも、ガラス基板、たとえば無
アリカリガラス基板などからなる透明な基板あるいはシ
リコン基板10の表面全体に直接、あるいは基板10の表面
に形成した下地保護膜の表面全体に、減圧CVD法などに
より厚さが約500オングストローム〜約2000オングスト
ローム、好ましくは約1000オングストロームのポリシリ
コン膜からなる半導体膜51を形成した後（半導体膜堆積
工程）、それをフォトリソグラフィ技術を用いて、図５
（Ｂ）に示すように、パターニングし、画素TFT部の側
に島状の半導体膜51（能動層）を形成する。この半導体
膜51の形成は、アモルファスシリコン膜を堆積した後、
約600℃〜約700℃の温度で約１時間〜約８時間の熱アニ
ールを施してポリシリコン膜にする他、ポリシリコン膜
を堆積した後、シリコンを打ち込んで非晶質化し、しか
る後に熱アニールを施して再結晶化させてポリシリコン
膜を形成する方法などを用いることができる。これに対
して、キャパシタ部の側では半導体膜51を完全に除去す
る（半導体膜フォト・エッチング工程）。
次に、図５（Ｃ）に示すように、熱酸化法などにより
半導体膜51の表面に厚さが約600オングストローム〜約1
500オングストロームのゲート酸化膜58を形成する（ゲ
ート酸化膜形成工程）。その結果、半導体膜51の厚さ
は、約300オングストローム〜約1500オングストロー
ム、好ましくは350オングストローム〜約450オングスト
ロームとなる。
次に、図５（Ｄ）に示すように、ゲート電極などを形
成するためのポリシリコン膜210を基板10全面に形成し
た後（ゲート電極ポリシリコン膜堆積工程）、それをフ
ォトリソグラフィ技術を用いて、図５（Ｅ）に示すよう
に、パターニングし、画素TFT部の側にゲート電極21を
形成する。これに対して、キャパシタ部の側ではポリシ
リコン膜を定電位線84、第１の電極86、リセット信号線
81として残す（ゲート電極ポリシリコン膜フォト・エッ
チング工程）。
次に、図５（Ｆ）に示すように、画素TFT部の側に
は、ゲート電極21をマスクとして高濃度の不純物イオン
（リンイオン）の打ち込みを行い（イオン打ち込み工
程）、ゲート電極21に対して自己整合的に高濃度のソー
ス領域521、および高濃度のドレイン領域522を形成す
る。ここで、ゲート電極21の真下に位置しているため、
不純物が導入されなかった部分はチャネル領域520とな
る。このようにしてイオン打ち込みを行った際には、ゲ
ート電極21、定電位線84、第１の電極86、およびリセッ
ト信号線81として形成されていたポリシリコン膜にも不
純物が導入されるので、それらは低抵抗化することにな
る。
なお、この工程に代えて、ゲート電極21をマスクとし
て約１×1013/cm2〜約３×1013/cm2のドーズ量で低濃度
の不純物（リンイオン）を導入して、ポリシリコン膜に
低濃度領域を形成した後、ゲート電極21よりの幅の広い
マスクを形成して高濃度の不純物（リンイオン）を約１
×1015/cm2〜約３×1015/cm2のドーズ量で打ち込み、LD
D構造（ライトリー・ドープト・ドレイン構造）のソー
ス領域およびドレイン領域を形成してもよい。また、低
濃度の不純物の打ち込みを行わずに、ゲート電極21より
幅の広いマスクを形成した状態で高濃度の不純物（リン
イオン）を打ち込み、オフセット構造のソース領域およ
びドレイン領域を形成してもよい。
なお、図示を省略するが、上記のＮチャネル部を形成
する際には、周辺駆動回路のうち、Ｐチャネル型TFTの
方についてはレジストマスクで覆っておく。また、周辺
駆動回路にＰチャネル部を形成する際には、画素部11お
よびＮチャネル型TFTの方をレジストマスクで被覆保護
し、この状態でゲート電極21をマスクとして、約１×10
15/cm2〜約３×1015/cm2のドーズ量でボロンイオンを打
ち込んで、自己整合的にＰチャネルのソース・ドレイン
領域を形成する。なお、Ｎチャネル形成と同様にゲート
電極21をマスクとして約１×1013/cm2〜約３×1013/cm2
のドーズ量で低濃度の不純物（ボロンイオン）を導入し
て低濃度ソース・ドレイン領域を形成した後、ゲート電
極21よりも幅の広いマスクを形成して高濃度の不純物イ
オン（ボロンイオン）を打ち込み、LDD構造にしてもよ
い。また、オフセット構造のソース・ドレイン領域を構
成してもよい。これらのイオン打ち込み工程により、相
補型化が可能となり、周辺駆動回路の同一基板内への内
蔵を実現できる。
次に、図６（Ａ）に示すように、ゲート電極21、定電
位線84、第１の電極86、およびリセット信号線81の表面
側に、CVD法などによりたとえば800℃程度の温度条件下
で厚さが約5000オングストローム〜約15000オングスト
ロームのNSG膜（ボロンやリンを含まないシリケートガ
ラス膜）などからなる第１層間絶縁膜53を形成する（第
１層間絶縁膜堆積工程）。このとき形成される第１層間
絶縁膜53のうち、第１の電極86の表面側に形成された部
分がキャパシタ85の誘電体膜である。
次に、図６（Ｂ）に示すように、フォトリソグラフィ
技術を用いて、第１層間絶縁膜53のうち、ソース領域52
1およびリセット信号線81に対応する部分にコンタクト
ホール56、56Aを形成する（ソース電極導通部開孔工
程）。
次に、図６（Ｃ）に示すように、第１層間絶縁膜53の
表面側に、ソース電極を構成するためのアルミニウム膜
300などの低抵抗導電膜をスパッタ法などで形成した後
（ソース電極用アルミニウム膜堆積工程）、図６（Ｄ）
に示すように、フォトリソグラフィ技術を用いて、アル
ミニウム膜300をパターニングし、画素TFT部では、デー
タ線30の一部としてソース電極301を形成し、キャパシ
タ部では、コンタクトホール56Aを介してリセット信号
線81に電気的接続する第２の電極57Aを形成する（ソー
ス電極用アルミニウム膜フォト・エッチング工程）。
このようにして、第１の電極86、第１層間絶縁膜53、
および第２の電極57Aにより、リセット信号線81と定電
位線84との間にキャパシタ85を形成する。
次に、図７（Ａ）に示すように、ソース電極301およ
び第２の電極57Aの表面側に、CVD法などによりたとえば
500℃程度の低い温度条件下で厚さが約5000オングスト
ローム〜約15000オングストロームのPSG膜（ボロンやリ
ンを含むシリケートガラス膜）などからなる第２層間絶
縁膜54を形成した後（第２層間絶縁膜形成工程）、図７
（Ｂ）に示すように、画素TFT部の側では、フォトリソ
グラフィ技術およびドライエッチング法などを用いて、
第１層間絶縁膜53および第２層間絶縁膜54のうち、ドレ
イン領域522に対応する部分にコンタクトホール57を形
成する（画素電極導通部開孔工程）。
次に、図７（Ｃ）に示すように、第２層間絶縁膜54の
表面側に、ドレイン電極を構成するための厚さが約1500
オングストロームのITO膜550（Indium Tin Oxide）を
スパッタ法などで形成した後（画素電極用ITO膜堆積工
程）、図７（Ｄ）に示すように、フォトリソグラフィ技
術を用いて、ITO膜550をパターニングし、画素TFT部で
は画素電極55を形成し、キャパシタ部ではITO膜550を完
全に除去する。ここで、画素電極55としては、ITO膜に
限らず、SnOx膜やZnOx膜などの高融点の金属酸化物など
からなる透明電極材料を使用することも可能であり、こ
れらの材料であれば、コンタクトホール57内でのステッ
プカバレージも実用に耐えるものである。
このように、本形態によれば、TFT50のゲート電極21
（走査線20）を形成するための工程を利用して第１の電
極86を形成でき、かつ、TFT50のソース電極301（データ
線30）を形成するための工程を利用して第２の配線層57
Aを第２の電極として形成できるので、製造工程数を増
やすことなく、キャパシタ85を形成できる。
（キャパシタの構成例２） 図８（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、上記形態に
対する改良例に係る液晶装置用基板の信号線に対して付
加したキャパシタの構成を示す平面図、図８（Ａ）のＤ
−Ｄ′線における断面図、図８（Ｂ）のＥ−Ｅ′線にお
ける断面図である。
キャパシタの構成例１では、リセット信号線81、82に
電気的接続する第２の電極87Aとしてデータ線30と同時
形成された電極層を用いたが、本構成例では図８
（Ａ）、（Ｂ）、（Ｃ）に示すように、TFT50のソース
領域521およびドレイン領域522と同時形成された電極層
を第２の電極87Bとして用いてもよい。図８（Ａ）、
（Ｂ）、（Ｃ）に示す例でも、リセット信号線81、82お
よび定電位線84は、いずれも走査線20（TFT50のゲート
電極21）と同時形成されたポリシリコン膜からなる配線
層である。キャパシタ85を構成する２つの電極のうち、
上層側に位置する第１の電極86は、定電位線84からリセ
ット信号線81、82に向かって突き出た延設部分からな
り、リセット信号線81、82および走査線20（TFT50のゲ
ート電極21）と同時形成されたポリシリコン膜からなる
電極層86である。
第２の電極層58Aは、TFT50のソース領域521およびド
レイン領域522と同時形成されたポリシリコン膜からな
る電極層であるため、第１の電極86よりも下層側に形成
されている。ここで、２本のリセット信号線81、82は同
層であるため、リセット信号線82と、これに対応する第
２の電極87Bとをリセット信号線81を跨いで電気的接続
するために、データ線30（TFT50のソース電極301）と同
時形成されたアルミニウム膜からなる配線層87Cを用い
る。すなわち、配線層87Cは、コンタクトホール56Aを介
してリセット信号線81、82に電気的接続するとともに、
コンタクトホール56Bを介して第２の電極87Bに電気的に
接続されている。従って、この形態の場合には、キャパ
シタ85は、上記２つの電極層86、87Bの重なり部分にTFT
50のゲート絶縁膜58と同時形成された絶縁膜58Aを誘電
体膜として備えることになる。
このようにして、第１電極86、ゲート絶縁膜58と同時
形成された誘電体膜58A、および第２電極57Bにより、リ
セット信号線81、82と定電位線84との間にキャパシタ85
を形成した場合には、TFT50のゲート電極21（走査線2
0）を形成するための工程を利用して第１の電極86を形
成でき、かつ、TFT50のソース領域521およびドレイン領
域522を形成するための工程を利用して第２の配線層57B
を形成できるので、製造工程数を増やすことなく、キャ
パシタ85を形成できる。それに加えて、本例では、第１
層間絶縁膜53と比較して薄いゲート絶縁膜58と同時形成
された絶縁膜58Aを誘電体膜として用いた分、容量の大
きなキャパシタ85を形成できる。それ故、リセット信号
線81、82の時定数をより大きくできる。
（キャパシタの構成例３） 図９（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、さらに別の
改良例に係る液晶装置用基板のリセット信号線に対して
付加したキャパシタの構成を示す平面図、図９（Ａ）の
Ｆ−Ｆ′線における断面図、図９（Ｂ）のＧ−Ｇ′線に
おける断面図である。
上記の構成例２では、リセット信号線81、82に電気的
接続する第２の電極87Bとして、TFT50のソース領域521
およびドレイン領域522と同時形成された電極層を用
い、第２の電極87Bとリセット信号線81、82とを、デー
タ線30と同時形成された配線層87Cによって電気的接続
したが、図９（Ａ）、（Ｂ）、（Ｃ）に示すように、配
線層87Cを第１の電極86に重なるまで延設し、配線層87C
も第１の電極86に誘電体膜を介して対向する第２の電極
として利用してもよい。
このように構成すると、キャパシタ85は、走査線20と
同時形成されたポリシリコン膜からなる第１の電極86
と、データ線30と同時形成されたアルミニウム膜からな
る電極層87Cとの重なり部分にTFT50の第１層間絶縁膜53
と同時形成された絶縁膜を誘電体膜とする第１のキャパ
シタ85Aと、走査線30と同時形成された第１の電極86
と、TFT50のソース領域521およびドレイン領域522と同
時形成されたポリシリコン膜からなる第２の電極57Bと
の重なり部分にTFT50のゲート絶縁膜58と同時形成され
た絶縁膜58Aを誘電体膜とする第２のキャパシタ85Bとを
備えていることになる。
このように構成した場合には、TFT50、走査線20、お
よびデータ線30を形成するための工程を利用して、製造
工程数を増やすことなくキャパシタ85を形成できる。そ
れに加えて、第１層間絶縁膜53を誘電体とするキャパシ
タ85Aと、第１層間絶縁膜53と比較して薄いゲート絶縁
膜58と同時形成された絶縁膜58Aを誘電体膜とする容量
の大きなキャパシタ85Bとを並列に電気的接続した容量
の大きなキャパシタ85をリセット信号線81、82と定電位
線84との間に構成できる。それ故、リセット信号線81、
82の時定数をより大きくできる。
（その他の形態） なお、アクイティブマトリクス基板１を形成するに
は、少なくとも、３つの導電膜（走査線30、データ線2
0、TFT50のソース領域521およびドレイン領域522）と、
２つの絶縁膜（層間絶縁膜56、およびゲート絶縁膜58）
の形成の際に、各導電体膜と絶縁膜とを適宜、組み合わ
せて、キャパシタ85を構成するのであれば、上記の構成
例１、２、３に限定されないものである。また、上記の
構成例では、データ線毎に形成されたリセット回路に対
してキャパシタを設けるような構成であるが、各データ
線毎に並列にキャパシタを設けるではなく、図18に示さ
れるようにリセット回路に一括キャパシタ85を設けるよ
うにしても良い。
また、上記の形態では、液晶装置用基板１にデータ側
駆動回路部60および走査側駆動回路部70の双方を構成し
たが、これらの駆動回路が液晶装置用基板１とは別体に
なっている液晶装置にも、本発明を適用することができ
る。また、リセット駆動回路80において、リセット電位
給断用スイッチ回路83の動作を制御するための制御信号
を出力する駆動回路についても、液晶装置用基板１に内
蔵されている構成、あるいは液晶装置用基板１とは別体
になっている構成のいずれについても、本発明を適用す
ることができる。
（液晶装置の使用例） 上記実施の形態に係る液晶装置を透過型で構成した場
合の電子機器への使用例を、図10ないし図14を参照して
説明する。
上記形態の液晶装置を用いて構成される電子機器は、
図10のブロック図に示すように、表示情報出力源1000、
表示情報処理回路1002、表示駆動装置1004、液晶装置10
06、クロック発生回路1008、および電源回路1010を含ん
で構成される。表示情報出力源1000は、ROM、RAMなどの
メモリ、テレビ信号などを同調して出力する同調回路な
どを含んで構成され、クロック発生回路1008からのクロ
ックに基づいて表示情報を処理して出力する。この表示
情報出力回路1002は、たとえば増幅・極性反転回路、相
展開回路。ローテーション回路、ガンマ補正回路、ある
いはクランプ回路等を含んで構成され、液晶装置1006を
駆動する。電源回路1010は、上述の各回路に電力を供給
する。
このような構成の電子機器としては、図11に示す液晶
プロジェクタ、図12に示すマルチメディア対応のパーソ
ナルコンピュータ（PC）、およびエンジニアリング・ワ
ークステーション（EWS）、図13に示すページャ、ある
いは携帯電話、ワードプロセッサ、テレビ、ビューファ
インダ型またはモニタ直視型のビデオテープレコーダ、
電子手帳、電子卓上計算機、カーナビゲーション装置、
POS端末、タッチパネルを備える装置などを挙げること
ができる。
図11に示す投射型表示装置は、液晶装置をライトバル
ブとして用いた投射型プロジェクタであり、たとえば３
枚プリズム方式の光学系を用いている。図11において、
液晶プロジェクタ1100では、白色光源のランプユニット
1102から出射された投射光がライトガイド1104の内部
で、複数のミラー1106および２枚のダイクロイックミラ
ー1108によって、Ｒ、Ｇ、Ｂの３原色に分離され（光分
離手段）、それぞれの色の画像を表示する３枚の液晶装
置1110R、1110G、1110Bに導かれる。そして、それぞれ
の液晶装置1110R、1110G、1110Bによって変調された光
は、ダイクロイックプリズム1112（光合成手段）に３方
向から入射される。ダイクロイックプリズム1112では、
レッドＲおよびブルーＢの光が90゜曲げられ、グリーン
Ｇの光は直進するので、各色の光が合成され、投射レン
ズ1114を通してスクリーンなどにカラー画像が投射され
る。
図12に示すパーソナルコンピュータ1200は、キーボー
ド1202を備える本体部1204と、液晶装置1206（液晶表示
画面）とを有する。
図13に示すページャ1300は、金属製のフレーム1302内
に、液晶表示基板1304、バックライト1306aを備えたラ
イトガイド1306、回路基板1308、第１および第２のシー
ルド板1310、1312、２つの弾性電導体1314、1316、およ
びフィルムキャリヤテープ1318を有する。２つの弾性電
導体1314、1316、およびフィルムキャリヤテープ1318
は、液晶表示基板1304と回路基板とを接続するものであ
る。
ここで、液晶表示基板1304は、２枚の透明基板1304
a、1304bの間に液晶を封入したもので、これにより少な
くともドットマトリクス型の液晶装置が構成される。一
方の透明基板には図14に示す駆動回路1004、あるいはこ
れに加えて表示情報処理回路1002を構成することができ
る。液晶表示基板1304に搭載されない回路は、液晶表示
基板1304の外付け回路とされ、図13に示す例であれば、
回路基板1308に搭載できる。
図13はページャの構成を示すものであるから、液晶表
示基板1304以外に回路基板1308が必要であるが、電子機
器用の一部品として液晶装置が使用される場合であっ
て、透明基板上に表示駆動回路が搭載される場合には、
その液晶表示装置としての最小単位は液晶表示基板1304
である。あるいは、液晶表示基板1304を筐体としての金
属フレーム1302に固定したものを、電子機器用の一部品
である液晶表示装置として用いることもできる。これら
に代えて、図14に示すように、液晶表示基板1304を構成
する２枚の透明基板1304a、1304bの一方に、金属の導電
膜が形成されたポリイミドテープ1322にICチップ1324を
実装したTCP（Tape Carrier Package）1320を接続し
て、電子接続用の一部品である液晶表示装置として使用
することもできる。
なお、本発明は上記実施例に限定されることなく、配
線層形成領域にシール層を形成するという本発明の要旨
の範囲内で種々変形した形態で実施が可能である。たと
えば、本発明は上述の各種の液晶装置の駆動に適用され
るものに限らず、反射型の液晶装置、あるいはエレクト
ロルミネッセンス、プラズディスプレー装置等電気光学
装置にも適用できるものである。
以上説明したように、本発明に係る液晶装置では、第
１基板に対して、リセット信号線の時定数を大きくする
ためのキャパシタを構成する。従って、本発明に係る液
晶装置等の電気光学装置では、リセット信号線の時定数
をデータ線の側の時定数よりも十分に大きくすることが
できるので、各データ線にリセット電位を印加した際に
リセット信号線にリセット駆動回路の全てのスイッチン
グ素子を一度に導通させるように構成しても、リセット
信号を確実に書き込むことができ、高精細で良好な画像
表示を行うことが可能である。それ故、データ線への画
像信号の供給に先立ってデータ線のそれぞれにリセット
電位を印加するタイプの液晶装置等の電気光学装置であ
っても、信号の回り込みに起因する横クロストークなど
が現れず、表示の品位を向上させることができる。
また、例えばリセット信号線の時定数を大きくするた
めのキャパシタは、従来であればデッドスペースであっ
たシール層の形成領域に構成するため、容量の大きなキ
ャパシタを構成する場合であっても、液晶装置用基板を
大型化せずに、かつ、画素部を含む液晶封入領域などを
縮小する必要がない。
また、キャパシタを構成する第１の電極および第２の
電極を各々、走査線、データ線、または画素部のスイッ
チング素子と同時形成される電極層から構成した場合に
は、工程数を増やすことなくキャパシタを構成できると
いう利点がある。
産業上の利点分野 本発明は、液晶装置用基板を用いた液晶装置等の電気
光学装置は、TFT等の駆動素子を備えた表示装置として
利用可能であり、更に投射型表示装置に利用可能であ
る。また、本発明に係わる電子機器は、このような表示
装置を用いて構成され、高品質の画像表示を行える電子
機器等として利用できる。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G02F 1/1368 G09G 3/36

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】第１及び第２基板間に液晶が封入されてな
    り、前記第１基板上には、画像信号が供給される複数の
    データ線と、前記複数のデータ線に交差して走査信号が
    供給される複数の走査線と、前記データ線と前記走査線
    の交差に対応して設けられた第１スイッチング素子と、
    前記第１スイッチング素子に対応して設けられた画素電
    極とからなる画素部と、 前記画素部の周辺部に、画像信号の供給に先立ってリセ
    ット信号線に供給されたリセット信号を前記データ線に
    供給するための第２スイッチング素子と、前記リセット
    信号線に接続されたキャパシタとを具備するリセット駆
    動回路とが配置されてなり、前記一対の基板は前記画素
    部より外側領域に形成されたシール層によって相互に接
    着されてなる液晶装置であって、 前記キャパシタは、所定の電位が供給される第１電極
    と、前記リセット信号線に電気的に接続されて、絶縁膜
    を介して前記第１電極に対向配置された第２電極とを一
    対の電極として前記シール層が形成された領域に配置さ
    れてなることを特徴とする液晶装置。
  2. 【請求項２】請求項１において、前記リセット信号線
    は、並列配置された複数の配線層からなり、前記第２電
    極は前記複数の配線層のうちの所定の配線層にコンタク
    トホールを介して接続されてなることを特徴とする液晶
    装置。
  3. 【請求項３】請求項１または２において、前記第１電極
    に接続された定電位線の方から前記リセット信号線に向
    けて延設された複数の電極層から構成され、前記第２電
    極は前記リセット信号線の方から前記定電位線に向けて
    延設された複数の電極層から構成されていることを特徴
    とする液晶装置。
  4. 【請求項４】請求項１または２において、前記第１スイ
    ッチング素子は薄膜トランジスタであって、前記第１電
    極および前記第２電極は各々、前記走査線、前記データ
    線、および前記薄膜トランジスタのソース・ドレイン領
    域のうちのいずれかと同時形成された異なる層間の電極
    層から構成されていることを特徴とする液晶装置。
  5. 【請求項５】請求項４において、前記第１スイッチング
    素子は薄膜トランジスタであって、前記第１電極および
    前記第２電極のうちの一方の電極は、前記走査線と同時
    形成された電極層から構成され、他方の電極は、前記デ
    ータ線と同時形成された電極層から構成され、 前記絶縁膜は前記薄膜トランジスタの層間絶縁膜と同時
    形成されてなることを特徴とする液晶装置。
  6. 【請求項６】請求項４において、前記第１電極および前
    記第２電極のうちの一方の電極は、前記走査線と同時形
    成された電極層から構成され、他方の電極は、前記薄膜
    トランジスタのソース・ドレイン領域と同時形成された
    電極層から構成され、 前記絶縁膜は前記薄膜トランジスタのゲート絶縁膜と同
    時形成された絶縁膜を誘導体膜として備えていることを
    特徴とする液晶装置。
  7. 【請求項７】請求項４において、前記第１電極および前
    記第２電極のうちの一方の電極は、前記走査線と同時形
    成された電極層から構成され、他方の電極は、前記デー
    タ線と同時形成された電極層、および前記薄膜トランジ
    スタのソース・ドレイン領域と同時形成された電極層か
    らなる２つの電極層から構成され、 前記キャパシタは、前記走査線と同時形成された電極層
    と前記データ線と同時形成された電極層との重なり部分
    に前記薄膜トランジスタの層間絶縁膜と同時形成された
    絶縁膜を誘導体膜として備える第１のキャパシタと、前
    記走査線と同時形成された電極層と前記薄膜トランジス
    タのソース・ドレイン領域と同時形成された電極層との
    重なり部分に前記薄膜トランジスタのゲート絶縁膜と同
    時形成された絶縁膜を誘電体膜として備える第２のキャ
    パシタとを有していることを特徴とする液晶装置。
  8. 【請求項８】請求項１ないし請求項７のいずれかにおい
    て、前記液晶装置用基板上には、前記データ線に前記画
    像信号を供給するデータ側駆動回路、および前記走査線
    を介して走査信号を供給する走査側駆動回路のうち少な
    くとも一方の駆動回路も構成されていることを特徴とす
    る液晶装置。
  9. 【請求項９】一方の１基板上に、画像信号が供給される
    複数のデータ線と、前記複数のデータ線に交差して走査
    信号が供給される複数の走査線と、前記データ線と前記
    走査線の交差に対応して設けられた第１スイッチング素
    子と、前記第１スイッチング素子に対応して設けられた
    画素電極とを有する電気光学装置において、 前記データ線に画像信号を供給する期間に先立ってリセ
    ット信号線に供給されたリセット信号を前記データ線に
    供給するための第２スイッチング素子と、前記リセット
    信号線に接続されたキャパシタとを有するリセット駆動
    回路とが配置されてなることを特徴とする電気光学装
    置。
  10. 【請求項１０】請求項９において、前記キャパシタは、
    所定の電位が供給される第１電極と、前記リセット信号
    線に電気的に接続された第２電極とを一対の電極として
    形成されてなることを特徴とする電気光学装置。
  11. 【請求項１１】請求項１ないし請求項10のいずれかにお
    いて、前記キャパシタの値は、前記データ線の総容量の
    ２分の１より大きいことを特徴とする電気光学装置。
  12. 【請求項１２】請求項１ないし請求項８のいずれかに記
    載の液晶装置を用いた投射型表示装置であって、光源部
    と、該光源部から出射された光を前記液晶装置で光変調
    した光を投射する投射手段とを有することを特徴とする
    投射型表示装置。
JP53136598A 1997-03-26 1998-03-18 液晶装置、電気光学装置およびそれを用いた投射型表示装置 Expired - Fee Related JP3521432B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-74204 1997-03-26
JP7420497 1997-03-26
PCT/JP1998/001175 WO1998043130A1 (fr) 1997-03-26 1998-03-18 Dispositif a cristaux liquides, dispositif electro-optique et dispositif de projection utilisant ces derniers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003014785A Division JP3685177B2 (ja) 1997-03-26 2003-01-23 電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP3521432B2 true JP3521432B2 (ja) 2004-04-19

Family

ID=13540431

Family Applications (2)

Application Number Title Priority Date Filing Date
JP53136598A Expired - Fee Related JP3521432B2 (ja) 1997-03-26 1998-03-18 液晶装置、電気光学装置およびそれを用いた投射型表示装置
JP2003014785A Expired - Fee Related JP3685177B2 (ja) 1997-03-26 2003-01-23 電気光学装置及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2003014785A Expired - Fee Related JP3685177B2 (ja) 1997-03-26 2003-01-23 電気光学装置及び電子機器

Country Status (6)

Country Link
US (1) US6404414B2 (ja)
JP (2) JP3521432B2 (ja)
KR (1) KR100516533B1 (ja)
CN (1) CN1111754C (ja)
TW (1) TW487822B (ja)
WO (1) WO1998043130A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0000290D0 (en) * 2000-01-07 2000-03-01 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP2001215614A (ja) * 2000-02-04 2001-08-10 Nec Corp 投射型液晶表示装置
KR100686223B1 (ko) * 2000-04-28 2007-02-22 삼성전자주식회사 액정 표시 장치
JP3578110B2 (ja) 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
US6760885B1 (en) 2000-06-15 2004-07-06 Microsoft Corporation System and method for using a standard composition environment as the composition space for video image editing
US7019718B2 (en) 2000-07-25 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
JP2002215063A (ja) * 2001-01-19 2002-07-31 Sony Corp アクティブマトリクス型表示装置
KR100747354B1 (ko) * 2001-01-30 2007-08-07 엘지전자 주식회사 평판 디스플레이 패널 및 그 구동방법
EP1280198A2 (en) * 2001-07-18 2003-01-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for fabricating the same
JP2004070293A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP3700714B2 (ja) 2002-06-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3979249B2 (ja) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2004200034A (ja) * 2002-12-19 2004-07-15 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2004241632A (ja) * 2003-02-06 2004-08-26 Seiko Epson Corp 強誘電体メモリおよびその製造方法
JP3772888B2 (ja) * 2003-05-02 2006-05-10 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100549983B1 (ko) * 2003-07-30 2006-02-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US8238019B2 (en) * 2003-11-01 2012-08-07 Silicon Quest Kabushiki-Kaisha Projection apparatus with coherent light source
US7986296B2 (en) * 2004-05-24 2011-07-26 Au Optronics Corporation Liquid crystal display and its driving method
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
US7649513B2 (en) 2005-06-25 2010-01-19 Lg Display Co., Ltd Organic light emitting diode display
TW200719310A (en) * 2005-08-05 2007-05-16 Sony Corp Display device
JP4998142B2 (ja) * 2007-08-23 2012-08-15 セイコーエプソン株式会社 電気光学装置及び電子機器
US20100007591A1 (en) * 2008-07-10 2010-01-14 Himax Display, Inc. Pixel unit for a display device and driving method thereof
JP5446273B2 (ja) * 2009-01-06 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5341191B2 (ja) * 2009-07-17 2013-11-13 シャープ株式会社 表示装置および表示装置の駆動方法
CN102576169B (zh) * 2009-09-30 2014-12-03 夏普株式会社 电子装置、显示面板
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012189766A (ja) * 2011-03-10 2012-10-04 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN104077995B (zh) * 2014-06-30 2017-01-04 上海天马微电子有限公司 Tft阵列基板、显示面板及显示装置
CN106531044B (zh) * 2015-09-11 2019-09-03 南京瀚宇彩欣科技有限责任公司 显示面板及其闸极驱动电路
TWI652815B (zh) 2017-12-18 2019-03-01 友達光電股份有限公司 顯示面板
US11106268B2 (en) * 2018-07-29 2021-08-31 Redpine Signals, Inc. Method and system for saving power in a real time hardware processing unit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
US4845482A (en) * 1987-10-30 1989-07-04 International Business Machines Corporation Method for eliminating crosstalk in a thin film transistor/liquid crystal display
US5300942A (en) * 1987-12-31 1994-04-05 Projectavision Incorporated High efficiency light valve projection system with decreased perception of spaces between pixels and/or hines
JP3069930B2 (ja) * 1992-02-28 2000-07-24 キヤノン株式会社 液晶表示装置
EP0648403A1 (en) * 1992-06-30 1995-04-19 Westinghouse Electric Corporation Gray-scale stepped ramp generator with individual step correction
JPH06186580A (ja) 1992-12-17 1994-07-08 Seiko Epson Corp 液晶表示装置
EP0644523B1 (en) * 1993-08-30 1999-01-13 Sharp Kabushiki Kaisha Data signal line structure in an active matrix liquid crystal display
US5703617A (en) * 1993-10-18 1997-12-30 Crystal Semiconductor Signal driver circuit for liquid crystal displays
EP0715753A1 (en) * 1994-06-09 1996-06-12 Koninklijke Philips Electronics N.V. Display device
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置

Also Published As

Publication number Publication date
CN1220740A (zh) 1999-06-23
CN1111754C (zh) 2003-06-18
US6404414B2 (en) 2002-06-11
KR20000015775A (ko) 2000-03-15
WO1998043130A1 (fr) 1998-10-01
JP3685177B2 (ja) 2005-08-17
JP2004004536A (ja) 2004-01-08
KR100516533B1 (ko) 2005-12-16
TW487822B (en) 2002-05-21
US20010033264A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
JP3521432B2 (ja) 液晶装置、電気光学装置およびそれを用いた投射型表示装置
US6396470B1 (en) Liquid crystal display apparatus
KR100516579B1 (ko) 전기광학장치와 그 제조방법 및 전자기기
US6847083B2 (en) Semiconductor device, electro-optic device, and electronic instrument
US7164408B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JPH1010548A (ja) アクティブマトリクス基板およびその製造方法
JP3956562B2 (ja) 電気光学装置
KR100471954B1 (ko) 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기
JP3240620B2 (ja) 表示装置、電子機器及び表示装置の製造方法
JP3336900B2 (ja) 液晶表示パネルおよびそれを用いた投写型表示装置
JP2001036087A (ja) アクティブマトリクス基板、電気光学装置及び電子機器
JP2000275676A (ja) 液晶表示装置及びそれを用いた電子機器
JP3633250B2 (ja) 液晶装置、及びその製造方法
JPH10111520A (ja) 液晶表示パネル及びそれを用いた電子機器
JP4536198B2 (ja) 液晶表示装置
JP3624703B2 (ja) 電気光学装置及びそれを用いた投射型表示装置
JP3835068B2 (ja) アクティブマトリクス基板及び電気光学装置及び電子機器
JP3714022B2 (ja) アクティブマトリクス基板、表示装置、及び電子機器
JP3603902B2 (ja) 液晶装置
JP3674630B2 (ja) 液晶表示パネルおよびそれを用いた投写型表示装置
JP2005266814A (ja) 電気光学装置及び電子機器
JP3726567B2 (ja) アクティブマトリクス基板、電気光学装置及び電子機器
JP3989776B2 (ja) 液晶表示パネルおよびそれを用いた投射型表示装置
JP2006126867A (ja) アクティブマトリクス基板及び電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees