JP2000275676A - 液晶表示装置及びそれを用いた電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 周辺回路の高速性を維持しつつ表示部と一体
化した液晶表示装置を提供する。 【解決手段】 第一の基板３１上に形成され行列状に配
置された画素２１と行方向に沿って延在する走査線１５
と列方向に沿って延在する信号線１１とを含み、走査線
１５と信号線１１との各交点に画素２１が接続され、各
画素２１は半導体能動素子２５と画素電極４５とを含む
表示部Ｂと、行方向端部上に配置され半導体能動素子８
５を含み走査線１５を駆動する走査線駆動回路Ｃ１と、
列方向端部上に配置され半導体能動素子８５を含み信号
線１１を駆動する信号線駆動回路Ｃ２と第一の基板３１
に対向して配置された透明な第二の基板５１と、両基板
間に挟持された液晶材Ｅと、第二の基板５１の内側の表
面上に形成され第二の周辺回路Ｃ２の少なくとも一部を
覆う絶縁性黒色遮光膜２０１とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置および
それを用いた電子機器に関するものであり、より詳細に
は、各画素ごとにスイッチング素子として薄膜トランジ
スタ（以下「ＴＦＴ」という。）等の半導体能動素子が
設けられているアクティブマトリックス型液晶表示装置
及びそれを用いた電子機器に関するものである。

【０００２】

【従来の技術】アクティブマトリックス型液晶表示装置
では、複数本の走査線が行方向に配置され、複数本の信
号線が列方向に配置されている。マトリックスの各交差
部には、画素が配置されている。各画素は、画素電極と
該画素電極に接続されたスイッチング用の素子とを含ん
でいる。アクティブマトリックス型液晶表示装置の画素
情報は、スイッチング用の素子によってオン/オフ制御
される。表示媒体としては液晶が用いられる。

【０００３】スイッチング素子として、ＭＩＭ（Ｍｅｔ
ａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ）や三端子素子、
特にゲート、ソース、ドレインを有する電界効果型薄膜
トランジスタ（以下「ＴＦＴ」という。）が用いられ
る。本明細書においては、画素電極に接続される電流端
子をドレイン、信号線に接続される他方の電流端子をソ
ースと呼ぶ。画素電極と薄膜トランジスタとを含む単位
セルを画素と称し、多数の画素がマトリックス（行列）
状に配置された表示部により画像を表示する。

【０００４】行に平行に配置された走査線（ゲート線）
が当該行に対応する薄膜トランジスタのゲート電極に接
続されている。列に平行に配置された信号線（ソース
線）が当該列に対応する薄膜トランジスタのソース電極
に接続されている。走査線を駆動する回路を走査線駆動
回路、信号線を駆動する回路を信号線駆動回路と称す
る。走査線駆動回路と信号線駆動回路とを含み、表示部
を駆動する回路を周辺回路と総称する。

【０００５】各画素電極ごとにスイッチング素子として
ＴＦＴを用いるアクティブマトリックス型液晶表示装置
は、一対の基板上に交差電極を形成した単純マトリック
ス型液晶表示装置と比較すると、多画素化に適し、画面
が鮮明である。近年、パーソナルコンピュータの表示画
面やビデオカメラのビューファインダ等の表示装置とし
ては、アクティブマトリックス型液晶表示装置が主流と
なってきている。

【０００６】このアクティブマトリックス型液晶表示装
置では、通常、透明ガラス基板上に多数の画素電極と薄
膜トランジスタとを形成する必要がある。透明ガラス基
板に対しては、高温でのアニールによるシリコンの結晶
化プロセスを適用することは困難である。液晶表示装置
に用いられる薄膜トランジスタとしては、低温でも形成
可能なアモルファスシリコンを用いたアモルファスシリ
コン薄膜トランジスタが用いられてきた。

【０００７】しかし、アモルファスシリコン中での電子
及び正孔の移動度は、約１ｃｍ²/Ｖｓと小さい。アモル
ファスシリコンをチャネル層として用いるアモルファス
シリコン薄膜トランジスタでは、高速のスイッチング動
作は困難である。そこで、通常の単結晶シリコン基板上
に別途形成された周辺回路チップを、ガラス基板上に別
途外付け配置するか、または、周辺回路チップが配置さ
れているフレキシブル基板上をガラス基板上に貼り付け
る構造が採用されている。

【０００８】さらに、レーザーアニールにより、アモル
ファスシリコンを多結晶化する技術も用いられてきてい
る。

【０００９】

【発明が解決しようとする課題】液晶表示装置の製造コ
ストを低減し、かつ製造工程を効率化するためには、表
示部と周辺回路とを同一基板上に一体形成することが好
ましい。

【００１０】本発明の目的は、周辺回路の高速性を維持
しつつ周辺回路を表示部と一体化した液晶表示装置を提
供することである。

【００１１】

【課題を解決するための手段】本発明の一観点によれ
ば、第一の基板と、前記第一の基板上に形成され、行列
状に配置された複数個の画素と、行方向に沿って延在す
る複数本の走査線と、列方向に沿って延在する複数本の
信号線とを含み、前記走査線と前記信号線との各交点に
前記画素の１つが接続され、各画素は半導体能動素子と
画素電極とを含む表示部と、前記第一の基板の行方向端
部上に配置され、半導体能動素子を含み、前記走査線を
駆動する走査線駆動回路を含む第一の周辺回路と、前記
第一の基板の列方向端部上に配置され、半導体能動素子
を含み、前記信号線を駆動する信号線駆動回路を含む第
二の周辺回路と、前記第一の基板に対向して配置された
透明な第二の基板と、前記第一及び第二の基板間に挟持
された液晶層と、前記第二の基板の内側の表面上に形成
され、前記第二の周辺回路の少なくとも一部を覆うよう
に配置された絶縁性黒色遮光膜とを有する液晶表示装置
が提供される。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１３】最近、エキシマレーザーなどを用いたレー
ザーアニール、結晶化前のアモルファスシリコンにＮｉ
やＧｅをドープして結晶化を促進する技術等の低温結晶
化技術の発展に伴って、ガラス基板上に形成されたアモ
ルファスシリコンをエキシマレーザーの照射により結晶
化して多結晶シリコン（ポリシリコン）を形成する技術
が開発されている。

【００１４】多結晶シリコンのチャネル層の電子および
正孔の移動度は、５０から１００ｃｍ²/Ｖｓ程度であ
り、従来のアモルファスシリコンの移動度と比較して格
段に大きい。従って、多結晶シリコンＴＦＴを用いれ
ば、従来のアモルファスシリコンＴＦＴを用いた場合と
比べて、著しく高速のスイッチング動作が可能となる。

【００１５】図１から図８までを参照して本発明の第１
の実施の形態による液晶表示装置を説明する。

【００１６】図１に、画像表示を行う表示部と表示部の
制御を行う周辺回路部とを同一基板上に一体形成したア
クティブマトリックス型液晶表示装置Ａの平面配置例を
示す。この液晶表示装置は、画像を表示するための概略
長方形の表示部Ｂと、表示部Ｂの周辺に配置され、表示
部Ｂを駆動する周辺回路部Ｃとを含む。

【００１７】周辺回路部は、走査線の延在先である表示
部Ｂの短辺（左右）に配置される第一の周辺回路（以
下、「走査線駆動回路」という。）Ｃ１と信号線の延在
先である長辺側（上下）に配置される第二の周辺回路
（以下、「信号線駆動回路」という。）Ｃ２とを含む。
走査線駆動回路Ｃ１上には、Ｃｒにより形成されるブラ
ックマトリックス（ＢＭ）１が導電性遮光膜として配置
されている。信号線駆動回路Ｃ２上には、絶縁性黒色樹
脂により形成される絶縁性黒色遮光膜２０１が配置され
ている。

【００１８】周辺回路Ｃの外周部は、液晶を収容空間内
に封止するためのシール材５により囲まれている。表示
部Ｂと周辺回路部Ｃとは、ともに分散配置され、多結晶
シリコンを半導体層として有する複数のＴＦＴを含む。

【００１９】図２は、アクティブマトリックス型液晶表
示装置Ａの全体の回路構成例を示す等価回路図である。
前述のように、液晶表示装置Ａは、表示部Ｂと周辺回路
部Ｃとを含む。

【００２０】表示部Ｂには、例えば合計２４００本の信
号線１１，１１，１１・・・が列方向に走っている。３
本の信号線により、ＲＧＢ等のカラー情報が伝達され
る。すなわち、２４００本の信号線により８００個の画
像情報が伝達できる。

【００２１】表示部Ｂには、さらに、たとえば合計６０
０本の走査線１５、１５、１５・・・が信号線１１と交
差して行方向に走っている。信号線と走査線との各交点
に画素２１が配置される。表示部Ｂ全体には、合計２４
００×６００個の画素２１、２１，２１・・・がマトリ
ックス状に配置されている。３個の画素で構成される各
表示単位ごとにＲＧＢの３色が表示可能であり、表示部
全体として８００×６００のカラー画像情報が表示でき
る。

【００２２】画素２１は、液晶セル２３と画素ＴＦＴ２
５と蓄積容量２７とを含んでいる。画素ＴＦＴ２５は、
図２ではダブルゲートＴＦＴで例示されているが、シン
グルゲートＴＦＴを用いても良い。リーク電流を低減す
るためには、ダブルゲートＴＦＴを用いることが有効で
ある。

【００２３】画素ＴＦＴ２５のソース電極Ｓは、信号線
１１と接続されている。画素ＴＦＴ２５のゲート電極Ｇ
は、走査線１５と接続されている。画素ＴＦＴ２５のド
レイン電極Ｄ側には、液晶セル２３と蓄積容量２７とが
並列に接続されている。

【００２４】画素２１に含まれる蓄積容量２７は、信号
線１１から注入された信号電荷を蓄積する。蓄積容量２
７は、例えば画素ＴＦＴ２５のリーク電流が無視できな
い場合にも、蓄積された電荷を保持するのに有効であ
る。尚、蓄積容量２７は、必要に応じて設けられる。

【００２５】多数の画素２１は、走査線駆動回路Ｃ１に
より駆動される６００本の走査線１５、１５、１５・・
・により、順次行単位で走査される。各画素２１は、該
当走査期間中に信号線駆動回路Ｃ２によって駆動される
計２４００本の信号線１１から画像情報を受ける。

【００２６】図３は、表示部Ｂに含まれる画素ＴＦＴの
構造例を示す断面図である。

【００２７】図３（a）は、ボトムゲート型のＴＦＴの
構造例を示す。

【００２８】図３（a）に示されるボトムゲート型のＴ
ＦＴ２５は、透明基板３１上にＣｒ等の金属により形成
されたゲート電極Ｇを有する。ゲート電極Ｇ上には、ゲ
ート絶縁膜として機能するＳｉＮ、ＳｉＯ₂等の絶縁膜
３３が形成され、さらにその上には、チャネル層として
機能するチャネル用のポリシリコン膜３５が堆積されて
いる。チャネル用のポリシリコン膜３５のゲート電極Ｇ
の両側の領域上には、チャネル用のポリシリコン膜３５
よりも高濃度にドーピングされたポリシリコン高濃度層
３７、３７が形成されている。このポリシリコン高濃度
層３７、３７上には、ソース電極Ｓ及びドレイン電極Ｄ
が形成される。このようにして形成された画素ＴＦＴ２
５を、窒化膜または酸化膜等により形成された層間絶縁
膜４１で覆い、周囲から絶縁保護する。層間絶縁膜４１
にコンタクト孔を開口し、その上にＩＴＯからなる画素
電極４５を形成する。画素電極４５は、画素ＴＦＴ２５
のドレイン電極Ｄと接続される。

【００２９】ポリシリコン膜は、例えばアモルファスシ
リコン膜を堆積し、このアモルファスシリコン膜を結晶
化することにより得られる。結晶化工程としては、XeCl
（波長３０８ｎｍ）又はKrF（波長２４８ｎｍ）光源を
用いた低温でのエキシマレーザーによるレーザーアニー
ル結晶化技術を用いることが好ましい。レーザーアニー
ル結晶化技術を用いれば、例えば高速動作が必要とされ
る信号線駆動回路を構成するＴＦＴ部分のみ又は周辺回
路のＴＦＴ部分にみを結晶化することも可能である。こ
の場合、レーザービームを走査する面積を低減すること
ができる。

【００３０】図３（ｂ）は、トップゲート型のＴＦＴの
構造例を示す。

【００３１】図３（ｂ）に示すトップゲート型のＴＦＴ
２５において、透明基板３１上にチャネル層として機能
するポリシリコン膜３５が形成され、その上には、ゲー
ト絶縁膜として機能するＳｉＮ、ＳｉＯ₂等の絶縁膜３
３が形成される。絶縁膜３３上に、Ｃｒ等の金属により
形成されたゲート電極Ｇが形成される。

【００３２】ポリシリコン膜３５上のソース領域及びド
レイン領域には、チャネル用ポリシリコン層３５よりも
高濃度にドーピングされたポリシリコン高濃度層３７、
３７が形成されている。このポリシリコン高濃度層３
７、３７上には、ソース電極Ｓ及びドレイン電極Ｄが形
成される。

【００３３】このようにして形成された画素ＴＦＴ２５
を、窒化膜、酸化膜等により形成された層間絶縁膜４１
で覆い、周囲から絶縁保護する。層間絶縁膜４１にコン
タクト孔を開口し、その上にＩＴＯからなる画素電極４
５を形成する。画素電極４５は、画素ＴＦＴ２５のドレ
イン電極Ｄと接続される。

【００３４】尚、Ｃｒ層の代わりに、Ｔｉ/Ａｌ/Ｔｉの
積層を用いても良い。チャネル用ポリシリコン層３５の
所望領域を高濃度に不純物ドーピングし、ポリシリコン
高濃度層３７を省略してもよい。また画素電極以外の部
分で周辺回路用ＴＦＴを形成することもできる。

【００３５】図４は、図１のIVa-IVｂ線断面図に相当す
る。図４に示す液晶表示装置Ａには、表示部Ｂと、表示
部Ｂの外側に設けられている周辺回路部Ｃとが設けられ
ている。液晶表示装置Ａは、第一の透明基板３１と第二
の透明基板５１と、これらの透明基板の間に形成されて
いる液晶収容空間８１内に充填される液晶材Ｅとを含
む。

【００３６】表示部Ｂには、複数の画素２１が形成され
ている。

【００３７】画素２１は、第一の透明基板３１の内側表
面上に形成された画素ＴＦＴ２５と画素電極４５とを含
む。

【００３８】図４に示されるように、表示部Ｂよりも周
辺側には、周辺回路部Ｃが配置される。図中、第一の透
明基板３１上に形成されている周辺回路が、第一の周辺
回路（走査線駆動回路）Ｃ１である。走査線駆動回路Ｃ
１は、能動駆動素子として多結晶薄膜トランジスタ、す
なわち周辺回路用ＴＦＴ８５を含んでいる。

【００３９】画素ＴＦＴ２５と周辺回路用ＴＦＴ８５に
よる凹凸は、第一の透明基板３１上に形成される平坦化
膜７３ｂにより平坦化される。画素電極４５は平坦化膜
７３Ｂ上に設けられる。表示部Ｂ領域の画素電極４５及
び平坦化膜７３ｂ上には、配向膜７５ｂが形成されてい
る。

【００４０】画素２１は、第二の透明基板５１の内側表
面上（第一の透明基板３１側）にそれぞれ設けられた赤
色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラー樹脂６１、
６３、６５と、各カラー樹脂６１，６３，６５の下部に
形成された共通電極７１とを含む。カラー樹脂６１，６
３，６５は、画素電極４５と対向する位置に設けられて
いる。

【００４１】カラー樹脂６１，６３，６５間には、Ｃｒ
により形成され、画素ＴＦＴ２５を遮光するためのブラ
ックマトリックス（ＢＭ）１が設けられている。さら
に、周辺回路用ＴＦＴ８５の上方であって、第二の透明
基板５１の内側表面上には、周辺回路用ＴＦＴ８５を覆
う遮光膜であるＣｒ製のブラックマトリックス（ＢＭ）
１、１、１・・・が形成されている。

【００４２】カラー樹脂６１、６３、６５及びブラック
マトリックスＢＭ１は、平坦化絶縁膜７３aにより被覆
されている。平坦化絶縁膜７３aが凹凸のあるカラー樹
脂６１、６３、６５の表面を覆い、平坦な表面を形成す
る。全画素に対向する共通電極７１は、この平坦な表面
上に形成される。共通電極７１の表面は、ポリイミド等
の樹脂製の配向膜７５aにより覆われている。

【００４３】絶縁性黒色樹脂としては、黒色の着色顔料
を入れたポリイミドを用いることができる。尚、絶縁性
黒色樹脂の材料として感光性ポリイミドを用いれば、別
途マスクを形成することなく、所望の位置、例えば第二
の周辺回路のうちの高速性が要求される回路、例えばシ
フトレジスタ回路のみを覆うように遮光膜を形成でき
る。

【００４４】第一の透明基板３１と第二の透明基板５１
との間であって、周辺回路部Ｃの外側には、ポリイミド
により形成されたシール材５が介装されている。第一の
透明基板３１と第二の透明基板５１は、シール材５とと
もに液晶収容空間８１を画定する。液晶収容空間８１内
には、液晶材Ｅが充填される。

【００４５】液晶セル２３（図２）は、ＩＴＯにより形
成されている画素電極４５と、ＩＴＯにより形成されて
いる共通電極７１と、両者の間に充填されている液晶材
Ｅとを含む。

【００４６】周辺回路部Ｃの回路構成について詳細に説
明する。

【００４７】図５は、１５０段構成の走査線駆動回路Ｃ
１のうち１段分の駆動回路を示す回路図である。走査線
駆動回路Ｃ１には、図５に示される駆動回路が１５０
段、直列に接続されている。図５に示されている１段分
の駆動回路は、走査方法の切り替えをするための双方向
スイッチ部１１１と、走査信号を生成するためのシフト
レジスタ部１１５と、走査信号のタイミングを決めるた
めのマルチプレクサ部１１７と、駆動能力を増強するた
めの３段の直列インバータ１２１ａ、１２１a、１２１a
を含む出力バッファー部１２１とを含む。

【００４８】フリップフロップ回路１２５の電源電圧は
ＶＤＤとＧＮＤである。フリップフロップ回路１２５か
らの出力は、ＮＡＮＤゲートおよびインバータを介して
マルチプレクサ部１１７に出力される。マルチプレクサ
部１１７において、フリップフロップ回路１２５からの
出力信号は、４本の出力信号線に分岐される。分岐され
た４本の出力信号は、マルチプレクス信号ＭＰ１〜ＭＰ
４との論理積をとった後、出力バッファー部１２１に供
給される。

【００４９】出力バッファー部１２１は、マルチプレク
サ部１１７からの４信号について、負荷に対する駆動能
力を増加させて出力する。出力バッファー部１２１は、
４本の出力端子を有している。出力バッファー部１２１
の各出力端子は、それぞれ、走査線を介して表示部Ｂの
画素ＴＦＴ２５のゲートＧに接続される。走査線駆動回
路Ｃ１は１５０段構成であり、各１段が４本の出力端子
を有している。従って、走査線駆動回路Ｃ１は６００本
の走査線１５、１５、１５、・・・を走査する。

【００５０】走査線駆動回路Ｃ１の回路動作を説明す
る。走査線駆動回路Ｃ１は、クロック信号ＣＬまたはそ
の反転信号である（−ＣＬ）に同期させて走査線１５を
順次走査する。一本の走査線１５に連結されている全て
の画素ＴＦＴ２５は、一時的に一斉にオン状態にされ
る。各行ごとに順次走査されるため、走査線駆動信号
は、１画面当り６００個であり、シフトレジスタ部１１
５は、マルチプレクス前の１画面当り１５０個の信号を
形成すればよい。従って、走査線側のシフトレジスタ部
１１５には、それほどの高速性を要求されない。走査線
駆動回路Ｃ１のシフトレジスタ部１１５のクロック信号
ＣＬおよびその反転クロック信号（−ＣＬ）のパルス周
波数は４０から６０ｋHzである。

【００５１】信号線駆動回路Ｃ２の構成について説明す
る。

【００５２】図２には、信号線駆動回路Ｃ２の概略構成
が示されている。

【００５３】信号線駆動回路Ｃ２は、アナログスイッチ
１５１と、該アナログスイッチ１５１を制御するアナロ
グスイッチ制御部１６１と、アナログスイッチ１５１と
アナログスイッチ制御部１６１とを接続するアナログス
イッチ制御信号線１８１とを含む。

【００５４】図示しないビデオ信号発生部から発生され
たビデオ信号は、ビデオ信号線１７を介してアナログス
イッチ１５１に伝達される。ビデオ信号は、アナログス
イッチ１５１がオンであれば、信号線１１を介して画素
ＴＦＴ２５のソース電極Sに伝達される。

【００５５】アナログスイッチ制御部１６１は、アナロ
グスイッチをオン/オフすることにより、ビデオ信号を
画素ＴＦＴ２５のソース電極Sに伝達するか否かの制御
を行う図６に、アナログスイッチ１５１と該アナログス
イッチ１５１を制御するアナログスイッチ制御部１６１
とを含む信号線駆動回路Ｃ２と、ビデオ信号線１７と表
示部Ｂの画素２１との接続関係を示す。

【００５６】表示部Ｂの画素２１の総数は、画素Ｎｏ.
１から画素Ｎｏ．８００までの８００画素である。１つ
の画素２１は、ＲＧＢの３色の各サブ画素を含む。表示
部Ｂのサブ画素数は、２４００（８００×３）である。

【００５７】ビデオ信号線１７の本数は、２４本であ
る。ビデオ信号線１７は、ＲＧＢの３色に対応して、ビ
デオ信号線Ｒ１からビデオ信号線Ｒ８まで、ビデオ信号
線Ｇ１〜ビデオ信号線Ｇ８まで、およびビデオ信号線Ｂ
１〜ビデオ信号線Ｂ８までの合計２４本である。

【００５８】アナログスイッチ１５１の総数は、アナロ
グスイッチＮｏ.１からアナログスイッチＮｏ.２４００
までの２４００個である。各アナログスイッチ１５１
は、ｐ型ＴＦＴとｎ型ＴＦＴで一対を成すＣＭＯＳ型Ｔ
ＦＴを含んでいる。

【００５９】アナログスイッチ制御部１６１は、１００
段のフリップフロップ回路１７３、１７３、１７３・・
・が直列に連結されて構成されるシフトレジスタ回路１
７１と、シフトレジスタ回路１７１を構成するフリップ
フロップ１７３の各出力に接続されているバッファー回
路１７５と、バッファー回路１７５の出力とアナログス
イッチの制御電極とを結ぶアナログスイッチ制御信号線
１８１とを含んでいる。

【００６０】１００段のフリップフロップ回路のクロッ
ク端子には、各段に共通のクロック信号ＣＫ及び反転ク
ロック信号（−ＣＫ）が入力される。１００段のフリッ
プフロップ回路のうち、初段のフリップフロップ回路１
７３の入力端子Ｄには、ＳＰ信号が入力する。初段のフ
リップフロップ回路１７３の出力端子Ｑから、第１段目
のフリップフロップ回路１７３の出力信号が供給され、
第１段目のバッファー回路１７５に入力される。

【００６１】さらに、初段のフリップフロップ回路１７
３の出力Ｑは、次段（第２段目）の入力端子Ｄに入力さ
れる。第２段目のフリップフロップ回路の出力は、第２
段目のバッファー回路１７５の入力端子に接続される。
以下、順次、フリップフロップ回路１７３の出力は次段
のフリップフロップ回路１７３の入力端子に接続される
とともに、次段の出力バッファー回路１７５の多入力端
子に接続される。

【００６２】バッファー回路１７５の出力は、フリップ
フロップ回路１７３側から数えて３段目のインバータ１
７６ｃと４段目のインバータ１７６ｄとの間で２本の線
に分岐されている。分岐された２本の線のうち一方は、
さらに１個のインバータ１７６ｆを介してｎ出力され
る。分岐された他方の線は、さらに２個のインバータ１
７６ｄおよび１７６ｅを介してｐ出力される。

【００６３】図７は、シフトレジスタ回路１７１を構成
するフリップフロップ回路１７３の回路図（図7(a））
と、バッファー回路１７５（図7(ｂ））の詳細な回路図
である。

【００６４】フリップフロップ回路１７３は、直列に接
続された３段のＣＭＯＳ回路１７３a、１７３ｂ、１７
３ｃを含む。電源電圧はＶＤＤ、ＧＮＤである第１段目
のＣＭＯＳ回路１７３aは、クロックドインバータであ
り、その接地端子側には、ｎ型ＭＯＳトランジスタ１７
４aが連結されている。このｎ型ＭＯＳトランジスタ１
７４aのゲート電極端子には、反転クロック信号（−Ｃ
Ｋ）が入力する。第１段目のＣＭＯＳ回路の電源電圧Ｖ
ＤＤ端子側には、ｐ型ＭＯＳトランジスタ１７４ｂが連
結されている。ｐ型ＭＯＳトランジスタ１７４ｂのゲー
ト電極端子には、クロック信号ＣＫが入力される。

【００６５】第１段目のＣＭＯＳ回路１７３aの入力
は、シフトレジスタ回路１７１全体の入力端子Ｄに接続
されている。第２段目のＣＭＯＳ回路１７３ｂはインバ
ータであり、その入力は、第１段目のＣＭＯＳ回路１７
３aの出力端子と連結されている。第２段目のＣＭＯＳ
回路１７３ｂの出力は、第３段目のクロックドインバー
タである入力端子と連結している。

【００６６】第３段目のＣＭＯＳ回路１７３ｃの接地端
子側には、ｎ型ＭＯＳトランジスタ１７４ｃが連結され
ている。ｎ型ＭＯＳトランジスタ１７４ｃのゲートに
は、クロック信号（ＣＫ）が入力する。第３段目のＣＭ
ＯＳ回路１７３ｃの電源電圧ＶＤＤ端子側には、ｐ型Ｍ
ＯＳトランジスタ１７４ｄが連結されている。ｐ型ＭＯ
Ｓトランジスタ１７４ｄのゲートには、反転クロック信
号（−ＣＫ）が入力する。

【００６７】第３段目のＣＭＯＳ回路１７３ｃの入力端
子は、フリップフロップ回路１７３全体の出力端子Ｑに
連結されており。さらに、第３段目のＣＭＯＳ回路１７
３ｃの入力端子は、第２段目のシフトレジスタ回路１７
１の入力端子Ｄと連結されている。第３段目のＣＭＯＳ
回路１７３ｃの出力は、第１段目のＣＭＯＳ回路１７３
aの出力と第２段目のＣＭＯＳ回路１７３ｂの入力とを
連結する線と接続されている。

【００６８】図７（ｂ）に、バッファー回路１７５のう
ちｐ出力側の回路の詳細を示す。

【００６９】図７（ｂ）に示すように、ｐ出力側のバッ
ファー回路１７５は、ＣＭＯＳインバータ回路１７６
a、１７６ｂ、１７６ｃ、１７６ｄ、１７６eの５段の直
列接続により構成されている。バッファー回路１７５の
入力は、図７（ａ）に示した各フリップフロップ１７３
の出力Ｑに接続されている。バッファー回路１７５のｐ
出力は、分岐されたｎ出力（図６）とともにアナログス
イッチ１５３の制御端子に接続されている。

【００７０】フリップフロップ回路１７３の入力端子Ｄ
に信号が入力されると、クロック信号ＣＫおよびクロッ
ク信号の反転信号（−ＣＫ）に応じて、出力信号Ｑが出
力される。各段のフリップフロップ回路１７３の出力Ｑ
は、出力バッファー回路１７５を通して各アナログスイ
ッチ１５１を制御する。フリップフロップ回路１７３の
各段の出力信号Ｑは、次段の入力Ｄに出力される。

【００７１】図６に示すように、例えば、Ｎｏ．１から
Ｎｏ．２４までの２４個のアナログスイッチ１５１は、
各２個（ｐ型のＴＦＴとｎ型のＴＦＴ）、合計４８個の
ＴＦＴから構成されている。２４個のアナログスイッチ
１５１は、シフトレジスタの１段分の出力信号（例えば
出力１、ｐとｎの２極性）を共有している。

【００７２】より詳細には、シフトレジスタのｎの出力
は、アナログスイッチ制御信号線１８１ａを介して、２
４個のアナログスイッチの全てのｎ型ＴＦＴのゲート電
極と連結されている。シフトレジスタのｐ出力は、アナ
ログスイッチ制御信号線１８１ｂを介して、２４個のア
ナログスイッチの全てのｐ型ＴＦＴのゲート電極と連結
されている。

【００７３】図６に基づいて、回路動作について説明す
る。

【００７４】１段のシフトレジスタ１７３からの制御信
号が、２４個のアナログスイッチ１５１（例えば、Ｎ
ｏ．１からＮｏ．２４までの２４個のアナログスイッ
チ）のオン/オフを同時に制御する。１段のシフトレジ
スタ１７３からの制御信号により、同じタイミングで２
４個のアナログスイッチ１５１が同時にオンされ、信号
線１１を介して、（ＲＧＢ各８個）のサブ画素へのデー
タの書き込みを行う。いわゆる８データ分割の点順次書
き込み方式である。

【００７５】具体的には、液晶表示装置において、以下
のような回路動作が行われる。

【００７６】走査線駆動回路Ｃ１が１本の走査線１５を
選択し、その走査線１５にゲートが接続される画素ＴＦ
Ｔ２５が全て導通状態になった時点で、シフトレジスタ
回路１７１の第１段目のフリップフロップ回路１７３に
接続される出力バッファ１７５のｎ端子とｐ端子との２
つの出力１から出力されるアナログスイッチ制御信号に
より、Ｎｏ．１からＮｏ．２４までのアナログスイッチ
１５１に含まれる２４個のｐ型ＴＦＴと２４個のｎ型Ｔ
ＦＴが、同時に“オン”する。

【００７７】アナログスイッチ１５１がオンされると、
表示部Ｂの走査線１５からの信号により既に導通状態に
なっている画素ＴＦＴ２５を介して、ビデオ信号線１７
のうち、Ｒ１からＲ８まで、Ｇ１からＧ８まで、Ｂ１か
らＢ８までの各表示信号の内容に対応して、各画素セル
（液晶セル２３と蓄積容量２７）に電荷を供給し、画素
に画像情報を書き込む。

【００７８】シフトレジスタ回路１７１が、第１段から
第１００段まで順次制御信号を出力し、Ｎｏ.１からＮ
ｏ.２４００までのアナログスイッチ１５１を、順次
“オン”させる。ビデオ信号線１７からのビデオ信号
（表示信号）は、１段のフリップフロップ回路１７３当
り２４画素ずつに分割されて、最終的にＮｏ.１からＮ
ｏ.２４００までのサブ画素に転送される。

【００７９】走査線駆動回路Ｃ１が次の走査線１５を選
択すると、それまで選択されていた画素ＴＦＴ２５は、
非導通状態になる。液晶セル２３と蓄積容量２７とは、
信号線１１から電気的に切断され、１５０本の走査線１
５が順次走査される１水平期間中、供給された画像情報
を次の走査まで保持する。

【００８０】以上に述べた動作を順次繰り返すことによ
り画像表示を行う。

【００８１】信号線駆動回路Ｃ２中のシフトレジスタの
動作速度は、４．８８ＭＨｚであり、走査線駆動回路の
シフトレジスタと比較して高速である。

【００８２】図８に、図１のVIIIa−VIIIｂ線視断面図
に相当する信号線駆動回路を含む液晶表示装置の周辺部
の断面を示す。周辺回路用ＴＦＴ８５としては、ポリシ
リコンＴＦＴを用いることができる。表示部Ｂの構造
は、図４に示されている図１のIVa−IVｂ線視断面図と
同様である。

【００８３】図８には、第１の透明基板３１上に形成さ
れ、多結晶ＴＦＴ８５を半導体能動素子として用いる信
号線駆動回路Ｃ２が示されている。図８の構造では、信
号線駆動回路Ｃ２の上方（第２の透明基板５１側）にお
いて信号線駆動回路Ｃ２を遮光する遮光膜が、ブラック
マトリックス（ＢＭ）、すなわち導電性遮光膜でなく、
絶縁性黒色樹脂膜２０１で形成されている。絶縁性黒色
樹脂膜２０１は、好ましくはカラーフィルタ６１、６
３、６５とほぼ等しい厚さを有する。

【００８４】表示部Ｂ側の第２の透明基板５１上には、
画素間の光の漏れを防止し、カラー表示特性を改善する
為に、カラーフィルタ６１、６３、６５と一部オーバー
ラップするようにブラックマトリックス（ＢＭ）１，
１，１、・・・が設けられている。ブラックマトリック
スは周辺回路Ｃ２上まで延在し、絶縁性黒色樹脂膜２０
１とも一部オーバラップしている。このオーバーラップ
により連続した遮光構造が形成され、遮光性が向上す
る。

【００８５】樹脂系の絶縁性黒色樹脂膜２０１を形成す
る材料としては、好ましくは、黒色の着色顔料を混入し
たポリイミドが用いられる。その他の材料としては、黒
色の着色顔料を混入したアクリル系またはエポキシ系の
樹脂を用いてもよい。感光性樹脂を用いれば、別途フォ
トレジスト膜を形成することがなく、露光、現像工程に
より黒色樹脂膜をパターニングすることができる。

【００８６】黒色樹脂膜２０１により、第２の透明基板
５側から信号線周辺回路Ｃ２に入射する光（主として可
視光）を遮光する。斜めの入射光に対しても、ブラック
マトリックス１と黒色樹脂膜２０１との連続遮光構造
が、十分な遮光性能を発揮する。

【００８７】信号線周辺回路Ｃ２の近傍に配置される遮
光構造は、黒色樹脂２０１のみであり、絶縁体である黒
色樹脂膜２０１と周辺回路Ｃ２のＴＦＴ８５とが形成す
る寄生容量は、極めて小さくすることができる。従っ
て、遮光構造を設けても、その寄生容量により周辺回路
Ｃ２の動作速度を遅くすることは少ない。

【００８８】次に、液晶表示装置の製造方法について説
明する。液晶表示装置の製造方法は、以下に説明する一
般的なアクティブマトリックス型の液晶表示装置の製造
方法が用いられる。

【００８９】トップゲート型ＴＦＴを半導体能動素子と
して用いた場合の、第一の透明基板側の表示部Ｂと周辺
回路部Ｃとの製造方法について、以下に説明する。

【００９０】図１６は、図３（ｂ）に示した構造と同様
の構造を有するトップゲート型ＴＦＴを、画素ＴＦＴ及
び周辺回路用ＴＦＴの両方に用いた場合の液晶表示装置
の一例を示す断面図である。

【００９１】図１６には、第１の透明基板側３１側の構
造を示す。

【００９２】第一の透明基板３１上には、ポリシリコン
膜３５、ＳｉＯ₂からなるゲート絶縁膜、ゲート電極Ｇ
が順次形成されている。ゲートの両側のポリシリコン層
は、ｎ型不純物又はｐ型不純物をイオン注入することに
より形成された高濃度層３７、３７によりソース及びド
レイン領域が形成されている。

【００９３】第一の透明基板上には、第一の層間絶縁膜
４１ａが形成されている。第一の層間絶縁膜４１ａに
は、ソース、ゲート、ドレインとコンタクトを形成する
ためのコンタクトホールが開口される。コンタクトホー
ルを介して、Ｔｉ/Ａｌ/Ｔｉによるソース電極Ｓ、ゲー
ト電極Ｇ、ドレイン電極Ｄが、第一の層間絶縁膜４１ａ
上に形成されている。

【００９４】第一の層間絶縁膜４１ａ上には、第二の層
間絶縁膜４１ｂが形成されている。

【００９５】画素ＴＦＴ２５のドレイン電極Ｄ上には、
第二の層間絶縁膜４１ｂを開口するコンタクトホールが
形成されている。

【００９６】第二の層間絶縁膜４１ｂ上には、ＩＴＯに
より形成された画素電極４５が形成されている。画素電
極４５は、表示部Ｂの画素ＴＦＴ２５のドレイン電極Ｄ
と接続される。

【００９７】周辺回路部Ｃの周辺回路用ＴＦＴは、ｎ型
のＴＦＴ８５ａとｐ型ＴＦＴ８５ｂとを含んでいる。イ
オン注入することにより高濃度層３７、３７をに形成し
ているため、同一基板上にｎ型のＴＦＴ８５ａとｐ型Ｔ
ＦＴ８５ｂを形成することが容易である。相補型回路
（ＣＭＯＳ回路）を形成することができるため、周辺回
路Ｃの高速化と低消費電力化が可能となる。

【００９８】液晶表示装置の詳細な製造工程について以
下に説明する。

【００９９】 第一の透明基板３１の上に、ＣＶＤ法
を用いてアモルファスシリコン膜を１０００オングスト
ローム堆積する。

【０１００】 エキシマレーザー法を用いて、アモル
ファスシリコン膜を結晶化する。この結晶化工程によ
り、アモルファスシリコン膜は多結晶シリコン膜３５と
なる。

【０１０１】 多結晶シリコン膜３５を、通常のフォ
トリソグラフィー工程とエッチング工程により島状に加
工して、ＴＦＴ用のチャネル層を形成する。

【０１０２】 ＰＥＣＶＤにより、ゲート絶縁膜３３
を形成する。ゲート絶縁膜３３を所定の形状に加工す
る。ＰＥＣＶＤの代わりにスパッタリングを用いても良
い。

【０１０３】 ＴＦＴのゲート電極の両脇に形成され
るソース電極及びドレイン電極のコンタクト抵抗を低減
するために、イオン注入により、チャネル層よりも高不
純物濃度にドープされた多結晶シリコン層３７をチャネ
ル用多結晶シリコン膜３３の両脇に形成する。ここで、
周辺回路部Ｃには、異なるドーピングイオンを用いたイ
オン注入により、ｎ型のＴＦＴ８５ａとｐ型ＴＦＴ８５
ｂを形成する。

【０１０４】 第一の透明基板３１上に、第一の層間
絶縁膜４１ａを形成する。

【０１０５】第一の層間絶縁膜４１ａに、ゲート、およ
びソース/ドレインコンタクトを形成するためのコンタ
クトホールを開口する。

【０１０６】コンタクトホールを介して、Ｔｉ/Ａｌ/
Ｔｉによるソース電極Ｓ、ゲート電極Ｇ、ドレイン電極
Ｄを、第一の層間絶縁膜４１ａ上に形成する。

【０１０７】 第一の透明基板３１の全面に、酸化膜
により形成される層間絶縁膜４１ｂを堆積する。酸化膜
に代えて窒化膜やポリイミド膜を用いることもできる。
層間絶縁膜膜４１ｂにコンタクト孔を開口し、ＩＴＯ
(インジウム錫酸化物)よりなる画素電極４５を形成す
る。

【０１０８】以上の工程により、トップゲート型ＴＦＴ
が完成する。

【０１０９】図４及び図８を参照しつつ、カラーフィル
タと第二のコモン電極とを備えた第二の透明基板５１側
の画素構造の製造方法について説明する。

【０１１０】 第二の透明基板５１上に、厚さ２００
０オングストロームのＣｒ膜を形成し、所定の形状のマ
スクを用いたエッチングを行うことにより、表示部Ｂの
画素ＴＦＴ２５及び周辺回路部Ｃの第一の周辺回路Ｃ１
上を覆う遮光膜であるブラックマトリックス（ＢＭ）
１、１、１・・・を形成する。

【０１１１】 第二の透明基板５１の上に、厚さ１.
５μｍの赤色のカラーレジストを塗布し、乾燥、露光、
現像を含む通常のフォトレジスト工程により、表示部Ｂ
に赤色のカラーフィルタ６１を形成する。

【０１１２】 緑色のカラーフィルタ６３及び青色の
カラーフィルタ６５を、と同様の工程により形成す
る。上記のカラーフィルタ６１、６３、６５は、ブラッ
クマトリックス（ＢＭ）１、１、１と端部をオーバーラ
ップさせて形成される。

【０１１３】 周辺回路部Ｃのうち第二の周辺回路Ｃ
２上を覆うように、第二の透明基板５１の内側に黒色樹
脂膜を塗布し、所定のパターン形成工程により絶縁性黒
色遮光膜２０１を形成する。

【０１１４】 カラーフィルタ６１、６３、６５及び
絶縁性黒色遮光膜２０１を保護するとともに、カラーフ
ィルタと絶縁性黒色遮光膜２０１とにより形成されてい
る凹凸を平坦化するために樹脂製の平坦化膜７３aを形
成する。

【０１１５】 スパッタ法により厚さ１０００オング
ストロームのＩＴＯ膜を成膜し、次いで所定のパターン
形成工程により共通電極７１を形成する。

【０１１６】 共通電極７１を覆うように、ポリイミ
ド等の配向膜７５aを形成する。

【０１１７】以上の工程により、第二の透明基板５１側
の構造が完成する。

【０１１８】尚、上記の工程に代えて、第二の透明基
板５１の外側に絶縁性黒色遮光膜又は導電性遮光膜を形
成し、第二の周辺回路上を覆うこともできる。また、第
一の透明基板側に絶縁性黒色遮光膜を形成し、第二の周
辺回路上を覆うことも出来る。

【０１１９】上記のようにして製造された、第一の透明
基板３１と第二の透明基板５１とを張り合わせて液晶表
示装置を形成する工程について以下に説明する。

【０１２０】 第一の透明基板３１と第二の透明基板
５１とに形成した配向膜７５a、７５ｂを必要に応じ、
加熱、硬化させる。

【０１２１】 配向膜７５a、７５ｂを、バフ（buf
f）布で一定方向に擦るラビング工程を行う。この工程
により、配向膜７５a、７５ｂには、配向構造が形成さ
れる。

【０１２２】 第一の透明基板３１上に、ポリマー
系、ガラス系、シリカ系などの球状体スペーサを散布す
る。

【０１２３】 第一の透明基板３１の周辺回路部Ｃの
さらに外周部に、シール用樹脂をディスペンサにより塗
布する。シールは、第一の透明基板３１上に第二の透明
基板５１を重ね、加熱加圧してシール用樹脂を硬化させ
る。第一の透明基板３１と第二の透明基板５１とがシー
ル材により張り合わされる。球状体スペーサが両基板間
の距離を所定の値に保つ。

【０１２４】 液晶材Ｅを、図示しない液晶注入口よ
り液晶収容空間８１に注入した後、液晶注入口を封止す
る。

【０１２５】信号線駆動回路Ｃ２の上に絶縁性黒色樹脂
膜２０１が設けられる。絶縁性黒色遮光膜２０１は、第
二の透明基板５１側から信号線駆動回路Ｃ２に入射する
光を遮光する。信号線駆動回路Ｃ２に用いられている半
導体能動素子、すなわち周辺回路用ＴＦＴ８５の、光に
起因する誤動作の確率を低減することができる。従っ
て、信号線駆動回路Ｃ２は入射光の有無によらずに安定
に動作し、液晶表示装置事態の動作も安定化する。

【０１２６】液晶の比誘電率（ε）は、５〜１１程度で
ある。第一の透明基板と第二の透明基板との間のギャッ
プは４〜５ミクロン程度である。従って、信号線駆動回
路Ｃ２を４．８８MHzで動作させる場合には、周辺回路
用TFT８５の寄生容量に起因する回路動作の速度低下が
問題となる。

【０１２７】高速動作すべき信号線駆動回路Ｃ２の遮光
膜として金属製ＢＭを用いると、ＴＦＴとＢＭとの間に
形成される寄生容量が信号線駆動回路Ｃ２の高速動作を
阻害する。絶縁性遮光膜を用いることにより、寄生容量
の増加を防止し、動作速度の低下を防止することができ
る。

【０１２８】本願実施例の液晶表示装置においては、１
ミクロン以下の薄い絶縁性黒色遮光膜で遮光体を形成す
ることもできる。

【０１２９】周辺回路、特に信号線駆動回路上を、第二
の透明基板５１の外側（第一の透明基板３１と反対側）
に設けられた液晶表示装置の外周に配置されている額縁
（ベゼル）２１１によって覆うことにより遮光する方法
も考えられる。しかしながら、広い額縁を用いる遮光構
造は、液晶表示装置の大画面化（液晶表示装置の狭額縁
化）の妨げになる。

【０１３０】信号線駆動回路（第二の周辺回路）を遮光
する遮光体として、カーボン系の黒色樹脂を用いること
もできる。

【０１３１】カーボン樹脂の中には、電気伝導率が１０
６Ωｍ以下と、半絶縁性を示す材料が存在する。このよ
うな半絶縁性のカーボン樹脂を用いると、絶縁性遮光膜
を用いた場合と比較して遮光膜に起因する寄生容量が大
きくなる。但し、半絶縁性のカーボン樹脂を用いた遮光
膜は、絶縁性遮光膜と比べて遮光性が良好である。寄生
容量との兼ね合いで、遮光性を優先させる必要がある場
合には、好ましく用いられる。

【０１３２】図９は、本発明の第１の実施の形態による
液晶表示装置の変形例である。

【０１３３】図９に示す液晶表示装置においては、第二
の透明基板５１の内側に設けられた絶縁性黒色樹脂膜２
０１とともに、第一の透明基板３１側にも、第二の周辺
回路Ｃ２を覆う絶縁性黒色樹脂膜３０１が設けられてい
る。

【０１３４】第一の透明基板側に設けられた遮光膜３０
１も、信号線駆動回路Ｃ２の上方を覆うように設けられ
ている。

【０１３５】図９に示す液晶表示装置においては、信号
線駆動回路Ｃ２の上方に二重の遮光膜として、絶縁性遮
光膜２０１、３０１が形成される。従って、信号線駆動
回路Ｃ２に関する遮光性が向上し、第１の実施の形態に
よる液晶表示装置と比べて、周辺回路、特に信号線駆動
回路の動作が、より一層安定になる。

【０１３６】図１０に、本発明の第２の実施の形態によ
る液晶表示装置を示す。第２の実施の形態においては、
第１の実施の形態による液晶表示装置と同一部分につい
ては、同一符号を付してその説明を省略する。

【０１３７】図１０は、液晶表示装置の周辺部の構造を
示す断面図であり、信号線駆動回路（第二の周辺回路）
Ｃ２を含んでいる。この図は、第１の実施の形態による
液晶表示装置における図８に対応する図面である。

【０１３８】図１０に示した液晶表示装置においては、
信号線駆動回路Ｃ２上を覆う遮光膜４０１が、第２の透
明基板５１の外側（第１の透明基板３１の存在する方向
と反対側）、すなわち液晶表示装置のパネルの外側に設
けられている。この液晶表示装置においても、遮光膜４
０１が第二の透明基板５１の外側から信号線駆動回路Ｃ
２側に入射する光を遮る。

【０１３９】信号線駆動回路Ｃ２と遮光膜４０１との間
に厚い絶縁体である第二の透明基板５１が介在する。従
って、第１の実施の形態で用いた絶縁性黒色樹脂の代わ
りに半絶縁性のカーボン系黒色樹脂を用いることがで
き、導電性の遮光膜を用いることも可能となる。遮光膜
の材料選択の自由度が増すとともに、例えば半絶縁性の
カーボン系黒色樹脂や導電性の遮光膜を用いた場合に
は、絶縁性の遮光膜を用いた場合と比較して遮光性が一
層向上するという効果を発揮する。

【０１４０】第二の透明基板５１の外側にパネル外遮光
体４０１を形成しているため、第一の透明基板３１と第
二の透明基板５１との間の狭いギャップの内側に遮光膜
を形成する場合と比較して遮光膜形成工程が容易にな
る。遮光膜形成工程としては、パネル組立工程の前に、
予め第２の透明基板５１の外側にパネル外遮光膜４０１
を形成しておくことも可能である。パネル組立工程終了
後にパネル外遮光膜４０１を形成することも可能であ
る。

【０１４１】従って、第１の実施の形態による液晶表示
装置と比べて、装置の組立工程の自由度が増す。

【０１４２】パネル外遮光膜４０１としては、黒色樹脂
膜の他にも、樹脂系黒色インクを用いることも可能であ
る。樹脂系黒色インクを用いて第二の透明基板５１上に
遮光膜を塗布する場合には、例えば油性の黒色フェルト
ペンを用いて第二の透明基板５１上に描画することも可
能である。

【０１４３】黒色フェルトペンを用いて描画すれば、第
二の透明基板５１上の所望の位置に遮光体を形成するこ
とも容易になる。樹脂系黒色インクの塗布により遮光膜
を形成すれば、第一の実施の形態又は第二の実施の形態
による液晶表示装置と比較して、より簡便な方法で遮光
膜を形成できる。また、遮光性粘着テープ、遮光性黒色
フィルム等を用いて遮光体を形成してもよい。

【０１４４】インクジェット法などを用いた印刷技術に
よって黒色遮光膜を形成することも可能である。印刷技
術を用いた方法は、遮光膜の形成に関する量産性と経済
性に優れる。

【０１４５】尚、上記の方法を採用すると、第二の透明
基板５１の厚さが０.７μｍ程度であり、第一と第二の
透明基板３１、５１のギャップが５μｍ程度であるた
め、斜め入射による迷光の可能性がある。

【０１４６】図１１には、第２の実施の形態による液晶
表示装置の第１の変形例を示す。

【０１４７】図１１に示した液晶表示装置においては、
信号線駆動回路Ｃ２を覆う遮光膜として、第二の透明基
板５１の外側のみでなく、第二の透明基板５１の内側に
も第二の透明基板５１を挟んでパネル外遮光膜４０１と
対向する位置に絶縁性遮光膜４０５が設けられている。
このパネル内遮光膜４０５も、信号線駆動回路Ｃ２の上
方を覆う。

【０１４８】信号線駆動回路Ｃ２の上方に二重の遮光膜
が形成されるため遮光性が向上し、斜め入射による迷光
の可能性が低減する。

【０１４９】図１２には、第２の実施の形態として示し
た液晶表示装置の第２の変形例を示す。

【０１５０】図１２に示した液晶表示装置では、パネル
外遮光膜４０１とパネル内の絶縁性遮光膜２０１とが、
上方からみた場合に異なる位置に設けられている。例え
ば、パネル外遮光膜４０１は信号線駆動回路Ｃ２のうち
のシフトレジスタ回路部（制御回路Ｂ’）上を覆ってお
り、絶縁性黒色樹脂により形成されるパネル内遮光膜２
０１は、制御回路Ａ’（アナログ制御スイッチ部）を覆
っている。制御回路Ｃ’（出力パッファ部）上には、導
電性遮光膜（ＢＭ）１が設けられている。遮光構造と回
路との組み合わせは、上述のものに限らず種々変更する
ことができる。

【０１５１】信号線駆動回路のうち異なる回路部に、そ
れぞれの回路部の特徴、例えば遮光性と回路の動作速度
とに応じて構造や位置の異なる遮光膜を適宜設けてい
る。

【０１５２】この構造では、製造工程の自由度が増すと
ともに、遮光膜と信号線駆動回路との位置関係をきめ細
かく設計することができ、周辺回路の高速性と周辺回路
の遮光性とを最適化することができる。

【０１５３】図１３及び図１４に、本発明の第３の実施
の形態による液晶表示装置を示す。

【０１５４】第３の実施の形態において、第１及び第２
の実施の形態による液晶表示装置と同一部分について
は、同一符号を付してその説明を省略する。

【０１５５】図１３は、液晶表示装置の全体構成の平面
図である。この平面図は、第１の実施の形態による液晶
表示装置における図１に対応する図面である。

【０１５６】図１３に示すように、液晶表示装置は表示
部Ｂと周辺回路部Ｃとを含む。周辺回路部Ｃは、走査線
駆動回路（第一の周辺回路）Ｃ１と信号線駆動回路（第
二の周辺回路）Ｃ２とを含む。

【０１５７】走査線駆動回路Ｃ１上には、Ｃｒにより形
成されるブラックマトリックス（ＢＭ）遮光膜１が設け
られている。信号線駆動回路Ｃ２上には、絶縁性黒色樹
脂により形成される遮光膜５０３が設けられている。

【０１５８】図１４は、図１３のXa−Xｂ線視断面図で
あり、第１の実施の形態による液晶表示装置における図
８に対応する図である。

【０１５９】この第３の実施の形態として示した液晶表
示装置では、図１４に示すように、液晶材Ｅを収容する
液晶材収容空間８１をシールするためのシール部材５０
１の構成が第１の実施の形態による液晶表示装置と異な
っている。

【０１６０】第３の実施の形態による液晶表示装置で
は、矩形の表示部Ｂの短辺側に配置されている走査線駆
動回路Ｃ１のさらに外側に、第１の実施の形態による液
晶表示装置と同様にシール材５０１が設けられている。
矩形の表示部Ｂの長辺側に配置されている信号線駆動回
路Ｃ２側のシール材５０３は、信号線駆動回路Ｃ２の上
部を覆うように設けられている。シール材５０１、５０
３は周辺回路部Ｃの外周をループ状に取り巻いている。

【０１６１】シール部材の形成工程としては、まず、通
常の樹脂性のシール部材５０１を、走査線駆動回路Ｃ１
の外側に設ける。次いで遮光性の黒色樹脂製のシール部
材５０３により信号線駆動回路Ｃ２上を覆う。

【０１６２】本実施の形態による液晶表示装置では、シ
ール部材５０１、５０３が、液晶収容空間８１に充填さ
れている液晶材Ｅをシールする。さらに、絶縁性黒色樹
脂で形成されたシール部材５０３が信号線駆動回路Ｃ２
上を覆い遮光する。絶縁性黒色樹脂で形成されたシール
部材５０３は、液晶材Ｅをシールするとともに、信号線
駆動回路Ｃ２に含まれる周辺回路用多結晶ＴＦＴ８５を
遮光することにより、光に起因するＴＦＴのリーク電流
を抑制する。

【０１６３】本実施の形態による液晶表示装置では、第
一の透明基板３１と第二の透明基板５１との間の遮光膜
５０３が樹脂製である。樹脂の比誘電率εは３程度であ
るため、液晶材Ｅの比誘電率（ε＝５〜１１程度）より
も小さい。従って、第一の透明基板と第二の透明基板と
の間に液晶材が充填されている場合と比較して、信号線
駆動回路Ｃ２に関連する寄生容量が低減する。

【０１６４】さらに、シール材と遮光膜とを兼用するこ
とにより、スペース効率が向上する。液晶表示装置の一
層の狭額縁化が可能となる。

【０１６５】尚、走査線駆動回路の外側に配置するシー
ル部材と信号線駆動回路を覆うように配置するシール部
材とを一体化し、両方のシール部材として遮光性のシー
ル部材を用いてもよい。シール部材の製造工程を簡単化
することが可能である。

【０１６６】図１５に、本発明の第４の実施の形態によ
る携帯用電子機器を示す。この携帯用電子機器（パーソ
ナルコンピュータ）は、第１から第３までの実施の形態
において説明した液晶表示装置を用いている。

【０１６７】図１５に示すパーソナルコンピュータで
は、表示部Ｂと周辺回路部Ｃとを含む液晶表示装置Ａを
用いている。

【０１６８】パーソナルコンピュータのその他の構成要
素は、一般的なパーソナルコンピュータと同じである。
すなわち、折りたたむと液晶表示装置Ａと一体化する箱
体６０１中には、図示しない中央演算処理装置（CPU）
や記憶回路が収納されている。箱体６０１の側面には、
外部記憶装置の挿入口６０３が設けられ、箱体６０１の
上面には、入力手段（キーボード）６０５が配置されて
いる。

【０１６９】本実施の形態による液晶表示装置を用いた
パーソナルコンピュータでは、周辺回路部Ｃを第一の透
明基板上に一体化して形成する。周辺回路部Ｃを外付け
した液晶表示装置と比べて、液晶表示装置Ａの額縁を狭
くすることができる。本体部の寸法が同じ場合に、表示
部Ｂを大画面化することが可能となる。信号線駆動回路
の能動半導体素子として多結晶ＴＦＴを用いるため、パ
ーソナルコンピュータの高速性を維持することができ
る。周辺回路部、特に第二の周辺回路上を絶縁性の遮光
膜で覆うため、光入射による多結晶ＴＦＴの誤動作を防
止することができる。

【０１７０】以上、本発明の実施の形態について説明し
たが、本発明はこれらに制限されるものではない。

【０１７１】例えば、セル外遮光膜は、第２の透明基板
に対して、直接または第２の透明基板の上に設けられた
偏光板の上に間接に設けてもよい。

【０１７２】また、ＢＭに関しては、単層または多層の
金属膜が使用できる。

【０１７３】周辺回路上の遮光膜をすべて絶縁性遮光膜
にすることも可能である。

【０１７４】第１及び第２の透明基板として、ガラス製
の基板を用いたが、石英または有機質のフィルムでも良
い。反射型の液晶表示装置の場合には、第一の基板は透
明である必要がない。セラミックス基板、絶縁膜で被覆
されたシリコン基板等を用いることもできる。

【０１７５】反射型の表示パネルの場合には、第一の透
明基板側のＩＴＯ電極は、Ａｌ等の他の金属材料に置換
可能である。

【０１７６】白黒の表示パネルであれば、画素部のカラ
ーフィルタは不要である。

【０１７７】基板上の平坦化膜の代わりに、窒化珪素ま
たは酸化珪素を用いても良い。第二の透明基板側には、
平坦化膜を設けなくてもよい。

【０１７８】本発明の液晶表示装置は、パーソナルコン
ピュータの表示装置としてのみではなく、携帯用通信機
器、テレビジョン、産業用モニタ装置等に用いても好適
である。

【０１７９】その他、種々の変更、改良、組み合わせ等
が可能なことは当業者には自明あろう。

【０１８０】

【発明の効果】周辺回路一体化型液晶表示装置におい
て、信号線駆動回路を構成する周辺回路用薄膜トランジ
スタのうちの少なくとも一部を覆う絶縁性遮光膜を設け
ることにより、光入射によるＴＦＴの誤動作を防止し、
かつ、寄生容量の増大を防止して、周辺回路の高速性を
維持することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による液晶表示装置
の平面図である。

【図２】本発明の第１の実施の形態による液晶表示装置
の等価回路図である。

【図３】本発明の第１の実施の形態による液晶表示装置
のうち画素ＴＦＴを中心とした部分の断面図であり、
（ａ）はボトムゲートＴＦＴを用いた場合、（ｂ）はト
ップゲートＴＦＴを用いた場合を示す。

【図４】本発明の第１の実施の形態による液晶表示装置
の走査線駆動回路側の断面図であり、図１のＩＶa-IＶ
ｂ線に沿う断面図を示す。

【図５】本発明の第１の実施の形態による液晶表示装置
の回路図であり、走査線駆動回路側の回路を示す。

【図６】本発明の第１の実施の形態による液晶表示装置
の回路図であり、信号線駆動回路側の回路を示す。

【図７】本発明の第１の実施の形態による液晶表示装置
の回路図であり、信号線駆動回路側の回路を示す。
（ａ）は、シフトレジスタを構成するフリップフロップ
回路の回路図、（ｂ）は、バッファー回路の回路図を示
す。

【図８】本発明の第１の実施の形態による液晶表示装置
の信号線駆動回路側の断面図である。図１のＶＩＩＩa-
ＶＩＩＩｂ線断面図を示す。

【図９】本発明の第１の実施の形態の液晶表示装置の変
形例である信号線駆動回路側の断面図であり、図１のＶ
ＩＩＩa-ＶＩＩＩｂ線断面図を示す。

【図１０】本発明の第２の実施の形態による液晶表示装
置の信号線駆動回路側の断面図であり、図１のＶＩＩＩ
a-ＶＩＩＩｂ線断面図を示す。

【図１１】本発明の第２の実施の形態の液晶表示装置の
第１変形例である液晶表示装置の断面図であり、信号線
駆動回路側の断面を示す。

【図１２】本発明の第２の実施の形態の第２変形例であ
る液晶表示装置の信号線駆動回路側の断面図であり、図
１のＶＩＩＩa-ＶＩＩＩｂ線断面図を示す。

【図１３】本発明の第３の実施の形態による液晶表示装
置の平面図である。

【図１４】本発明の第３の実施の形態による液晶表示装
置の信号線駆動回路側の断面図であり、図１のＶＩＩＩ
a-ＶＩＩＩｂ線断面図を示す。

【図１５】本発明の第１から第３までの実施の形態によ
る液晶表示装置のうちのいずれかを用いた電子機器の斜
視図であり、本発明の第4の実施の形態による電子機器
を示す。

【図１６】本発明の第１の実施の形態による液晶表示装
置の画素部と周辺回路とを示す断面図であり、図１のＩ
Ｖa-IＶｂ線に沿う断面図を示す。

【符号の説明】

Ａ 液晶表示装置 Ｂ 表示部 Ｃ 周辺回路部 Ｃ１ 走査線駆動回路 Ｃ２ 信号線駆動回路 Ｓ ソース Ｄ ドレイン Ｇ ゲート Ｅ 液晶材 １ 遮光膜（ＢＭ） ５ シール材 １１ 信号線 １５ 走査線 ２１ 画素 ２３ 液晶セル ２５ 画素ＴＦＴ ３１ 第一の透明基板 ４５ 画素電極 ５１ 第２の透明基板（対向基板） ７１ 共通電極 ８５ 周辺回路用ＴＦＴ ２０１ 絶縁性黒色樹脂 ４０１ パネル外遮光体 ５０１ シール材 ５０３ 遮光性シール材

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA59 JA25 JA26 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB51 JB56 JB63 JB69 KA04 KA07 KA16 KA18 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA30 MA35 MA37 MA41 NA25 NA27 NA29 PA06 QA07

Claims (11)

【特許請求の範囲】
1. 【請求項１】 第一の基板と、 前記第一の基板上に形成され、行列状に配置された複数
   個の画素と、行方向に沿って延在する複数本の走査線
   と、列方向に沿って延在する複数本の信号線とを含み、
   前記走査線と前記信号線との各交点に前記画素の１つが
   接続され、各画素は半導体能動素子と画素電極とを含む
   表示部と、 前記第一の基板の行方向端部上に配置され、半導体能動
   素子を含み、前記走査線を駆動する走査線駆動回路を含
   む第一の周辺回路と、 前記第一の基板の列方向端部上に配置され、半導体能動
   素子を含み、前記信号線を駆動する信号線駆動回路を含
   む第二の周辺回路と、 前記第一の基板に対向して配置された透明な第二の基板
   と、 前記第一及び第二の基板間に挟持された液晶層と、 前記第二の基板の内側の表面上に形成され、前記第二の
   周辺回路の少なくとも一部を覆うように配置された絶縁
   性黒色遮光膜とを有する液晶表示装置。
2. 【請求項２】 さらに、前記第一の基板の内側表面上に
   配置され、前記第二の周辺回路のうちの少なくとも一部
   を覆う他の絶縁性黒色遮光膜を有する請求項１に記載の
   液晶表示装置。
3. 【請求項３】 前記絶縁性黒色遮光膜の少なくとも一部
   が前記第一及び第二の基板間で、前記液晶層をシールす
   るシール材を兼ねている請求項１に記載の液晶表示装
   置。
4. 【請求項４】 前記絶縁性黒色遮光膜は、前記第二の周
   辺回路及び前記第一の周辺回路の全面を覆うように形成
   されている請求項２に記載の液晶表示装置。
5. 【請求項５】 さらに前記第一の周辺回路上方の前記第
   二の基板の内側表面上に設けられている導電性遮光膜を
   有する請求項２記載の液晶表示装置。
6. 【請求項６】 さらに前記第二の基板の外側表面上に設
   けられた絶縁性黒色遮光膜又は導電性遮光膜を有する請
   求項５に記載の液晶表示装置。
7. 【請求項７】 前記第二の周辺回路上のうち動作周波数
   の低い回路上には、さらに前記第二の基板の内側表面上
   に設けられた導電性遮光膜を有する請求項５に記載の液
   晶表示装置。
8. 【請求項８】 前記第二の周辺回路は、 該微から供給されるビデオ信号線を伝達するビデオ信号
   線と、 該ビデオ信号線と前記半導体能動素子のソース電極との
   間に設けられ各々が制御端子と一対の電流端子とを有
   し、制御端子に印加される信号によって前記ビデオ信号
   線から前記半導体能動素子のソース電極に伝えられるビ
   デオ信号をスイッチする複数のアナログスイッチと、 該複数のアナログスイッチを制御するアナログスイッチ
   制御部とを含み、 該アナログスイッチ制御部は、 複数段のフリップフロップ回路を含むシフトレジスタ回
   路と、 前記フリップフロップ回路の各段の出力に連結されるバ
   ッファー回路と、 前記バッファー回路の各出力と前記各アナログスイッチ
   の制御端子とを結ぶアナログスイッチ制御信号線とを含
   む請求項５に記載の液晶表示装置。
9. 【請求項９】 前記シフトレジスタ回路は、前段の出力
   が次段に入力されるよう直列接続された複数段のＤ−フ
   リップフロップを含み、 前記バッファ回路は、前記各段のＤ−フリップフロップ
   の出力と接続され、インバータ回路が直列に連結された
   直列インバータチェインを含む請求項８に記載の液晶表
   示装置。
10. 【請求項１０】 第一の基板と、 前記第一の基板上に形成され、行列状に配置された複数
    個の画素と、行方向に沿って延在する複数本の走査線
    と、列方向に沿って延在する複数本の信号線とを含み、
    前記走査線と前記信号線との各交点に前記画素の１つが
    接続され、各画素は半導体能動素子と画素電極とを含む
    表示部と、 前記第一の基板の行方向端部上に形成され、半導体能動
    素子を含み、前記走査線を駆動する走査線駆動回路を含
    む第一の周辺回路と、 前記第一の基板の列方向端部上に形成され、半導体能動
    素子を含み、前記信号線を駆動する信号線駆動回路を含
    む第二の周辺回路と、 前記第一の基板に対向して配置された透明な第二の基板
    と、 前記第一及び第二の基板間に挟持された液晶層と、 前記第二の基板の外側表面上に形成され、前記第二の周
    辺回路の少なくとも一部を覆うように配置された導電性
    遮光膜とを含む液晶表示装置。
11. 【請求項１１】 第一の基板と、 前記第一の基板上に形成され、行列状に配置された複数
    個の画素と、行方向に沿って延在する複数本の走査線
    と、列方向に沿って延在する複数本の信号線とを含み、
    前記走査線と前記信号線との各交点に前記画素の１つが
    接続され、各画素は半導体能動素子と画素電極とを含む
    表示部と、 前記第一の基板の行方向端部上に配置され、半導体能動
    素子を含み、前記走査線を駆動する走査線駆動回路を含
    む第一の周辺回路と、 前記第一の基板の列方向端部上に配置され、半導体能動
    素子を含み、前記信号線を駆動する信号線駆動回路を含
    む第二の周辺回路と、 前記第一の基板に対向して配置された透明な第二の基板
    と、 前記第一及び第二の基板間に挟持された液晶層と、 前記第二の基板の内側の表面上に形成され、前記第二の
    周辺回路の少なくとも一部を覆うように配置された絶縁
    性黒色遮光膜とを有する液晶表示装置と；電子回路を有
    する箱体と；を含む電子機器。