KR100516533B1 - 액정장치,전기광학장치및그것을사용한투사형표시장치 - Google Patents

액정장치,전기광학장치및그것을사용한투사형표시장치 Download PDF

Info

Publication number
KR100516533B1
KR100516533B1 KR19980709323A KR19980709323A KR100516533B1 KR 100516533 B1 KR100516533 B1 KR 100516533B1 KR 19980709323 A KR19980709323 A KR 19980709323A KR 19980709323 A KR19980709323 A KR 19980709323A KR 100516533 B1 KR100516533 B1 KR 100516533B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
line
reset signal
capacitor
Prior art date
Application number
KR19980709323A
Other languages
English (en)
Other versions
KR20000015775A (ko
Inventor
겐야 이시이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20000015775A publication Critical patent/KR20000015775A/ko
Application granted granted Critical
Publication of KR100516533B1 publication Critical patent/KR100516533B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

액정 장치용 기판(1)에 있어서, 데이터선으로의 화상 신호의 공급에 앞서 데이터선의 각각에 리셋 전위를 인가하기 위한 리셋 신호선(81, 82)과, 정전위선(84) 사이에 커패시터(85)를 구성하고, 이 커패시터(85)는 TFT(50)를 제조하기 위한 각 공정을 원용하여 형성함으로써, 데이터선으로의 화상 신호의 공급에 앞서 데이터선의 각각에 리셋 전위를 인가하는 형태의 액정 장치 및 그것을 이용한 투사형 표시 장치에 있어서, 데이터선으로부터 리셋 신호선을 통한 신호의 돌아 들어감을 방지하여, 표시의 품질을 높일 수 있는 구성을 제공한다.

Description

액정 장치, 전기 광학 장치 및 그것을 사용한 투사형 표시 장치{Liquid crystal device, electrooptic device, and projection display device using the same}
본 발명은, 액정 장치용 기판을 이용한 액정 장치 등의 전기 광학 장치, 및 그것을 이용한 투사형 표시 장치에 관한 것이다. 보다 상세하게는, 데이터선으로의 화상 신호의 공급에 앞서 데이터선의 각각에 리셋 전위를 인가하는 형태의 액정 장치 및 전기 광학 장치의 구조에 관한 것이다.
액정 장치에 사용되는 액정 장치용 기판 중, 예를 들면 구동 회로 내장형인것에서는, 도 15에 블록도를 도시한 바와 같이, 기판(10)상에 매트릭스 형상으로 배열된 복수의 주사선(20) 및 복수의 데이터선(30)에 의해 화소 영역(40)이 구획된 화소부(11)가 구성되어 있다. 화소 영역(40)의 각각에는, 주사선(20)과 데이터선(30)에 접속하는 화소 스위칭용 TFT(50)(박막 트랜지스터), 액정 셀 및, 용량선(29)사이에 구성된 유지 용량이 형성되어 있다. 기판(10)상에 있어서 화소부(11)로부터 외측 영역(주변 부분)에는, 복수의 데이터선(30)의 각각에 화상 신호를 공급하는 데이터측 구동 회로부(60)와, 복수의 주사선(20)의 각각에 주사 신호를 공급하는 주사측 구동 회로부(70)가 구성되어 있다. 이러한 구동 회로부(60, 70)중, 데이터측 구동 회로부(60)에는, X 시프트 레지스터(610)와, 아날로그 스위치로서의 TFT를 구비하는 샘플링 회로(620)가 구성되어, 화상 신호선(630)을 통해 각 데이터선(20)에 화상 신호가 공급된다.
이와 같이 구성한 액정 장치용 기판(1)을 이용한 액정 장치에 있어서, 예를 들면, 각 행마다 화상 신호가 대향 전극의 전위를 기준으로 데이터 신호의 극성을 반전하는, 액정에 인가되는 전압의 극성을 반전하는, 소위 반전 구동 방식을 행하는 데에는, 도 16a에 도시된 바와 같이, 데이터선(30)(TFT(50)의 소스 전극)에 공급되는 화상 신호는 1수평 주사 기간마다 극성이 반전되면서 TFT(50)를 통해 액정 셀에 기록되므로, 화소 스위칭용 TFT의 화소 전극의 전위는 도 16b에 도시된 바와 같이 변화한다. 즉, 화상 신호는 1수평 주사 기간마다 극성이 반전되므로, 화소 전극의 전위는 크게 변화하여, 그 만큼 데이터선(30)으로부터 화상 신호선(620)으로의 충전 및 방전이 반복된다. 이와 같은 충전 및 방전은, NTSC 규격에 근거한 표시이면 샘플링 비율이 비교적 낮기 때문에, 표시 품질에 악영향을 미치지 않지만, HDTV나 배속 NTSC에 의한 표시를 행하면, 샘플링 비율이 높으므로, 표시에 노이즈 등을 발생시키는 원인이 된다.
그래서, 도 15에 도시된 바와 같이, 화소부(11)로부터 외측 영역에 대하여 는, 수평 귀선 구간 등을 이용하여 데이터선(30)으로의 화상 신호의 공급에 앞서데이터선(30)의 각각에 리셋 전위를 인가하기 위한 2계열의 리셋 신호선(81, 82) 및 리셋 전위 공급 차단용 스위치 회로(83)를 구비하는 리셋 구동 회로(80)를 구성하여, 데이터선(30)으로부터의 충전 및 방전을 리셋 전위로 거의 종료시키는 구성이 제안되어 있다. 이 구성의 액정 장치용 기판(1)에서는, 도 16c에 도시된 바와 같이, 데이터선(30)에 화상 신호를 공급하기 직전에 리셋 신호선(81, 82)으로부터 소정의 극성을 갖는 리셋 전위가 인가된다. 이 때문에, 데이터선(30)으로부터의 충전 및 방전을 화상 신호가 데이터선(30)에 공급되기 전에 거의 종료시키므로, 도 16d에 도시된 바와 같이, 화소 전극의 전위의 시간적 변화가 작고, 데이터선(30)으로부터의 충전 및 방전량을 억제할 수 있다. 따라서, 화상 신호선(630)의 전위의 흔들림을 방지하므로, 표시에 노이즈가 발생하는 것을 억제할 수 있다.
여기서, 액정 장치용 기판(1)과 대향 기판(도시하지 않음)을 기판 사이에 소정의 셀 갭(cell gap)을 확보한 상태로 접합시킴에 있어서는, 도 15 및 도 17에 도시된 바와 같이, 액정 장치용 기판(1)보다도 대향 기판(5)쪽이 작으므로, 액정 장치용 기판(1)의 외측 테두리보다도 상당히 안쪽에 셀 갭재가 함유된 시일재를 도포하며, 이 시일재로 구성된 시일층(90)에 의해, 액정 장치용 기판(1)과 대향 기판(5)을 접합시키고, 그 내측 영역을 액정 밀봉 영역(12)으로 한다. 도 17에 도시한 예에서는, 화소부(11)의 외측 영역 중, 리셋 신호선(81, 82)으로부터 약간 외측에 시일층(90)을 형성하고 있다. 또한, 시일층(90)이 형성된 영역에는, 주사선(20)을 형성하는 공정 등을 그대로 원용하여 다수의 더미 패턴(dummy pattern; 15)을 병렬하는 상태로 형성함으로써, 반대측의 데이터선의 기하학적 형상을 일치시키고, 패널 전체로서 이들의 부분을 외관상 평탄화하여, 거기에 시일재를 도포하고 있다.
[발명의 개시]
그러나, 종래와 같이, 데이터선(30)으로의 화상 신호의 공급에 앞서 데이터선(30)의 각각에 리셋 전위를 인가하고, 데이터선(30)으로부터의 충전 및 방전을 리셋 전위로 종료시키는 구성에서는, 옆으로 나열된 화소를 일제히 리셋하기 때문에, 전회(前回)의 프레임에 있어서 표시 패턴에 따라 리셋 신호선(81, 82)을 통해 다른 데이터선(30)으로의 신호(전하)의 돌아 들어감(circulation)이 발생된다. 이와 같은 신호의 돌아 들어가는 것은 표시에 횡 크로스토크 등으로서 나타나며, 표시의 품질을 저하시킨다고 하는 문제점이 있다. 이러한 문제점은, 리셋 신호선(81, 82)의 시정수(時定數)가 데이터선(30)측의 시정수와 비교하여 충분히 크면 막을 수 있지만, 종래는, 데이터선(30)의 폭을 넓혀 데이터선(30)측의 시정수를 상대적으로 작게 하는 방법밖에 없고, 이 정도의 대책으로는 상기 신호의 돌아 들어가는 것을 확실히 막을 수 없다.
그래서, 본 발명의 과제는, 상기의 문제점을 해소하는 것에 있고, 데이터선으로의 화상 신호의 공급에 앞서 데이터선의 각각에 리셋 전위를 인가하는 형태의 액정 장치, 및 그것을 이용한 투사형 표시 장치에 있어서, 리셋 신호선의 시정수 자체를 크게 하여, 데이터선측으로부터 리셋 신호선을 통한 신호의 돌아 들어감을 방지하여, 표시의 품질을 높일 수 있는 구성을 제공하는 것에 있다.
상기한 과제를 해결하기 위해서, 본 발명은, 한 쌍의 기판 사이에 액정이 봉입(封入)되고, 상기 한 쌍의 기판의 한쪽 기판 상에는 화상 신호가 공급되는 복수의 데이터선과, 상기 복수의 주사선에 교차하여 주사 신호가 공급되는 복수의 주사선과, 상기 각 데이터선과 주사선에 접속된 제 1 스위칭 소자와, 상기 제 1 스위칭 소자에 접속된 화소 전극으로 이루어진 화소부와, 상기 화소부의 주변부에서 화상 신호의 공급에 앞서 리셋 신호선에 공급된 리셋 신호를 상기 데이터선에 공급하기 위한 제 2 스위칭 소자와, 상기 제 2 스위칭 소자에 접속되어 전하를 축적하는 커패시터를 구비하는 리셋 구동 회로가 배치되어지고, 상기 한 쌍의 기판은 상기 화소부로부터 외측 영역에 형성된 시일층에 의해 서로 접착되어 있는 액정 장치에 있어서, 상기 커패시터는 소정의 전위가 공급되는 제 1 전극과, 상기 리셋 신호선에 전기적으로 접속되어, 절연막을 통해 상기 제 1 전극에 대향 배치된 제 2 전극을 한 쌍의 전극으로서 상기 시일층이 형성된 영역에 배치되어지는 것을 특징으로 한다.
즉, 본 발명에 따른 액정 장치에서는, 제 1 기판에 대하여, 리셋 신호선의 시정수를 크게 하기 위한 커패시터를 구성함과 동시에, 이 커패시터를 시일층의 형성 영역에 구성한다. 따라서, 본 발명에 따른 액정 장치에서는, 리셋 신호선의 시정수를 데이터선측의 시정수보다도 충분히 크게 할 수 있으므로, 각 데이터선에 리셋 전위를 인가하였을 때에 리셋 신호선을 통해 다른 데이터선에 신호가 돌아 들어가지 않는다. 따라서, 데이터선으로의 화상 신호의 공급에 앞서 데이터선의 각각에 리셋 전위를 인가하는 형태의 액정 장치에 있어서도, 신호의 돌아 들어감에 기인하는 횡 크로스토크 등이 나타나지 않으므로, 표시의 품질을 향상시킬 수 있다. 게다가, 리셋 신호선의 시정수를 크게 하기 위한 커패시터는, 종래에는 데드 스페이스이었던 시일층의 형성 영역에 구성하기 때문에, 아무리 용량이 큰 커패시터를 구성한다고 해도, 액정 장치용 기판을 대형화시키지 않고, 또한, 화소부를 포함한 액정 밀봉 영역 등을 축소할 필요가 없다.
본 발명에 있어서, 상기 리셋 신호선은, 병렬 배치된 복수의 배선층으로 구성되며, 해당 복수의 배선층의 각각에 다른 전위의 리셋 신호가 공급되는 경우가 있다. 이 경우에는, 상기 배선층에 대하여 상기 제 2 전극이 콘택트 홀을 통해 전기적으로 접속하도록 구성하면, 상기 제 2 전극은 소정의 배선층(리셋 신호선)에만 전기적으로 접속하게 된다.
본 발명에 있어서, 상기 제 1 전극은 상기 정전위선측으로부터 상기 리셋 신호선측을 향해 연장 설치된 복수의 전극층으로 구성되며, 상기 제 2 전극은, 상기 리셋 신호선측으로부터 상기 정전위선을 향해 연장 설치된 복수의 전극층으로 구성되어 있는 것이 바람직하다. 즉, 리셋 신호선 및 정전위선은 화소부의 주변 부분에 평행하게 배열하는 것이 레이아웃상, 바람직하므로, 리셋 신호선과 정전위선 사이를 시일층의 형성 영역으로 하고, 거기에 리셋 신호선측 및 정전위선측의 쌍방으로부터 전극층을 설치하여 커패시터를 만들어 넣는 것이 바람직하다.
본 발명에 있어서, 상기 제 1 전극 및 상기 제 2 전극은 각각, 상기 주사선, 상기 데이터선, 및 상기 박막 트랜지스터의 소스·드레인 영역 중의 어느 하나와 동시에 형성된 다른 층사이의 전극층으로 구성함으로써, 공정수를 늘리지 않고 상기 커패시터를 구성하는 것이 바람직하다.
예를 들면, 상기 제 1 및 제 2 전극 중, 한쪽의 전극은 상기 주사선과 동시 형성된 전극층으로 구성되며, 다른쪽의 전극은 상기 데이터선과 동시 형성된 전극층으로 구성되는 경우가 있으며, 이 경우에, 상기 커패시터는 상기 제 1 전극과 상기 제 2 전극의 겹치는 부분에 상기 박막 트랜지스터의 층간 절연막과 동시 형성된 절연막을 유전체막으로 구비하게 된다.
또한, 상기 제 1 및 제 2 전극 중, 한쪽의 전극은 상기 주사선과 동시 형성된 전극층으로 구성되고, 다른쪽의 전극은 상기 박막 트랜지스터의 소스·드레인 영역과 동시 형성된 전극층으로 구성되는 경우가 있으며, 이 경우에, 상기 커패시터는, 상기 제 1 전극과 상기 제 2 전극의 겹치는 부분에 상기 박막 트랜지스터의 게이트 절연막과 동시 형성된 절연막을 유전체막으로서 구비하게 된다. 이와 같이 구성하면, 층간 절연막과 비교하여 얇은 게이트 절연막을 유전체막으로서 사용하므로, 커패시터의 용량(리셋 신호선의 시정수)을 크게 할 수 있다.
또한, 상기 제 1 및 제 2 전극 중 한쪽의 전극은, 상기 주사선과 동시 형성된 전극층으로 구성되며, 다른쪽의 전극은, 상기 데이터선과 동시 형성된 전극층, 및 상기 박막 트랜지스터의 소스·드레인 영역과 동시 형성된 전극층으로 이루어진 2개의 전극층으로 구성되는 경우가 있고, 이 경우에, 상기 커패시터는, 상기의 주사선과 동시 형성된 전극층과 상기의 데이터선과 동시 형성된 전극층의 겹치는 부분에 상기 박막 트랜지스터의 층간 절연막과 동시 형성된 절연막을 유전체막으로 하는 제 1 커패시터와, 상기의 주사선과 동시 형성된 전극층과 상기의 박막 트랜지스터의 소스·드레인 영역과 동시 형성된 전극층의 겹치는 부분에 상기 박막 트랜지스터의 게이트 절연막과 동시 형성된 절연막을 유전체막으로 하는 제 2 커패시터를 구비하게 된다. 이와 같이 구성하면, 층간 절연막을 유전체로 하는 제 1 커패시터와, 이 층간 절연막과 비교하여 얇은 게이트 절연막을 유전체막으로 하는 제 2 커패시터를 병렬로 전기적 접속한 상태에서 구성할 수 있으므로, 커패시터의 용량(리셋 신호선의 시정수)을 더욱 크게 할 수 있다.
본 발명은, 액정 장치용 기판 상에 구동 회로가 구성되어 있지 않고, 외부로부터 주사 신호나 화상 신호가 공급되는 형태의 액정 장치에 적용할 수 있음은 물론, 액정 장치용 기판에, 상기 데이터에 상기 화상 신호를 공급하는 데이터측 구동 회로, 또는 상기 주사선을 거쳐 주사 신호를 공급하는 주사측 구동 회로가 구성된 구동 회로 일체형 액정 장치용 기판을 이용한 액정 장치에도 적용할 수 있다.
또한, 본 발명에 따른 상기 광학 장치는, 제 1 기판 상에는 매트릭스 형상으로 배치된 화소 전극과, 상기 화소 전극에 접속된 제 1 스위칭 소자로 이루어진 화소 영역과, 상기 화소 영역의 주변에 배치된 화소를 구동하기 위한 구동 회로를 갖고, 상기 기판은 상기 화소부로부터 외측 영역에 형성된 시일층에 의해서 제 2 기판과 서로 접착된 전기 광학 장치에 있어서,
상기 시일층의 형성 영역에는, 상기 구동 회로로부터의 신호선에 접속된 제 1 전극과, 절연막을 통해 상기 제 1 전극에 대향하도록 형성된 제 2 전극으로 이루어진 커패시터가 형성되는 것을 특징으로 한다.
즉, 본 발명에 의하면, 구동 회로에 접속되는 신호선에 용량을 부가하기 위해서, 커패시터를 시일재의 형성 영역에 형성할 수 있기 때문에, 신호선의 시정수를 크게 할 수 있으며, 종래는 데드 스페이스이었던 시일층의 형성 영역을 유효 활용할 수 있어, 전기 광학 장치를 대형화시키지 않게 된다.
본 발명은, 제 1 기판 상에는 화상 신호가 공급되는 복수의 데이터선과, 주사 신호가 공급되는 복수의 주사선과, 상기 각 데이터선과 주사선에 접속된 제 1 스위칭 소자와, 상기 제 1 스위칭 소자에 접속된 화소 전극을 갖는 전기 광학 장치에 있어서, 상기 데이터선에 화상 신호를 공급하는 기간에 앞서 리셋 신호선에 공급된 리셋 신호를 상기 데이터선에 공급하기 위한 제 2 스위칭 소자와, 상기 리셋 신호선에 접속된 커패시터를 구비하는 리셋 구동 회로를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 화소 전극에 인가된 화상 신호를 일제히 리셋하는 리셋 구동 회로를 설치한 경우에도, 리셋 신호선의 배선 용량 또는 제 2 스위칭 수단의 온(on) 저항의 총량이 증대하여, 모든 데이터선에 리셋 신호를 기입할 수 있다. 그 결과, 각 데이터선의 전위는 동일하게 원하는 전위로 되어, 양호하게 화상 신호가 기입된다. 따라서, 콘트라스트의 얼룩이 발생하지 않는다.
또한, 본 발명에 따른 액정 장치 등의 전기 광학 장치는, 예를 들면, 광원부와, 해당 광원부로부터 출사된 광을 상기 액정 장치에서 광변조한 광을 스크린 등의 투사면에 투사하는 투사 수단을 구비하는 투사형 표시 장치 등의 전자기기에 이용할 수 있다.
도 1은 본 발명에 따른 액정 장치의 액정 장치용 기판의 블록도.
도 2는 도 1에 도시된 액정 장치용 기판에 대항 기판을 접합시킨 구조를 도시한 설명도.
도 3은 도 2의 L12로 나타낸 영역을 확대하여 도시한 설명도.
도 4a는 도 1에 도시된 액정 장치용 기판에 형성된 화소 스위칭용 TFT의 평면도.
도 4b는 이 액정 장치용 기판의 리셋 신호선에 대하여 부가된 커패시터의 구성을 도시한 평면도.
도 4c는 도 4b의 B-B'선에 있어서의 단면도.
도 4d는 도 4b의 C-C'선에 있어서의 단면도.
도 5a 내지 도 5f는 도 4에 도시된 TFT 및 커패시터를 형성하기 위한 공정 단면도.
도 6a 내지 도 6d는 도 5에 계속해서 행하는 공정을 도시한 공정 단면도.
도 7a 내지 도 7d는 도 6에 계속해서 행하는 공정을 도시한 공정 단면도.
도 8a는 본 발명의 개량예에 따른 액정 장치용 기판의 리셋 신호선에 대하여 부가한 커패시터의 구성을 도시한 평면도.
도 8b는 도 8a의 D-D'선에 있어서의 단면도.
도 8c는 도 8b의 E-E'선에 있어서의 단면도.
도 9a는 본 발명의 또다른 개량예에 관한 액정 장치용 기판의 리셋 신호선에 대하여 부가한 커패시터의 구성을 도시한 평면도.
도 9b는 도 9a의 F-F'선에 있어서의 단면도.
도 9c는 도 9b의 G-G'선에 있어서의 단면도.
도 10은 본 발명을 적용한 액정 장치를 이용한 전자기기의 블록도.
도 11은 본 발명을 적용한 액정 장치를 이용한 투사형 표시 장치의 광학계를 도시한 설명도.
도 12는 본 발명을 적용한 액정 장치를 이용한 퍼스널 컴퓨터의 설명도.
도 13은 본 발명을 적용한 액정 장치를 이용한 페이저의 설명도.
도 14는 도 13의 페이저에 이용한 액정 표시 기판의 설명도.
도 15는 종래의 액정 장치의 액정 장치용 기판의 블록도.
도 16은 액정 장치의 구동 방식을 설명하기 위한 파형도.
도 17은 종래의 액정 장치의 액정 장치용 기판의 일부를 확대하여 도시한 설명도.
도 18은 본 발명에 따른 액정 장치의 액정 장치용 기판의 다른 블록도.
도면을 참조하여, 본 발명을 실시하기 위한 양호한 형태에 관해서 설명한다. (액정 장치용 기판의 전체 및 화소부의 구성)
도 1은, 액정 표시 장치에 사용되는 구동 회로 내장형 액정 장치용 기판의 구성을 모식적으로 도시한 블록도, 도 2는, 이 액정 장치용 기판에 대향 기판을 접합시킨 구조를 도시한 설명도이다. 또한, 본 형태에 따른 액정 장치용 기판은 기본적인 구성이 도 14, 도 15 및 도 16c, 도 16d를 참조하여 설명한 것과 같기 때문에, 공통되는 부분에는 동일한 부호가 부가되어 있다.
도 1에서 알 수 있는 바와 같이, 본 형태의 액정 장치에 사용되는 구동 회로 내장형의 액정 장치용 기판(1)도, 화소부(11)에서는, 글라스나 석영 등의 투명한 기판, 또는 실리콘 기판(10)위에 주사 신호가 공급되는 복수의 주사선(20) 및 화상 신호가 공급되는 복수의 데이터선(30)이 매트릭스 형상으로 배열되며, 이러한 주사선(20) 및 데이터선(30)에 의해 화소 영역(40)이 구획되어 있다. 화소 영역(40)의 각각에는, 주사선(20)과 데이터선(30)에 접속하는 스위칭 소자로서 화소 스위칭용 TFT(50)(박막 트랜지스터), 액정 셀, 및 용량선(29)사이에 구성된 유지 용량이 형성되어 있다. 기판(10)상에 있어서 화소부(11)로부터 외측 영역(주변 부분)에는, 복수의 데이터선(30)의 각각에 화상 신호를 공급하는 데이터측 구동 회로부(60)와, 복수의 주사선(20)의 각각에 주사 신호를 공급하는 주사측 구동 회로부(70)가 구성되어 있다. 이러한 구동 회로부(60, 70) 중, 데이터측 구동 회로부(60)에는, X 시프트 레지스터(610)와, 이 시프트 레지스터 형성 영역보다도 안쪽에 있어서 아날로그 스위치로서의 TFT를 구비하는 샘플링 회로(620)가 구성되어 있다. X 시프트 레지스터(610)와 샘플링 회로(620)는, 샘플링 신호 입력용 배선 패턴(64)에 의해 접속되며, 샘플링 회로(620)와 화상 신호선(630)은, 샘플링 신호 입력용 배선 패턴(64)에 의해 접속되어 있다. 이 때문에, X 시프트 레지스터(610)로부터 출력된 샘플링 신호에 근거하여, 샘플링 회로(620)가 소정의 타이밍으로 동작하면, 화상 신호선(630)을 통해 공급된 화상 신호는 샘플링 신호 입력용 배선 패턴(64)을 통해 각 데이터선(20)에 공급된다.
(구동 방법)
이와 같이 구성한 액정 장치용 기판(1)을 이용한 액정 장치에 있어서, 예를 들면, 각 행마다 화상 신호가 극성 반전하는(화상 신호의 위상을 반전한다) 반전 구동 방식을 행하는데는, 도 16c를 참조하여 도시한 바와 같이, 데이터선(30) (TFT(50)의 소스 전극)에 공급되는 화상 신호는 1수평 주사 기간마다 극성이 반전하면서 TFT(50)를 통해 액정 셀에 기록된다. 따라서, 데이터선(30)을 통해서는 충전 및 방전이 반복되지만, 본 형태에서는, 화상 신호선으로부터의 샘플링 비율이 높아도, 상기의 충전 및 방전이 표시에 노이즈 등을 발생시키지 않도록, 도 16d를 참조하여 도시된 바와 같이, 수평 귀선 구간 등을 이용하여 데이터선(30)으로의 화상 신호의 공급에 앞서 데이터선(30)의 각각에 리셋 전위를 인가한다. 즉, 도 1에 도시된 바와 같이, 화소부(11)의 외주 영역에 대해서는, 데이터선(30)으로의 화상 신호의 공급에 앞서 데이터선(30)의 각각에 리셋 전위를 인가하기 위한 2계열의 리셋 신호선(81, 82) 및 리셋 전위 공급 차단용 스위치 회로(83)를 구비하는 리셋 구동 회로(80)가 구성되어 있다.
(리셋 신호선의 시정수를 증대하기 위한 구성)
또한, 본 형태의 액정 장치용 기판(1)에 있어서, 리셋 신호선(81, 82)보다도 외측 영역에는 리셋 신호선(81, 82)에 평행하게 정전위선(84)이 구성되고, 이 정전위선(84)과 리셋 신호선(81, 82)사이에는 커패시터(85)가 구성되어 있다. 정전위선(84)은, 예를 들면, 용량선(29)이나 공통선(22)과 같이, 액정 장치용 기판(1)과 접합시키는 대향 기판의 대향 전극의 전위와 동전위로 설정되며, 이 전위는 도 16c, 도 16d에 도시된 화상 신호나 리셋 신호의 진폭의 중간 전위에 상당한다.
따라서, 본 형태의 액정 장치용 기판(1)에서는 리셋 신호선(81, 82)과 정전위선(84)사이에 커패시터(85)가 구성되어 있기 때문에, 리셋 신호선(81, 82)의 시정수가 크다. 그러므로, 각 데이터선(30)에 리셋 전위를 인가하였을 때에 리셋 신호선(81, 82)을 통해 다른 데이터선(30)에 신호가 돌아 들어가지 않는다. 따라서, 데이터선(30)으로의 화상 신호의 공급에 앞서 데이터선(30)의 각각에 리셋 전위를 인가하는 형태의 액정 장치에 있어서도 신호의 돌아 들어감에 기인하는 횡 크로스토크 등이 나타나지 않으므로, 표시의 품질을 향상시킬 수 있다.
또한, 데이터선의 용량(C1)에 대하여, 커패시터(85)의 값 C2의 구체예에 관해 기술한다. 예컨대, 화상 신호의 중심 전위 Vc= 6V로 하고, 리셋 신호의 전위를 Vc± 6V로 하며, 리셋 신호의 기록 시간이 배선의 시정수보다도 짧은 경우,
[수학식 1]
Vc = (Ql+ Q2)/(C1+C2)= (V VID·C1+ V NRS·C2)/(C1+C2)= 6이 된다.
여기서, Q1은 화상 신호의 전하량, Q2는 리셋 신호의 전하량이고, V VID는 화상 신호의 전위, V NRS는 리셋 신호의 전위를 각각 나타낸다. 식을 전개하면
[수학식 2]
C2 = C1·(6-V VID)/(V NRS-6)
여기서, V NRS를 마이너스측의 최대 진폭인 -6V, V VID를 최대 진폭의 절반을 평균으로 하여 (6/2)V로 하면, V NRS= Vc-6=0, V VID=Vc+(6/2)V=9이므로,
[수학식 3]
C2 ≥ Cl·3/6 = C1·1/2로 된다.
따라서, 커패시터의 값은 데이터선 총용량의 1/2보다 큰 것이 바람직하다.
(액정 장치용 기판과 대향 기판의 접합 구조)
이와 같이 구성한 액정 장치용 기판(1)은, 도 2에 도시된 바와 같이, 대향 전극 및 블랙 매트릭스(BM)를 구비하는 투명한 대향 기판(5)에 대하여, 셀 갭재가 함유된 시일재를 도포한 시일층(90)에 의해 접합되며, 이러한 기판간에 액정이 밀봉된다. 시일층(90)으로서는 에폭시 수지나 각종의 자외선 경화 수지 등을 사용할 수 있다. 셀 갭재로서는, 약 5㎛ 내지 약 10㎛의 금속 볼이나 금속을 코팅한 수지제의 볼을 사용할 수 있다.
여기서, 대향 기판(5)은 액정 장치용 기판(1)보다도 작으므로, 액정 장치용 기판(1)의 주변 부분은, 대향 기판(5)의 외측 가장자리에서 돌출된 상태로 접합된다. 따라서, 액정 장치용 기판(1)의 입출력 단자(7)는, 액정 장치용 기판(1)과 대향 기판(5)을 접합시킨 후도 노출되어 있다. 또한, 액정 장치용 기판(1)과 대향 기판(5)은, 상하 도통재(8)에 의해 공통 전위로 된다. 또한, 시일층(90)은 부분적으로 도중에 끊겨지기 때문에, 거기에서 대향 기판(5)과 액정 장치용 기판(1)을 접합시킨 후도 액정을 밀봉할 수 있고, 밀봉한 후는 시일제(6)로 막게 된다.
이러한 접합 구조를 구성함에 있어서, 본 형태에서는, 도 3에 액정 장치용 기판(1)의 일부(도 1, 도 2에서 점선 L12로 둘러싸인 영역)를 확대하여 도시한 바와 같이, 액정 장치용 기판(1)보다도 대향 기판(5)쪽이 작기 때문에, 액정 장치용 기판(1)의 외측 가장자리보다도 상당히 안쪽에 셀 갭재 함유의 시일재를 도포하여, 이 시일재로 구성되는 시일층(90)에 의해, 액정 장치용 기판(1)과 대향 기판(5)을 접합시키어, 그 안쪽 영역을 액정 밀봉 영역(12)으로 한다. 또한, 화소부(11)의 외측 영역 중, 정전위선(84)과 리셋 신호선(81, 82)사이에 상당하는 영역에 시일층(90)을 형성하여도 좋다.
(커패시터의 구성)
이와 같이 하여 액정 장치용 기판(l)과 대향 기판(5)을 접합시키기 위한 시일층(90)의 형성 영역에 관해서는, 종래 데드 스페이스이었지만, 본 형태에서는 시일층(90)의 형성 영역을 이용하여 상기의 커패시터(85)를 액정 장치용 기판(1)에 만들어 넣고 있다. 즉, 자세한 것은 후술하지만, 본 형태에서는, 레이아웃상의 제약때문에 리셋 신호선(81, 82) 및 정전위선(84)은 화소부(11)의 주변 부분에서 평행하게 배열되며, 이들의 리셋 신호선(81, 82)과 정전위선(84) 사이의 영역을 시일층(90)의 형성 영역으로 하고 있으므로, 리셋 신호선(81, 82)측으로부터 정전위선(84)을 향하여 설치된 복수의 전극층과, 정전위선(84)측으로부터 리셋 신호선(81, 82)을 향해 연장 설치된 복수의 전극층을 시일층(90)의 형성 영역에서 유전체막을 통해 적층하여 커패시터(85)를 구성하고 있다. 이 때문에, 본 형태의 액정 장치용 기판(1)을 이용한 액정 장치에서는 종래에는 데드 스페이스이었던 시일층(90)의 형성 영역에 커패시터(85)를 구성하고 있기 때문에, 용량이 큰 커패시터(85)를 구성하여도, 액정 장치용 기판(1)을 대형화시키지 않고, 또한, 화소부(11)를 포함한 액정 밀봉 영역(12) 등을 축소할 필요가 없다.
또한, 시일층(90)의 형성 영역에 있어서는 주사선(20) 및 데이터선(30)에 따른 주기적인 요철이 형성되지만, 이들의 형상이 액정 밀봉 영역(12)의 상하 또는 좌우에서 서로 다르면, 시일층(90)의 형성 영역 전체의 대칭성이 손상되고, 균일한 셀 갭의 형성을 크게 저해한다. 이것은 특히, 광경화성 시일재를 사용하였을 때에 현저하고, 액정 장치용 기판(1)을 투과하는 광량의 차이가 경화 조건을 결정하기 때문에, 광학적인 대칭성도 유지해야만 된다. 커패시터(85)는, 이 대칭성을 손상하지 않고, 다수의 전극으로 구성되기 때문에, 이 영역에 시일재를 도포한 후, 액정 장치용 기판(1)과 대향 기판(5)을 접합시키면, 이들의 기판 사이에는 소정의 셀 갭을 확보할 수 있다.
또한, 액정 장치용 기판(l)의 외주 영역에 알루미늄층 등을 형성하여, 거기에 시일층(90)을 형성하는 구성에서는, 시일층(90)을 광경화시킨 경우에는 대향 기판(5)측으로부터 자외선을 조사해야만 하고, 대향 기판(5)으로서는 광투과성이 상당히 높은 석영 기판 등을 사용해야만 하는 제약이 있다. 이것에 대하여, 본 형태에서는, 액정 장치용 기판(1)측으로부터 자외선을 조사하여도 배선층끼리의 빈틈을 통과하여 자외선이 시일층(90)에 도달하여, 경화시키므로, 대향 기판(5)의 광투과성에 관한 요구를 완화할 수 있다. 그 때문에, 본 형태에 의하면, 대향 기판(5)으로서 염가인 글라스 기판을 사용할 수 있는 이점도 있다.
(데이터측 구동 회로 및 주사측 구동 회로 주변의 시일 구조)
이와 같이 커패시터(85)를 구성한 영역에서는, 전극끼리가 겹쳐 있기 때문에, 이 겹쳐진 부분(셀 갭 조정 영역)은 주위보다도 한층 높은 상태에 있다. 그래서, 데이터측 구동 회로 및 주사측 구동 회로의 주변에서는, 예를 들면 이하에 설명하는 바와 같이 셀 갭 조정 영역의 높이를 맞춘다.
즉, 도 1에는, 시일층(90)의 형성 영역을 모식적으로 일점 쇄선 L90으로 나타내고 있는 바와 같이, 데이터측 구동 회로부(60)측에서는, 샘플링 신호 입력용 배선 패턴(64)이나 화상 신호 샘플링용 배선 패턴(65)에 겹치도록 시일층(90)을 형성하지만, 이러한 배선 패턴에 대하여는, 더미의 배선층(도시하지 않음)등을 겹치고, 상기 셀 갭 조정 영역과 높이를 맞춘다. 이 때에, 더미의 배선층에 관해서는 콘택트 홀을 거쳐 샘플링 신호 입력용 배선 패턴(64)이나 화상 신호 샘플링용 배선 패턴(65)과 전기적으로 접속하면, 용장 배선 구조를 구성할 수 있다. 마찬가지로, 주사측 구동 회로부(70)측에서는, 이 구동 회로 부근의 주사선(30) 및 용량선(29)에 대하여 더미의 배선층(도시하지 않음)을 겹쳐서, 상기의 셀 갭 조정 영역과 높이를 맞추면, 그 곳을 시일층(90)의 형성 영역으로서 이용할 수 있다. 이 경우에도, 더미의 배선층을 콘택트 홀을 거쳐 주사선(30)이나 용량선(29)과 전기적으로 접속하면, 용장 배선 구조를 구성할 수 있다.
이와 같이, 종래에는 데드 스페이스이었던 시일층(90)의 형성 영역을 샘플링 신호 입력용 배선 패턴(64)이나 화상 신호 샘플링용 배선 패턴(65)의 형성 영역으로서 이용하면, 시일층(90)보다도 외측 영역에서는 회로의 형성 가능 영역을 확장할 수 있다. 따라서, 데이터측 구동 회로부(60)에 대해서는 그것을 구성하는 TFT의 채널 폭의 확장에 의한 온(ON) 전류의 증대(동작 속도의 향상), 또는 대규모 회로의 도입 등을 행할 수 있다. 역으로 말하면, 시일층(90)보다도 안쪽 부분에 샘플링 회로(620)를 구성하였기 때문에, 시일층(90)보다도 외측 영역을 좁게 할 수 있다. 따라서, 같은 크기의 표시 영역을 갖으면서도 주변 부분이 좁은 액정 장치를 구성할 수가 있다. 또, 액정 밀봉 영역(12)내에는 샘플링 회로(620)가 위치하지만, 샘플링 회로(620) 위치이면 액정을 열화시키지 않는다. 더구나, 샘플링 회로(620)는 블랙 매트릭스(BM)로 덮혀 있기 때문에, 이 부분의 액정이 열화된다고 해도 표시의 품질을 떨어뜨리지 않는다.
(TFT의 구성)
도 4a, 도 4b, 도 4c, 도 4d는 각각, 도 1에 도시한 액정 장치용 기판에 형성한 화소 스위칭용 TFT의 평면도, 이 액정 장치용 기판의 리셋 신호선에 대하여 부가한 커패시터의 구성을 도시한 평면도, 도 4b의 B-B'선에 있어서의 단면도, 도 4b의 C-C'선에 있어서의 단면도이다.
도 4a에는, 화소부(11)의 일부(화소 영역(40))를 확대하여 도시한 바와 같이, 어느 쪽의 화소 영역(40)에 대하여도, 알루미늄막 등으로 이루어진 데이터선(30)의 하층측에 있어서, 데이터선(30)에 부분적으로 겹치도록 형성한 폴리실리콘막으로 이루어진 반도체막(51)(TFT의 능동층)과, 반도체막(51)이나 데이터선(30)은 다른 층간에 형성된 폴리실리콘막 등으로 이루어진 주사선(20)의 일부로 이루어진 게이트 전극(21)을 구비하는 화소 스위칭용 TFT(50)가 형성되어 있다. 이 TFT(50)에 있어서, 반도체막(51)에는 게이트 전극(21)에 대하여 자기 정합적으로 소스 영역(521) 및 드레인 영역(522)이 형성되어있다. 소스 영역(521)에는 콘택트 홀(56)을 통해 데이터선(30)이 전기적으로 접속되며, 드레인 영역(522)에는 콘택트 홀(57)을 통해 화소 전극(55)이 전기적으로 접속되어 있다. 또, 도 4a에는, 도 1에 도시된 용량선(29)이 생략되어 있다.
(커패시터의 구성예 1)
리셋 신호선(81, 82)에 부가하는 상기의 커패시터(85)를 구성함에 있어서, 이하에 설명하는 어느 하나의 예에서도, 커패시터(85)를 구성하기 위한 각 전극은 각각, 도 4a에 도시된 주사선(20)(게이트 전극(21)), 데이터선(30), TFT(50)의 소스 영역(521) 및 드레인 영역(522) 중 어느 하나와 동시 형성된 다른 층간의 전극층으로 구성되어 있다.
예를 들면, 도 4b, 도 4c, 도 4d에 도시된 예에서는 리셋 신호선(81, 82) 및 정전위선(84)은, 모두 주사선(20)(TFT(50)의 게이트 전극(21))과 동시 형성된 폴리실리콘막으로 이루어진 배선층이다. 커패시터(85)를 구성하는 2개의 전극 중, 하층측에 위치하는 제 1 전극(86)은, 끝까지 정전위선(84)으로부터 리셋 신호선(81, 82)을 향해 돌출된 연장 부분이고, 리셋 신호선(81, 82) 및 주사선(20)(TFT(50)의 게이트 전극(21))과 동시 형성된 폴리실리콘막으로 이루어진 전극층이다. 상층측에 위치하는 제 2 전극(87A)은, 데이터선(30)(TFT(50)의 소스 전극)과 동시 형성된 알루미늄층으로 이루어진 전극층이고, 리셋 신호선(81, 82)에 대하여는 콘택트 홀(56A)을 통해 전기적으로 접속되어 있다. 여기서, 리셋 신호선(81, 82)에 대하여 콘택트 홀(59A)을 통해 전기적 접속하는 전극층을 제 2 전극(87A)으로서 이용한 것은, 리셋 신호선(81, 82)이 동층이기 때문에, 리셋 신호선(82)에 전기적 접속하는 제 2 전극(87A)에 관해서는, 리셋 신호선(81)에 전기적 접속되지 않게 정전위선(84)을 향해 설치하기 때문이다. 이 형태의 경우에는, 커패시터(85)는 상기 2개의 전극(86, 87A)의 겹치는 부분에 TFT(50)의 층간 절연막과 동시 형성된 절연막을 유전체막으로서 구비하는 것이다.
이러한 구성의 커패시터(85)를 제조하는 방법을, 도 5 내지 도 7을 참조하여 설명한다. 이러한 도면은, 본 형태의 액정 장치용 기판의 제조 방법을 도시한 공정 단면도이고, 어느 하나의 도면에 있어서도, 그 좌측 부분에는 도 4a의 A-A'선에 있어서의 단면, 오른쪽 부분에는 도 4b의 B-B'선에 있어서의 단면을 도시하고 있다. 또, 도 4b의 B-B'선에 있어서의 단면으로서는 리셋 신호선(82)이 나타나지 않지만, 리셋 신호선(81, 82)은 모두 기본적인 구성이 동일하기 때문에, 리셋 신호선(82)의 설명을 생략한다.
우선, 도 5a에 도시된 바와 같이, 화소 TFT 부 및 커패시터부의 어느 한측에도, 글라스 기판, 예를 들면, 무알칼리 글라스 기판 등으로 이루어진 투명한 기판 혹은 실리콘 기판(10)의 표면 전체에 직접, 또는 기판(10)의 표면에 형성된 기초 보호막의 표면 전체에, 감압 CVD법 등에 의해 두께가 약 500 옹스트롬 내지 약 2000 옹스트롬, 바람직하게는 약 1000 옹스트롬의 폴리실리콘막으로 이루어진 반도체막(51)을 형성한 후(반도체막 퇴적 공정), 그것을 포토리소그래피 기술을 사용하여, 도 5b에 도시된 바와 같이, 패터닝하고, 화소 TFT부측에 섬 형상의 반도체막(51)(능동층)을 형성한다. 이 반도체막(51)의 형성은, 아모퍼스 실리콘막을 퇴적한 후, 약 600℃ 내지 약 700℃의 온도로 약 1시간 내지 약 8시간의 열 어닐을 실시하여 폴리실리콘막으로 하는 외에, 폴리실리콘막을 퇴적한 후, 실리콘을 투입하여 비정질화하고, 그런 후에 열 어닐링을 실시하여 재결정화시켜 폴리실리콘막을 형성하는 방법 등을 사용할 수 있다. 이것에 대하여, 커패시터부측에서는, 반도체막(51)을 완전히 제거한다(반도체막 포토·에칭 공정).
다음으로, 도 5c에 도시된 바와 같이, 열 산화법 등에 의해 반도체막(51)의 표면에 두께가 약 600 옹스트롬 내지 약 1500 옹스트롬의 게이트 산화막(58)을 형성한다(게이트 산화막 형성 공정). 그 결과, 반도체막(51)의 두께는, 약 300옹스트롬 내지 약 1500 옹스트롬, 바람직하게는 350 옹스트롬 내지 약 450 옹스트롬이 된다.
다음으로, 도 5d에 도시된 바와 같이, 게이트 전극 등을 형성하기 위한 폴리실리콘막(210)을 기판(10) 전면에 형성한 후(게이트 전극 폴리실리콘막 퇴적 공정), 그것을 포토리소그래피 기술을 사용하여, 도 5e에 도시된 바와 같이, 패터닝하여, 화소 TFT부측에 게이트 전극(21)을 형성한다. 이것에 대하여, 커패시터부측에서는 폴리실리콘막을 정전위선(84), 제 1 전극(86), 리셋 신호선(81)으로서 남는다 (게이트 전극 폴리실리콘막 포토·에칭 공정).
다음으로, 도 5f에 도시된 바와 같이, 화소 TFT부측에는 게이트 전극(21)을 마스크로서 고농도의 불순물 이온(인 이온)의 투입을 행하고(이온 투입 공정), 게이트 전극(21)에 대하여 자기 정합적으로 고농도의 소스 영역(521), 및 고농도의 드레인 영역(522)을 형성한다. 여기서, 게이트 전극(21)의 바로 아래에 위치하고 있기 때문에, 불순물이 도입되지 않은 부분은 채널 영역으로 된다. 이와 같이 하여 이온 투입을 했을 때에는, 게이트 전극(21), 정전위선(84), 제 1 전극(86), 및 리셋 신호선(81)으로서 형성되어 있던 폴리실리콘막에도 불순물이 도입되므로, 그들은 저(低)저항화하게 된다.
또, 이 공정을 대신하여, 게이트 전극(21)을 마스크로서 약 1×1013 /cm2 내지 약 3×1013/cm2의 도즈량으로 저농도의 불순물(인 이온)을 도입하여, 폴리실리콘막에 저농도 영역을 형성한 후, 게이트 전극(21)보다 폭이 넓은 마스크를 형성하여 고농도의 불순물(인 이온)을 약 1×1015/cm2 내지 약 3×1015/cm2의 도즈량으로 투입하고, LDD 구조(lightly doped drain structure)의 소스 영역 및 드레인 영역을 형성할 수 있다. 또한, 저농도의 불순물의 투입을 하지 않고, 게이트 전극(21)보다 폭이 넓은 마스크를 형성한 상태로 고농도의 불순물(인 이온)을 투입하여, 옵셋 구조의 소스 영역 및 드레인 영역을 형성할 수도 있다.
또, 도시를 생략하지만, 상기의 N 채널부를 형성했을 때에는, 주변 구동 회로 중, P 채널형 TFT 쪽에 관해서는 레지스터 마스크로 덮는다. 또한, 주변 구동 회로에 P 채널부를 형성했을 때에는, 화소부(11) 및 N 채널형 TFT 쪽을 레지스터 마스크로 피복 보호하며, 이 상태로 게이트 전극(21)을 마스크로서, 약 1× 1015/cm2 내지 약 3×1015/cm2의 도즈량으로 보론 이온을 투입하여, 자기정합적으로 P채널의 소스·드레인 영역을 형성한다. 또, N 채널 형성과 마찬가지로 게이트 전극(21)을 마스크서 약 1×1013/cm2 내지 약 3×1013/cm2의 도즈량으로 저농도의 불순물(붕소 이온)을 도입하여 저농도 소스·드레인 영역을 형성한 후, 게이트 전극(21)보다도 폭이 넓은 마스크를 형성하여 고농도의 불순물 이온(붕소 이온)을 투입하여 LDD 구조로 하여도 된다. 또한, 오프셋 구조의 소스·드레인 영역을 구성하여도 무방하다. 이러한 이온 투입 공정에 의해, 상보형화가 가능해져, 주변 구동 회로의 동일 기판내로의 내장을 실현할 수 있다.
다음은, 도 6a에 도시된 바와 같이, 게이트 전극(21), 정전위선(84), 제 1 전극(86) 및 리셋 신호선(81)의 표면측에, CVD법 등으로 예를 들면, 800℃ 정도의 온도 조건하에서 두께가 약 5000 옹스트롬 내지 약 15000 옹스트롬의 NSG 막(보론이나 인을 포함하지 않은 실리케이트 글래스막)등으로 이루어진 제 1 층간 절연막(53)을 형성한다(제1 층간 절연막 퇴적 공정). 이 때, 형성되는 제 1 층간 절연막(53) 중, 제 1 전극(86)의 표면측에 형성된 부분이 커패시터(85)의 유전체막이다.
다음에, 도 6b에 도시된 바와 같이, 포토리소그래피 기술을 사용하여, 제 1 층간 절연막(53)중, 소스 영역(521) 및 리셋 신호선(81)에 대응하는 부분에 콘택트 홀(56, 56A)을 형성한다(소스 전극 도통부 개공 공정).
다음에, 도 6c에 도시된 바와 같이, 제 1 층간 절연막(53)의 표면측에, 소스 전극을 구성하기 위한 알루미늄막(300) 등의 저저항 도전막을 스퍼터법 등으로 형성한 후(소스 전극용 알루미늄막 퇴적 공정), 도 6d에 도시된 바와 같이, 포토리소그래피 기술을 사용하여, 알루미늄막(300)을 패터닝하고, 화소 TFT 부에서는 데이터선(30)의 일부로서 소스 전극(301)을 형성하고, 커패시터부에서는 콘택트 홀(56A)을 통해 리셋 신호선(81)에 전기적으로 접속하는 제 2 전극(57A)을 형성한다(소스 전극용 알루미늄막 포토·에칭 공정).
이와 같이 하여, 제 1 전극(86), 제 1 층간 절연막(53), 및 제 2 전극(57A)에 의해, 리셋 신호선(81)과 정전위선(84)과의 사이에 커패시터(85)를 형성한다.
다음은, 도 7a에 도시된 바와 같이, 소스 전극(301) 및 제 2 전극(57A)의 표면측에, CVD 법 등에 의해 예를 들면, 500℃ 정도의 낮은 온도 조건하에서 두께가 약 5000 옹스트롬 내지 약 15000 옹스트롬의 PSG 막(붕소이나 인을 포함하는 실리케이트 글라스막)등으로 이루어진 제 2 층간 절연막(54)을 형성한 후(제 2 층간 절연막 형성 공정), 도 7b에 도시된 바와 같이, 화소 TFT부측에서는 포토리소그래피 기술 및 드라이 에칭법 등을 사용하여, 제 1 층간 절연막(53) 및 제 2 층간 절연막(54) 중, 드레인 영역(522)에 대응하는 부분에 콘택트 홀(57)을 형성한다(화소 전극 도통부 개공 공정).
다음에, 도 7c에 도시된 바와 같이, 제 2 층간 절연막(54)의 표면측에, 드레인 전극을 구성하기 위한 두께가 약 1500 옹스트롬의 IT0막(550)(Indium Tin Oxide)을 스퍼터법 등으로 형성한 후(화소 전극용 ITO막 퇴적 공정), 도 7d에 도시된 바와 같이, 포토리소그래피 기술을 사용하여, ITO막(550)을 패터닝하고, 화소 TFT 부에서는 화소 전극(55)을 형성하며, 커패시터부에서는 ITO막(550)을 완전히 제거한다. 여기서, 화소 전극(55)으로서는, ITO막에 한정되지 않고, SnOx 막이나 ZnOx 막 등의 고융점의 금속 산화물 등으로 이루어진 투명 전극 재료를 사용하는 것도 가능하며, 이들의 재료이면, 콘택트 홀(57) 내에서의 단차 피복도 실용화할 만하다.
이와 같이, 본 형태에 의하면, TFT(50)의 게이트 전극(21)(주사선(20))을 형성하기 위한 공정을 이용하여 제 1 전극(86)을 형성할 수 있고, 또한, TFT(50)의 소스 전극(301)(데이터선(30))을 형성하기 위한 공정을 이용하여 제 2 배선층(57A)을 제 2 전극으로서 형성할 수 있으므로, 제조 공정수를 늘리지 않고, 커패시터(85)를 형성할 수 있다.
(커패시터의 구성예 2)
도 8a, 도 8b, 도 8c는 각각, 상기 형태에 대한 개량예에 관한 액정 장치용 기판의 신호선에 대하여 부가한 커패시터의 구성을 도시한 평면도, 도 8a의 D-D'선에 있어서의 단면도, 도 8b의 E-E'선에 있어서의 단면도이다.
커패시터의 구성예 1에서는 리셋 신호선(81, 82)에 전기적 접속하는 제 2 전극(87A)으로서 데이터선(30)과 동시 형성된 전극층을 사용하였지만, 본 구성예에서는 도 8a, 도 8b, 도 8c에 도시된 바와 같이, TFT(50)의 소스 영역(521) 및 드레인 영역(522)과 동시 형성된 전극층을 제 2 전극(87B)으로 사용할 수도 있다. 도 8a, 도 8b, 도 8c에 도시된 예에서도, 리셋 신호선(81, 82) 및 정전위선(84)은 모두 주사선(20)(TFT(50)의 게이트 전극(21))과 동시 형성된 폴리실리콘막으로 이루어진 배선층이다. 커패시터(85)를 구성하는 2개의 전극 중, 상층측에 위치하는 제 1 전극(86)은 정전위선(84)으로부터 리셋 신호선(81, 82)을 향해 돌출된 설치 부분으로 이루어지고, 리셋 신호선(81, 82) 및 주사선(20)(TFT(50)의 게이트 전극(21))과 동시 형성된 폴리실리콘막으로 이루어진 전극층(86)이다.
제 2 전극층(58A)은, TFT(50)의 소스 영역(521) 및 드레인 영역(522)과 동시 형성된 폴리실리콘막으로 이루어진 전극층이기 때문에, 제 1 전극(86)보다도 하층측에 형성되어 있다. 여기서, 2개의 리셋 신호선(81, 82)은 동층이기 때문에, 리셋신호선(82)과, 이것에 대응하는 제 2 전극(87B)을 리셋 신호선(81)을 통해, 전기적 접속하기 때문에, 데이터선(30)(TFT(50)의 소스 전극(301))과 동시 형성된 알루미늄막으로 이루어진 배선층(87C)을 이용한다. 즉, 배선층(87C)은 콘택트 홀(56A)을 통해 리셋 신호선(81, 82)에 전기적 접속함과 동시에, 콘택트 홀(56B)을 통해 제 2 전극(87B)에 전기적으로 접속되어 있다. 따라서, 이 형태의 경우에는, 커패시터(85)는, 상기 2개의 전극층(86, 87B)의 겹치는 부분에 TFT(50)의 게이트 절연막(58)과 동시 형성된 절연막(58A)을 유전체막으로서 구비하게 된다.
이와 같이 하여, 제 1 전극(86), 게이트 절연막(58)과 동시 형성된 유전체막(58A) 및 제 2 전극(57B)에 의해, 리셋 신호선(81, 82)과 정전위선(84)과의 사이에 커패시터(85)를 형성한 경우에는, TFT(50)의 게이트 전극(21)(주사선(20))을 형성하기 위한 공정을 이용하여 제 1 전극(86)을 형성할 수 있고, 또한, TFT(50)의 소스 영역(521) 및 드레인 영역(522)을 형성하기 위한 공정을 이용하여 제 2 배선층(57B)을 형성할 수 있기 때문에, 제조 공정수를 늘리지 않고, 커패시터(85)를 형성할 수 있다. 여기에 덧붙여, 본 예에서는, 제 1 층간 절연막(53)과 비교하여 얇은 게이트 절연막(58)과 동시 형성된 절연막(58A)을 유전체막으로서 이용한 만큼, 용량이 큰 커패시터(85)를 형성할 수 있다. 그 때문에, 리셋 신호선(81, 82)의 시정수를 보다 크게 할 수 있다.
(커패시터의 구성예 3)
도 9a, 도 9b, 도 9c는 각각, 또 다른 개량예에 관한 액정 장치용 기판의 리셋 신호선에 대하여 부가한 커패시터의 구성을 도시한 평면도, 도 9a의 F-F'선에 있어서의 단면도, 도 9b의 G-G'선에 있어서의 단면도이다.
상기의 구성예 2에서는, 리셋 신호선(81, 82)에 전기적 접속하는 제 2 전극(87B)으로서, TFT(50)의 소스 영역(521) 및 드레인 영역(522)과 동시 형성된 전극층을 사용하여, 제 2 전극(87B)과 리셋 신호선(81, 82)을, 데이터선(30)과 동시 형성된 배선층(87C)에 의해 전기적으로 접속하였지만, 도 9a, 도 9b, 도 9c에 도시된 바와 같이, 배선층(87C)을 제 1 전극(86)에 겹쳐질 때까지 연장 설치하고, 배선층(87C)도 제 1 전극(86)에 유전체막을 통해 대향하는 제 2 전극으로서 이용할 수도 있다.
이와 같이 구성하면, 커패시터(85)는 주사선(20)과 동시 형성된 폴리실리콘막으로 이루어진 제 1 전극(86)과, 데이터선(30)과 동시 형성된 알루미늄막으로 이루어진 전극층(87C)의 겹치는 부분에 TFT(50)의 제 1 층간 절연막(53)과 동시 형성된 절연막을 유전체막으로 하는 제 1 커패시터(85A)와, 주사선(30)과 동시 형성된 제 1 전극(86)과, TFT(50)의 소스 영역(521) 및 드레인 영역(522)과 동시 형성된 폴리실리콘막으로 이루어진 제 2 전극(57B)과 겹치는 부분에 TFT(50)의 게이트 절연막(58)과 동시 형성된 절연막(58A)을 유전체막으로 하는 제 2 커패시터(85B)를 구비하게 된다.
이와 같이 구성하는 경우에는, TFT(50), 주사선(20) 및, 데이터선(30)을 형성하기 위한 공정을 이용하여, 제조 공정수를 늘리지 않고 커패시터(85)를 형성할 수 있다. 그것에 부가하여, 제 1 층간 절연막(53)을 유전체로 하는 커패시터(85A)와, 제 1 층간 절연막(53)과 비교하여 얇은 게이트 절연막(58)과 동시 형성된 절연막(58A)을 유전체막으로 하는 용량이 큰 커패시터(85B)를 병렬로 전기적 접속한 용량이 큰 커패시터(85)를 리셋 신호선(81, 82)과 정전위선(84) 사이에 구성할 수 있다. 그러므로, 리셋 신호선(81, 82)의 시정수를 보다 크게 할 수 있다.
(그 밖의 형태)
또한, 액티브 매트릭스 기판(1)을 형성하는 데에는, 적어도, 3개의 도전막(주사선(30), 데이터선(20), TFT(50)의 소스 영역(521) 및 드레인 영역(522))과, 2개의 절연막(층간 절연막(56), 및 게이트 절연막(58))의 형성시에, 각 도전막과 절연막을 적절히 조합시켜, 커패시터(85)를 구성한 것이면, 상기의 구성예1, 2, 3에 한정되지 않는 것이다. 또한, 상기의 구성예에서는, 데이터선마다 형성된 리셋 회로에 대하여 커패시터를 설치하도록 하는 구성이지만, 각 데이터선마다 병렬로 커패시터를 설치하지 않고, 도 18에 도시된 바와 같이 리셋 회로에 일괄 커패시터(85)를 설치해도 된다.
또한, 상기의 형태에서는, 액정 장치용 기판(1)에 데이터 구동 회로부(60) 및 주사측 구동 회로부(70)의 쌍방을 구성하였지만, 이들의 구동 회로가 액정 장치용 기판(1)과는 별개로 되어 있는 액정 장치에도, 본 발명을 적용할 수가 있다. 또한, 리셋 구동 회로(80)에 있어서, 리셋 전위 공급 차단용 스위치 회로(83)의 동작을 제어하기 위한 제어 신호를 출력하는 구동 회로에 대해서도, 액정 장치용 기판(1)에 내장되어 있는 구성, 또는 액정 장치용 기판(1)과는 별개로 되어 있는 구성 중, 어느 하나에 관해서도 본 발명을 적용할 수가 있다.
(액정 장치의 사용예)
상기 실시 형태에 따른 액정 장치를 투과형으로 구성한 경우의 전자기기로의 사용예를, 도 10 내지 도 14를 참조하여 설명한다.
상기 형태의 액정 장치를 사용하여 구성되는 전자기기는, 도 10의 블록도에 도시된 바와 같이, 표시 정보 출력원(1000), 표시 정보 처리 회로(1002), 표시 구동 장치(1004), 액정 장치(1006), 클록 발생 회로(1008), 및 전원 회로(1010)를 포함하여 구성된다. 표시 정보 출력원(1000)은 ROM, RAM 등의 메모리, 텔레비젼 신호 등을 동조하여 출력하는 동조 회로 등을 포함하여 구성되며, 클록 발생 회로(1008)로부터의 클록에 의거하여 표시 정보를 처리하여 출력한다. 이 표시 정보 출력 회로(1002)는, 예를 들면 증폭·극성 반전 회로, 상 전개 회로, 로테이션 회로, 감마 보정 회로, 또는 클램프 회로 등을 포함하여 구성되고, 액정 장치(1006)를 구동한다. 전원 회로(1010)는 상술된 각 회로에 전력을 공급한다.
이러한 구성의 전자기기로서는, 도 11에 도시한 액정 프로젝터, 도 12에 도시된 멀티미디어 대응의 퍼스널 컴퓨터(PC), 및 엔지니어링· 워크스테이션(EWS), 도 13에 도시된 페이저, 또는 휴대 전화, 워드프로세서, 텔레비젼, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 전자 수첩, 전자 탁상 계산기, 카 네비게이션 장치, POS 단말기, 터치 패널을 구비하는 장치 등을 들 수 있다.
도 11에 도시한 투사형 표시 장치는, 액정 장치를 라이트 밸브로서 이용한 투사형 프로젝터이며, 예를 들면 3장의 프리즘 방식의 광학 시스템을 사용하고 있다. 도 11에 있어서, 액정 프로젝터(1100)에서는, 백색 광원의 램프 유닛(1102)으로부터 출사되는 투사광이 라이트 가이드(1104)의 내부에서, 복수의 미러(1106) 및 2장의 다이크로익 미러(1108)에 의해, R, G, B의 3원색으로 분리되어(광 분리 수단), 각각의 색의 화상을 표시하는 3장의 액정 장치(1110R, 1110G, 1110B)로 유도된다. 그리고, 각각의 액정 장치(1110R, 1110G, 1110B)에 의해 변조된 광은 다이크로익 프리즘(1112)(광 합성 수단)에 3방향으로부터 입사된다. 다이크로익 프리즘(1112)에서는 적(R) 및 청(B)의 광이 90도 구부려지고, 녹(G)의 광은 직진하기 때문에, 각 색의 광이 합성되어, 투사 렌즈(1114)를 통하여 스크린 등에 컬러 화상이 투사된다.
도 12에 도시된 퍼스널 컴퓨터(1200)는 키보드(1202)를 구비한 본체부(1204)와, 액정 장치(1206)(액정 표시 화면)를 갖는다.
도 13에 도시된 페이저(1300)는 금속제의 프레임(1302)내에, 액정 표시 기판(1304), 백라이트(1306a)를 구비한 라이트 가이드(1306), 회로 기판(1308), 제 1 및 제 2 차폐판(1310, 1312), 2개의 탄성 전도체(1314, 1316) 및 필름 캐리어 테이프(1318)를 갖는다. 2개의 탄성 전도체(1314, 1316) 및 필름 캐리어 테이프(1318)는 액정 표시 기판(1304)과 회로 기판을 접속하는 것이다.
여기서, 액정 표시 기판(1304)은, 2장의 투명 기판(1304a, 1304b) 사이에 액정을 봉입한 것으로, 이것에 의해 적어도 도트 매트릭스형 액정 장치가 구성된다. 한쪽의 투명 기판에는 도 14에 도시된 구동 회로(1004), 또는 이것에 부가하여 표시 정보 처리 회로(1002)를 구성할 수 있다. 액정 표시 기판(1304)에 탑재된 회로는 액정 표시 기판(1304)의 외부 부착 회로로 되며, 도 13에 도시된 예라면, 회로 기판(1308)에 탑재된다.
도 13은 페이저의 구성을 도시한 것이므로, 액정 표시 기판(1304) 이외에 회로 기판(1308)이 필요하지만, 전자기기용 일부품으로서 액정 장치가 사용되는 경우에는 투명 기판 상에 표시 구동 회로가 탑재되는 경우에는, 그 액정 표시 장치로서의 최소 단위는 액정 표시 기판(1304)이다. 또는 액정 표시 기판(1304)을 케이스로서의 금속 프레임(1302)에 고정된 것을, 전자기기용 일부품인 액정 표시 장치로서 이용할 수 있다. 이들을 대신하여, 도 14에 도시된 바와 같이, 액정 표시 기판(1304)을 구성하는 2장의 투명 기판(1304a, 1304b)의 한쪽에, 금속의 도전막이 형성된 폴리이미드 테이프(1322)에 IC칩(1324)을 설치한 TCP(Tape Carrier Package)(1320)를 접속하여, 전자 접속용 일부품인 액정 표시 장치로서 사용할 수도 있다.
또한, 본 발명은 상기 실시예에 한정되는 것이 아니라, 배선층 형성 영역에 시일층을 형성하는 본 발명의 요지의 범위 내에서 여러가지 변형된 형태로 실시가 가능하다. 예를 들면, 본 발명은 상술의 각종 액정 장치의 구동에 적용되는 것에 한정되지 않고, 반사형 액정 장치, 또는 전계 발광, 플라즈마 디스플레이 장치 등 전기 광학 장치에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 액정 장치에서는 제 1 기판에 대하여 리셋 신호선의 시정수를 크게 하기 위한 커패시터를 구성한다. 따라서, 본 발명에 따른 액정 장치 등의 전기 광학 장치에는 리셋 신호선의 시정수를 데이터선측의 시정수보다도 충분히 크게 할 수 있기 때문에, 각 데이터선에 리셋 전위를 인가하였을 때에 리셋 신호선에 리셋 구동 회로의 모든 스위칭 소자를 한번에 도통시키도록 구성하여도, 리셋 신호를 확실히 기록할 수 있고, 고정밀하게 양호한 화상 표시를 하는 것이 가능하다. 그 때문에, 데이터선으로의 화상 신호의 공급에 앞서 데이터선의 각각에 리셋 전위를 인가하는 형태의 액정 장치 등의 상기 광학 장치에 있어서도, 신호의 돌아 들어감에 기인하는 횡 크로스토크 등이 나타나지 않고, 표시의 품질을 향상시킬 수 있다.
또한, 예를 들면, 리셋 신호선의 시정수를 크게 하기 위한 커패시터는 종래에는 데드 스페이스이었던 시일층의 형성 영역에 구성하기 때문에, 용량이 큰 커패시터를 구성하는 경우에도, 액정 장치용 기판을 대형화하지 않고서, 또한, 화소부를 포함한 액정 밀봉 영역 등을 축소할 필요가 없다.
또한, 커패시터를 구성하는 제 1 전극 및 제 2 전극을 각각, 주사선, 데이터선 또는 화소부의 스위칭 소자와 동시 형성된 전극층으로 구성한 경우에는 공정수를 늘리지 않고 커패시터를 구성할 수 있는 이점이 있다.
본 발명은 액정 장치용 기판을 이용한 액정 장치 등의 상기 광학 장치는 TFT 등의 구동 소자를 구비한 표시 장치로서 이용 가능하고, 또한 투사형 표시 장치에 이용 가능하다. 또한, 본 발명에 따른 전자기기와 같은 표시 장치를 사용하여 구성되며, 고품질의 화상 표시를 할 수 있는 전자기기 등으로서 이용할 수 있다.

Claims (12)

  1. 제 1 기판 및 제 2 기판간에 액정이 봉입되어 이루어지고,
    상기 제 1 기판 상에는, 화상 신호가 공급되는 복수의 데이터선과, 상기 복수의 데이터선과 교차하여 주사 신호가 공급되는 복수의 주사선과, 상기 데이터선과 주사선의 교차에 대응하여 배치된 복수의 제 1 스위칭 소자와, 상기 제 1 스위칭 소자에 대응하여 배치된 화소 전극으로 이루어지는 화소부와,
    상기 화소부의 주변부에서 화상 신호의 공급에 앞서 리셋 신호선에 공급된 리셋 신호를 상기 데이터선에 공급하기 위한 제 2 스위칭 소자와, 상기 리셋 신호선에 접속된 커패시터를 구비하는 리셋 구동 회로가 배치되어 이루어지고, 상기 한쌍의 기판은, 상기 화소부로부터 외측 영역에 형성된 시일(seal)층에 의해서 서로 접착되어 이루어지는 액정 장치로서,
    상기 커패시터는, 소정의 전위가 공급되는 제 1 전극과, 상기 리셋 신호 선에 전기적으로 접속되고, 절연막을 개재하여 상기 제 1 전극에 대향하여 배치된 제 2 전극을 한 쌍의 전극으로서 상기 시일층이 형성된 영역에 배치하여 이루어지는 것을 특징으로 하는, 액정 장치.
  2. 제 1 항에 있어서,
    상기 리셋 신호선은 병렬 배치된 복수의 배선층으로 이루어지고, 상기 제 2 전극은 상기 복수의 배선층 중 소정의 배선층에 콘택트 홀을 통해 접속되어 이루어진 것을 특징으로 하는, 액정 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전극은 상기 제 1 전극에 접속된 정전위선의 쪽으로부터 상기 리셋 신호선을 향하여 연장 설치된 복수의 전극층으로 구성되며, 상기 제 2 전극은 상기 리셋 신호선의 쪽으로부터 상기 정전위선을 향하여 연장 설치된 복수의 전극층으로 구성되어 있는 것을 특징으로 하는, 액정 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 스위칭 수단은 박막 트랜지스터이고, 상기 제 1 전극 및 상기 제 2 전극은 각각, 상기 주사선, 상기 데이터선 및 상기 박막 트랜지스터의 소스· 드레인 영역 중 어느 하나와 동시 형성된 다른 층간의 전극층으로 구성되어 있는 것을 특징으로 하는, 액정 장치.
  5. 제 4 항에 있어서,
    상기 제 1 스위칭 수단은 박막 트랜지스터이고, 상기 제 1 및 제 2 전극 중 한편의 전극은 상기 주사선과 동시 형성된 전극층으로 구성되며, 다른 편의 전극은 상기 데이터선과 동시 형성된 전극층으로 구성되며,
    상기 절연막은 상기 박막 트랜지스터의 층간 절연막과 동시 형성되어 이루어진 것을 특징으로 하는, 액정 장치.
  6. 제 4 항에 있어서,
    상기 제 1 및 제 2 전극 중 한편의 전극은 상기 주사선과 동시 형성된 전극층으로 구성되며, 다른 편의 전극은 상기 박막 트랜지스터의 소스· 드레인 영역과 동시 형성된 전극층으로 구성되며,
    상기 절연막은, 상기 박막 트랜지스터의 게이트 절연막과 동시 형성된 절연막을 유전체막으로서 구비하고 있는 것을 특징으로 하는, 액정 장치.
  7. 제 4 항에 있어서,
    상기 제 1 및 제 2 전극 중 한편의 전극은, 상기 주사선과 동시 형성된 전극층으로 구성되며, 다른 편의 전극은, 상기 데이터선과 동시 형성된 전극층, 및 상기 박막 트랜지스터의 소스· 드레인 영역과 동시 형성된 전극층으로 이루어진 2개의 전극층으로 구성되며,
    상기 커패시터는, 상기 주사선과 동시 형성된 전극층과 상기 데이터선과 동시 형성된 전극층이 겹치는 부분에 상기 박막 트랜지스터의 층간 절연막과 동시 형성된 절연막을 유전체막으로서 구비하는 제 1 커패시터와, 상기 주사선과 동시 형성된 전극층과 상기 박막 트랜지스터의 소스· 드레인 영역과 동시 형성된 전극층이 겹치는 부분에 상기 박막 트랜지스터의 게이트 절연막과 동시 형성된 절연막을 유전체막으로서 구비하는 제 2 커패시터를 가지는 것을 특징으로 하는, 액정 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 액정 장치용 기판 상에는, 상기 데이터선에 상기 화상 신호를 공급하는 데이터측 구동 회로, 및 상기 주사선을 통해 주사 신호를 공급하는 주사측 구동 회로 중 적어도 한편의 구동 회로가 구성되어 있는 것을 특징으로 하는, 액정 장치.
  9. 한쪽의 1 기판 상에, 화상 신호가 공급되는 복수의 데이터선과, 상기 복수의 데이터선에 교차하여 주사 신호가 공급되는 복수의 주사선과, 상기 데이터선과 상기 주사선의 교차에 대응하여 설치된 제 1 스위칭 소자와, 상기 제 1 스위칭 소자에 대응하여 설치된 화소 전극을 갖는 전기 광학 장치에 있어서,
    상기 데이터선에 화상 신호를 공급하는 기간에 앞서 리셋 신호선에 공급된 리셋 신호를 상기 데이터선에 공급하기 위한 제 2 스위칭 소자와, 상기 리셋 신호선에 접속된 커패시터를 갖는 리셋 구동 회로가 배치되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
  10. 제 9 항에 있어서,
    상기 커패시터는 소정의 전위가 공급되는 제 1 전극과, 상기 리셋 신호선에 전기적으로 접속된 제 2 전극을 한 쌍의 전극으로서 형성되어 이루어진 것을 특징으로 하는, 전기 광학 장치.
  11. 제 1 항 또는 제 9 항에 있어서,
    상기 커패시터의 값은, 상기 데이터선의 총용량의 2분의 1보다 큰 것을 특징으로 하는, 전기 광학 장치.
  12. 제 1 항 또는 제 2 항에 기재의 액정 장치를 이용한 투사형 표시 장치에서, 광원부와, 해당 광원부로부터 출사되는 광을 상기 액정 장치로 광변조한 광을 스크린 등의 투사면에 투사하는 투사 수단을 갖는 것을 특징으로 하는, 투사형 표시 장치.
KR19980709323A 1997-03-26 1998-03-18 액정장치,전기광학장치및그것을사용한투사형표시장치 KR100516533B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7420497 1997-03-26
JP97-74204 1997-03-26
PCT/JP1998/001175 WO1998043130A1 (fr) 1997-03-26 1998-03-18 Dispositif a cristaux liquides, dispositif electro-optique et dispositif de projection utilisant ces derniers

Publications (2)

Publication Number Publication Date
KR20000015775A KR20000015775A (ko) 2000-03-15
KR100516533B1 true KR100516533B1 (ko) 2005-12-16

Family

ID=13540431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19980709323A KR100516533B1 (ko) 1997-03-26 1998-03-18 액정장치,전기광학장치및그것을사용한투사형표시장치

Country Status (6)

Country Link
US (1) US6404414B2 (ko)
JP (2) JP3521432B2 (ko)
KR (1) KR100516533B1 (ko)
CN (1) CN1111754C (ko)
TW (1) TW487822B (ko)
WO (1) WO1998043130A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0000290D0 (en) * 2000-01-07 2000-03-01 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP2001215614A (ja) * 2000-02-04 2001-08-10 Nec Corp 投射型液晶表示装置
KR100686223B1 (ko) * 2000-04-28 2007-02-22 삼성전자주식회사 액정 표시 장치
US6760885B1 (en) 2000-06-15 2004-07-06 Microsoft Corporation System and method for using a standard composition environment as the composition space for video image editing
JP3578110B2 (ja) 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
US7019718B2 (en) 2000-07-25 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
JP2002215063A (ja) * 2001-01-19 2002-07-31 Sony Corp アクティブマトリクス型表示装置
KR100747354B1 (ko) * 2001-01-30 2007-08-07 엘지전자 주식회사 평판 디스플레이 패널 및 그 구동방법
US6642564B2 (en) * 2001-07-18 2003-11-04 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for fabricating the same
JP2004070293A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP3700714B2 (ja) 2002-06-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3979249B2 (ja) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2004200034A (ja) * 2002-12-19 2004-07-15 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2004241632A (ja) * 2003-02-06 2004-08-26 Seiko Epson Corp 強誘電体メモリおよびその製造方法
JP3772888B2 (ja) * 2003-05-02 2006-05-10 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100549983B1 (ko) * 2003-07-30 2006-02-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US8238019B2 (en) * 2003-11-01 2012-08-07 Silicon Quest Kabushiki-Kaisha Projection apparatus with coherent light source
US7986296B2 (en) * 2004-05-24 2011-07-26 Au Optronics Corporation Liquid crystal display and its driving method
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
US7649513B2 (en) 2005-06-25 2010-01-19 Lg Display Co., Ltd Organic light emitting diode display
US7825885B2 (en) * 2005-08-05 2010-11-02 Sony Corporation Display device
JP4998142B2 (ja) * 2007-08-23 2012-08-15 セイコーエプソン株式会社 電気光学装置及び電子機器
US20100007591A1 (en) * 2008-07-10 2010-01-14 Himax Display, Inc. Pixel unit for a display device and driving method thereof
JP5446273B2 (ja) * 2009-01-06 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102473390A (zh) * 2009-07-17 2012-05-23 夏普株式会社 显示装置和显示装置的驱动方法
US8743095B2 (en) * 2009-09-30 2014-06-03 Sharp Kabushiki Kaisha Electronic apparatus and display panel
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012189766A (ja) * 2011-03-10 2012-10-04 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN104077995B (zh) * 2014-06-30 2017-01-04 上海天马微电子有限公司 Tft阵列基板、显示面板及显示装置
CN106531044B (zh) * 2015-09-11 2019-09-03 南京瀚宇彩欣科技有限责任公司 显示面板及其闸极驱动电路
TWI652815B (zh) 2017-12-18 2019-03-01 友達光電股份有限公司 顯示面板
US11106268B2 (en) * 2018-07-29 2021-08-31 Redpine Signals, Inc. Method and system for saving power in a real time hardware processing unit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05241124A (ja) * 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
JPH06186580A (ja) * 1992-12-17 1994-07-08 Seiko Epson Corp 液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
US4845482A (en) * 1987-10-30 1989-07-04 International Business Machines Corporation Method for eliminating crosstalk in a thin film transistor/liquid crystal display
US5300942A (en) * 1987-12-31 1994-04-05 Projectavision Incorporated High efficiency light valve projection system with decreased perception of spaces between pixels and/or hines
WO1994000962A1 (en) * 1992-06-30 1994-01-06 Westinghouse Electric Corporation Gray-scale stepped ramp generator with individual step correction
EP0644523B1 (en) * 1993-08-30 1999-01-13 Sharp Kabushiki Kaisha Data signal line structure in an active matrix liquid crystal display
US5703617A (en) * 1993-10-18 1997-12-30 Crystal Semiconductor Signal driver circuit for liquid crystal displays
KR960704428A (ko) * 1994-06-09 1996-08-31 요트. 게.아. 롤페스 화면표시 장치(Display device)
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05241124A (ja) * 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
JPH06186580A (ja) * 1992-12-17 1994-07-08 Seiko Epson Corp 液晶表示装置

Also Published As

Publication number Publication date
JP3521432B2 (ja) 2004-04-19
WO1998043130A1 (fr) 1998-10-01
US6404414B2 (en) 2002-06-11
JP2004004536A (ja) 2004-01-08
KR20000015775A (ko) 2000-03-15
TW487822B (en) 2002-05-21
CN1220740A (zh) 1999-06-23
CN1111754C (zh) 2003-06-18
US20010033264A1 (en) 2001-10-25
JP3685177B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
KR100516533B1 (ko) 액정장치,전기광학장치및그것을사용한투사형표시장치
JP3164489B2 (ja) 液晶表示パネル
US7116390B2 (en) Electro-optical device and electronic apparatus comprising the same
US6396470B1 (en) Liquid crystal display apparatus
US7164408B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4211644B2 (ja) 電気光学装置の製造方法
JP3240620B2 (ja) 表示装置、電子機器及び表示装置の製造方法
JP3956562B2 (ja) 電気光学装置
KR100471954B1 (ko) 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기
JP3707472B2 (ja) 電気光学装置及び電子機器
JP4301227B2 (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP2002049052A (ja) 電気光学装置
JP3336900B2 (ja) 液晶表示パネルおよびそれを用いた投写型表示装置
JPH11194366A (ja) アクティブマトリックス基板およびその製造方法、液晶装置および電子機器
JP3633250B2 (ja) 液晶装置、及びその製造方法
JP2008026348A (ja) 電気光学装置及び電子機器
JP3624703B2 (ja) 電気光学装置及びそれを用いた投射型表示装置
KR20040071615A (ko) 전기 광학 장치 및 전자기기
JP3987248B2 (ja) 電気光学装置及び電子機器
JP3603902B2 (ja) 液晶装置
JPH0980415A (ja) アクティブマトリックス型液晶表示装置及びその製造方法
JP3520739B2 (ja) 液晶装置
JP3674630B2 (ja) 液晶表示パネルおよびそれを用いた投写型表示装置
JP4306330B2 (ja) 電気光学装置及び電子機器
JP3989776B2 (ja) 液晶表示パネルおよびそれを用いた投射型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee