JP2002049052A - 電気光学装置 - Google Patents
電気光学装置Info
- Publication number
- JP2002049052A JP2002049052A JP2000236195A JP2000236195A JP2002049052A JP 2002049052 A JP2002049052 A JP 2002049052A JP 2000236195 A JP2000236195 A JP 2000236195A JP 2000236195 A JP2000236195 A JP 2000236195A JP 2002049052 A JP2002049052 A JP 2002049052A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal line
- conductive film
- electro
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
簡単な装置構成により、基板上の周辺領域に設けられた
信号線上の信号におけるノイズを低減し、高品位の画像
表示を行なう。 【解決手段】 電気光学装置は、TFTアレイ基板(1
0)上の画像表示領域に、画素電極(9a)と、これに
接続されたTFT(30)及び容量線(300)を備
え、更にTFTに接続されたデータ線(6a)及び走査
線(3a)を備える。周辺領域に、データ線の駆動に係
る回路を含む周辺回路と、これに接続されており容量線
と同一膜からなる信号線(400)と、これを少なくと
も一方向から電気遮蔽するデータ線と同一膜からなるシ
ールド(401a)を備える。
Description
光学装置の技術分野に属し、特に、TFTアレイ基板上
の周辺領域に設けられたデータ線駆動回路、サンプリン
グ回路等の周辺回路により画像信号、クロック信号等に
応じてデータ線を駆動する形式の電気光学装置の技術分
野に属する。
動方式の電気光学装置においては、縦横に夫々配列され
た多数の走査線及びデータ線並びにこれらの各交点に対
応して多数の画素電極がTFTアレイ基板上に設けられ
ている。そして、これらに加えて、データ線駆動回路、
サンプリング回路、走査線駆動回路等の周辺回路、更に
このような周辺回路に接続された画像信号線や制御信号
線(例えば、クロック信号線や波形選択信号線)などの
信号線が、係るTFTアレイ基板上の周辺領域に設けら
れる場合がある。
号の供給タイミングの基準となる基準クロック(以下、
X側基準クロックと称す)や所謂ゴーストの発生を防ぐ
ための波形選択信号などの制御信号、表示すべき画像の
内容に対応する画像信号、正や負の定電位電源等が、T
FTアレイ基板に設けられた外部入力端子及び配線を介
して夫々供給される。他方、走査線駆動回路には、走査
信号の供給タイミングの基準となる基準クロック(以
下、Y側基準クロックと称す)、正や負の定電位電源等
が、やはりTFTアレイ基板に設けられた外部入力端子
及び配線を介して供給される。そして例えば、走査線駆
動回路により、Y側基準クロックに基づくタイミングで
走査信号を走査線に線順次で供給する。これに対応して
データ線駆動回路が、入力された画像信号をサンプリン
グするサンプリング回路を、X側基準クロックに基づく
タイミングで順次駆動して、サンプリング回路から画像
信号がデータ線に供給される。これらの結果、走査線に
ゲート接続された各TFTは、走査信号の供給に応じて
導通状態とされ、画像信号がデータ線及び当該TFTを
介して画素電極に供給されて各画素における画像表示が
行われる。
て、非常に高い周波数のシリアルな画像信号が入力され
るようになってきている。例えば、画像信号のドット周
波数は、近時の高解像度のパソコン画面において使用さ
れるXGA表示モードでは約65MHzであり、SXG
A表示モードでは約135MHzであり、従来のVGA
表示モードにおけるドット周波数(約30MHz)を遥
かに上回る。これに対応すべく、特にデータ線駆動回路
に供給されるX側基準クロックの周波数も非常に高くな
る。更に、このように高い画像信号の周波数を、サンプ
リング回路でサンプリング可能な程度の周波数に落とす
ために、電気光学装置に入力される前段階で、高周波数
のシリアルな画像信号を複数のパラレルな画像信号にシ
リアル−パラレル変換する処理が行われている。例え
ば、前述のVGA表示モードでは、6個程度のパラレル
な画像信号への変換が行われており、XGA表示モード
やSXGA表示モードでは、サンプリング回路の性能に
応じて、例えば12個或いは24個程度のパラレルな画
像信号への変換が必要となる。
表示画像の高品位化の要請の下では、このように基準ク
ロックの周波数を高くすることによる、高周波のクロッ
クノイズの発生が無視し得ないようになる。即ち、例え
ば従来の比較的周波数の低いX側基準クロックをデータ
線駆動回路に供給してサンプリング回路を駆動する構成
において、そのままクロック信号の周波数を上げたので
は、サンプリング回路に入力される画像信号中やサンプ
リング回路から出力される画像信号中に高周波のクロッ
クノイズが発生して、データ線に供給すべき画像信号が
変化してしまう。このように変化した画像信号の供給を
受けたのでは、各画素電極により表示される画像もやは
り変化してしまうという問題点がある。例えば、各画素
において中間レベルの階調表示を行う時に、数mV〜数
十mV程度の微少なノイズが画像信号中に飛び込んだだ
けでも、表示画像中に視認可能な程度のノイズとして現
れてしまう。これは、最高又は最低の液晶駆動電圧(例
えば、0〜5V間の電圧)に対応する白又は黒レベルの
表示を行っている場合と比べて、中間レベルにおける液
晶駆動電圧の変化に対する液晶の透過率の変化が急峻だ
からである。このように高精度の多階調表示を実現する
ためには、高周波のクロックノイズの問題は重大であ
る。
変換によるパラレルな画像信号の個数を増やすことによ
りサンプリング回路に供給される画像信号の周波数を下
げることはできるが、電気光学装置の基板に設けねばな
らない画像信号入力用の外部入力端子の数や画像信号線
の数は、このパラレルな画像信号の個数の増加に対応し
て増やさねばならない。従って、限られた基板上の周辺
領域に多数の信号線を極めて近接配置せねばならず、結
果として、近接配置された一の信号線(例えば、クロッ
ク信号線)をノイズ源として他の信号線(例えば、画像
信号線)上の信号中に飛び込むノイズが増大してしまう
という問題点が生ずる。しかも、シリアル−パラレル変
換によるパラレルな画像信号の個数を増やす程、画素電
極への書き込み能力不足に起因して発生するブロックゴ
ースト(即ち、パラレルな画像信号が供給される複数の
データ線に対応する画素電極群を一纏めとして発生する
ブロック状のゴースト)が画像表示領域内に占める面積
が増加する。この結果、ブロックゴーストが視覚上目立
つようになるという深刻な問題も生じる。
であり、基板上の周辺領域に設けられた信号線上の信号
におけるノイズが低減されており、高品位の画像表示が
可能な電気光学装置を提供することを課題とする。
上記課題を解決するために、基板上の画像表示領域に、
複数の画素電極と、該画素電極に蓄積容量を付加するた
めの第1導電膜からなる容量線と、該第1導電膜上に層
間絶線膜を介して積層された第2導電膜からなるデータ
線とを備え、前記基板上の前記画像表示領域の周辺に位
置する周辺領域に、前記データ線の駆動に係る回路を含
む周辺回路と、該周辺回路に接続されており前記第1導
電膜及び前記第2導電膜の一方からなる信号線と、該信
号線を少なくとも一方向から電気遮蔽する前記第1導電
膜及び前記第2導電膜の他方からなるシールドとを備え
る。
領域では、容量線をなす第1導電膜上に、データ線をな
す第2導電膜が層間絶線膜を介して積層されている。周
辺領域では、これら第1導電膜及び第2導電膜の一方か
ら、周辺回路に接続された信号線が形成されており、こ
れら第1導電膜及び第2導電膜の他方から、信号線を少
なくとも一方向(例えば、上方や下方)から電気遮蔽す
るシールドが形成されている。従って、容量線をなす第
1導電膜を利用して周辺領域における信号線を形成しつ
つ、データ線をなす第2導電膜を利用して係る信号線を
電気遮蔽することにより、信号線上の信号への電磁ノイ
ズの飛び込みを効果的に低減でき、又は信号線からの電
磁ノイズの発生を効果的に低減できる。或いは、信号線
をなす第2導電膜を利用して周辺領域における信号線を
形成しつつ、容量線をなす第1導電膜を利用して係る信
号線を電気遮蔽することにより、信号線上の信号への電
磁ノイズの飛び込みを効果的に低減でき、又は信号線か
らの電磁ノイズの発生を効果的に低減できる。しかも、
いずれの場合にも、周辺領域に信号線やシールドを形成
するために専用の膜を別途形成しないで済むので、装置
構成及び製造工程を簡略化する上でも有利である。特
に、画像品位の向上のために画素ピッチを微細化し駆動
周波数を高めた場合に、一般にこのような信号線に係る
ノイズは相対的に増加する。従って、本発明のように周
辺領域に配線された画像信号線、制御信号線等の信号線
を電気遮蔽する構成は、画素ピッチを微細化し或いは駆
動周波数を高める上で大変有利である。
タ線の駆動に係る回路」とは、例えばデータ線を駆動す
るデータ線駆動回路の他、データ線駆動回路からのサン
プリング回路駆動信号による制御を受けて複数のデータ
線に画像信号を所定のタイミングで印加するサンプリン
グ回路、複数のデータ線に所定電圧レベルのプリチャー
ジ信号を画像信号に先行して各々供給するプリチャージ
回路等を含む、データ線の駆動或いはデータ線への画像
信号の供給に関連する回路を全て含む広い意味である。
また、「周辺回路」とは、このようなデータ線の駆動に
係る回路以外に、例えば走査線の駆動に係る回路、製造
途中や出荷時の当該電気光学装置の品質、欠陥等を検査
するための検査回路等の周辺領域に作りこまれる任意の
回路をいう。
り、画像信号等におけるノイズが低減されており、高品
位の画像表示が可能な電気光学装置を実現できる。
シールドは、前記第2導電膜からなり、前記第1導電膜
からなる前記信号線を上方から電気遮蔽する。
像信号線等の信号線は、第2導電膜からなるシールドに
より上方から電気遮蔽される。従って、各信号線の主に
上方や側方に位置するノイズ源としての他の信号線や配
線或いは回路や素子からの電磁ノイズの飛び込みを効果
的に低減できる。
線を上方から電気遮蔽する本線部と該本線部から延設さ
れて少なくとも前記層間絶縁膜に掘られた溝内に埋め込
まれる側壁部分を更に有し、前記本線部及び前記側壁部
分により前記信号線の断面上で見て前記信号線を三方か
ら電気遮蔽するように構成してもよい。
る画像信号線等の信号線は、第2導電膜からなるシール
ドにより上方及び側方の三方から電気遮蔽される。従っ
て、各信号線の主に上方や側方に位置するノイズ源とし
ての他の信号線や配線或いは回路や素子からの電磁ノイ
ズの飛び込みを一層効果的に低減できる。
線の下方に他の層間絶線膜を介して積層された他の導電
膜からなる底壁部分を更に有し、前記本線部、前記側壁
部分及び前記底壁部分により前記信号線を前記信号線の
断面上で見て四方から電気遮蔽するように構成してもよ
い。
る画像信号線等の信号線は、第2導電膜及び他の導電膜
からなるシールドにより上方、側方及び下方の四方から
電気遮蔽される。従って、各信号線の四方に位置するノ
イズ源としての他の信号線や配線或いは回路や素子から
の電磁ノイズの飛び込みを非常に効果的に低減できる。
記シールドは、前記第1導電膜からなり、前記第2導電
膜からなる前記信号線を下方から電気遮蔽する。
像信号線等の信号線は、第1導電膜からなるシールドに
より下方から電気遮蔽される。従って、各信号線の主に
下方や側方に位置するノイズ源としての他の信号線や配
線或いは回路や素子からの電磁ノイズの飛び込みを効果
的に低減できる。
記信号線は、画像信号を供給する画像信号線を含む。
像信号線は電気遮蔽されているので、ノイズ源としての
他の信号線や配線或いは回路や素子からの画像信号線上
の画像信号への電磁ノイズの飛び込みを効果的に低減で
きる。従って、最終的に高いS/Nを持つ画像信号に基
づいて、画像表示領域において高品位の画像表示を行う
ことが可能となる。
記周辺回路は、画像信号をサンプリングするサンプリン
グ回路を含み、前記信号線は、前記画像信号を供給する
画像信号線と前記サンプリング回路とを中継接続する中
継配線を含む。
継配線はシールドされているので、ノイズ源としての他
の信号線や配線或いは回路や素子からの中継配線上の画
像信号への電磁ノイズの飛び込みを効果的に低減でき
る。従って、最終的に高いS/Nを持つ画像信号に基づ
いて、画像表示領域において高品位の画像表示を行うこ
とが可能となる。特に、対向基板に設けられる対向電極
に対向する中継配線部分については、当該中継配線部分
と対向電極との寄生容量を低減する観点から、両者間に
配置される上方シールドにより電気遮蔽すると効果的で
ある。
記周辺回路は、画像信号をサンプリングするサンプリン
グ回路を含み、前記信号線は、前記サンプリング回路の
ゲート信号線を含む。
ンプリング回路のゲート信号線はシールドされているの
で、ノイズ源としての他の信号線や配線或いは回路や素
子からのゲート信号線上の制御信号(例えば、データ線
駆動回路から出力されるサンプリング回路駆動信号)へ
の電磁ノイズの飛び込みを効果的に低減できる。従っ
て、最終的にサンプリング回路における高精度のサンプ
リング動作により、画像表示領域において高品位の画像
表示を行うことが可能となる。特に、対向基板に設けら
れる対向電極に対向するゲート信号線部分については、
当該ゲート信号線部分と対向電極との寄生容量を低減す
る観点から、両者間に配置される上方シールドにより電
気遮蔽すると効果的である。
記信号線は、クロック信号及び波形選択信号のうち少な
くとも一方を含む制御信号を供給する制御信号線を含
む。
御信号線は電気遮蔽されているので、ノイズ源としての
他の信号線や配線或いは回路や素子からの制御信号線上
の制御信号への電磁ノイズの飛び込みを効果的に低減で
きる。更に、一般に高周波数や高電位である制御信号は
画像信号に対するノイズ源となり易い。従って、このよ
うに制御信号線を電気遮蔽することにより、ノイズ源と
しての当該制御信号線からの、他の信号線たる画像信号
線等に供給される画像信号等への電磁ノイズの飛び込み
を効果的に低減できる。よって、最終的に高いS/Nを
持つ制御信号や画像信号等に基づいて、画像表示領域に
おいて高品位の画像表示を行うことが可能となる。
(各実施形態を含む)では、シールドは、好ましくは接
地電位や他の定電位に固定される。
記信号線は、画像信号を供給する画像信号線とクロック
信号及び波形選択信号のうち少なくとも一方を含む制御
信号を供給する制御信号線とを含み、前記シールドは、
前記画像信号線を電気遮蔽する第1部分と、前記制御信
号線を電気遮蔽する第2部分とを含み、前記第1部分は
第1定電位に固定され且つ前記第2部分は前記第1定電
位とは異なる第2定電位に固定される。
像信号線はシールドの第1部分により電気遮蔽されてお
り、制御信号線はシールドの第2部分により電気遮蔽さ
れているので、ノイズ源としての他の信号線や配線或い
は回路や素子からの、画像信号線上の画像信号及び制御
信号線上の制御信号への電磁ノイズの飛び込みを夫々効
果的に低減できる。そして特に、シールドの第1部分と
第2部分とは、相異なる定電位に固定されているので、
同一の定電位配線を介して両信号線間でそれらの電位変
動が相互に影響を及ぼす事態を未然防止できる。従っ
て、最終的に高いS/Nを持つ画像信号や制御信号等に
基づいて、画像表示領域において高品位の画像表示を行
うことが可能となる。
記シールドは、1本の信号線毎に分断されている。
個に電気遮蔽されているので、各信号線を他の全ての信
号線から電気遮蔽できる。即ち、複数の信号線相互間の
電磁波による悪影響を極力低減できる。
記シールドは、複数の信号線毎に分断されている。
線毎に別個に電気遮蔽されているので、1本の信号線毎
にシールドを設ける場合と比較して、容易にシールドを
形成できる。この際、例えば複数の画素信号線など、相
互に電磁波が及ぼす影響が基本的に小さい複数の信号線
を同一シールドにより纏めて電気遮蔽するようにし、他
方で、例えば画像信号線とクロック信号線など、相互に
電磁波が及ぼす影響が基本的に大きい信号線を相互に別
個のシールドにより電気遮蔽するようにすれば、このよ
うに複数の信号線を纏めて電気遮蔽する際の不利益(即
ち、同一シールドで電気遮蔽される複数の信号線相互間
におけるノイズの飛び込み)を抑えることができる。
記第1導電膜及び前記第2導電膜のうち少なくとも一方
は、金属を含有する膜から形成される。
ニウム)膜、Cr(クロム)等の金属を含有する膜から
第1導電膜や第2導電膜を形成することにより、これら
の導電膜の低抵抗化を容易に図ることができる。
記画像表示領域に、前記基板上において前記第1導電膜
よりも下方に積層された第3導電膜からなる走査線を更
に備え、前記周辺領域に、前記信号線を下方から電気遮
蔽する前記第3導電膜からなる他のシールドを更に備え
る。
査線をなす第3導電膜が、容量線をなす第1導電膜より
も下方に積層されている。周辺領域では、この第3導電
膜から、信号線を下方から電気遮蔽する他のシールドが
形成されている。従って、第1導電膜及び第2導電膜の
一方からなる画像信号線等の信号線は、第1導電膜及び
第2導電膜の他方からなるシールドと、第3導電膜から
なるシールドとにより上下から或いは下方から冗長的に
電気遮蔽される。従って、ノイズ源としての他の信号線
や配線或いは回路や素子からの電磁ノイズの飛び込みを
一層効果的に低減できる。尚、画像表示領域では、走査
線及びデータ線によるアクティブマトリクス駆動或いは
パッシブマトリクス駆動が可能となる。
記画像表示領域に、前記データ線と前記画素電極との間
に接続された薄膜トランジスタと、該薄膜トランジスタ
の少なくともチャネル領域を遮光する前記基板上におい
て前記第1導電膜及び前記薄膜トランジスタよりも下方
に積層された導電性の遮光膜とを更に備え、前記周辺領
域に、前記信号線を下方から電気遮蔽する前記遮光膜か
らなる他のシールドを更に備える。
膜トランジスタの少なくともチャネル領域を遮光する遮
光膜が、容量線をなす第1導電膜よりも下方に積層され
ている。周辺領域では、この遮光膜から、信号線を下方
から電気遮蔽する他のシールドが形成されている。従っ
て、第1導電膜及び第2導電膜の一方からなる画像信号
線等の信号線は、第1導電膜及び第2導電膜の他方から
なるシールドと、遮光膜からなるシールドとにより上下
から或いは下方から冗長的に電気遮蔽される。従って、
ノイズ源としての他の信号線や配線或いは回路や素子か
らの電磁ノイズの飛び込みを一層効果的に低減できる。
尚、画像表示領域では、データ線及び薄膜トランジスタ
によるアクティブマトリクス駆動が可能となる。
記基板に電気光学物質を介して対向する対向基板上に、
前記複数の画素電極に対向する対向電極を更に備えてお
り、前記シールドは、前記信号線のうち前記対向電極に
対向する一部と前記対向電極との間において前記信号線
の一部を上方から電気遮蔽する部分を含む。
対向電極とこれに対向する信号線の一部との間に上方シ
ールドが存在するので、当該信号線の一部と対向電極と
の間における寄生容量を低減できる。即ち、ノイズ源と
しての対向電極からの信号線上の画像信号等への電磁ノ
イズの飛び込みや、ノイズ源としての信号線からの対向
電極上の定電位信号(例えば、反転しない定電位の信
号、フレームやフィールド毎に反転する定電位の信号な
ど)等への電磁ノイズの飛び込みを効果的に低減でき
る。
記シールドは、電源配線の本線又は分岐配線からなる。
の本線又は分岐配線からなるので、シールドを定電位に
固定できる。しかも、周辺領域におけるシールドが占め
る領域を電源配線に割り当てることになるので、電源配
線を比較的容易に幅広に構成することができ、安定した
定電位を供給することも可能となる。またシールドと電
源配線とを共用することで、装置構成及び製造工程の簡
略化を図ることも可能となる。更に、シールドをこのよ
うに安定した定電位に固定することにより、電気遮蔽の
性能も向上するので一層有利である。
決するために、基板上の画像表示領域に、複数の画素電
極と、該画素電極に蓄積容量を付加するための第1導電
膜からなる容量線と、該第1導電膜上に層間絶線膜を介
して積層された第2導電膜からなるデータ線とを備え、
前記基板上の前記画像表示領域の周辺に位置する周辺領
域に、前記データ線の駆動に係る回路を含む周辺回路
と、該周辺回路に画像信号を供給すると共に前記第1導
電膜及び前記第2導電膜の一方からなる画像信号線と、
該周辺回路にクロック信号及び波形選択信号のうち少な
くとも一方を含む制御信号を供給すると共に前記第1導
電膜及び前記第2導電膜の他方からなる制御信号線とを
備える。
表示領域では、容量線をなす第1導電膜上に、データ線
をなす第2導電膜が層間絶線膜を介して積層されてい
る。周辺領域では、これら第1導電膜及び第2導電膜の
一方から、画像信号線が形成されており、これら第1導
電膜及び第2導電膜の他方から、制御信号線が形成され
ている。従って、周辺領域において、同一導電膜をパタ
ーニングすることにより同一平面内に画像信号線と制御
信号線とを形成する場合と比べると、画像信号線と制御
信号線とを形成する二つの導電膜が基板に垂直な方向に
離間した分だけ両者間における寄生容量は低減されたこ
とになる。即ち、二つの信号線間の距離が大きくなるに
連れて小さくなるノイズ源としての制御信号線からの画
像信号線上の画像信号への電磁ノイズの飛び込み(或い
はノイズ源としての画像信号線からの制御信号線上の制
御信号への電磁ノイズの飛び込み)を低減できる。尚、
このような構成を持つ電気光学装置に対して、上述した
本発明に係る各種のシールドを設けてもよい。このよう
に構成すれば、画送信号線と制御信号線とが基板に垂直
な方向に離間したことによる電磁ノイズを低減する効果
と、画像信号と制御信号線との間のシールドによる電磁
ノイズを低減する効果との両者を享受できる。
り、画像信号等におけるノイズが低減されており、高品
位の画像表示が可能な電気光学装置を実現できる。
に説明する実施の形態から明らかにされる。
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
置の構成について、図1から図3を参照して説明する。
図1は、電気光学装置の画像表示領域を構成するマトリ
クス状に形成された複数の画素における各種素子、配線
等の等価回路である。図2は、データ線、走査線、画素
電極等が形成されたTFTアレイ基板の相隣接する複数
の画素群の平面図である。図3は、図2のA−A’断面
図である。尚、図3においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電位レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。走査線3aに
並んで、蓄積容量70の固定電位側容量電極を含むと共
に定電位に固定された容量線300が設けられている。
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
斜線領域で示したチャネル領域1a’に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する(特に、本実施形態では、走査線3a
は、当該ゲート電極となる部分において幅広に形成され
ている)。このように、走査線3aとデータ線6aとの
交差する個所には夫々、チャネル領域1a’に走査線3
aがゲート電極として対向配置された画素スイッチング
用のTFT30が設けられている。
は、TFT30の高濃度ドレイン領域1e(及び画素電
極9a)に接続された画素電位側容量電極としての中継
層71と、固定電位側容量電極としての容量線300の
一部とが、誘電体膜75を介して対向配置されることに
より形成されている。
容量電極としての機能の他、コンタクトホール83及び
85を介して、画素電極9aとTFT30の高濃度ドレ
イン領域1eとを中継接続する中間導電層としての機能
を持つ。
に沿ってストライプ状に伸びており、TFT30に重な
る個所が図2中上下に突出している。このような容量線
300は好ましくは、膜厚50nm程度の導電性のポリ
シリコン膜等からなる第1膜と、膜厚150nm程度の
高融点金属を含む金属シリサイド膜等からなる第2膜と
が積層された多層構造を持つように構成される。このよ
うに構成すれば、第2膜は、容量線300或いは蓄積容
量70の固定電位側容量電極としての機能の他、TFT
30の上側において入射光からTFT30を遮光する遮
光層としての機能を持つ。
FT30の下側には、下側遮光膜11aが格子状に設け
られている。下側遮光膜11aは、例えば、Ti(チタ
ン)、Cr(クロム)、W(タングステン)、Ta(タ
ンタル)、Mo(モリブデン)、Pb(鉛)等の高融点
金属のうちの少なくとも一つを含む、金属単体、合金、
金属シリサイド、ポリシリサイド、これらを積層したも
の等からなる。
線6aと図2中横方向に夫々伸びる容量線300とが相
交差して形成されること及び格子状に形成された下側遮
光膜11aにより、TFTアレイ基板10上におけるT
FT30の上側及び下側には夫々、平面的に見て格子状
に遮光領域が構成されており、各画素の開口領域を規定
している。
層71と容量線300との間に配置される誘電体膜75
は、例えば膜厚5〜200nm程度の比較的薄いHTO
膜、LTO膜等の酸化シリコン膜、あるいは窒化シリコ
ン膜等から構成される。蓄積容量70を増大させる観点
からは、膜の信頼性が十分に得られる限りにおいて、誘
電体膜75は薄い程良い。
は、コンタクトホール81を介して、例えばポリシリコ
ン膜からなる半導体層1aのうち高濃度ソース領域1d
に電気的に接続されている。尚、上述した中継層71と
同一膜からなる中継層を形成して、当該中継層及び2つ
のコンタクトホールを介してデータ線6aと高濃度ソー
ス領域1dとを電気的に接続してもよい。
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。このような
定電位源としては、TFT30を駆動するための走査信
号を走査線3aに供給するための走査線駆動回路(後述
する)や画像信号をデータ線6aに供給するサンプリン
グ回路を制御するデータ線駆動回路(後述する)に供給
される正電源や負電源の定電位源でもよいし、対向基板
20の対向電極21に供給される定電位でも構わない。
更に、TFT30の下側に設けられる下側遮光膜11a
についても、その電位変動がTFT30に対して悪影響
を及ぼすことを避けるために、容量線300と同様に、
画像表示領域からその周囲に延設して定電位源に接続す
るとよい。
とにより、コンタクトホール83及び85を介して半導
体層1aのうち高濃度ドレイン領域1eに電気的に接続
されている。即ち、本実施形態では、中継層71は、蓄
積容量70の画素電位側容量電極としての機能に加え
て、画素電極9aをTFT30へ中継接続する機能を果
たす。このように中継層71は、層間距離が例えば10
00nm程度に長くても、両者間を一つのコンタクトホ
ールで接続する技術的困難性を回避しつつ比較的小径の
二つ以上の直列なコンタクトホールで両者間を良好に接
続でき、画素開口率を高めることが可能となり、コンタ
クトホール開孔時におけるエッチングの突き抜け防止に
も役立つ。
TFTアレイ基板10と、これに対向配置される透明な
対向基板20とを備えている。TFTアレイ基板10
は、例えば石英基板、ガラス基板、シリコン基板からな
り、対向基板20は、例えばガラス基板や石英基板から
なる。
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性薄膜からなる。ま
た配向膜16は例えば、ポリイミド薄膜などの有機薄膜
からなる。
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性薄膜からなる。また配向膜22は、ポリイミ
ド薄膜などの有機薄膜からなる。
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く遮光領域を構成する容量線3
00及びデータ線6aと共に当該対向基板20上の遮光
膜により、対向基板20側からの入射光がチャネル領域
1a’や低濃度ソース領域1b及び低濃度ドレイン領域
1cに侵入するのを、より確実に阻止できる。更に、こ
のような対向基板20上の遮光膜は、少なくとも入射光
が照射される面を高反射な膜で形成することにより、電
気光学装置の温度上昇を防ぐ働きをする。
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aと対向電極21との間に電圧が生じていない状
態で配向膜16及び22により所定の配向状態をとる。
液晶層50は、例えば一種又は数種類のネマティック液
晶を混合した液晶からなる。シール材52は、TFTア
レイ基板10及び対向基板20をそれらの周辺で貼り合
わせるための、例えば光硬化性樹脂や熱硬化性樹脂から
なる接着剤であり、両基板間の距離を所定値とするため
のグラスファイバー或いはガラスビーズ等のギャップ材
が混入されている。
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用の
TFT30の特性の変化を防止する機能を有する。
T30は、LDD(Lightly DopedDrain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領
域1b及び低濃度ドレイン領域1c、半導体層1aの高
濃度ソース領域1d並びに高濃度ドレイン領域1eを備
えている。
へ通じるコンタクトホール81及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
容量線300が形成されており、これらの上には、高濃
度ソース領域1dへ通じるコンタクトホール81及び中
継層71へ通じるコンタクトホール85が各々開孔され
た第2層間絶縁膜42が形成されている。
に対しては、1000℃の焼成を行うことにより、半導
体層1aや走査線3aを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第2層間絶
縁膜42に対しては、このような焼成を行わないことに
より、容量線300の界面付近に生じるストレスの緩和
を図るようにしてもよい。
形成されており、これらの上には、中継層71へ通じる
コンタクトホール85が形成された平坦化した第3層間
絶縁膜43が形成されている。画素電極9aは、このよ
うに構成された第3層間絶縁膜43の上面に設けられて
いる。
面は、CMP(Chemical Mechanical Polishing:化学
的機械研磨)処理等により平坦化されており、その下方
に存在する各種配線や素子による段差に起因する液晶層
50における液晶の配向不良を低減する。
ば、対向基板20側からTFT30のチャネル領域1
a’及びその付近に入射光が入射しようとすると、デー
タ線6a及び容量線300からなる格子状の遮光層で遮
光を行う。他方、TFTアレイ基板10側から、TFT
30のチャネル領域1a’及びその付近に戻り光が入射
しようとすると、下側遮光膜11aで遮光を行う(特
に、複板式のカラー表示用のプロジェクタ等で複数の電
気光学装置をプリズム等を介して組み合わせて一つの光
学系を構成する場合には、他の電気光学装置からプリズ
ム等を突き抜けて来る投射光部分からなる戻り光は強力
であるので、有効である。)。これらの結果、TFT3
0の特性が光リークにより変化することは殆ど無くな
り、当該電気光学装置では、非常に高い耐光性が得られ
る。また、データ線6a及び走査線3aが形成された各
画素の非開口領域を利用して大きな蓄積容量70を構築
できる。
る周辺領域における配線及びシールドについて説明す
る。ここに、図4は、本実施形態におけるTFTアレイ
基板上に設けられたシールドを含む各種配線、周辺回路
等の構成を示す図式的な平面図である。
信号線及びクロック信号線等の配線の各種具体例を示す
図4のB−B’断面図である。
板上における画像表示領域の周辺に位置する周辺領域に
は、周辺回路の一例として、データ線駆動回路101、
走査線駆動回路104及びサンプリング回路301が形
成されている。
板1の下辺に沿って複数設けられた外部入力端子102
を介して入力される信号の配線400は、説明の容易化
のために信号名称と同一のアルファベット記号を配線4
00の後に夫々括弧で付加して参照する(例えば、“ク
ロック信号CLX”の信号配線を“配線400(CL
X)”と呼ぶ)ことにする。走査線駆動回路104は、
外部制御回路から外部入力端子102並びに配線400
(VSSY)及び配線400(VDDY)を介して供給
される、走査線駆動回路104用の負電源VSSY及び
正電源VDDYを電源として用いて、スタート信号SP
Yの入力により内蔵シフトレジスタ回路をスタートさせ
る。そして、外部入力端子102並びに配線400(C
LY)及び配線400(CLY’)を介して供給され
る、走査線駆動回路104の内蔵シフトレジスタ回路用
の基準クロック信号CLY及びその反転クロック信号C
LY’に基づく所定タイミングで、走査線3aに走査信
号をパルス的に線順次で印加する。
から外部入力端子102並びに信号配線400(VSS
X)及び配線400(VDDX)を介して供給される、
データ線駆動回路101用の負電源VSSX及び正電源
VDDXを電源として用いて、スタート信号SPXの入
力により内蔵シフトレジスタ回路をスタートさせる。そ
して、外部入力端子102並びに配線400(CLX)
及び配線400(CLX’)を介して供給される、デー
タ線駆動回路101の内蔵シフトレジスタ回路用の基準
クロック信号CLX及びその反転クロック信号CLX’
に基づき、走査線駆動回路104が走査信号を印加する
タイミングに合わせて、外部入力端子102及び配線4
00(VID1)〜配線400(VID12)を介して
供給される例えば12個のパラレル信号にシリアル−パ
ラレル変換された画像信号VID1〜VID12夫々に
ついて、データ線6a毎にサンプリング回路駆動信号Q
m(m=1、2、…)をサンプリング回路301にサン
プリング回路駆動信号線306を介して所定タイミング
で供給する。
を各データ線6a毎に備えており、配線400(VID
1)〜配線400(VID12)が中継配線305を経
由して、TFT302のソース電極に接続されており、
サンプリング回路駆動信号線306がTFT302のゲ
ート電極に接続されている。そして、画像信号VID1
〜VID12が入力されると、これらの画像信号をサン
プリングする。また、サンプリング回路駆動信号線30
6を介して、データ線駆動回路101からサンプリング
回路駆動信号Qmが入力されると、画像信号VID1〜
VID12夫々についてサンプリングされた画像信号
を、12本の隣接するデータ線6aからなるグループ毎
に順次印加する。
サンプリング回路301とは、12個のパラレル信号に
変換された画像信号VID1〜VID12をデータ線6
aに画像信号S1、S2、…として供給するように構成
されている。本実施の形態では隣接する12本のデータ
線6aに接続されるサンプリング回路301を同時に選
択し、12本のデータ線6aからなるグループ毎に順次
転送していく方式を述べたが、データ線6aを6本毎に
選択してもよいし、24本毎に選択してもよい。或い
は、2本以上の任意の本数を同時に選択してもよい。こ
の際、少なくともパラレルな画像信号の個数だけ、画像
信号用の外部入力端子102及び画像信号線が必要なこ
とは言うまでもない。尚、パラレルな画像信号の個数と
サンプリング回路301を同時に選択する数が相等しく
なるように構成してもよいし、前者が後者よりも多くな
るように構成してもよい。
101は、スタート信号SPXが入力されると、基準ク
ロック信号CLX及びその反転クロック信号CLK’に
基づく転送信号の順次生成を開始するシフトレジスタ回
路101aと、シフトレジスタ回路101aからの転送
信号を波形整形した後、サンプリング回路駆動信号線3
06を介してサンプリング回路301に供給する波形制
御回路101b及びバッファ回路101cとを備えてい
る。また、サンプリング回路301は、12個にシリア
ル−パラレル変換された画像信号VID1〜VID12
に対応してTFT302が12個ずつパラレルに各サン
プリング回路駆動信号線306に接続されている。即
ち、TFT302から構成されるスイッチS1〜S12
が左から1本目のサンプリング回路駆動信号線306に
接続されており、スイッチS13〜S24が左から2本
目のサンプリング回路駆動信号線306に接続されてお
り、スイッチSn-11〜Snが右端のサンプリング回路
駆動信号線306に接続されている。
のイネーブル信号ENB1及びENB2は、波形制御回
路101bに入力される。この波形制御回路101bで
は、シフトレジスタ回路101aから順次出力されるパ
ルスの幅を、イネーブル信号ENB1及びENB2のパ
ルス幅に制限することにより、サンプリング回路301
の選択期間を(相前後するサンプリング回路駆動信号Q
1、Q2、…がハイレベルとなる期間が相互に重ならな
いように)制御する。これにより、同一の配線400
(VID1)〜配線400(VID12)から画像信号
を受けるデータ線6a間におけるブロックゴーストの発
生を防止する。従って、イネーブル信号ENB1及びE
NB2は、クロック信号CLX及びCLX’と同じく、
水平走査期間よりも短い周期を持つ高周波の制御信号で
ある。
には、TFTアレイ基板1と対向基板20側の対向電極
21(図3参照)との間で電気的な導通をとるための上
下導通端子106が設けられている(但し、図4では、
そのうち2隅が図示されている)。上下導通端子106
には、外部入力端子102並びに配線400(LCCO
M)を介して供給される。
能なシールドの各種具体例を図5から図10に夫々示
す。ここに、図5から図10は夫々、シールドの各種具
体例の、図4のB−B’断面における構造を夫々示す断
面図である。
々、画像信号線である配線400(VID1)〜配線4
00(VID12)は、画像表示領域における容量線3
00と同一の導電膜(例えば、導電性のポリシリコン膜
と導電性の金属シリサイド膜とを含む多層膜)から構成
されており、これらの配線400は少なくとも、画像表
示領域におけるデータ線6aと同一膜(例えば、Al
膜)からなるシールドにより電気遮蔽されている。
同一導電膜からなる配線400は、その上方から各配線
400に沿って且つ各配線400を覆う領域に形成され
たデータ線6aと同一導電膜からなる上方シールド40
1aにより、電気遮蔽されている。特にこの具体例で
は、上方シールド401aは、1本の配線400毎に分
断されているので、各配線400を他の全ての配線40
0から相互に電気遮蔽できる。
電膜からなる配線400は、その上方から複数の配線4
00に沿って且つ複数の配線400を纏めて覆う領域に
形成されたデータ線6aと同一導電膜からなる上方シー
ルド401bにより、電気遮蔽されている。特にこの具
体例では、上方シールド401bは、複数の信号線毎に
分断されている。従って、1本の信号線毎に上方シール
ド401aを設ける図5の具体例の場合と比較して、比
較的容易に上方シールド401bを形成できる。この
際、複数の画素信号線など、相互に電磁波が及ぼす影響
が基本的に小さい複数の信号線を一つの上方シールド4
01bにより纏めて電気遮蔽するようにし、他方で、例
えば画像信号線とクロック信号線など、相互に電磁波が
及ぼす影響が基本的に大きい信号線を相互に別個の上方
シールド401bにより電気遮蔽するとよい。即ち、こ
れにより、複数の信号線を纏めて電気遮蔽する際の不利
益を最小限に抑えることができる。
ルド401aに加えて、画像表示領域における下側遮光
膜11aと同一導電膜からなる下方シールド11bよ
り、配線400は上下方向から電気遮蔽されている。
ルド401aに加えて、画像表示領域における走査線3
aと同一導電膜からなる下方シールド402より、配線
400は上下方向から電気遮蔽されている。
ルド401c及び下方シールド11bに加えて、上方シ
ールド401cと同一導電膜から延設されてなり、下地
絶縁膜12、第1層間絶線膜41、誘電体膜75及び第
2層間絶縁膜42に配線400に沿って溝状に掘られた
穴に埋め込まれた側方シールド401dにより、配線4
00は上下左右方向から電気遮蔽されている。特にこの
具体例では、シールドは、1本の配線400毎に全周を
電気遮蔽しているので、複数の配線400相互間の電磁
波による悪影響を極力低減できる。
ールド401c及び下方シールド402に加えて、上方
シールド401cと同一導電膜から延設されてなり且つ
第1層間絶線膜41、誘電体膜75及び第2層間絶縁膜
42に配線400に沿って溝状に掘られた穴に埋め込ま
れた側方シールド401eにより、配線400は上下左
右方向から電気遮蔽されている。特にこの具体例では、
シールドは、1本の配線400毎に全周を電気遮蔽して
いるので、複数の配線400相互間の電磁波による悪影
響を極力低減できる。以上説明したように本実施形態の
電気光学装置によれば、画像表示領域では、容量線30
0をなす第1導電膜上に、データ線6aをなす第2導電
膜が層間絶線膜を介して積層されている。周辺領域で
は、これら第1導電膜及び第2導電膜の一方から、周辺
回路に接続された配線400が形成されており、これら
第1導電膜及び第2導電膜の他方から、配線400を少
なくとも一方向(例えば、上方や下方)から電気遮蔽す
るシールドが形成されている。従って、画像信号線等の
配線400上の画像信号等への電磁ノイズの飛び込みを
効果的に低減できる。しかも、周辺領域に配線400や
シールドを形成するために専用の膜を別途形成しないで
済むので、装置構成及び製造工程を簡略化する上でも有
利である。特に、画像品位の向上のために画素ピッチを
微細化し駆動周波数を高めた場合に、一般にこのような
信号線に係るノイズ(例えば、クロック信号線や波形選
択信号線等の制御信号線から画像信号線上の画像信号へ
の電磁ノイズ、外部装置や他の回路等からの画像信号線
上の画像信号への電磁ノイズ、クロック信号線や波形選
択信号線等の制御信号線から外部装置や他の回路等への
電磁ノイズなど)は相対的に増加する(即ち、S/Nは
低下する)。従って、本実施形態のように周辺領域に配
線された画像信号線、制御信号線等の配線400を、上
方シールド401a、401b又は401c、下方シー
ルド11b又は402、側方シールド401d又は40
1e等のシールドにより電気遮蔽する構成は、画素ピッ
チを微細化し或いは駆動周波数を高める上で大変有利で
ある。
画像信号線を電気遮蔽するので、ノイズ源としての他の
信号線や配線或いは回路や素子からの画像信号線上の画
像信号S1、S2、…への電磁ノイズの飛び込みを効果
的に低減できる。従って、最終的に高いS/Nを持つ画
像信号S1、S2、…に基づいて、画像表示領域におい
て高品位の画像表示を行うことが可能となる。
した画像信号線とサンプリング回路301とを中継接続
する中継配線305やサンプリング回路駆動信号線30
6を、図5から図10に示したように上方、下方或いは
側方から電気遮蔽してもよい。このようにすれば、中継
配線305上の画像信号S1、S2、…への電磁ノイズ
の飛び込みや、サンプリング回路駆動信号線306上の
サンプリング回路駆動信号Q1、Q2、…への電磁ノイ
ズの飛込みを効果的に低減できる。これらの中継配線3
05やサンプリング回路駆動信号線306は、対向基板
20に設けられる対向電極21に対向する部分を含むの
で、これらの配線と対向電極21との寄生容量を低減す
る観点から、両者間に配置される上方シールドにより電
気遮蔽すると特に効果的である。
信号線としての配線400(CLX)、配線400(C
LX’)や、波形選択信号線としての配線400(EN
B1)、配線400(ENB2)を図5から図10に示
したように上方、下方或いは側方から電気遮蔽してもよ
い。このように構成すれば、これらの制御信号線上にあ
り、一般には画像信号に対するノイズ源となり易い高周
波数で高電位である制御信号に起因する高周波で強力な
電磁ノイズが、画像信号線等上の画像信号に飛び込むこ
とを効果的に阻止できる。
施形態を含む)では、シールドは、好ましくは接地電位
や他の定電位に固定される。この際特に、画像信号線
(配線400(VID1)、配線400(VID2)、
…など)と制御信号線(配線400(CLX)、配線4
00(CLX’)、…など)とを別々に電気遮蔽すると
共に相互に異なる定電位に固定するのがより好ましい。
このように構成すれば、同一の定電位配線を介して両信
号線間でそれらの電位変動が相互に影響を及ぼす事態を
未然防止できる。例えば、画像信号線を低電位(接地電
位或いは数ボルト程度)の第1定電位の定電位線に接続
することにより低電位で電気遮蔽し、制御信号線を高電
位(十数ボルト程度)の第2定電位の定電位線に接続す
ることにより高電位で電気遮蔽すればよい。
線の本線又は分岐配線とを共用するのが好ましい。この
ように構成すれば、装置構成及び製造工程の簡略化を図
りつつ、シールドを定電位に固定できる。しかも、周辺
領域におけるシールドが占める領域を電源配線に割り当
てることになるので、電源配線を比較的容易に幅広に構
成することができる。更に、シールドを幅広に形成する
ことにより、シールドの性能も向上するので一層有利で
ある。
は、配線400を容量線300と同一導電膜から形成し
且つシールドを容量線300と異なる導電層から形成し
たが、配線400をデータ線6aと同一導電膜から形成
し且つシールドをデータ線6aと異なる導電層から形成
してもよいし、配線400を走査線3aと同一導電膜か
ら形成し且つシールドを走査線3aと異なる導電層から
形成してもよいし、配線400を下側遮光膜11aと同
一導電膜から形成し且つシールドを下側遮光膜11aと
異なる導電層から形成してもよい。
ら形成することも可能であり、この場合には主に側方か
ら電気遮蔽することが可能である。本実施形態では、図
4に示したように、同一平面内で、負電源VSSYを供
給する配線400(VSSY)及び負電源VSSXを供
給する配線400(VSSX)は、画像信号線たる配線
400(VID2)、配線400(VID4)、配線4
00(VID6)、…を囲んでおり、画像信号シールド
線として機能している。同様に同一平面内で、正電源V
DDYを供給する配線400(VDDY)及び負電源V
SSXを供給する配線400(VSSX)は、画像信号
線たる配線400(VID1)、配線400(VID
3)、配線400(VID5)、…を囲んでおり、画像
信号シールド線として機能している。更に、正電源VD
DXを供給する配線400(VDDX)は、やはり同一
平面内で、クロック信号線たる配線400(CLX)、
配線400(CLX’)等の制御信号線を囲んでおり、
制御信号シールド線として機能している。同様に正電源
VDDYを供給する配線400(VDDY)は、やはり
同一平面内で、クロック信号線たる配線400(CL
Y)、配線400(CLY’)等の制御信号を囲んでお
り、制御信号シールド線として機能している。特に図4
中で、破線で示したように、制御信号シールド線として
の配線400(VDDX)の2つの先端は、接続部93
により相互に接続されてもよいし、同様に画像信号シー
ルド線としての配線400(VSSX)の2つの先端
は、接続部91により相互に接続されてもよい。
低抵抗のAl膜から構成することも可能であり、これに
より、低抵抗の配線を低抵抗の導電膜で電気遮蔽するこ
とが可能となり、非常に電磁ノイズが飛び込み難い構成
が得られる。
ように多数の導電層を積層することにより、画素電極9
aの下地面(即ち、第3層間絶縁膜43の表面)におけ
るデータ線6aや走査線3aに沿った領域に段差が生じ
るのを、第3層間絶縁膜43の表面を平坦化することで
緩和しているが、これに代えて或いは加えて、TFTア
レイ基板10、下地絶縁膜12、第1層間絶縁膜41、
第2層間絶縁膜42或いは第3層間絶縁膜43に溝を掘
って、データ線6a等の配線やTFT30等を埋め込む
ことにより平坦化処理を行ってもよいし、第2層間絶縁
膜42の上面の段差をCMP(Chemical Mechanical Po
lishing)処理等で研磨することにより、或いは有機S
OGを用いて平らに形成することにより、当該平坦化処
理を行ってもよい。
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。
変形として、周辺領域で配線400に対して、図5から
図10に示した如き各種シールドを設けるのに代えて又
は加えて、容量線300、データ線6a、走査線3a及
び下側遮光膜11aの4つの導電膜のうちの一つから、
制御信号線たる配線400(CLX)、配線400(C
LY)、…を形成すると共に、これら4つの導電膜の他
の一つから、画像信号線たる配線400(VID1)、
配線400(VID2)、…を形成してもよい。このよ
うに構成すれば、同一導電膜をパターニングすることに
より同一平面内にこれら2種類の配線を形成する場合と
比べると、両信号線は基板に垂直な方向に離間し且つ両
信号線間に層間絶縁膜が配置されている分だけ、両信号
線間におけるノイズの飛び込みを低減できるので有利で
ある。即ち、シールドがなくとも、このように基板に垂
直な方向に離間するように、これら2種類の信号線を形
成することにより、ノイズを低減することが可能となる
のである。更に、このような構成と上述した各種シール
ドとを組み合わせることにより、電磁ノイズを低減する
効果を一層高めることができる。
構成された各実施形態における電気光学装置の全体構成
を図11及び図12を参照して説明する。尚、図11
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
12は、図11のH−H’断面図である。
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線駆動回路101
及び外部回路接続端子102がTFTアレイ基板10の
一辺に沿って設けられており、走査線駆動回路104
が、この一辺に隣接する2辺に沿って設けられている。
走査線3aに供給される走査信号遅延が問題にならない
のならば、走査線駆動回路104は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路101を
画像表示領域10aの辺に沿って両側に配列してもよ
い。更にTFTアレイ基板10の残る一辺には、画像表
示領域10aの両側に設けられた走査線駆動回路104
間をつなぐための複数の配線105が設けられている。
また、対向基板20のコーナー部の少なくとも1箇所に
おいては、TFTアレイ基板10と対向基板20との間
で電気的に導通をとるための上下導通材106が設けら
れている。また図4に示したサンプリング回路301が
額縁領域に設けられている。そして、図12に示すよう
に、図11に示したシール材52とほぼ同じ輪郭を持つ
対向基板20が当該シール材52によりTFTアレイ基
板10に固着されている。
のデータ線駆動回路101、走査線駆動回路104、サ
ンプリング回路301等に加えて、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TNモード、V
A(Vertically Aligned)モード、PDLC(Polymer D
ispersed LiquidCrystal)モード等の動作モードや、ノ
ーマリーホワイトモード/ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法もまた本発明の技術的範囲に含まれるものであ
る。
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
査線、画素電極等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図である。
られたシールドを含む各種配線、周辺回路等の構成を示
す図式的な平面図である。
係る図4のB−B’断面図である。
に係る図4のB−B’断面図である。
に係る図4のB−B’断面図である。
に係る図4のB−B’断面図である。
に係る図4のB−B’断面図である。
例に係る図4のB−B’断面図である。
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。
Claims (18)
- 【請求項1】 基板上の画像表示領域に、複数の画素電
極と、該画素電極に蓄積容量を付加するための第1導電
膜からなる容量線と、該第1導電膜上に層間絶線膜を介
して積層された第2導電膜からなるデータ線とを備え、 前記基板上の前記画像表示領域の周辺に位置する周辺領
域に、前記データ線の駆動に係る回路を含む周辺回路
と、該周辺回路に接続されており前記第1導電膜及び前
記第2導電膜の一方からなる信号線と、該信号線を少な
くとも一方向から電気遮蔽する前記第1導電膜及び前記
第2導電膜の他方からなるシールドとを備えたことを特
徴とする電気光学装置。 - 【請求項2】 前記シールドは、前記第2導電膜からな
り、前記第1導電膜からなる前記信号線を上方から電気
遮蔽することを特徴とする請求項1に記載の電気光学装
置。 - 【請求項3】 前記シールドは、前記信号線を上方から
電気遮蔽する本線部と該本線部から延設されて少なくと
も前記層間絶縁膜に掘られた溝内に埋め込まれる側壁部
分を更に有し、前記本線部及び前記側壁部分により前記
信号線の断面上で見て前記信号線を三方から電気遮蔽す
ることを特徴とする請求項2に記載の電気光学装置。 - 【請求項4】 前記シールドは、前記信号線の下方に他
の層間絶線膜を介して積層された他の導電膜からなる底
壁部分を更に有し、前記本線部、前記側壁部分及び前記
底壁部分により前記信号線を前記信号線の断面上で見て
四方から電気遮蔽することを特徴とする請求項3に記載
の電気光学装置。 - 【請求項5】 前記シールドは、前記第1導電膜からな
り、前記第2導電膜からなる前記信号線を下方から電気
遮蔽することを特徴とする請求項1に記載の電気光学装
置。 - 【請求項6】 前記信号線は、画像信号を供給する画像
信号線を含むことを特徴とする請求項1から5のいずれ
か一項に記載の電気光学装置。 - 【請求項7】 前記周辺回路は、画像信号をサンプリン
グするサンプリング回路を含み、 前記信号線は、前記画像信号を供給する画像信号線と前
記サンプリング回路とを中継接続する中継配線を含むこ
とを特徴とする請求項1から6のいずれか一項に記載の
電気光学装置。 - 【請求項8】 前記周辺回路は、画像信号をサンプリン
グするサンプリング回路を含み、 前記信号線は、前記サンプリング回路のゲート信号線を
含むことを特徴とする請求項1から7のいずれか一項に
記載の電気光学装置。 - 【請求項9】 前記信号線は、クロック信号及び波形選
択信号のうち少なくとも一方を含む制御信号を供給する
制御信号線を含むことを特徴とする請求項1から8のい
ずれか一項に記載の電気光学装置。 - 【請求項10】 前記信号線は、画像信号を供給する画
像信号線とクロック信号及び波形選択信号のうち少なく
とも一方を含む制御信号を供給する制御信号線とを含
み、 前記シールドは、前記画像信号線を電気遮蔽する第1部
分と、前記制御信号線を電気遮蔽する第2部分とを含
み、 前記第1部分は第1定電位に固定され且つ前記第2部分
は前記第1定電位とは異なる第2定電位に固定されるこ
とを特徴とする請求項1から9のいずれか一項に記載の
電気光学装置。 - 【請求項11】 前記シールドは、1本の信号線毎に分
断されていることを特徴とする請求項1から10のいず
れか一項に記載の電気光学装置。 - 【請求項12】 前記シールドは、複数の信号線毎に分
断されていることを特徴とする請求項1から10のいず
れか一項に記載の電気光学装置。 - 【請求項13】 前記第1導電膜及び前記第2導電膜の
うち少なくとも一方は、金属を含有する膜から形成され
たことを特徴とする請求項1から12のいずれか一項に
記載の電気光学装置。 - 【請求項14】 前記画像表示領域に、前記基板上にお
いて前記第1導電膜よりも下方に積層された第3導電膜
からなる走査線を更に備え、 前記周辺領域に、前記信号線を下方から電気遮蔽する前
記第3導電膜からなる他のシールドを更に備えたことを
特徴とする請求項1から13のいずれか一項に記載の電
気光学装置。 - 【請求項15】 前記画像表示領域に、前記データ線と
前記画素電極との間に接続された薄膜トランジスタと、
該薄膜トランジスタの少なくともチャネル領域を遮光す
る前記基板上において前記第1導電膜及び前記薄膜トラ
ンジスタよりも下方に積層された導電性の遮光膜とを更
に備え、 前記周辺領域に、前記信号線を下方から電気遮蔽する前
記遮光膜からなる他のシールドを更に備えたことを特徴
とする請求項1から14に記載の電気光学装置。 - 【請求項16】 前記基板に電気光学物質を介して対向
する対向基板上に、前記複数の画素電極に対向する対向
電極を更に備えており、 前記シールドは、前記信号線のうち前記対向電極に対向
する一部と前記対向電極との間において前記信号線の一
部を上方から電気遮蔽する部分を含むことを特徴とする
請求項1から15のいずれか一項に記載の電気光学装
置。 - 【請求項17】 前記シールドは、電源配線の本線又は
分岐配線からなることを特徴とする請求項1から16の
いずれか一項に記載の電気光学装置。 - 【請求項18】 基板上の画像表示領域に、複数の画素
電極と、該画素電極に蓄積容量を付加するための第1導
電膜からなる容量線と、該第1導電膜上に層間絶線膜を
介して積層された第2導電膜からなるデータ線とを備
え、 前記基板上の前記画像表示領域の周辺に位置する周辺領
域に、前記データ線の駆動に係る回路を含む周辺回路
と、該周辺回路に画像信号を供給すると共に前記第1導
電膜及び前記第2導電膜の一方からなる画像信号線と、
該周辺回路にクロック信号及び波形選択信号のうち少な
くとも一方を含む制御信号を供給すると共に前記第1導
電膜及び前記第2導電膜の他方からなる制御信号線とを
備えたことを特徴とする電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236195A JP3858572B2 (ja) | 2000-08-03 | 2000-08-03 | 電気光学装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000236195A JP3858572B2 (ja) | 2000-08-03 | 2000-08-03 | 電気光学装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002049052A true JP2002049052A (ja) | 2002-02-15 |
JP3858572B2 JP3858572B2 (ja) | 2006-12-13 |
Family
ID=18728284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000236195A Expired - Lifetime JP3858572B2 (ja) | 2000-08-03 | 2000-08-03 | 電気光学装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3858572B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7116390B2 (en) | 2003-06-02 | 2006-10-03 | Seiko Epson Corporation | Electro-optical device and electronic apparatus comprising the same |
JP2007041346A (ja) * | 2005-08-04 | 2007-02-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2007041265A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2007065618A (ja) * | 2005-08-05 | 2007-03-15 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007225760A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007334031A (ja) * | 2006-06-15 | 2007-12-27 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器 |
JP2008015547A (ja) * | 2007-08-29 | 2008-01-24 | Seiko Epson Corp | 電気光学装置及び電子機器 |
KR100810475B1 (ko) | 2005-08-05 | 2008-03-07 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 및 이것을 구비한 전자 기기 |
US7394447B2 (en) | 2003-08-28 | 2008-07-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7432732B2 (en) | 2005-07-06 | 2008-10-07 | Seiko Epson Corporation | Integrated circuit device including interface circuit and electronic apparatus |
JP2008241511A (ja) * | 2007-03-28 | 2008-10-09 | Epson Imaging Devices Corp | 光検出装置および電気光学装置 |
US7502007B2 (en) | 2003-08-28 | 2009-03-10 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and electro-optical shielding device |
JP2010145454A (ja) * | 2008-12-16 | 2010-07-01 | Seiko Epson Corp | 電気光学装置および電子機器 |
US7750876B2 (en) | 2004-06-18 | 2010-07-06 | Seiko Epson Corporation | Electro-optical device and electronic apparatus with image signal conversion |
JP2011191772A (ja) * | 2003-06-02 | 2011-09-29 | Seiko Epson Corp | 電気光学装置及びこれを備えた電子機器 |
WO2011145371A1 (ja) * | 2010-05-21 | 2011-11-24 | シャープ株式会社 | 表示パネル |
JP2020067589A (ja) * | 2018-10-25 | 2020-04-30 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2021100471A1 (ja) * | 2019-11-20 | 2021-05-27 | 日東電工株式会社 | 配線回路基板 |
-
2000
- 2000-08-03 JP JP2000236195A patent/JP3858572B2/ja not_active Expired - Lifetime
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7116390B2 (en) | 2003-06-02 | 2006-10-03 | Seiko Epson Corporation | Electro-optical device and electronic apparatus comprising the same |
JP2011191772A (ja) * | 2003-06-02 | 2011-09-29 | Seiko Epson Corp | 電気光学装置及びこれを備えた電子機器 |
US7394447B2 (en) | 2003-08-28 | 2008-07-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7502007B2 (en) | 2003-08-28 | 2009-03-10 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and electro-optical shielding device |
US7750876B2 (en) | 2004-06-18 | 2010-07-06 | Seiko Epson Corporation | Electro-optical device and electronic apparatus with image signal conversion |
US7432732B2 (en) | 2005-07-06 | 2008-10-07 | Seiko Epson Corporation | Integrated circuit device including interface circuit and electronic apparatus |
JP2007041265A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP4640026B2 (ja) * | 2005-08-03 | 2011-03-02 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2007041346A (ja) * | 2005-08-04 | 2007-02-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2007065618A (ja) * | 2005-08-05 | 2007-03-15 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
KR100810475B1 (ko) | 2005-08-05 | 2008-03-07 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 및 이것을 구비한 전자 기기 |
JP2007225760A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007334031A (ja) * | 2006-06-15 | 2007-12-27 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置、並びにこれを備えた電子機器 |
JP2008241511A (ja) * | 2007-03-28 | 2008-10-09 | Epson Imaging Devices Corp | 光検出装置および電気光学装置 |
JP2008015547A (ja) * | 2007-08-29 | 2008-01-24 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2010145454A (ja) * | 2008-12-16 | 2010-07-01 | Seiko Epson Corp | 電気光学装置および電子機器 |
WO2011145371A1 (ja) * | 2010-05-21 | 2011-11-24 | シャープ株式会社 | 表示パネル |
JP2020067589A (ja) * | 2018-10-25 | 2020-04-30 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2020084940A1 (ja) * | 2018-10-25 | 2020-04-30 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7100559B2 (ja) | 2018-10-25 | 2022-07-13 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2021100471A1 (ja) * | 2019-11-20 | 2021-05-27 | 日東電工株式会社 | 配線回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3858572B2 (ja) | 2006-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
US6999150B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
JP3596471B2 (ja) | 電気光学装置、その製造方法および電子機器 | |
JP3900714B2 (ja) | 電気光学装置及び電子機器 | |
JP3858572B2 (ja) | 電気光学装置 | |
KR100516250B1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP2002189228A (ja) | 電気光学装置及びその製造方法、並びに投射型表示装置 | |
JP3956562B2 (ja) | 電気光学装置 | |
JP3589005B2 (ja) | 電気光学装置及び電子機器 | |
JP3707472B2 (ja) | 電気光学装置及び電子機器 | |
JP4371121B2 (ja) | 電気光学装置及び電子機器 | |
JP3624703B2 (ja) | 電気光学装置及びそれを用いた投射型表示装置 | |
JP4544239B2 (ja) | 電気光学装置及び電子機器 | |
JP2001343913A (ja) | 電気光学装置、その製造方法および電子機器 | |
JP4026398B2 (ja) | 電気光学装置及び電子機器 | |
JP3826591B2 (ja) | 電気光学装置及び電子機器 | |
JP3603902B2 (ja) | 液晶装置 | |
JP2002196346A (ja) | 電気光学装置及びその製造方法、並びに投射型表示装置 | |
JP2003029287A (ja) | 電気光学装置及び電子機器 | |
JP4185620B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP2003295168A (ja) | 電気光学装置及び電子機器 | |
JP2003177681A (ja) | 電気光学装置および電子機器 | |
JP2008282050A (ja) | 電気光学装置 | |
JP2009020528A (ja) | 電気光学装置及び電子機器 | |
JP2007004118A (ja) | 電気光学装置及びこれを備えた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3858572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |