JP2007004118A - 電気光学装置及びこれを備えた電子機器 - Google Patents

電気光学装置及びこれを備えた電子機器 Download PDF

Info

Publication number
JP2007004118A
JP2007004118A JP2006004527A JP2006004527A JP2007004118A JP 2007004118 A JP2007004118 A JP 2007004118A JP 2006004527 A JP2006004527 A JP 2006004527A JP 2006004527 A JP2006004527 A JP 2006004527A JP 2007004118 A JP2007004118 A JP 2007004118A
Authority
JP
Japan
Prior art keywords
electrode
dielectric film
film
electro
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006004527A
Other languages
English (en)
Other versions
JP4259528B2 (ja
Inventor
Ryosuke Yamazaki
亮介 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006004527A priority Critical patent/JP4259528B2/ja
Priority to US11/438,561 priority patent/US7742017B2/en
Priority to KR1020060047041A priority patent/KR20060122739A/ko
Publication of JP2007004118A publication Critical patent/JP2007004118A/ja
Application granted granted Critical
Publication of JP4259528B2 publication Critical patent/JP4259528B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】1H反転駆動される液晶装置等の電気光学装置が備える保持容量に周期的に逆極
性の電圧が印加されることによって生じる電圧耐性の低下を抑制する。
【解決手段】多層誘電体構造75は、HTO膜75bを中心としてその両側にシリコン窒
化膜75c及びシリコン窒化膜75aが形成されているため、HTO膜75bを中心とし
て図中上下方向に沿って対称な積層構造を有している。したがって、液晶装置1が1H反
転駆動される際に、固定電位に維持された容量電極300に対して下部電極71の電位の
極性が逆極性になることによって多層誘電体構造75中の電界の向きが逆転した場合でも
、多層誘電体膜構造75の構造的な対称性によって電流リークを実使用上で支障がない水
準に低減できる。加えて、多誘電体膜構造75に加わる電界の向きが時間的に逆転するこ
とによって多層誘電体膜構造75の電圧耐性が劣化することを抑制できる。
【選択図】図8

Description

本発明は、例えば液晶装置等の電気光学装置、特に、画素の列方向又は行方向において
相隣接する画素電極の電圧が互いに逆の極性となるように、画素行毎又は画素列毎に駆動
電圧の極性反転を周期的に行う反転駆動方式を採用する電気光学装置、及びこれを備えた
電子機器の技術分野に関する。
この種の電気光学装置では、直流電圧印加による電気光学物質の劣化防止、表示画像に
おけるクロストークやフリッカの防止などのために、各画素電極に印加される電圧極性を
所定規則で反転させる反転駆動方式が採用されている。
このうち一のフレーム又はフィールドの画像信号に対応する表示を行う間は、奇数行に
配列された画素電極を対向電極の電位を基準として正極性の電位で駆動すると共に偶数行
に配列された画素電極を対向電極の電位を基準として負極性の電位で駆動し、これに続く
次のフレーム又はフィールドの画像信号に対応する表示を行う間は、逆に偶数行に配列さ
れた画素電極を正極性の電位で駆動すると共に奇数行に配列された画素電極を負極性の電
位で駆動する(即ち、同一行の画素電極を同一極性の電位により駆動しつつ、係る電位極
性を行毎にフレーム又はフィールド周期で反転させる)1H反転駆動方式が、制御が比較
的容易であり高品位の画像表示を可能ならしめる反転駆動方式として用いられている。ま
た、同一列の画素電極を同一極性の電位により駆動しつつ、係る電圧極性を列毎にフレー
ム又はフィールド周期で反転させる1S反転駆動方式も、制御が比較的容易であり高品位
の画像表示を可能ならしめる反転駆動方式として用いられている。更に、列方向及び行方
向の両方向に相隣接する画素電極間で、各画素電極に印加される電圧極性を反転させるド
ット反転駆動方式も開発されている。
この種の電気光学装置は、TFT及び画素電極に電気的に接続された保持容量を備える
ことによって一般にアクティブマトリクス駆動される。この保持容量は、画素電極に印加
された電位を一定期間保持し、各画素における電位保持特性を顕著に向上させることを可
能にする。このような保持容量は、その容量の確保を目的として一対の電極間に挟まれた
2層の誘電体膜を含む場合が多い。
また、特許文献1によれば、各種半導体装置の一例であるフラッシュメモリ等の不揮発
性メモリに一部に適用されるシリコン窒化膜を窒素及びシリコンの組成比が互いに異なる
層で構成することによって、低電界印加時の電流リークを低減する技術が開示されている
特開2003−347543号公報
しかしながら、この種の電気光学装置を反転駆動方式で駆動させた場合、保持容量に加
わる電圧は対向電極の電位に対して常時一定の極性で印加されるのではなく、反転駆動に
応じて異なる極性の電圧となる。より具体的には、保持容量が有する2つの誘電体膜のう
ち一方の誘電体膜が他方の誘電体膜に対して時間的に電位が高くなったり、低くなったり
する。即ち、2つの誘電体膜中の電界の向きが時間的に反転する。
このように電界の向きが時間的に反転した場合、2つの誘電体膜中の一方向に対する電
圧耐性が強い保持容量であっても、反転駆動に応じて逆向きの電界が印加された場合、保
持容量に実使用上無視し得ない程度の電流リークが生じ、電圧耐性に方向依存性が現れる
技術的な問題点がある。本願発明者は、このような電流リークの発生及び電圧耐性の低下
の一因は、保持容量が2つの誘電体膜を含むが故の構造上、膜特性上、或いはこれら誘電
体膜の界面状態における各種材料の偏析状態に依存していると考えているが、電流リーク
の発生及び電圧耐性の低下の原因を特定し、且つ適切な対処を行うことは困難な状況であ
る。
加えて、単に電流リークの低減及び容量の確保の観点から保持容量が有する誘電体膜の
積層枚数を増やすことも考えられるが、電流リークが実使用上問題ない程度になるように
誘電体膜の組成、或いは積層構造の条件を要求される素子特性に応じて個別具体的に最適
化することは困難である。
また、特許文献1に開示された技術では、2つのシリコン窒化膜の組成比を互いに異な
らせることによって電流リークを低減する技術が開示されているに留まっており、他の材
料で形成された誘電体膜、及び積層構造に関して電流リークを低減するためのより一般的
な手段を提案しているとは言い難い。
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、反転駆動される
際に保持容量に生じる電流リークを低減し且つ電圧耐性の低下を抑制できる液晶装置等の
電気光学装置、及びこのような電気光学装置を具備してなる電子機器を提供することを課
題とする。
本発明に係る電気光学装置は上記課題を解決するために、基板上に、互いに交差するよ
うに延びるデータ線及び走査線と、前記走査線により走査信号が供給されるトランジスタ
と、前記データ線により前記トランジスタを介して画像信号が供給される画素電極と、前
記トランジスタ及び前記画素電極に電気的に接続された第1電極、及び前記第1電極に対
向配置された第2電極、並びに前記第1電極及び前記第2電極間に配置された多層誘電体
膜構造とからなる保持容量とを備えており、前記多層誘電体膜構造は、低誘電体膜と、前
記低誘電体膜を挟むように、前記低誘電体膜から見て前記第1電極側及び前記第2電極側
の夫々に形成されており、前記低誘電体膜の誘電率に比べて相対的に高い誘電率を有する
第1高誘電体膜及び第2高誘電体膜とを備える。
本発明に係る電気光学装置では、走査信号に応じてスイッチング制御されるトランジス
タのON・OFFの切り換えに応じて、画像信号がデータ線から画素電極へと供給され、
また、供給が停止される。これにより、いわゆるアクティブマトリクス駆動が可能となる
。また、本発明によれば、第1電極、誘電体膜及び第2電極からなる保持容量が形成され
ていることにより、例えば、画素電極における電位保持特性を顕著に高めることができ、
画質の向上に大きく資する。尚、本発明の「保持容量」は、いま述べたような画素電極に
おける電位保持特性を高めるためのコンデンサとしての意味を含むほか、画像信号に基づ
く電位を画素電極に印加する前に一時的蓄えることの可能なメモリとしての機能を有する
コンデンサとしての意味をも含む。
多層誘電体膜構造は、低誘電体膜、及びこれを挟むように形成された第1高誘電体膜及
び第2高誘電体膜を備えた3層構造を有している。このような3層構造によれば、低誘電
体膜を中心としてその両側に第1高誘電体膜及び第2高誘電体膜が形成されているため、
多層誘電体膜構造は低誘電体膜を中心として構造的に対称な構造を有している。
したがって、例えば第1電極及び第2電極の電位の高低関係が入れ替わることによって
多層誘電体構造中の電界の向きが逆転した場合でも、多層誘電体膜構造の構造的な対称性
によって電流リークを実使用上使用上で支障がない水準に低減できる。加えて、多誘電体
膜構造に加わる電界の向きが時間的に逆転することによって多層誘電体膜構造の電圧耐性
が劣化することを抑制できる。
また、多層誘電体膜構造は、低誘電体膜を第1高誘電体膜及び第2高誘電体膜で挟み込
んでいるため、低誘電体膜の一層のみを第1電極及び第2電極間に設ける場合に比べて、
保持容量の容量を増大させることが可能である。
尚、本発明では、第1高誘電体膜及び第2高誘電体膜の夫々の誘電率は低誘電体膜より
高ければ特に限定しないが、構造上の観点に加えて電気特性の観点を考慮した場合、第1
高誘電体膜及び第2高誘電体膜の誘電率は互いに等しいほうが好ましい。
以上のように本発明に係る電気光学装置によれば、保持容量の電流リークを低減できる
と共に、動作時における経時的な電圧耐性の低下を抑制できる。これにより、高画質で高
い信頼性を有する電気光学装置を提供できる。
本発明に係る電気光学装置の一の態様では、前記第2電極は、基準電位に維持されてお
り、前記第2高誘電体膜は、前記第2電極に電気的に接続されており、前記画素電極には
、前記基準電位に対して極性が異なる電圧が前記1電極を介して順次印加されてもよい。
この態様では、「基準電位」とは、第2電極の電位が定電位となるように、例えば電位
固定の容量配線を介して維持される電位であり、前記基準電位に対して極性が異なる電圧
が前記画素電極に順次印加されることによって生じる液晶素子等の電気光学素子の配向不
良が低減され、液晶装置等に見られるフリッカ等の画像表示上の不具合を低減できる。
この態様では、前記第2高誘電体膜は、前記第2電極側に形成されており、前記第1高
誘電率体膜に比べて相対的に膜厚が厚くてもよい。
この態様によれば、多層誘電体膜構造の利点を生かして抑制しつつ、実験的或いは経験
的にも更に効果的に電圧耐性の低下を抑制できる。加えて、この態様によれば、必要とさ
れる保持容量を確保するために、相対的な膜厚構成比率を調整することが可能である。必
要とされる保持容量を確保する為に、相対的膜厚構成比率を調整する事が可能。
本発明に係る電気光学装置の他の態様では、前記画素電極は、前記基板上にマトリクス
状に複数配設されており、前記マトリクス状に配設された複数の画素電極の画素行、画素
列、前記複数の画素電極の列方向及び行方向の両方向に相隣接する画素電極毎、又は各フ
ィールド毎に規定されるグループ毎に、前記極性が異なる電圧が印加されてもよい。
この態様によれば、画素行毎に極性が異なる電圧を印加することによって行われる1H
反転駆動、画素列毎に極性が異なる電圧を印加することによって行われる1S反転駆動、
或いはドット反転駆動、各フィールド毎に規定されるグループ毎に反転駆動を行った場合
でも、保持容量に加わる電界の向きが反転することに伴う多層誘電体膜構造の電圧耐性の
劣化を抑制できる。尚、この態様では、動作時に、保持容量中の電界向きが時間的に反転
する駆動方式を採用するものであれば、上述した駆動方式に限定されるものではない。
本発明に係る電気光学装置の他の態様では、前記第1高誘電体膜及び前記第2高誘電体
膜の夫々は、前記低誘電体膜から見て前記第1電極側及び前記第2電極側の夫々に向かっ
て積層位置又は膜厚が対称となるように複数の高誘電体膜を備えた多層構造を有していて
もよい。
本発明に係る電気光学装置の他の態様では、前記多層構造は、HTO膜の両側に同数の
シリコン窒化膜が積層されて形成されていてもよい。
この態様によれば、HTO膜から見てその両側に同数のシリコン窒化膜が積層されてい
るため、HTO膜の両側の夫々に互いに異なる枚数のシリコン窒化膜が積層されている場
合に比べて保持容量の耐圧特性を高めることが可能である。
この態様において、「対称」とは、構造及び電気特性の観点から、第1高誘電体膜及び
第2高誘電体膜が複数の高誘電体膜を有していることを意味している。より具体的には、
例えば第1高誘電体膜及び第2高誘電体膜が、低誘電膜から見て第1電極側及び第2電極
側の夫々に向かって相対応する積層位置に等しい膜厚の高誘電体膜を有している場合、或
いは相対応する積層位置に誘電率が互いに等しい高誘電体膜を有している場合、又は膜厚
及び誘電率が相対応する積層位置で互いに等しい高誘電体膜を有している場合の何れかの
多層構造を有していることを意味する。
この態様によれば、第1高誘電体膜及び第2高誘電体膜の電気的或いは構造的な対称性
を生かすことによって逆極性の電圧が印加された場合でも保持容量の電圧耐性を向上させ
ることが可能である。
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を
具備してなる。
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるの
で、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、
ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テ
レビ電話、POS端末、タッチパネル、電子放出装置(Field Emission Display及びCond
uction Electron-Emitter Display)、電子放出装置を用いた装置としてDLP(Digital Li
ght Processing)等の各種電子機器を実現できる。また、本発明に係る電子機器として、
例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
以下図面を参照しながら本実施形態の電気光学装置及びこれを具備してなる電子機器を
詳細に説明する。尚、本実施形態では、本発明の電気光学装置の一例である液晶装置を例
に挙げる。
<1;液晶パネルの全体構成>
先ず、図1及び図2を参照しながら、本実施形態の液晶装置1が備える液晶パネル10
0の具体的な構成を説明する。図1は、TFTアレイ基板10をその上に形成された各構
成要素と共に対向基板20の側から見た液晶パネル100の概略的な平面図であり、図2
は、図1のH−H´断面図である。尚、本実施形態の液晶パネル100は、本発明の電気
光学装置の一例であり、液晶パネル100を備える液晶装置1は、駆動回路内蔵型のTF
Tアクティブマトリクス駆動方式を採用している。
図1及び図2において、液晶パネル100では、TFTアレイ基板10と、TFTアレ
イ基板10に対向配置された対向基板20とを備えている。TFTアレイ基板10及び対
向基板20間には液晶層50が封入されており、TFTアレイ基板10及び対向基板20
は、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52を介して
相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等
からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、
加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と
対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガ
ラスビーズ等のギャップ材が散布されている。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領
域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、この
ような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設
けられてもよい。
画像表示領域10aの周辺に位置する周辺領域のうち、シール材52が配置されたシー
ル領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102
がTFTアレイ基板10の一辺に沿って設けられている。また、走査線駆動回路104は
、この一辺に隣接する2辺のいずれかに沿い、且つ、前記額縁遮光膜53に覆われるよう
にして設けられている。尚、走査線駆動回路104を、データ線駆動回路101及び外部
回路接続端子102が設けられたTFTアレイ基板10の一辺に隣接する2辺に沿って設
けるようにしてもよい。この場合、TFTアレイ基板10の残る一辺に沿って設けられた
複数の配線によって、二つの走査線駆動回路104は互いに接続される。
対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導
通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対
向する領域において上下導通端子が設けられている。これら上下導通端子及び上下導通材
106により、TFTアレイ基板10及び対向基板20間で電気的な導通をとることがで
きる。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、
データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、
対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には
最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネ
マティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をと
る。尚、液晶装置1は、サンプリング回路やプリチャージ回路のほか、製造途中や出荷時
の液晶装置の品質、欠陥等を検査するための検査回路を備えていてよい。
<2;液晶装置の電気的な構成>
図3において、液晶装置1は、TFTアレイ基板10の周辺領域に走査線駆動回路10
4、データ線駆動回路101、サンプリング回路200、並びにプリチャージ回路205
を有する液晶パネル100を備えている。
走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CL
Y及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Y1、・・・、
Ymを順次生成して出力する。データ線駆動回路101は、XスタートパルスDXが入力
されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミ
ングで、サンプリング信号S1、S2、・・・、Snを順次生成して出力する。走査線駆
動回路104及びデータ線駆動回路101の夫々は、TFTアレイ基板における画像表示
領域10aの周辺領域に形成された複数のTFTを含むシフトレジスタ等の信号処理手段
を備えている。サンプリング回路200は、データ線毎に設けられた複数のサンプリング
スイッチ202を備えている。サンプリングスイッチ202は、例えば、電気的に直列に
接続された2つのTFTから構成されており、これらTFTの夫々は、Pチャネル型又は
Nチャネル型の片チャネル型TFTである。プリチャージ回路205は、Pチャネル型又
はNチャネル型の片チャネル型TFT若しくは相補型のTFTから構成されたプリチャー
ジスイッチ204を複数備える。
液晶パネル100は、TFTアレイ基板10の中央を占める画像表示領域10aに、縦
横に配線されたデータ線6a、走査線11a及び容量配線400を備えている。データ線
6a及び走査線11aが互いに交差する交点に対応する位置にマトリクス状に画素部70
が設けられている。画素部70は、液晶素子118、画素電極9a、及び画素電極9aを
スイッチング制御するためのTFT116、並びに保持容量119を備える。容量配線4
00は、不図示の定電位源に電気的に接続されており、保持容量119を構成する一方の
電極に電気的に接続されている。保持容量119は、液晶素子118と並列に付加されて
いる。画素電極9aの電圧は、ソース電圧が印加された時間よりも、例えば3桁も長い時
間だけ保持容量119により保持されるので、保持特性が改善される結果、高コントラス
ト比が実現されることとなる。
<3;液晶装置の動作原理>
次に、図3を参照しながら、液晶装置1の動作原理を説明する。液晶装置1は、1H反
転駆動方式で駆動される。
図3において、TFT116は、データ線6aから供給される画像信号を選択画素に印
加するために設けられ、ゲートが走査線11aに電気的に接続され、ソースがデ−タ線6
aに電気的に接続され、ドレインが画素電極9aに接続されている。画素電極9aは、後
述の対向電極21との間で液晶容量を形成し、入力される画像信号を画素領域に印加して
一定期間保持するようになっている。保持容量119の一方の電極は、画素電極9aと並
列してTFT116のドレインに電気的に接続され、他方の電極は、定電位となるように
、電位固定の容量配線400に接続されている。
液晶装置1は、例えばTFTアクティブマトリクス駆動方式を採り、走査線駆動回路1
04から各走査線11aに走査信号Y1、Y2、・・・、Ymを線順次に印加すると共に
、TFT119がオン状態となる水平方向の選択画素領域の列に、データ線駆動回路10
1からデータ線6aに画像信号を印加するようになっている。この際、画像信号を各デー
タ線6aに線順次に供給してもよい。これにより、画像信号が選択画素領域の画素電極9
aに供給される。液晶パネル100は、TFTアレイ基板10と対向基板20とが液晶層
50を介して対向配置されているので(図2参照)、以上のようにして区画配列された画
素領域毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素領域毎に
制御され、画像が階調表示される。このとき、各画素領域に保持された画像信号は、保持
容量119によってリークが防止される。
本実施形態では、1H反転駆動方式が採用されているので、n番目(但しnは自然数)
のフィールド或いはフレームの画像表示期間中、Y軸方向(図中、データ線6aに沿った
方向)に並列した画素電極9aの各行に、隣接する列とは基準電圧に対する極性が相異な
る電圧が印加され、画素領域は、行毎に逆極性の液晶駆動電圧が印加された状態で駆動さ
れる。より具体的には、n番目のフィールドに続くn+1番目のフィールド或いはフレー
ムの画像表示期間では、液晶駆動電圧の極性を反転させる。n+2番目のフィールド或い
はフレーム以降は、n番目及びn+1番目と同様の状態が周期的に繰り返される。このよ
うに液晶層50への印加電圧の極性を周期的に反転させると、液晶に直流電圧が印加され
るのが防止され、液晶の劣化が抑制される。また、画素電極9aの行毎に印加電圧の極性
を逆としているので、クロストークやフリッカが低減される。ここで、保持容量119を
構成する一対の電極のうち容量配線400に電気的に接続された電極(即ち、上述した一
方の電極)の電位は固定電位で維持されているため一定であるが、容量配線400に電気
的に接続されていない電極(即ち、上述した一方の電極)の電位は、固定電位に対する印
加電圧の極性反転によって周期的に逆極性の電位となる。したがって、保持容量119が
備える誘電体膜には、反転駆動に応じて逆向きの電界が印加されることになる。本実施形
態の保持容量119は、後に詳細に説明するように誘電体膜の積層構造を工夫することに
よって逆向きの電界が印加されることによる誘電体膜の劣化を抑制する。
尚、本実施形態では、液晶装置1の駆動方式として1H反転駆動を例に挙げているが、
駆動方式は画素列毎に逆極性の電圧を印加する1S反転駆動方式、或いは隣接する画素毎
に逆極性の電圧を印加するドット反転駆動方式を採用してもよいことは言うまでもない。
このような駆動方式を採用したとしても、後に説明する保持容量119の構成によれば、
保持容量119を構成する誘電体膜の劣化を抑制でき、これに伴い保持容量119におけ
る電流リークを低減できる。
<4;液晶装置の具体的な構成>
次に、図4乃至図8を参照しながら、図3に示した液晶装置1の具体的な構成を説明す
る。尚、図1乃至図3と共通する部分については共通の参照符号を付して説明する。図4
は、液晶装置1が備えるTFTアレイ基板10上の画素部群の平面図であって、下層部分
(図7における符号119(保持容量)までの下層の部分)に係る構成のみを示すもので
ある。図5は、TFTアレイ基板10上の画素部群の平面図であって、上層部分(図7に
おける符号119(保持容量)を超えて上層の部分)に係る構成のみを示すものである。
図6は、図4及び図5を重ね合わせた場合の平面図であって、一部を拡大したものである
。図7は、図4及び図5を重ね合わせた場合のA−A´線断面図である。図8は、図7の
保持容量119の構成を示した要部断面図である。
図4乃至図7では、上述した画素部の各回路要素が、パターン化され、積層された導電
膜としてTFTアレイ基板10上に構築されている。TFTアレイ基板10は、例えば、
ガラス基板、石英基板、SOI基板、半導体基板等からなり、例えばガラス基板や石英基
板からなる対向基板20と対向配置されている。また、各回路要素は、下から順に、走査
線11aを含む第1層、ゲート電極3aを含む第2層、保持容量119の固定電位側容量
電極を含む第3層、データ線6a等を含む第4層、容量配線400等を含む第5層、画素
電極9a等を含む第6層からなる。また、第1層−第2層間には下地絶縁膜12、第2層
−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層
−第5層間には第3層間絶縁膜43、第5層−第6層間には第4層間絶縁膜44がそれぞ
れ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から
第3層が下層部分として図4に示され、第4層から第6層が上層部分として図5に示され
ている。
(第1層の構成−走査線等−)
第1層は、走査線11aで構成される。走査線11aは、図4のX方向に沿って延びる
本線部と、データ線6a或いは容量配線400が延在する図4のY方向に延びる突出部と
からなる形状にパターニングされている。このような走査線11aは、例えば導電性ポリ
シリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、
タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金
属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成するこ
とができる。
(第2層の構成−TFT等−)
第2層は、TFT116及び中継電極719で構成されている。TFT116は、例え
ばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート
電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート
電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリ
コンからなり、チャネル領域1a´、低濃度ソース領域1b及び低濃度ドレイン領域1c
、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT116
は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域
1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマ
スクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成
する自己整合型であってもよい。また、中継電極719は、例えばゲート電極3aと同一
膜として形成される。
TFT116のゲート電極3aは、下地絶縁膜12に形成されたコンタクトホール12
cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコ
ン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面
に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT116の素
子特性の変化を防止する機能を有している。
(第3層の構成−保持容量等−)
第3層は、保持容量119で構成されている。保持容量119は、本発明の「第2電極
」の一例を構成する容量電極300と、本発明の「第1電極」の一例を構成する下部電極
71と、容量電極300及び下部電極71に挟まれた多層誘電体構造75と備えている。
このうち、容量電極300は、容量配線400に電気的に接続されている。下部電極71
は、TFT116の高濃度ドレイン領域1e及び画素電極9aの夫々に電気的に接続され
ている。
下部電極71と高濃度ドレイン領域1eとは、第1層間絶縁膜41に開口されたコンタ
クトホール83を介して接続されている。また、下部電極71と画素電極9aとは、コン
タクトホール881、882、804が、中継電極719、第2中継電極6a2の各層を
中継して構成した経路によって、電気的に接続されている。
このような容量電極300には、例えば、Ti、Cr、W、Ta、Mo等の高融点金属
のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これ
らを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容
量電極は、TFT116に上側から入射しようとする光を遮る機能を有している。また、
下部電極71には、例えば導電性のポリシリコンが用いられる。
ここで、図8において、多層誘電体構造75は、本発明の「低誘電体膜」の一例である
HTO(High Temperature Oxide)膜75b、本発明の「第1高誘電体膜」の一例である
シリコン窒化膜75c、及び本発明の「第2高誘電体膜」の一例であるシリコン窒化膜7
5aを備えた3層構造を有している。シリコン窒化膜75c、HTO膜75b、及びシリ
コン窒化膜75aは、下部電極71からこの順で積層されており、シリコン窒化膜75a
及び75cは、HTO膜75bに比べて相対的に高い誘電率を有している。
多層誘電体構造75は、HTO膜75bを中心としてその両側にシリコン窒化膜75c
及びシリコン窒化膜75aが形成されているため、HTO膜75bを中心として図中上下
方向に沿って対称な積層構造を有している。
したがって、液晶装置1が1H反転駆動される際に、固定電位に維持された容量電極3
00に対して下部電極71の電位の極性が逆極性になることによって多層誘電体構造75
中の電界の向きが逆転した場合でも、多層誘電体膜構造75の構造的及び電気的な対称性
によって電流リークを実使用上使用上で支障がない水準に低減できる。加えて、多誘電体
膜構造75に加わる電界の向きが時間的に逆転することによって多層誘電体膜構造75の
電圧耐性が劣化することを抑制できる。
多層誘電体膜構造75では、HTO膜75bがシリコン窒化膜75c及び75aで挟み
込まれているため、HTO膜75bの一層のみを容量電極300及び下部電極71間に設
ける場合に比べて、保持容量119の容量を増大させることが可能であり、画像信号を各
画素で一定時間保持する保持能力を高めることが可能である。
加えて、本実施形態ではHTO膜75bの両側にシリコン窒化膜を一層ずつ形成してい
るが、HTO膜の両側に互いに同数のシリコン窒化膜を積層してもよい。これにより、保
持容量の積層構造がHTO膜を中心として対称となり、耐圧特性を効果的に高めることが
可能である。
尚、互いに誘電率が等しいシリコン窒化膜75c及びシリコン窒化膜75によって挟み
込まれる誘電体膜は、これらシリコン窒化膜より低い誘電率を有していればよく、例えば
HTO膜75bの代わりにLTO(Low Temperature Oxide)膜等の酸化シリコン膜を用
いてもよい。尚、積層構造及び電気特性を考慮した場合、低誘電率膜の両側に形成される
誘電体膜は、本実施形態のようにシリコン窒化膜75a及び75cのように互いに等しい
誘電率を有しているほうがより好ましい。
シリコン窒化膜75a及び75cは、製造プロセス上で制御可能な範囲で互いに等しい
膜厚を有しているが、シリコン窒化膜75aの膜厚は、シリコン窒化膜75cの膜厚より
厚いほうが実験的或いは経験的にも効果的に保持容量119の電圧耐性の低下を抑制でき
る。
このように、保持容量119の電極間にける誘電体として機能する部分を3層の多層誘
電体膜構造にすることによって、画像を長時間に亘って高画質で表示できる。
再び図7において、第1層間絶縁膜41は、例えば、NSG(ノンシリケートガラス)
によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガ
ラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)
等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
尚、この場合の保持容量119は、図4の平面図からわかるように、画素電極9aの形
成領域にほぼ対応する画素開口領域に至らないように(非開口領域内に収まるように)形
成されているので、画素開口率が比較的大きく維持されている。
(第4層の構成−データ線等−)
第4層は、データ線6aで構成されている。データ線6aは、下から順にアルミニウム
、窒化チタン、窒化シリコンの3層膜として形成されている。窒化シリコン層は、その下
層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされて
いる。また、第4層には、データ線6aと同一膜として、第2中継電極6a2が形成され
ている。これらは、図5に示したように、夫々が分断されるように形成されている。
このうち、データ線6aは、第1層間絶縁膜41及び第2層間絶縁膜42を貫通するコ
ンタクトホール81を介して、TFT116の高濃度ソース領域1dと電気的に接続され
ている。また、第2中継電極6a2は、前述したように、第1層間絶縁膜41及び第2層
間絶縁膜42を貫通するコンタクトホール882を介して中継電極719に電気的に接続
されている。このような第2層間絶縁膜42は、例えばNSG、PSG、BSG、BPS
G等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる
(第5層の構成−容量配線等−)
第5層は、容量配線400により構成されている。容量配線400は、画素電極9aを
、その下層のデータ線6a等の配線から電磁遮蔽する機能を有しており、画像表示領域1
0aの周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされてい
る。また、容量配線400は、その下層のデータ線6a、走査線11a、TFT116等
を覆うように、これら回路要素の構造よりも幅広に形成されている。そのため、各回路要
素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が
防止されている。尚、容量配線400は、例えばアルミニウム、窒化チタンを積層した二
層構造となっている。
更に、容量配線400のX方向延在部分とY方向延在部分とが丁度交差する角部は、略
三角形の庇部がわずかに突き出すような形状となっている。この庇部により、TFT11
6の半導体層1aに対する遮光を効果的に行うことができる。即ち、半導体層1aに対し
て斜め上方から進入する光を、庇部が反射又は吸収することにより、TFT116におけ
る光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能と
なる。
容量配線400は、第3層間絶縁膜43及び第2層間絶縁膜42を一つながりに貫通す
るコンタクトホール801を介して、保持容量119の容量電極300と電気的に接続さ
れている。コンタクトホール801内には、容量配線400が埋め込まれるため、その底
面及び側壁面は、光を反射又は吸収する。また、コンタクトホール801は、図6に示し
たように、非開口領域の延在方向(即ち図6のX方向)においてTFT116と並列した
うえ、TFT116の一端に一部重なり合うように配置されている。また、その穴径は大
きく、非開口領域の幅方向における幅は、TFT116の幅と同等以上となっている。更
に、コンタクトホール801は、図7に示したように底面が第3層に位置し、容量配線4
00等の他の遮光層よりも半導体層1aに近接している。よって、TFT116とりわけ
半導体層1aを、より確実に遮光することができる。
即ち、コンタクトホール801の側壁面は、層間絶縁膜42から層間絶縁膜43までの
高さの衝立となって、TFT116に対し斜め上方から入射する光をよく遮断することが
可能である。また、その幅広の底面は、TFT116をよく遮光することが可能である。
ところで、第3層間絶縁膜43から第2層間絶縁膜42までの深さに対するエッチング
は比較的困難と考えられているため、通常は、第2層間絶縁膜42上に中継層を設け、こ
の中継層によって各層間絶縁膜に形成したコンタクトホールを層面に垂直方向に連結する
方法が採られる。但し、画素部を狭ピッチ化する場合には、コンタクトホールの深さより
も、その形成領域の大きさが問題となってくる。即ち、各コンタクトホールは、平面的に
見て一箇所に重ねて形成することができず(例えば図6、図7におけるコンタクトホール
882,804及び89を参照)、互いにずれた位置に設けられる。よって、各コンタク
トホールの周辺にはマージン領域を確保する必要があることから、結果的にコンタクトホ
ール全体の形成領域は大きくなる。図7からわかるように、容量配線400と蓄積電極3
00とを接続するコンタクトホールは、データ線6aと第2中継電極6a2の間隙を通っ
て貫通するように設けねばならないが、狭ピッチ化によりこの間隙が狭まると、こうした
構造のコンタクトホールの形成が困難となる。
これに対し、本実施形態では、コンタクトホール801だけで容量配線400と蓄積電
極300とを接続する構造となっている。コンタクトホール801の形成領域は、他のコ
ンタクトホールと相対比較すると大きいが、従来の構造に対しては同等以下の大きさであ
る。
また、前述の構造では、コンタクトホール同士の隙間からTFT116側へ光が漏れ、
光リーク電流の原因となるおそれがある。これに対し、本実施形態では、図7に示したよ
うに、コンタクトホール801が斜め上方から進入する光を遮断し、TFT116側への
光漏れが防止される。
更に、ここでは、コンタクトホール801のアスペクト比、即ち幅に対する深さの比率
を1以下としている。通常、コンタクトホールが深い(即ち、アスペクト比が1より大き
いである場合)と、内部の配線をスパッタ法で形成すると、コンタクトホール内部におけ
るカバレッジが低下して不連続部分が発生するおそれがある。しかし、コンタクトホール
801は、穴径が大きいので、こうした接続不良の発生を防止することができ、穴径が狭
い場合よりは開口自体も容易に行うことができる。
こうした第5層の下には、全面に第3層間絶縁膜43が形成されている。第3層層間絶
縁膜43は、例えばNSG、PSG、BSG、BPSG等のシリケートガラス、窒化シリ
コンや酸化シリコン等によって形成することができる。
(第6層の構成−画素電極等−)
第5層の全面には第4層間絶縁膜44が形成され、更にその上に、第6層として画素電
極9aが形成されている。第4層間絶縁膜44は、例えばNSG、PSG、BSG、BP
SG等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができ
る。
尚、第4層間絶縁膜44は、穴径の大きなコンタクトホール801上に形成されるため
、形成直後の表面はコンタクトホール801の直上で窪むことがある。しかしながら、本
実施形態では、第4層間絶縁膜44は予め厚めに形成され、更にその表面にCMP処理を
施すようにしている。CMP処理では、例えば研磨プレート上に固定された研磨パッド上
に、シリカ粒を含んだ液状のスラリー(化学研磨液)を流しつつ基板表面を回転接触させ
、化学的、機械的に表面研磨が行われる。その他の平坦化処理には、機械的研磨処理等が
挙げられる。このような処理により第4層間絶縁膜44の表面は平坦化され、液晶層50
における液晶配向の乱れを防止し、高品質な画像を表示することを可能とする。
画素電極9a(図5中、破線9a´で輪郭が示されている)は、縦横に区画配列された
画素領域の各々に配置され、その境界にデータ線6a及び走査線11aが格子状に配列す
るように形成されている(図4及び図5参照)。また、画素電極9aは、例えばITO(
Indium Tin Oxide)等の透明導電膜からなる。
画素電極9aは、層間絶縁膜44及び43を一つながりに貫通するコンタクトホール8
04を介して、第2中継電極6a2と電気的に接続されている(図7参照)。よって、コ
ンタクトホール804の形成領域は、他のコンタクトホールと相対比較すると大きいが、
層間絶縁膜44及び43に形成したコンタクトホールを、中継僧を介して層面に垂直方向
に連結する構造に対しては同等以下の大きさとなっている。そのため、この電気光学装置
は、狭ピッチ化に対応することが可能である。
また、コンタクトホール804は、非開口領域のなかでも他のコンタクトホールを避け
るように、非開口領域の延在方向(即ち、図6のX方向)に延びており、限られた領域内
で穴径をできるだけ大きくとっている。そのため、コンタクトホール804内部に形成さ
れる画素電極9aのカバレッジは良好となり、接続不良の発生を防止することができる。
また、穴径が小さい場合に比べ、比較的容易に深い穴を形成できる。尚、該画素電極9a
上には配向膜16が形成されている。以上が、TFTアレイ基板10側の画素部の構成で
ある。
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にそ
の上(図6では対向電極21の下側)に配向膜22が設けられている。対向電極21は、
画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対
向電極21の間には、TFT116における光リーク電流の発生等を防止するため、少な
くともTFT116と正対する領域を覆うように遮光膜23が設けられている。
このように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設
けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成
した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との
間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜
16及び配向膜22によって、所定の配向状態をとるようになっている。
以上に説明した液晶装置1の画素部の構成は、図4及び図5に示すように、各画素部に
共通である。前述の画像表示領域10aには、かかる画素部が周期的に形成されているこ
とになる。他方、このような電気光学装置では、画像表示領域10aの周囲に位置する周
辺領域に、走査線駆動回路104及びデータ線駆動回路101等の駆動回路が形成されて
いる。
<5;保持容量の電圧耐性の評価>
次に、図9乃至図12を参照しながら、上述した保持容量の電圧耐性の評価結果を説明
する。図9乃至図12では、既に述べた通り、多層誘電体構造が3層構造を有している場
合と、2層構造を有している場合とで保持容量70の電圧耐性がどれだけ向上するかを比
較する。図9は、多層誘電体構造が2層構造を有する試料S1(比較例)の電気的な構成
を模式的に示した模式図であり、図11は図9に示した試料S1の累積故障率を示すワイ
ブルプロットである。図10は、多層誘電体構造が3層構造を有する試料S2(本実施形
態の保持容量の構成に相当)の電気的な構成を模式的に示した模式図であり、図12は図
10に示した試料S2の累積故障率を示すワイブルプロットである。尚、本評価では、一
定の電流を試料に流した状態で評価を行った。
尚、図10及び図12では、横軸は時間t、縦軸は故障分布関数(ないしは不信頼度関
数)F(t)でもって表される“ln(−ln(1−F(t)))”である。ここで関数
F(t)は、ワイブル分布の故障分布関数であり、F(t)=1−[exp{−(t−γ
)/η}](但し、mは形状パラメータ、ηは尺度パラメータ、γは位置パラメータ)
と表される。前記縦軸に係る式“ln(−ln(1−F(t)))”は、前記のF(t)
の表式においてγ=0とし、適当な移項操作と両辺に対数を二回とることなどにより得ら
れる。尚、図11及び図12中で、バイアスAとは、図9で電界の向きが電極42a1か
ら電極42b1に向き、図10で電界の向きが電極42a2から42b2に向くように各
電極の電位を設定した状態を意味する。バイアスBとは、バイアスAと電界の向きが逆向
きになるように各電極の電位を設定した状態を意味する。
図9において、試料S1は、電極142a1及び142b1間にHTO膜140L及び
シリコン窒化膜140Hからなる多層誘電体構造140が電気的に接続されている。ここ
で、HTO膜140Lの膜厚は50μm、シリコン窒化膜140Hの膜厚は150μmで
ある。図11において、試料S2は、電極142a2及び142b2間に、HTO膜14
1L、並びにシリコン窒化膜142H1及び142H2からなる3層構造を有する多層誘
電体構造141が電気的に接続されている。ここで、HTO膜141Lの膜厚は140μ
m、シリコン窒化膜41H1及び41H2の夫々の膜厚は30μmである。
図11に示すように、試料S1では、試料S1に電流が1000μA流れるようにバイ
アスAをかけた場合に比べて、バイアスBをかけた場合には極端に試料S1の電圧破壊時
間が短くなることが分かった。また、試料S1に流れる電流の値が1000μAから10
μAとなるようにバイアスBを弱めた場合でも、試料S1の電圧破壊時間はバイアスAを
かける場合に比べて大きく低下することは分かった。
これに対し、図12に示すように、試料S2では、バイアスA及びバイアスBをかけた
場合でも、試料S2の電圧破壊時間はほぼ同等であることが分かった。加えて、図12に
おけるワイブルプロットの傾きは、図11に示したワイブルプロットの傾きより立ち上が
っているため、同一破壊モードで試料S2が電圧破壊していると推定される。したがって
、電圧破壊モードとして、試料S2のほうが試料S1より好ましい。
このように、保持容量が有する多層誘電体構造として、低誘電体層をこれより高い誘電
率を有する高誘電体層で挟み込むことによって1H反転駆動された場合の保持容量の電圧
耐性が向上することが実験的に検証された。したがって、本実施形態においては、保持容
量119が有する多層誘電体構造75が3層構造を有しているため、保持容量119の耐
圧性能が向上する。これにより、保持容量119は、画素電極9aの電位保持特性を向上
させるという本来期待されるべき性能を十分に発揮することができ、より高品質な画像の
表示が可能になる。
尚、保持容量に逆向きの電界がかかった場合の電圧耐性の絶対値を高めるためには、H
TO膜に対するシリコン窒化膜の膜厚比を個別具体的に決ればよい。また、本例で評価対
象とした試料S2と同様の多層誘電体構造を保持容量に適用した場合には、多層誘電体構
造75のうち容量電極300に接するシリコン窒化膜75aの膜厚を20乃至80μmに
設定することができる。また、シリコン窒化膜75aの膜厚をHTO膜75bの膜厚より
厚く設定するほうが、保持容量119の電圧耐性を高めるためにはより好ましい。
<6;変形例>
次に、本実施形態の液晶装置1が備える保持容量119の変形例を説明する。図13は
、保持容量119の要部断面図である。
図13において、保持容量119が備える多層誘電体膜構造75は、5層構造を有して
おり、HTO膜75bの両側に対称に設けられたシリコン窒化膜75a1及び75a2、
並びにシリコン窒化膜75c1及び75c2を備えている。より具体的には、互いに等し
い膜厚を有するシリコン窒化膜75a2及び75c2がHTO膜75bの両側の対応する
積層位置に形成されており、シリコン窒化膜75a1及び75c1がHTO膜75bの両
側の対応する積層位置に形成されている。したがって、多層誘電体構造75は、HTO膜
75bを中心として容量電極300及び下部電極71のそれぞれに向かって構造的及び電
気的に対称な構造を有している。このような多層誘電体構造75を有する場合でも、上述
した3層構造を有する多層誘電体膜構造と同様に、保持容量119も電圧耐性を高めるこ
とができる。
尚、本例では、多層誘電体膜構造として5層構造を挙げたが、本実施形態の多層誘電体
膜構造は、低誘電体膜の一例であるHTO膜75bの両側に同数のシリコン窒化膜が積層
されていれば、相応に保持容量119の電圧耐性を向上させることが可能であり、例えば
、多層誘電体膜構造75が7層構造、9層構造或いはそれ以上の奇数枚の誘電体膜が積層
された構造を有していればよい。
<7;電子機器>
次に、図13乃至図15を参照しながら上述した液晶装置を各種の電子機器に適用する
場合について説明する。
<7−1:プロジェクタ>
まず、上述した液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図13は、プロジェクタの構成例を示す平面配置図である。
図13において、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からな
るランプユニット1102が設けられている。ランプユニット1102から射出された投
射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイク
ロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバ
ルブ1110R、1110B及び1110Gに入射される。これら3つのライトバルブ1
110R、1110Bおよび1110Gは夫々液晶装置を含む液晶モジュールを用いて構
成されている。
ライトバルブ1110R、1110Bおよび1110Gにおいて液晶パネル100は、
画像信号供給回路300から供給されるR、G、Bの原色信号でそれぞれ駆動されるもの
である。これらの液晶パネル100によって変調された光は、ダイクロイックプリズム1
112に3方向から入射される。このダイクロイックプリズム1112においては、Rお
よびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成
される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されること
となる。
ここで、各ライトバルブ1110R、1110Bおよび1110Gによる表示像につい
て着目すると、ライトバルブ1110Gによる表示像は、ライトバルブ1110R、11
10Bによる表示像に対して左右反転することが必要となる。
尚、ライトバルブ1110R、1110Bおよび1110Gには、ダイクロイックミラ
ー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタ
を設ける必要はない。
<7−2:モバイル型コンピュータ>
次に、上述した液晶装置を、モバイル型のパーソナルコンピュータに適用した例につい
て説明する。図14は、このパーソナルコンピュータの構成を示す斜視図である。図14
において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液
晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に
述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
<7−3;携帯電話>
更に、上述した液晶装置を、携帯電話に適用した例について説明する。図15は、この
携帯電話の構成を示す斜視図である。図14において、携帯電話1300は、複数の操作
ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の
液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図13乃至図15を参照して説明した電子機器の他にも、液晶テレビや、ビューフ
ァインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ
、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。また、本発明の電気光学装置をLCOS
(Liquid Crystal on Silicon)に適用することも可能である。ここで、LCOSとは、
単結晶Si基板上に、CMOS構成のMOSFETを形成し、その上に液晶層を形成する
タイプの液晶ディスプレイパネルである。単結晶シリコン基板は光を透過させないのでL
C形式は、反射型となる。MOSFETが、画素部のスイッチング素子に用いられる他、
周辺駆動回路や必要に応じて信号制御のコントロール回路にも用いられる場合がある。L
COSが備えるトランジスタの構造は、Si基板にLSIプロセスでn型及びp型のMO
SFETを形成するものである。LCOSの表示形式は反射型であるため、画素電極には
光反射率を向上させるためにAl電極が用いられる場合がある。そして、本発明に係る電
気光学装置は、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全
体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのよう
な変更を伴う電気光学装置及びこれを備えた電子機器もまた本発明の技術的範囲に含まれ
るものである。
本実施形態の液晶装置が備える液晶パネルの全体構成を示す平面図である。 図1のH−H´断面図である。 本実施形態の液晶装置の電気的な構成を示すブロック図である。 TFTアレイ基板上の画素群の平面図であって、下層部分(図7における符号119(保持容量)までの下層の部分)に係る構成のみを示すものである。 TFTアレイ基板上の画素群の平面図であって、上層部分(図7における符号119(保持容量)を超えて上層の部分)に係る構成のみを示すものである。 図4及び図5を重ね合わせた場合の平面図であって、一部を拡大したものである。 図4及び図5を重ね合わせた場合のA−A´線断面図である。 図7の保持容量119の構成を示した要部断面図である。 試料S1(比較例)の電気的な構成を模式的に示した模式図である。 試料S2(本実施形態の保持容量の構成に相当)の電気的な構成を模式的に示した模式図である。 図9に示した試料S1の累積故障率を示すワイブルプロットである。 図10に示した試料S2の累積故障率を示すワイブルプロットである。 本実施形態の保持容量119の変形例の構造を示した要部断面図である。 本発明に係る電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。 本発明に係る電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。 本発明に係る電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。
符号の説明
1・・・液晶装置、10・・・TFTアレイ基板、100・・・液晶パネル、119・
・・保持容量、75・・・多層誘電体膜構造

Claims (7)

  1. 基板上に、
    互いに交差するように延びるデータ線及び走査線と、
    前記走査線により走査信号が供給されるトランジスタと、
    前記データ線により前記トランジスタを介して画像信号が供給される画素電極と、
    前記トランジスタ及び前記画素電極に電気的に接続された第1電極、及び前記第1電極
    に対向配置された第2電極、並びに前記第1電極及び前記第2電極間に配置された多層誘
    電体膜構造とからなる保持容量と
    を備えており、
    前記多層誘電体膜構造は、低誘電体膜と、前記低誘電体膜を挟むように、前記低誘電体
    膜から見て前記第1電極側及び前記第2電極側の夫々に形成されており、前記低誘電体膜
    の誘電率に比べて相対的に高い誘電率を有する第1高誘電体膜及び第2高誘電体膜とを備
    えたこと
    を特徴とする電気光学装置。
  2. 前記第2電極は、基準電位に維持されており、
    前記第2高誘電体膜は、前記第2電極に電気的に接続されており、
    前記画素電極には、前記基準電位に対して極性が異なる電圧が前記1電極を介して順次
    印加されること
    を特徴とする請求項1に記載の電気光学装置。
  3. 前記第2高誘電体膜は、前記第2電極側に形成されており、前記第1高誘電体膜に比べ
    て相対的に膜厚が厚いこと
    を特徴とする請求項2に記載の電気光学装置。
  4. 前記画素電極は、前記基板上にマトリクス状に複数配設されており、
    前記マトリクス状に配設された複数の画素電極の画素行、画素列、前記複数の画素電極
    の列方向及び行方向の両方向に相隣接する画素電極毎、又は各フィールド毎に規定される
    グループ毎に、極性が異なる電圧が印加されること
    を特徴とする請求項1から3の何れか一項に記載の電気光学装置。
  5. 前記第1高誘電体膜及び前記第2高誘電体膜の夫々は、前記低誘電体膜から見て前記第
    1電極側及び前記第2電極側の夫々に向かって積層位置又は膜厚が対称となるように複数
    の高誘電体膜を備えた多層構造を有すること
    を特徴とする請求項1から4の何れか一項に記載の電気光学装置。
  6. 前記多層構造は、HTO膜の両側に同数のシリコン窒化膜が積層されて形成されること
    を特徴とする請求項5に記載の電気光学装置。
  7. 請求項1から6の何れか一項に記載の電気光学装置を具備してなること
    を特徴とする電子機器。
JP2006004527A 2005-05-26 2006-01-12 電気光学装置及びこれを備えた電子機器 Expired - Fee Related JP4259528B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006004527A JP4259528B2 (ja) 2005-05-26 2006-01-12 電気光学装置及びこれを備えた電子機器
US11/438,561 US7742017B2 (en) 2005-05-26 2006-05-22 Electro-optical device and electronic apparatus having the same
KR1020060047041A KR20060122739A (ko) 2005-05-26 2006-05-25 전기광학장치 및 이를 구비한 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005154112 2005-05-26
JP2006004527A JP4259528B2 (ja) 2005-05-26 2006-01-12 電気光学装置及びこれを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2007004118A true JP2007004118A (ja) 2007-01-11
JP4259528B2 JP4259528B2 (ja) 2009-04-30

Family

ID=37463948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006004527A Expired - Fee Related JP4259528B2 (ja) 2005-05-26 2006-01-12 電気光学装置及びこれを備えた電子機器

Country Status (3)

Country Link
US (1) US7742017B2 (ja)
JP (1) JP4259528B2 (ja)
KR (1) KR20060122739A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587045B2 (en) 2010-08-13 2013-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635004A (ja) * 1992-07-21 1994-02-10 Sony Corp 液晶表示装置
JP2001183992A (ja) * 1999-12-24 2001-07-06 Seiko Epson Corp アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器
JP2003295166A (ja) * 2002-04-01 2003-10-15 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP2003347543A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06313876A (ja) * 1993-04-28 1994-11-08 Canon Inc 液晶表示装置の駆動方法
US5742471A (en) * 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
JP3858880B2 (ja) * 2002-10-31 2006-12-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004170912A (ja) 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635004A (ja) * 1992-07-21 1994-02-10 Sony Corp 液晶表示装置
JP2001183992A (ja) * 1999-12-24 2001-07-06 Seiko Epson Corp アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器
JP2003295166A (ja) * 2002-04-01 2003-10-15 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置並びに電子機器
JP2003347543A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4259528B2 (ja) 2009-04-30
KR20060122739A (ko) 2006-11-30
US20060270083A1 (en) 2006-11-30
US7742017B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP4442570B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4640026B2 (ja) 電気光学装置及び電子機器
JP5532568B2 (ja) 電気光学装置及び電子機器
JP2009122253A (ja) 電気光学装置及び電子機器
JP2009047967A (ja) 電気光学装置及び電子機器
JP2008191618A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4882662B2 (ja) 電気光学装置及び電子機器
JP2004004722A (ja) 電気光学装置及び電子機器
JP2007003903A (ja) 電気光学装置及びこれを備えた電子機器
JP2008191517A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
US7561220B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor
JP2009122256A (ja) 電気光学装置及び電子機器
JP2004347838A (ja) 電気光学装置並びに電子機器及び投射型表示装置
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2007192975A (ja) 電気光学装置及びその製造方法
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008003380A (ja) 電気光学装置及び電子機器
JP4259528B2 (ja) 電気光学装置及びこれを備えた電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4026398B2 (ja) 電気光学装置及び電子機器
JP2012155118A (ja) 電気光学装置及び電子機器
JP4984911B2 (ja) 電気光学装置及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
JP5343476B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees