JP4640026B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4640026B2
JP4640026B2 JP2005225070A JP2005225070A JP4640026B2 JP 4640026 B2 JP4640026 B2 JP 4640026B2 JP 2005225070 A JP2005225070 A JP 2005225070A JP 2005225070 A JP2005225070 A JP 2005225070A JP 4640026 B2 JP4640026 B2 JP 4640026B2
Authority
JP
Japan
Prior art keywords
electrically connected
data lines
wiring
region
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005225070A
Other languages
English (en)
Other versions
JP2007041265A (ja
Inventor
雅嗣 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005225070A priority Critical patent/JP4640026B2/ja
Priority to US11/482,380 priority patent/US7358532B2/en
Publication of JP2007041265A publication Critical patent/JP2007041265A/ja
Application granted granted Critical
Publication of JP4640026B2 publication Critical patent/JP4640026B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225Shielding layers formed together with wiring layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133334Electromagnetic shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、高精細の画像表示を行うものに好適な電気光学装置及び電子機器に関する。
例えば、液晶装置等の電気光学装置においては、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路、画像信号をサンプリングするためのサンプリング回路等を備えた駆動回路が、表示部の構成基板と同一の基板上に作り込まれるものがある。そして、この種の駆動回路では、データ線駆動回路から供給されるサンプリング回路駆動信号のタイミングで、サンプリング回路が画像信号線上に供給される画像信号をサンプリングし、データ線に供給するように構成されている。
また、電気光学装置では、駆動周波数の上昇を抑えつつ、高精細な画像表示を実現するために、シリアルな画像信号を、複数のパラレルな画像信号に変換(すなわち、相展開)し、複数本の画像信号線を介して表示部に同時に供給する技術も既に実現されている。この場合、複数の画像信号が、複数のサンプリングスイッチによって同時にサンプリングされ、複数本のデータ線に対して同時に供給されるように構成されている。
さらに、狭ピッチで配線される隣接信号線の影響によるノイズを低減するための技術として、例えば、特許文献1には、駆動回路の要所(サンプリング回路上の相隣接する薄膜トランジスタの間隙等)に電磁シールドを形成する技術が開示されている。
特開2005−77484号公報
しかしながら、この種の電気光学装置において、画像表示の更なる高精細化が進み、画像信号の更なる高周波化等が進むと、たとえ、上述の特許文献1に開示された技術のように、駆動回路の要所に電磁シールドを形成したとしても、その電磁シールドに対し、少なからず、電磁波のリークや回り込み等が発生し、隣接する信号線間が容量結合される場合がある。
本発明は上記事情に鑑みてなされたもので、画像信号におけるノイズの影響を抑制し、高品位の画像表示を可能にすることができる電気光学装置及び電子機器を提供することを目的とする。
本発明に係る第1の電気光学装置は、表示領域において、複数の走査線及び複数のデータ線の各交点に対応して設けられた第1のスイッチング素子と、前記表示領域に設けられた少なくとも3層の金属層と、前記表示領域の周辺に、シリアル−パラレル変換されたn(但し、nは2以上の自然数)個の画像信号が供給されるn本の画像信号線と、記複数のデータ線に夫々対応して設けられ、(i)前記データ線に電気的に接続されたドレイン領域と、(ii)前記画像信号線に電気的に接続されたソース領域と、(iii)平面的に見て、前記ドレイン領域及び前記ソース領域間に形成されたチャネル領域に重なるように配設されたゲート電極とを夫々有する複数の第2のスイッチング素子と、前記複数のデータ線のうち同時に駆動されるn本のデータ線に夫々電気的に接続されたn個の第2のスイッチング素子各々のゲート電極に駆動信号を供給することによって、前記n個の第2のスイッチング素子のグループ毎に、前記複数の第2のスイッチング素子を駆動する駆動回路と、少なくとも2層の前記金属層により形成され、(i)前記画像信号線から前記データ線が延びる方向に沿って配設され、前記ソース領域に電気的に接続されたソース配線と、(ii)前記駆動回路から前記グループ毎に対応して配設された本線部、及び前記本線部から延在し、前記本線部が対応するグループに含まれるn個の第2のスイッチング素子のゲート電極に夫々電気的に接続されたn本の延在部を有するゲート配線と、を含む配線部と、前記配線部を形成する前記金属層以外の前記金属層を用いて前記配線部を覆う第1のシールド部と、前記第1のシールド部に電気的に接続され、前記本線部のうち前記ソース配線が延びる方向に沿って配設された部分と前記部分と相隣接するソース配線との間に介在する第2のシールド部とを有する電磁シールドと、を具備し、前記電磁シールドは、前記表示領域の蓄積容量を構成する一方の電極と同層の前記金属層で形成されている
このような構成によれば、配線部を第1のシールド部で覆い、配線部内の各信号線が第1のシールド部と容量結合可能な構成とすることにより、相隣接する信号線間の容量結合成分が分散される。従って、隣り合う信号線の電位変化の影響が軽減される。さらに、配線部内部の要所に第2のシールド部を介在させることにより、高いシールド効果が実現される。
従って、画像信号におけるノイズの影響を抑制することができ、高品位の画像表示を可能にすることができる。その際、少なくとも3層の金属層を用いて表示領域を構成し、少なくとも2層の金属層を用いて信号線を形成することにより配線を無理なく実現することができ、信号線を形成する金属層以外の金属層を用いて電磁シールドを形成することにより、隣接領域の任意の場所に電磁シールドを形成することができる。
本発明に係る第2の電気光学装置は、表示領域において、複数の走査線及び複数のデータ線の各交点に対応して設けられた第1のスイッチング素子と、前記表示領域に形成される蓄積容量の両側の各々の容量電極及びデータ線の各々に対応した3層の金属層と、前記表示領域の周辺に、シリアル−パラレル変換されたn(但し、nは2以上の自然数)個の画像信号が供給されるn本の画像信号線と、記複数のデータ線に夫々対応して設けられ、(i)前記データ線に電気的に接続されたドレイン領域と、(ii)前記画像信号線に電気的に接続されたソース領域と、(iii)平面的に見て、前記ドレイン領域及び前記ソース領域間に形成されたチャネル領域に重なるように配設されたゲート電極とを夫々有する複数の第2のスイッチング素子と、前記複数のデータ線のうち同時に駆動されるn本のデータ線に夫々電気的に接続されたn個の第2のスイッチング素子各々のゲート電極に駆動信号を供給することによって、前記n個の第2のスイッチング素子のグループ毎に、前記複数の第2のスイッチング素子を駆動する駆動回路と、少なくとも2層の前記金属層により形成され、(i)前記画像信号線から前記データ線が延びる方向に沿って配設され、前記ソース領域に電気的に接続されたソース配線と、(ii)前記駆動回路から前記グループ毎に対応して配設された本線部、及び前記本線部から延在し、前記本線部が対応するグループに含まれるn個の第2のスイッチング素子のゲート電極に夫々電気的に接続されたn本の延在部を有するゲート配線と、を含む配線部と、前記配線部を形成する前記金属層以外の前記金属層を用いて前記配線部を覆う第1のシールド部と、前記第1のシールド部に電気的に接続され、前記本線部のうち前記ソース配線が延びる方向に沿って配設された部分と前記部分と相隣接するソース配線との間に介在する第2のシールド部とを有する電磁シールドと、を具備し、前記電磁シールドは、前記蓄積容量を構成する一方の容量電極と同層の前記金属層で形成されている
このような構成によれば、配線部を第1のシールド部で覆い、配線部内の各信号線が第1のシールド部と容量結合可能な構成とすることにより、相隣接する信号線間の容量結合成分が分散される。従って、隣り合う信号線の電位変化の影響が軽減される。さらに、配線部内部の要所に第2のシールド部を介在させることにより、高いシールド効果が実現される。
従って、画像信号におけるノイズの影響を抑制することができ、高品位の画像表示を可能にすることができる。その際、表示領域に形成される蓄積容量の両側の各々の容量電極及びデータ線を各々に対応した3層の金属層で構成し、これらのうちの2層の金属層を用いて隣接領域に信号線を形成することにより配線を無理なく実現することができ、信号線を形成する金属層以外の金属層を用いて電磁シールドを形成することにより、隣接領域の任意の場所に電磁シールドを形成することができる。
ここで、特に、前記電磁シールドは、前記駆動回路を覆い前記表示領域の周辺領域に延在して形成されることが望ましい。
このように構成すれば、前記スイッチング素子の駆動回路まで電磁シールドを拡張することができ、画像信号におけるノイズの影響をより高レベルで抑制し、高品位の画像表示の実現することができる。
また、前記電磁シールドは前記蓄積容量の固定電位側の電極と電気的に接続されていることが望ましい。
このように構成すれば、電磁シールドを常に一定電位に維持することができ、第1のシールド部によって各信号線の電位変化の影響が効果的に低減される。
本発明に係る電子機器は、上記電気光学装置(但し、その各種態様を含む)を表示手段として用いる。
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投写型表示装置、モバイル型のパーソナルコンピュータ、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等の各種電子機器を実現できる。
以下、図面を参照して本発明の形態を説明する。図面は本発明の一形態に係わり、図1は液晶パネルの構成を示す平面図、図2は図1のH−H'線での断面図である。図3は液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図、図4から図6はTFTアレイ基板上の画素部に係る部分構成を表す平面図である。図4及び図5は、夫々、後述する積層構造のうち下層部分(図4)と上層部分(図5)に相当する。図6は積層構造を拡大した平面図であり、図4及び図5を重ね合わせたようになっている。図7は図4及び図5を重ね合わせた場合のA−A'断面図である。図8は液晶装置の構成を示すブロック図である。図9はサンプリング回路及び配線部の要部を示す平面図である。図10は図9のI−I線での断面図、図11は図9のII−II線での断面図、図12は図9のIII−III線での断面図、図13は図9のIV−IV線での断面図、図14は図9のV−V線での断面図である。図15は容量結合された信号線を示す説明図であり、図16、図17は電磁シールドの変形例を示す平面図である。図18は電子光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。図8に示すように、本実施形態において、液晶装置は、液晶パネル100と、タイミングジェネレータ200と、画像信号処理回路250とを備える。 <液晶パネルの全体構成>
先ず、図1及び図2を参照して、本実施形態に係る液晶パネル100の全体構成について、説明する。図1及び図2において、本実施形態に係る液晶パネル100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路150が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線105が形成されている。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜が形成されている。そして、遮光膜上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。
尚、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
<画像表示領域の構成>
次に、本実施形態に係る液晶パネル100の画素部における構成について、図3から図7を参照して説明する。尚、図7においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
<画素部の原理的構成>
図3において、本実施形態に係る液晶パネル100の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するための第1のスイッチング素子としてのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、例えば、相隣接する複数(例えば4本)のデータ線6a同士に対して、グループ毎に供給する。
また、TFT30のゲートに走査線11aが電気的に接続されており、所定のタイミングで、走査線11aにパルス的に走査信号Y1、Y2、…、Ymを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。
<画素部の具体的構成>
次に、上述の動作を実現する画素部の具体的構成について、図4から図7を参照して説明する。
図4から図7では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築されている。TFTアレイ基板10は、例えば、ガラス基板、石英基板、SOI基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板20と対向配置されている。また、各回路要素は、下から順に、走査線11aを含む第1層、TFT30等を含む第2層、データ線6a等を含む第3層、蓄積容量70等を含む第4層、画素電極9a等を含む第5層からなる。また、第1層−第2層間には下地絶縁膜12、第2層−第3層間には第1層間絶縁膜41、第3層−第4層間には第2層間絶縁膜42、第4層−第5層間には第3層間絶縁膜43がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第1層から第3層が下層部分として図4に示され、第4層から第5層が上層部分として図5に示されている。
(第1層の構成―走査線等―)
第1層は、走査線11aで構成されている。走査線11aは、図4のX方向に沿って延びる本線部と、データ線6aが延在する図4のY方向に延びる突出部とからなる形状にパターニングされている。このような走査線11aは、例えば導電性ポリシリコンからなり、その他にもチタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
本実施形態では特に、走査線11aは、TFT30の下層側に、チャネル領域1aに対向する領域を含むように配置されており、導電膜からなる。このため、TFTアレイ基板10における裏面反射や、液晶装置をライトバルブとして用いて複板式のプロジェクタを構築した場合に、他の液晶装置から発せられプリズム等の合成光学系を突き抜けてくる光などの、戻り光についても、走査線11aによりチャネル領域1aを下層側から遮光できる。
(第2層の構成―TFT等―)
第2層は、TFT30で構成されている。TFT30は、例えばLDD(Lightly Doped Drain)構造とされ、ゲート電極3a、半導体層1a、ゲート電極3aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。ゲート電極3aは、例えば導電性ポリシリコンで形成される。半導体層1aは、例えばポリシリコンからなり、チャネル領域1a'、低濃度ソース領域1b及び低濃度ドレイン領域1c、並びに高濃度ソース領域1d及び高濃度ドレイン領域1eからなる。尚、TFT30は、LDD構造を有することが好ましいが、低濃度ソース領域1b、低濃度ドレイン領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極3aをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。
TFT30のゲート電極3aは、その一部分3bにおいて、下地絶縁膜12に形成されたコンタクトホール12cvを介して走査線11aに電気的に接続されている。下地絶縁膜12は、例えばシリコン酸化膜等からなり、第1層と第2層の層間絶縁機能の他、TFTアレイ基板10の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすTFT30の素子特性の変化を防止する機能を有している。
尚、本実施形態に係るTFT30は、トップゲート型であるが、ボトムゲート型であってもかまわない。
(第3層の構成―データ線等―)
第3層は、データ線6a及び中継層600で構成されている。
データ線6aは、例えば、下から順にアルミニウム、窒化チタン、窒化シリコンの3層膜として形成されている。データ線6aは、TFT30のチャネル領域1a'を部分的に覆うように形成されている。このため、チャネル領域1a'に近接配置可能なデータ線6aによって、上層側からの入射光に対して、TFT30のチャネル領域1a'を遮光できる。また、データ線6aは、第1層間絶縁膜41を貫通するコンタクトホール81を介して、TFT30の高濃度ソース領域1dと電気的に接続されている。
本実施形態の変形例として、データ線6aにおけるチャネル領域1aに対向する側には、データ線6aの本体を構成するAl膜等の導電膜に比べて反射率が低い導電膜を形成してもよい。変形例によれば、データ線6aにおけるチャネル領域1aに対向する側の面、即ちデータ線6aの下層側の面で前述した戻り光が反射して、これから多重反射光や迷光等が発生することを防止できる。よって、チャネル領域1aに対する光の影響を低減することができる。このようなデータ線6aは、データ線6aにおけるチャネル領域1aに対向する側の面、即ち、データ線6aの下層側の面に、データ線6aの本体を構成するAl膜等よりも反射率が低い材質のメタル、或いは、バリアメタルを形成するとよい。尚、Al膜等よりも反射率の低い材質のメタル、或いは、バリアメタルとしては、クロム(Cr)、チタン(Ti)、窒化チタン(TiN)、タングステン(W)等を用いることができる。
中継層600は、データ線6aと同一膜として形成されている。中継層600とデータ線6aとは、図4に示したように、夫々が分断されるように形成されている。また、中継層600は、第1層間絶縁膜41を貫通するコンタクトホール83を介して、TFT30の高濃度ドレイン領域1eと電気的に接続されている。
第1層間絶縁膜41は、例えばNSG(ノンシリケートガラス)によって形成されている。その他、第1層間絶縁膜41には、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
(第4層の構成―蓄積容量等―)
第4層は、蓄積容量70で構成されている。蓄積容量70は、容量電極(画素電位側電極)300と下部電極(固定電位側電極)71とが誘電体膜75を介して対向配置された構成となっている。容量電極300の延在部は、第2層間絶縁膜42を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。なお、本発明では蓄積容量70にたいして、画素電位側電極が上部電極、固定電位側電極が下部電極とする構成になっているが、画素電位側電極を下部電極、固定電位側電極を上部電極とし、下部電極側を中継層600と電気的に接続する構成とすることも可能である。
容量電極300又は下部電極71は、例えば、Al、TI、Wなどの遮光性の高い金属を含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものからなる。このため、データ線6a上に層間絶縁膜42を介して近接配置可能な蓄積容量70によって、上層側からの入射光に対してTFT30のチャネル領域1a'を、より一層確実に遮光できる。
更に、下部電極71における容量電極300に誘電体膜75を介して対向する縁には、テーパが設けられている(図7中、円C1参照)。このため、縁付近における下部電極71と容量電極300との間隔は、テーパを設けない場合と比較して広い。従って、縁付近における製造不良でショートが生じる可能性や、電界集中により欠陥が生じる可能性を低減できる。
加えて、上部電極をパターンニングする際に、下部電極の表面が露出したり、下部電極と上部電極の端面が揃う事によって容量部の電気的耐圧が悪化してしまうことの無いよう、エッチストップ膜や主となる容量形成領域の縁部に保護膜を形成する構成にすれば、信頼性の面においてなお良い。
誘電体膜75は、図5に示すように、TFTアレイ基板10上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている、即ち、開口領域に殆ど形成されていない。よって、誘電体膜75が、仮に不透明な膜であっても、開口領域における透過率を低下させないで済む。従って、誘電体膜75は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。このため更に、誘電体膜75は、水分や湿気を防ぐための膜としても機能させることが可能となり、耐水性、耐湿性を高めることも可能となる。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム(HfO2)、アルミナ(Al2O3)、酸化タンタル(Ta2O5)等の単層膜又は多層膜を用いてもよい。
第2層間絶縁膜42は、例えばNSGによって形成されている。その他、第2層間絶縁膜42には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第2層間絶縁膜42の表面は、化学的研磨処理(Chemical Mechanical Polishing:CMP)や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。よって、下層側のこれらの要素に起因した凹凸が除去され、第2層間絶縁膜42の表面は平坦化されている。このため、TFTアレイ基板10と対向基板20との間に挟みこまれた液晶層50の配向状態に乱れを生じさせる可能性を低減することができ、より高品位な表示が可能となる。尚、このような平坦化処理は、他の層間絶縁膜の表面に対して行ってもよい。
(第5層の構成―画素電極等―)
第4層の全面には第3層間絶縁膜43が形成され、更にその上に、第5層として画素電極9aが形成されている。第3層間絶縁膜43は、例えばNSGによって形成されている。その他、第3層間絶縁膜43には、PSG、BSG、BPSG等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第3層間絶縁膜43の表面は、第2層間絶縁膜42と同様にCMP等の平坦化処理がなされている。
画素電極9a(図5中、破線9a'で輪郭が示されている)は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線6a及び走査線11aが格子状に配列するように形成されている(図4及び図5参照)。また、画素電極9aは、例えばITO(Indium Tin Oxide)等の透明導電膜からなる。
画素電極9aは、第3層間絶縁膜43を貫通するコンタクトホール85を介して、容量電極300の延在部と電気的に接続されている(図7参照)。よって、画素電極9aの直ぐ下の導電膜である容量電極300の電位は、画素電位となっている。従って、液晶装置の動作時に、画素電極9aとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。
更に上述したように、容量電極300の延在部と中継層600と、及び、中継層600とTFT30の高濃度ドレイン領域1eとは、夫々コンタクトホール84及び83を介して、電気的に接続されている。即ち、画素電極9aとTFT30の高濃度ドレイン領域1eとは、中継層600及び容量電極300の延在部を中継して中継接続されている。従って、画素電極及びドレイン間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。しかも、積層構造及び製造工程の複雑化を招かない。
画素電極9aの上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。
以上が、TFTアレイ基板10側の画素部の構成であり、本実施形態においては、データ線6a及び中継層600を形成する第1の金属層、下部電極71を形成する第2の金属層、及び、容量電極300を形成する第3の金属層からなる3層の金属層を有する。
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図7では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜が設けられている。
このように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。
以上に説明した画素部の構成は、図4及び図5に示すように、各画素部に共通である。前述の画像表示領域10a(図1を参照)には、かかる画素部が周期的に形成されていることになる。他方、このような液晶パネル100では、画像表示領域10aの周囲に位置する周辺領域に、図1及び図2を参照して説明したように、走査線駆動回路104及びデータ線駆動回路101、サンプリング回路150等を備えた駆動手段としての駆動回路120が形成されている。そして、この駆動回路120は、タイミングジェネレータ200及び信号処理回路250等から供給される各種信号に基づいて画像表示領域10aの各画素を駆動制御する。
<画像表示領域の駆動制御系>
図8に示すように、タイミングジェネレータ200は、各部で使用されるタイミング信号や制御信号などを出力するものである。
また、画像信号処理回路250内部におけるS/P(Serial to Parallel)変換回路252は、1系統の画像信号Videoを入力すると、相展開による書き込みを行うために、例えば4系統の画像信号にシリアル−パラレル変換して出力する。ここで、画像信号を4系統にシリアル−パラレル変換する理由は、サンプリング回路150において、サンプリング用のスイッチング素子(第2のスイッチング素子)でありスイッチ151を構成するTFTのソース領域への画像信号の印加時間を長くして、サンプリング時間及び充放電時間を十分に確保するためである。言い換えれば、サンプリング回路150に係る駆動周波数が極端に高くなってしまうことを回避するためである。
また、画像信号処理回路250内部における増幅・反転回路254は、シリアル−パラレル変換された画像信号のうち、反転が必要となるものを反転させ、この後、適宜、増幅して画像信号として液晶パネル100に対して並列的に供給するものである。なお、反転するか否かについては、一般には、データ信号の印加方式が走査線11a単位の極性反転であるか、データ線6a単位の極性反転であるか、画素単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間またはドットクロック周期に設定される。
なお、極性反転とは、画像信号の振幅中心電位を基準として正極性と負極性に交互に電圧レベルを反転させることをいう。例えば、対向電極21の電位或いは共通電位を基準電位として、その正側及び負側に反転させる。なお、接地電位或いはグランド電位を基準電位として、正負に反転させてもよい。また、4系統の画像信号VID1〜VID4を液晶パネル100に供給するタイミングは、図8に示す液晶装置では同時とするが、ドットクロックに同期して順次ずらしてもよく、この場合は、サンプリング回路150にて4系列の画像信号を順次サンプリングする構成となる。
画像表示領域10aの駆動に4相展開を採用した場合、サンプリング回路150は、4本のデータ線6aを1群(ブロック)とし、これらの群に属するデータ線6aに対し、サンプリング信号Q1、…Qlのうち対応する一つにしたがって、画像信号を同時にサンプリングして供給する。詳細には、サンプリング回路150は、各データ線6a毎に設けられるスイッチ151からなり、各スイッチ151は、データ線6aの一端と、画像信号の何れかが供給される信号線との間に介挿されるとともに、そのゲートにサンプリング信号Q1、…Qlが供給される構成となっている。
画像信号処理回路250からは、配線部170に形成された4本の信号線171を介して、4種類の画像信号VID1〜VID4がサンプリング回路150にパラレルに供給されるようになっている。
データ線駆動回路101は、水平走査期間の最初に供給される転送開始パルスDX−RまたはDX−Lを、クロック信号CLX及びその反転クロック信号CLXinvにしたがって順次シフトすることによって、サンプリング信号Q1、…Qlを所定の順番で出力するものである。データ線駆動回路101に供給されるクロック信号CLX、その反転クロック信号CLXinv、転送開始パルスDX−R(DX−L)及びイネーブル信号(パルス幅制限信号)ENB1、ENB2は、いずれもタイミングジェネレータ200によって、画像信号VID1〜VID4と同期して供給されるものである。
なお、水平走査方向が左右方向である場合には、水平走査期間の最初に転送開始パルスDX−Rが供給されるとともに、転送制御信号Rがアクティブとされる。一方、水平走査方向が左方向である場合には、水平走査期間の最初に転送開始パルスDX−Lが供給されるとともに、転送制御信号Lがアクティブとされる。このように本実施形態では、データ線駆動回路101は、双方向型である。但し、いずれかの転送開始パルスDX−RまたはDX−Lのみに適用した片方向型であってもかまわない。
走査線駆動回路104は、出力信号の引き出し方向と入力される信号とが異なり、駆動周波数が異なる以外、基本的にはデータ線駆動回路101の構成と同様である。すなわち、走査線駆動回路104は、データ線駆動回路101を90度左回転して配置したものであり、図8に示すように、パルスDX−R(DX−L)及び転送制御信号R(L)の代わりに、パルスDY−D(DY−U)及び転送制御信号D(U)を入力すると共に、クロック信号CLY及びその反転クロック信号CLXinvの代わりに、水平走査期間毎に、クロック信号CLY及びその反転クロック信号CLYinvを入力する構成となっている。これにより、走査線駆動回路104は、走査信号Y1、…Ymを線順次で出力する。
なお、垂直走査方向が下方向である場合には、垂直走査期間の最初にパルスDY−Dが供給されるとともに、転送制御信号Dがアクティブとされる。一方、垂直走査方向が上方向である場合には、垂直走査期間の最初にパルスDY−Uが供給されるとともに、転送制御信号Uがアクティブとされる。このように本実施形態では、走査線駆動回路104は、双方向型である。但し、何れかの転送開始パルスDY−DまたはDY−Uのみに適用した片方向型であってもかまわない。
次に、サンプリング回路150及び配線部170の詳細な構成について、図9乃至図14を参照して説明する。
図10に示すように、本実施形態においてサンプリング回路150の各スイッチ151は、例えば、画像表示領域10aのTFT30と略共通の製造プロセスで形成されるLDD構造のTFTである。すなわち、TFT30と同様に、各スイッチ151は、ゲート電極153a、半導体層1a、ゲート電極153aと半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。このスイッチ151の上層には、第1層間絶縁膜41が積層されている。そして、スイッチ151の高濃度ドレイン領域1eには、画像表示領域10aから延設するデータ線6aが、第1層間絶縁膜41を貫通するコンタクトホール180を介して電気的に接続されている。
また、図9に示すように、配線部170には、データ線6aと同一の金属層(第1の金属層)によって、各スイッチ151の高濃度ソース領域1dに対応する信号線172、及び、各スイッチ151のゲート電極に接続される信号線173が形成され、さらに、群毎にデータ線駆動回路101に接続する信号線174が形成されている。
そして、図10に示すように、信号線172は、第1層間絶縁膜41を貫通するコンタクトホール182を介して、スイッチ151の高濃度ソース領域1dに電気的に接続されている。また、信号線173は、第1層間絶縁膜41を貫通するコンタクトホール183を介して、スイッチ151のゲート電極153aに電気的に接続されている。また、図10〜14に示すように、データ線6a及び各信号線172〜174の上層には、第2層間絶縁膜42が積層されている。
また、図9に示すように、配線部170には、画像表示領域10aにおいて蓄積容量70の下部電極71を形成する金属層と同一の金属層(第2の金属層)によって、信号線173信号線174とを群毎に中継する信号線175が形成され、さらに、画像信号処理回路250に接続する4本の信号線171が形成されている。
そして、図11に示すように、信号線175は、第2層間絶縁膜42を貫通するコンタクトホール185を介して信号線174に電気的に接続され、さらに、第2層間絶縁膜42を貫通するコンタクトホール186を介して信号線173に電気的に接続されている。これにより、各スイッチ151のゲートには、群毎に個別のサンプリング信号Q1、…Qlが供給される構成となっている。
また、図14に示すように、信号線171は、第2層間絶縁膜42を貫通するコンタクトホール188を介して、対応する信号線172に電気的に接続されている。これにより、各群の4個のスイッチ151には、対応する映像信号VID1〜VID4がパラレルに供給される構成となっている。
また、図10〜14に示すように、各信号線171,175の上層には、層間絶縁膜45が積層されている。なお、画像表示領域10aにおいて、蓄積容量70の誘電体膜75は、層間絶縁膜45がエッチング等によって除去された領域に形成される。従って、層間絶縁膜45は、図7においては不図示である。
さらに、層間絶縁膜45の上層には、画像表示領域10aにおいて蓄積容量70の容量電極300を形成する金属層と同一の金属層(第3の金属層)によって、電磁シールド190が形成されている。電磁シールド190は、配線部170の上層部を一体的に覆う第1のシールド部191と、駆動回路120内部の要所(本実施形態において、具体的には、順次相展開する群間に位置する信号線174の両側)に埋設して介在する第2のシールド部192とを有する。
ここで、図9に示すように、本実施形態において、電磁シールと190は、駆動回路120(具体的には、サンプリング回路150)まで延在されている。また、図13に示すように、本実施形態において、第2のシールド部192は、例えば、層間絶縁膜45,42,41にホールを形成し、当該ホールに第3の金属層を埋め込むことにより形成される円柱状のシールド部である。なお、第2のシールド部192は、円柱状のものに代えて、例えば、層間絶縁膜45,42,41にグルーブを形成し、当該グルーブに第3の金属層を埋め込むことにより形成される板状のシールド部であってもよい。
また、図示しないが、本実施形態において、電磁シールド190は、コンタクトホール等を介して、画像表示領域10a内で蓄積容量70の固定電位側電極である下部電極71に、コンタクトホール等を介して電気的に接続されている。
このように、本実施形態において、配線部170の各信号線171〜175は、画像表示領域10aにおいてデータ線6a及び中継層600等を形成する第1の金属層と蓄積容量70の下部電極71等を形成する第2の金属層とで形成されている。また、電磁シールド190は、画像表示領域10aにおいて容量電極300を形成する第3の金属層で形成されている。すなわち、液晶パネル100上に形成される駆動回路120の各構成素子や信号線等、及び電磁シールド190は、画像表示領域10aのTFT30及び蓄積容量70等と共通の製造プロセスで形成される。
このような構成によれば、配線部170の上層部を第1のシールド部191で覆い、各信号線171〜175等が第1のシールド部191と容量結合可能な構成とすることにより、相隣接する信号線間との容量結合成分を分散することができる。従って、隣り合う信号線の電位変化の影響を軽減することができる。例えば、図15に示すように、相隣接する相展開の群間において、相隣接する信号線172,174間の容量結合成分(C1)は、信号線172と第1のシールド部191と容量結合(C2)、及び、信号線174と第1のシールド部191と容量結合(C0)によって分散されるので、信号線172,174間の電位変化の影響が軽減される。さらに、第2のシールド部192を信号線間の要所に埋設して介在させることにより、高いシールド効果を実現することができる。従って、画像信号におけるノイズの影響を抑制することができ、高品位の画像表示を可能にすることができる。
その際、少なくとも3層の金属層を用いて画像表示領域10aを構成し、そのうちの少なくとも2層の金属層を用いて信号線171〜175を形成することにより、配線部170内で互いに交差する各信号線の配線を無理なく実現することができ、各信号線171〜175を形成する第1,第2の金属層よりも上層の第3の金属層を用いて電磁シールド190を形成することにより、配線部170の任意の場所に電磁シールドを形成することができる。
また、配線部170に形成した電磁シールド190を、例えばサンプリング回路150等の駆動回路120側に拡張することにより、画像信号におけるノイズの影響をより高いレベルで抑制し、高品位の画像表示を実現することができる。
また、電磁シールド190を蓄積容量70の固定電位側の電極である下部電極71と電気的に接続することにより、電磁シールド190を常に一定電位に維持することができ、第1のシールド部191によって各信号線171〜175の電位変化の影響を効果的に低減できる。
ここで、例えば図16に示すように、上述の電磁シールド190を、配線部170の特に高いシールド性が要求される領域に対して限定的に形成することも可能である。この場合においても、電磁シールド190は、信号線195,196を形成する少なくとも2層の金属層の上層に積層される金属層によって、好適に形成される。
逆に、例えば、図17に示すように、第1のシールド部191は、画像表示領域10aの周辺領域の全域に形成されるものであってもよい。このように構成すれば、第1のシールド部191に遮光膜としての機能を持たせることができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を電子機器に適用する場合の一例として、液晶装置をライトバルブとして用いたプロジェクタ(投写型表示装置)について説明する。
図18に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図18を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、該電気光学装置を備えてなる電子機器及び該電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
液晶パネルの構成を示す平面図 図1のH−H'線での断面図 液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図 TFTアレイ基板上の画素群の下層部分に係る構成のみを示す平面図 TFTアレイ基板上の画素群の上層部分に係る構成のみを示す平面図 図4と図5を重ね合わせた場合の一部を拡大した平面図 図4及び図5を重ね合わせた場合のA−A'断面図 液晶装置の構成を示すブロック図 サンプリング回路及び配線部の要部を示す平面図 図9のI−I線での断面図 図9のII−II線での断面図 図9のIII−III線での断面図 図9のIV−IV線での断面図 図9のV−V線での断面図 容量結合された信号線を示す説明図 電磁シールドの変形例を示す平面図 電磁シールドの変形例を示す平面図 電子光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図
符号の説明
6a…データ線、10a…画像表示領域(表示領域)、11a…走査線、30…TFT(第1のスイッチング素子)、70…蓄積容量、71…下部電極、100…液晶パネル、101…データ線駆動回路(駆動手段)、104…走査線駆動回路(駆動手段)、1100…プロジェクタ、120…駆動回路、150…サンプリング回路、151…スイッチ(第2のスイッチング素子)、170…配線部、171〜175…信号線、190…電磁シールド、191…第1のシールド部、192…第2のシールド部、195,196…信号線、300…容量電極、400…容量配線、600…中継層

Claims (5)

  1. 表示領域において、
    複数の走査線及び複数のデータ線の各交点に対応して設けられた第1のスイッチング素子と、
    前記表示領域に設けられた少なくとも3層の金属層と、
    前記表示領域の周辺に、
    シリアル−パラレル変換されたn(但し、nは2以上の自然数)個の画像信号が供給されるn本の画像信号線と、
    記複数のデータ線に夫々対応して設けられ、(i)前記データ線に電気的に接続されたドレイン領域と、(ii)前記画像信号線に電気的に接続されたソース領域と、(iii)平面的に見て、前記ドレイン領域及び前記ソース領域間に形成されたチャネル領域に重なるように配設されたゲート電極とを夫々有する複数の第2のスイッチング素子と、
    前記複数のデータ線のうち同時に駆動されるn本のデータ線に夫々電気的に接続されたn個の第2のスイッチング素子各々のゲート電極に駆動信号を供給することによって、前記n個の第2のスイッチング素子のグループ毎に、前記複数の第2のスイッチング素子を駆動する駆動回路と
    なくとも2層の前記金属層により形成され、(i)前記画像信号線から前記データ線が延びる方向に沿って配設され、前記ソース領域に電気的に接続されたソース配線と、(ii)前記駆動回路から前記グループ毎に対応して配設された本線部、及び前記本線部から延在し、前記本線部が対応するグループに含まれるn個の第2のスイッチング素子のゲート電極に夫々電気的に接続されたn本の延在部を有するゲート配線と、を含む配線部と、
    前記配線部を形成する前記金属層以外の前記金属層を用いて前記配線部を覆う第1のシールド部と、前記第1のシールド部に電気的に接続され、前記本線部のうち前記ソース配線が延びる方向に沿って配設された部分と前記部分と相隣接するソース配線との間に介在する第2のシールド部とを有する電磁シールドと、
    を具備し
    前記電磁シールドは、前記表示領域の蓄積容量を構成する一方の電極と同層の前記金属層で形成されている
    ことを特徴とする電気光学装置。
  2. 表示領域において、
    複数の走査線及び複数のデータ線の各交点に対応して設けられた第1のスイッチング素子と、
    前記表示領域に形成される蓄積容量の両側の各々の容量電極及びデータ線の各々に対応した3層の金属層と、
    前記表示領域の周辺に、
    シリアル−パラレル変換されたn(但し、nは2以上の自然数)個の画像信号が供給されるn本の画像信号線と、
    記複数のデータ線に夫々対応して設けられ、(i)前記データ線に電気的に接続されたドレイン領域と、(ii)前記画像信号線に電気的に接続されたソース領域と、(iii)平面的に見て、前記ドレイン領域及び前記ソース領域間に形成されたチャネル領域に重なるように配設されたゲート電極とを夫々有する複数の第2のスイッチング素子と、
    前記複数のデータ線のうち同時に駆動されるn本のデータ線に夫々電気的に接続されたn個の第2のスイッチング素子各々のゲート電極に駆動信号を供給することによって、前記n個の第2のスイッチング素子のグループ毎に、前記複数の第2のスイッチング素子を駆動する駆動回路と
    なくとも2層の前記金属層により形成され、(i)前記画像信号線から前記データ線が延びる方向に沿って配設され、前記ソース領域に電気的に接続されたソース配線と、(ii)前記駆動回路から前記グループ毎に対応して配設された本線部、及び前記本線部から延在し、前記本線部が対応するグループに含まれるn個の第2のスイッチング素子のゲート電極に夫々電気的に接続されたn本の延在部を有するゲート配線と、を含む配線部と、
    前記配線部を形成する前記金属層以外の前記金属層を用いて前記配線部を覆う第1のシールド部と、前記第1のシールド部に電気的に接続され、前記本線部のうち前記ソース配線が延びる方向に沿って配設された部分と前記部分と相隣接するソース配線との間に介在する第2のシールド部とを有する電磁シールドと、
    を具備し
    前記電磁シールドは、前記蓄積容量を構成する一方の容量電極と同層の前記金属層で形成されている
    ことを特徴とする電気光学装置。
  3. 前記電磁シールドは、前記駆動回路を覆い前記表示領域の周辺領域に延在して形成されることを特徴とする請求項1または請求項2記載の電気光学装置。
  4. 前記電磁シールドは前記蓄積容量の固定電位側の電極と電気的に接続されていることを特徴とする請求項1または2に記載の電気光学装置。
  5. 請求項1乃至の何れか1項に記載の電気光学装置を表示手段として用いたことを特徴とする電子機器。
JP2005225070A 2005-08-03 2005-08-03 電気光学装置及び電子機器 Expired - Fee Related JP4640026B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005225070A JP4640026B2 (ja) 2005-08-03 2005-08-03 電気光学装置及び電子機器
US11/482,380 US7358532B2 (en) 2005-08-03 2006-07-07 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225070A JP4640026B2 (ja) 2005-08-03 2005-08-03 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2007041265A JP2007041265A (ja) 2007-02-15
JP4640026B2 true JP4640026B2 (ja) 2011-03-02

Family

ID=37716910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225070A Expired - Fee Related JP4640026B2 (ja) 2005-08-03 2005-08-03 電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US7358532B2 (ja)
JP (1) JP4640026B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110008028A (ko) * 2008-03-07 2011-01-25 쓰리엠 이노베이티브 프로퍼티즈 컴파니 대전 방지 블록 코폴리머 감압성 접착제 및 물품
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
US8754622B2 (en) * 2009-10-30 2014-06-17 Linear Technology Corporation Voltage regulator compensating for voltage drop along conductors between regulator output and load
KR101074816B1 (ko) 2010-05-03 2011-10-19 삼성모바일디스플레이주식회사 표시 장치
KR101701245B1 (ko) * 2010-10-22 2017-02-02 삼성디스플레이 주식회사 표시 장치
JP6131662B2 (ja) 2013-03-22 2017-05-24 セイコーエプソン株式会社 表示装置及び電子機器
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102316458B1 (ko) * 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
CN111584525A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制造方法
CN112086470B (zh) * 2020-09-25 2024-06-11 天马微电子股份有限公司 一种显示面板和显示装置
CN114373415A (zh) * 2020-10-15 2022-04-19 元太科技工业股份有限公司 显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611684A (ja) * 1992-06-25 1994-01-21 Sharp Corp 液晶表示装置
JP2001183696A (ja) * 1999-12-27 2001-07-06 Seiko Epson Corp 電気光学装置
JP2002049052A (ja) * 2000-08-03 2002-02-15 Seiko Epson Corp 電気光学装置
JP2002049330A (ja) * 2000-07-31 2002-02-15 Seiko Epson Corp 電気光学装置及びそれを有する電子機器並びに投射型表示装置
JP2004354969A (ja) * 2003-05-02 2004-12-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2005077484A (ja) * 2003-08-28 2005-03-24 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611684A (ja) * 1992-06-25 1994-01-21 Sharp Corp 液晶表示装置
JP2001183696A (ja) * 1999-12-27 2001-07-06 Seiko Epson Corp 電気光学装置
JP2002049330A (ja) * 2000-07-31 2002-02-15 Seiko Epson Corp 電気光学装置及びそれを有する電子機器並びに投射型表示装置
JP2002049052A (ja) * 2000-08-03 2002-02-15 Seiko Epson Corp 電気光学装置
JP2004354969A (ja) * 2003-05-02 2004-12-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2005077484A (ja) * 2003-08-28 2005-03-24 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器

Also Published As

Publication number Publication date
US20070029644A1 (en) 2007-02-08
US7358532B2 (en) 2008-04-15
JP2007041265A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4640026B2 (ja) 電気光学装置及び電子機器
KR100769069B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
KR100760883B1 (ko) 전기광학장치 및 그 제조방법, 그리고 전자기기
JP4341570B2 (ja) 電気光学装置及び電子機器
JP5017923B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP4155317B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP4882662B2 (ja) 電気光学装置及び電子機器
JP4349375B2 (ja) 電気光学装置及び電子機器
KR100769068B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
JP2007079257A (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP5125002B2 (ja) 電気光学装置及び電子機器
JP2007225760A (ja) 電気光学装置、及びこれを備えた電子機器
JP5055950B2 (ja) 電気光学装置及び電子機器
JP4973024B2 (ja) 電気光学装置及び電子機器
JP2007192975A (ja) 電気光学装置及びその製造方法
JP2010128421A (ja) 電気光学装置及び電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4259528B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4687724B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4734962B2 (ja) 電気光学装置及び電子機器
JP5103717B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP2008216897A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2007121809A (ja) 電気光学装置、及びこれを備えた電子機器
JP2008032780A (ja) 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
JP2008129377A (ja) 電気光学装置用基板、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

R150 Certificate of patent or registration of utility model

Ref document number: 4640026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees