JP2009009148A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】画素の配列ピッチを等間隔に設定しつつ、画素の開口率を高めることができる電源線の配線レイアウトを提供する。
【解決手段】電気光学装置は、電源回路から電源供給を受けて駆動される電気光学素子を含む、マトリクス状に配置された複数の画素１０を備えた電気光学装置であって、前記複数の画素１０は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる複数の画素群を構成しており、前記複数の画素群の各々の画素群の間に配線形成領域３１，３２，３３，３４が設けられ、前記配線形成領域３１，３２，３３，３４の幅は略等しい。
【選択図】図３

Description

本発明は電気光学素子を備えた電気光学装に好適な配線レイアウトに関する。

有機ＥＬ素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるメリットがあり、フラットパネルディスプレイの開発において期待されている。有機ＥＬ素子は陽極と陰極との間に介在する発光層を備えた電気光学素子であり、両電極間に順バイアス電流を供給することで、陽極から注入された正孔と陰極から注入された電子とが再結合する際の再結合エネルギーにより自発光する。このため、有機ＥＬ素子を発光させるためには、外部回路からの電源供給が必要となる。

従来のカラー表示用のアクティブマトリクス駆動型ディスプレイパネルにおいては、例えば、画素領域内にＮ行Ｍ列のマトリクス状に配された画素マトリクスの列方向に各々Ｍ本の電源線とデータ線を敷設する一方で、同マトリクスの行方向にＮ本の選択線を敷設している。このような配線レイアウトでは、ある特定の画素に着目したとき、例えば、当該特定の画素に対して左に隣接する画素との間にデータ線を敷設する一方、右に隣接する画素との間に電源線を敷設している。つまり、相互に隣接する画素間に敷設されている列方向のラインに着目すると、当該ラインには１本のデータ線と１本の電源線が１組となってレイアウトされている。上記の構成において、走査線とデータ線の交差点には、スイッチングトランジスタと、保持容量と、駆動トランジスタと、ＲＧＢ三原色で発光する有機ＥＬ素子とが配され、これらの素子により画素を構成している。

しかし、ＲＧＢ三原色の各色毎に発光層の材料が異なるため、各色の有機ＥＬ素子における消費電力も大きく異なり、結果として、電源線の最適な幅も色毎に大きく異なることとなる。上記の配線レイアウトで電源線を敷設すると、最大幅にあわせて画素ピッチを選定しなければならないところ、ディスプレイの製造プロセス上、画素ピッチを等間隔に設定する要請があるため、開口率を犠牲にして画素レイアウトを決定しなければならない。その一方で、開口率を小さくすると、所定の輝度を得るために有機ＥＬ素子に供給される電流量を大きくする必要があり、その結果、電源線の幅をさらに広くしなければならず、上記の理由によりさらに開口率を小さくする必要がある。

このように、従来の配線レイアウトでは電源線の幅と画素の開口率はトレードオフの関係にあり、画素ピッチを等間隔にするという条件下で、各色に好適な電源線の幅を確保しつつ、開口率を大きく確保することは困難であった。

そこで、本発明は画素の配列ピッチを等間隔に設定しつつ、画素の開口率を高めることができる電源線の配線技術を提案することを課題とする。

上記の課題を解決するため、本発明の電気光学装置は、電源回路から電源供給を受けて駆動される電気光学素子を含む、マトリクス状に配置された複数の画素を備えた電気光学装置であって、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる複数の画素群を構成しており、前記複数の画素群の各々の画素群の間に配線形成領域が設けられ、前記配線形成領域の幅は略等しい、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定できる。

ここで、「電気光学素子」とは、電気的作用により光の光学的状態を変化させる電子素子一般をいい、エレクトロルミネセンス素子などの自発光素子の他に、液晶素子のように光の偏向状態を変化させることで階調表示する電子素子を含む。本発明ではエレクトロルミネセンス素子が好適である。エレクトロルミネセンス素子を用いることで、電流駆動により自発光する電流駆動型発光素子を得ることができる。

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線、前記複数の走査線のうち少なくとも一つの走査線、及び前記複数のデータ線のうち少なくとも一つのデータ線から選ばれた少なくとも二つの配線が形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線と、前記複数の走査線のうち少なくとも一つの走査線がともに形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線と、前記複数のデータ線のうち少なくとも一つのデータ線がともに形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。

好ましくは、前記配線形成領域の幅を略等しくする。配線形成領域の幅を略等しくすることで、画素ピッチを等間隔に設定できる。

好ましくは、前記電気光学素子には、駆動電圧が異なる電気光学素子を含み、前記駆動電圧に応じて前記電気光学素子へ電圧を供給する電源線の幅が異なる。電源線の幅が異なる場合であっても、上述のように配線レイアウトを工夫することで、開口率を高めつつ、画素ピッチを等間隔にできる。

好ましくは、前記電気光学素子は発光素子であり、前記電源線は前記発光素子の発光色に対応して幅が異なる。電気光学素子の特性に応じた最適な電源幅を選択することにより、デバイス設計の自由度を高めることができる。

好ましくは、前記発光色は、赤、緑、又は青である。これにより、フルカラー表示が可能となる。

好ましくは、前記電気光学素子はエレクトロルミネセンス素子である。エレクトロルミネセンス素子によれば、電流制御により発光階調を制御できる。

本発明の電子機器は、本発明の電気光学装置を備える。電子機器としては、表示装置を備えるものであれば特に限定はなく、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳などに適用できる。

本発明のマトリクス基板は、マトリクス状に配置された複数の画素電極を備えたマトリクス基板であって、前記複数の画素電極は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素電極からなる複数の画素電極群を構成しており、前記複数の画素電極群の各々の画素電極群の間に配線形成領域が設けられ、前記配線形成領域の幅は略等しい、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定できる。

本発明のマトリクス基板は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された複数の画素電極と、を含むマトリクス基板であって、前記複数の画素電極に電圧を供給するための複数の電源線を含み、前記複数の画素電極は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素電極群を構成し、前記複数の画素電極群の各々の画素電極群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線、前記複数の走査線のうち少なくとも一つの走査線、及び前記複数のデータ線のうち少なくとも一つのデータ線から選ばれた少なくとも二つの配線が形成されている、ことを特徴とする。かかる構成により、画素ピッチを等間隔に設定することができる上に、最適な電源幅を選択しつつ、画素の高開口率を得ることができる。

発明の実施の形態１．
以下、各図を参照して本実施形態について説明する。

図１は本実施形態のアクティブマトリクス型有機ＥＬディスプレイパネル１００の全体構成図である。同図に示すように、ディスプレイパネル１００は基板１６上にてＮ行Ｍ列のマトリクス状に配列された複数の画素１０を備える表示領域１１と、行方向に並ぶ一群の画素１０に接続する走査線に走査信号を出力する走査線ドライバ１２と、列方向に並ぶ一群の画素１０に接続するデータ線及び電源線にデータ信号及び電源電圧を供給するデータ線ドライバ１３とを備えて構成されている。各々の画素１０には、ＲＧＢ三原色で発光する有機ＥＬ素子が形成されている。表示領域１１の全面には共通電極としての陰極１４が被覆成膜されており、陰極取り出し電極１５を介して外部回路と接続している。

尚、同図に示す有機ＥＬディスプレイパネル１００は、基板１６側から光を射出するいわゆるトップエミッション構造のタイプであるが、本発明はこれに限らず、透明陰極から光を射出するいわゆるボトムエミッション構造のタイプでもよい。

図２は画素１０の主要回路構成図である。画素１０は、スイッチングトランジスタＴｒ１と、駆動トランジスタＴｒ２と、保持容量Ｃと、発光部ＯＬＥＤとを備えて構成されており、２トランジスタ方式により駆動制御される。スイッチングトランジスタＴｒ１はｎチャネル型ＦＥＴであり、そのゲート端子には走査線Ｖ_selが接続されており、ドレイン端子にはデータ線Ｉ_datが接続している。駆動トランジスタＴｒ２はｐチャネル型ＦＥＴであり、そのゲート端子はスイッチングトランジスタＴｒ１のソース端子に接続されている。また、同トランジスタのソース端子は電源線Ｖ_ddに接続されており、ドレイン端子は発光部ＯＬＥＤに接続している。さらに、同トランジスタのゲート／ソース間には保持容量が形成されている。上記の構成において、走査線Ｖ_selに選択信号を出力し、スイッチングトランジスタＴｒ１を開状態にすると、データ線Ｉ_datを介して供給されたデータ信号は電圧値として保持容量Ｃに書き込まれる。すると、保持容量Ｃに書き込まれた保持電圧は１フレーム期間を通じて保持され、当該保持電圧によって、駆動トランジスタＴｒ２のコンダクタンスがアナログ的に変化し、発光諧調に対応した順バイアス電流を発光部ＯＬＥＤに供給する。

図３は画素領域内における配線レイアウトを説明するための図である。同図においては、説明を簡略化するため、２行３列に配列する６画素分の配線レイアウトを図示している。図中、Ｒ、Ｇ、Ｂとあるのは、それぞれ赤、緑、青で発光する画素１０であることを意味しており、ＲＧＢの画素群が列方向に配列している。また、Ｖ_dd-Rは赤の画素の電源線、Ｖ_dd-Gは緑の画素の電源線、Ｖ_dd-Bは青の画素の電源線、１７は有機ＥＬ素子の画素電極（陽極）である。その他の符号のうち上述したものについては詳細な説明を省略する。また、３１は（ｍ−１）列の画素群とｍ列の画素群の間に形成されるライン状の配線形成領域であり、列方向の画素配列長とほぼ同程度の長さにわたって、列方向に延在している。同様に、３２はｍ列と（ｍ＋１）列の画素群の間、３３は（ｍ＋１）列と（ｍ＋２）列の画素群の間、３４は（ｍ＋２）列と（ｍ＋３）列の画素群の間に形成される配線形成領域である。説明の便宜上、（ｍ−１）列の画素群と（ｍ＋３）列の画素群は図示されていない。本実施形態においては、配線形成領域３１〜３４の幅をできるだけ均一に設定するため、これらの配線形成領域にレイアウトされる２以上の配幅の合計を各々等しくする。電源線Ｖ_ddの幅は有機ＥＬ素子の発光層の材料によって異なるが、ここでは説明の便宜上、緑、赤、青の順に電源線の幅が太くなるものとする。つまり、Ｖ_dd-Gの幅＞Ｖ_dd-Rの幅＞Ｖ_dd-Bの幅と仮定する。

上記の仮定の下では、配線形成領域３１〜３４の幅をできるだけ均一にするため、電源線Ｖ_ddとデータ線Ｉ_datの幅の合計値がほぼ等しくなるような組み合わせを選択する。例えば、最大幅を有するＶ_dd-Gと最小幅を有するＶ_dd-Bとの幅の合計値と、中間幅を有するＶ_dd-Rとデータ線Ｉ_datの幅の合計値と、データ線Ｉ_dat２本の幅の合計値とがそれぞれほぼ等しいものとすると、これらの電源線Ｖ_ddとデータ線Ｉ_datの組み合わせを各配線形成領域３１〜３４上にレイアウトする。同図に示す例では、最大幅を有するＶ_dd-Gと最小幅を有するＶ_dd-Bとを一組にして、配線形成領域３３上にレイアウトし、中間幅を有するＶ_dd-Rとデータ線Ｉ_datとを一組にして、配線形成領域３１及び３４上にレイアウトし、データ線Ｉ_dat２本を一組にして、配線形成領域３２上にレイアウトしている。但し、配線形成領域３１については、電源線Ｖ_dd-Rのみを図示し、配線形成領域３４についてはデータ線Ｉ_datのみを図示している。一方、走査線Ｖ_selについては、行方向に並ぶ画素群同士の間において、当該画素群の画素配列長とほぼ同程度の長さを有するライン状の配線形成領域につき、１本ずつレイアウトされている。同図に示す配線レイアウトは周期的に繰り返す配線パターンの１単位を示すものであり、任意に選んだＲＧＢの画素１０における配線レイアウトは全て同図に示すパターンに設定されている。このため、本実施形態においては、画素の列方向に沿って形成される配線形成領域の配置レイアウトを規定するレイアウト図を仮想的に想定して、複数の配線形成領域のうち特定の配線形成領域に着目し、当該配線形成領域を中心として前記レイアウト図を仮想的に折り返したとき、同種類の配線の組み合わせを有する配線形成領域同士が重なるようになっている。

本実施形態によれば、画素マトリクスの列方向に延在する同種の電源線が行方向に対して略等間隔の配列ピッチで形成されているため、画素ピッチを等間隔に設定することができ、有機ＥＬディスプレイのように色毎に消費電流の異なるデバイスにおいて設計の自由度を高めることができる。特に、インクジェット方式を利用して発光層を成膜するには、画素ピッチは等間隔であることが望ましいため、製造プロセス上のメリットが大きい。また、色毎に最適な電源線の幅を選択できるため、高開口率を維持したまま、最適な色バランスを確保しつつ、さらに消費電力を低減することができる。

但し、上記に示した例は一例であり、上述した例に限られるものではない。例えば、ＲＧＢ３本の電源線Ｖ_ddのうち何れか２本の電源配線を選択する組み合わせは全部で３通りあるため、本実施形態に示す配線レイアウトのパターンは全部で３通りとなる。また、本実施形態においては、行方向の配線形成領域に走査線Ｖ_selを１本ずつレイアウトし、列方向の配線形成領域３１，３２及び３３に３本の電源配線Ｖ_ddと３本のデータ線Ｉ_datの中から何れか２本の組み合わせを選択してレイアウトする構成を示したが、本発明はこれに限られるものではない。以下に各種の変形例について説明する。

発明の実施の形態２．
図４は本発明の第２の形態における配線レイアウトの説明図である。

本実施形態においては、画素の行方向に沿って形成される配線形成領域の配置レイアウトを規定するレイアウト図を仮想的に想定して、複数の配線形成領域のうち特定の配線形成領域に着目し、当該配線形成領域を中心として前記レイアウト図を仮想的に折り返したとき、同種類の配線の組み合わせを有する配線形成領域同士が重なるように構成されている。（ｎ−１）行目の行方向に並ぶ画素群（図示せず）とｎ行目の行方向に並ぶ画素群との間の配線形成領域４１には３本の電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bが一組となって行方向にレイアウトされており、ｎ行目の行方向に配列する画素群と（ｎ＋１）行目の行方向に配列する画素群との間の配線形成領域４２には２本の走査線Ｖ_selが一組となって行方向にレイアウトされている。行方向における配線レイアウトの基本的なパターンは３本の電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bと２本の走査線Ｖ_selをそれぞれ一組としてレイアウトし、この基本パターンを周期的に繰り返しレイアウトする構成となっている。従って、（ｎ＋１）行目の行方向に配列する画素群と（ｎ＋２）行目の行方向に配列する画素群との間の配線形成領域４３における配線レイアウトは配線形成領域４１における配線レイアウトと同じである。

一方、列方向に配列する画素群同士の間の配線形成領域には、１本の電源線Ｖ_ddと１本のデータ線Ｉ_datとが一組となって列方向にレイアウトされている。同図に示す例では、ｍ列目の列方向に配列するＲの画素群と（ｍ＋１）列目の列方向に配列するＧの画素群との間の配線形成領域５１に電源線Ｖ_dd-Rとデータ線Ｉ_datとが一組となってレイアウトされている。同様に、（ｍ＋１）列目の列方向に配列するＧの画素群と（ｍ＋２）列目の列方向に配列するＢの画素群（図示せず）との間の配線形成領域には電源線Ｖ_dd-Gとデータ線Ｉ_datとが一組となってレイアウトされているが、説明の便宜上、電源線Ｖ_dd-Gのみ図示してある。また、行方向及び列方向にレイアウトされている電源線Ｖ_dd-Rは各々異なるレイヤに敷設されており、層間絶縁膜に開口するコンタクトホールｈ１を介して導通している。電源線Ｖ_dd-Gについても同様にコンタクトホールｈ２を介して導通している。

本実施形態によれば、画素マトリクスの行方向に延在する同種の電源線が列方向に対して略等間隔の配列ピッチで形成されているため、実施形態１と同様の効果が得られる他、電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bが画素領域内においてマトリクス状に行方向及び列方向にレイアウトされているため、電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bの配線抵抗を低減させることができ、有機ＥＬ素子への電流供給を十分に行うことができる。このため、特定の電源線だけが電流供給不十分になることによる輝度ムラの発生を抑止することができ、クロストークの発生を低減できる。特に、大画面ディスプレイにおいては、画面内に十分な電流を均一に供給する必要があるため、特に効果がある。

発明の実施の形態３．
図５は本発明の第３の形態における配線レイアウトの説明図である。

本実施形態においては、画素の行方向及び列方向に沿って形成される配線形成領域の配置レイアウトを規定するレイアウト図を仮想的に想定して、複数の配線形成領域のうち特定の配線形成領域に着目し、当該配線形成領域を中心として前記レイアウト図を仮想的に折り返したとき、同種類の配線の組み合わせを有する配線形成領域同士が重なるように構成されている。（ｎ−１）行目の行方向に並ぶ画素群（図示せず）とｎ行目の行方向に並ぶ画素群との間の配線形成領域６１には３本の電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bが一組となって行方向にレイアウトされており、ｎ行目の行方向に配列する画素群と（ｎ＋１）行目の行方向に配列する画素群との間の配線形成領域６２には２本の走査線Ｖ_selが一組となって行方向にレイアウトされている。行方向における配線レイアウトの基本的なパターンは３本の電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bと２本の走査線Ｖ_selをそれぞれ一組としてレイアウトし、この基本パターンを周期的に繰り返しレイアウトする構成となっている。従って、（ｎ＋１）行目の行方向に配列する画素群と（ｎ＋２）行目の行方向に配列する画素群との間の配線形成領域６３における配線レイアウトは配線形成領域６１における配線レイアウトと同じである。

一方、列方向に配列する画素群同士の間には３本の電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bが３本のデータ線Ｉ_datの中から選ばれた２本一組からなる３通りの組み合わせでレイアウトされている。同図に示す例では、（ｍ−１）列目の列方向に配列するＢの画素群（図示せず）とｍ列目の列方向に配列するＲの画素群との間の配線形成領域７１に電源線Ｖ_dd-G（図示せず）とデータ線Ｉ_datとが一組となってレイアウトされており、ｍ列目の列方向に配列するＲの画素群と（ｍ＋１）列目の列方向に配列するＧの画素群との配線形成領域７２には２本の電源線Ｖ_dd-G，Ｖ_dd-Rが一組となってレイアウトされている。また、（ｍ＋１）列目の列方向に配列するＧの画素群と（ｍ＋２）列目の列方向に配列するＢの画素群との間の配線形成領域７３に２本のデータ線Ｉ_datが一組となってレイアウトされており、（ｍ＋２）列目の列方向に配列するＢの画素群と（ｍ＋３）列目の列方向に配列するＲの画素群（図示せず）との間の配線形成領域７４には電源線Ｖ_dd-Gとデータ線Ｉ_datとが一組となってレイアウトされている。

行方向及び列方向にレイアウトされている電源線Ｖ_dd-Rは各々異なるレイヤに敷設されており、層間絶縁膜に開口するコンタクトホールｈ１を介して導通している。電源線Ｖ_dd-G及び電源線Ｖ_dd-Bついても同様に行方向及び列方向に対して異なるレイヤに敷設されており、コンタクトホールｈ２及びｈ３を介してそれぞれ導通している。これらのコンタクトホールｈ１，ｈ２及びｈ３は複数形成することで、配線の断線対策に効果があり、さらに配線の低抵抗化を図ることができるメリットがある。

本実施形態によれば、画素マトリクスの行方向に延在する同種の電源線が列方向に対して略等間隔の配列ピッチで形成され、かつ、画素マトリクスの列方向に延在する同種の電源線が行方向に対して略等間隔の配列ピッチで形成されるため、実施形態１と同様の効果が得られる他、電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bが画素領域内においてマトリクス状に行方向及び列方向にレイアウトされているため、電源線Ｖ_dd-G，Ｖ_dd-R及びＶ_dd-Bの配線抵抗を低減させることができ、有機ＥＬ素子への電流供給を十分に行うことができる。このため、特定の電源線だけが電流供給不十分になることによる輝度ムラの発生を抑止することができ、クロストークの発生を低減できる。特に、大画面ディスプレイにおいては、画面内に十分な電流を均一に供給する必要があるため、特に効果がある。

発明の実施の形態４．
図６は本発明の電気光学装置を適用可能な電子機器の例を示す図である。同図（ａ）は携帯電話への適用例であり、携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００を携帯電話２３０の表示部として利用可能である。同図（ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は、ファインダーや表示部として利用可能である。同図（ｃ）は携帯型パーソナルコンピュータへの適用例であり、コンピュータ２５０は、カメラ部２５１、操作部２５２、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は、表示装置として利用可能である。

同図（ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は画像表示源として利用可能である。同図（ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、ミラー２７５、スクリーン２７６、及び本発明の有機ＥＬディスプレイパネル１００を備えている。同図（ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は、筐体２８２に光学系２８１及び本発明の有機ＥＬディスプレイパネル１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の有機ＥＬディスプレイパネル１００は画像表示源として利用可能である。

本発明の有機ＥＬディスプレイパネルの平面図である。 画素の主要回路構成図である。 第１の実施形態における配線レイアウトの説明図である。 第２の実施形態における配線レイアウトの説明図である。 第３の実施形態における配線レイアウトの平面図である。 本発明の有機ＥＬディスプレイの応用例の説明図である。

符号の説明

１０…画素、１１…画素領域、１２…走査線ドライバ、１３…データ線ドライバ、１４…陰極、１５…陰極取出電極、１６…基板、１７…画素電極、Ｖ_dd…電源線、Ｖ_sel…走査線、Ｉ_dat…データ線、Ｔｒ１…スイッチングトランジスタ、Ｔｒ２…駆動トランジスタ、Ｃ…保持容量、ＯＬＥＤ…発光部。

Claims (12)

1. 電源回路から電源供給を受けて駆動される電気光学素子を含む、マトリクス状に配置された複数の画素を備えた電気光学装置であって、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる複数の画素群を構成しており、前記複数の画素群の各々の画素群の間に配線形成領域が設けられ、前記配線形成領域の幅は略等しい、ことを特徴とする、電気光学装置。
2. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線、前記複数の走査線のうち少なくとも一つの走査線、及び前記複数のデータ線のうち少なくとも一つのデータ線から選ばれた少なくとも二つの配線が形成されている、ことを特徴とする、電気光学装置。
3. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線と、前記複数の走査線のうち少なくとも一つの走査線がともに形成されている、ことを特徴とする、電気光学装置。
4. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された各々に電気光学素子を備えた複数の画素と、を含む電気光学装置であって、前記電気光学素子に駆動電圧を供給する複数の電源線を含み、前記複数の画素は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素群を構成し、前記複数の画素群の各々の画素群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線と、前記複数のデータ線のうち少なくとも一つのデータ線がともに形成されている、ことを特徴とする、電気光学装置。
5. 請求項２乃至請求項４のうち何れか１項に記載の電気光学装置であって、前記配線形成領域の幅は略等しいことを特徴とする電気光学装置。
6. 前記電気光学素子には、駆動電圧が異なる電気光学素子を含み、前記駆動電圧に応じて前記電気光学素子へ電圧を供給する電源線の幅が異なることを特徴とする請求項１乃至請求項５のうち何れか１項に記載の電気光学装置。
7. 前記電気光学素子は発光素子であり、前記電源線は前記発光素子の発光色に対応して幅が異なることを特徴とする請求項６に記載の電気光学装置。
8. 前記発光色は、赤、緑、又は青であることを特徴とする請求項７に記載の電気光学装置。
9. 前記電気光学素子はエレクトロルミネセンス素子であることを特徴とする請求項１乃至請求項８のうち何れか１項に記載の電気光学装置。
10. 請求項１乃至請求項９のうち何れか１項に記載の電気光学装置を備える電子機器。
11. マトリクス状に配置された複数の画素電極を備えたマトリクス基板であって、前記複数の画素電極は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素電極からなる複数の画素電極群を構成しており、前記複数の画素電極群の各々の画素電極群の間に配線形成領域が設けられ、前記配線形成領域の幅は略等しい、ことを特徴とする、マトリクス基板。
12. 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差部に対応して配置された複数の画素電極と、を含むマトリクス基板であって、前記複数の画素電極に電圧を供給するための複数の電源線を含み、前記複数の画素電極は、行方向又は列方向のうち少なくとも何れか一方向に並ぶ一連の画素からなる画素電極群を構成し、前記複数の画素電極群の各々の画素電極群の間に複数の配線形成領域が設けられ、前記複数の配線形成領域のうち、少なくとも１つの配線形成領域には、前記複数の電源線のうち少なくとも一つの電源線、前記複数の走査線のうち少なくとも一つの走査線、及び前記複数のデータ線のうち少なくとも一つのデータ線から選ばれた少なくとも二つの配線が形成されている、ことを特徴とする、マトリクス基板。

Images