JP2002076085A - 半導体装置の耐圧評価用パターン - Google Patents
半導体装置の耐圧評価用パターンInfo
- Publication number
- JP2002076085A JP2002076085A JP2000254359A JP2000254359A JP2002076085A JP 2002076085 A JP2002076085 A JP 2002076085A JP 2000254359 A JP2000254359 A JP 2000254359A JP 2000254359 A JP2000254359 A JP 2000254359A JP 2002076085 A JP2002076085 A JP 2002076085A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- withstand voltage
- semiconductor device
- contact hole
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パターン形成時にマスクずれが生じたとして
も、十分な耐圧を有する半導体装置を設計できるように
する。 【解決手段】 耐圧評価用パターン６０は、一対のソー
ス６２（６２ａ、６２ｂ）と一対のドレイン６４（６４
ａ、６４ｂ）とを有する。これらのソース６２、ドレイ
ン６４は、図示しない絶縁層に覆われている。絶縁層に
は、ソース６２とドレイン６４とに対応した位置にコン
タクトホール６８（６８ａ、６８ｂ）、７０（７０ａ、
７０ｂ）が形成してある。耐圧評価用パターン６０は、
これらのコンタクトホール６８、７０が中心に対して線
対称に配置してある。そして、ソース６２とドレイン６
４との間は、絶縁層の上に設けた金属配線７２（７２
ａ、７２ｂ）、７４（７４ａ、７４ｂ）を介して電圧が
印加できるようにしてある。
も、十分な耐圧を有する半導体装置を設計できるように
する。 【解決手段】 耐圧評価用パターン６０は、一対のソー
ス６２（６２ａ、６２ｂ）と一対のドレイン６４（６４
ａ、６４ｂ）とを有する。これらのソース６２、ドレイ
ン６４は、図示しない絶縁層に覆われている。絶縁層に
は、ソース６２とドレイン６４とに対応した位置にコン
タクトホール６８（６８ａ、６８ｂ）、７０（７０ａ、
７０ｂ）が形成してある。耐圧評価用パターン６０は、
これらのコンタクトホール６８、７０が中心に対して線
対称に配置してある。そして、ソース６２とドレイン６
４との間は、絶縁層の上に設けた金属配線７２（７２
ａ、７２ｂ）、７４（７４ａ、７４ｂ）を介して電圧が
印加できるようにしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置（半導
体チップ）を設計するための耐圧評価用パターンに係
り、特にパターンとパターンとの間の距離を定めるため
の半導体装置の耐圧評価用パターンに関する。
体チップ）を設計するための耐圧評価用パターンに係
り、特にパターンとパターンとの間の距離を定めるため
の半導体装置の耐圧評価用パターンに関する。
【０００２】
【従来の技術】図５（１）は、半導体装置の一例を示す
一部断面図である。この半導体装置１０は、シリコンウ
エハからなる半導体基板１２の上部にｐウエル１４が設
けてあって、このｐウエル１４の上部がＬＯＣＯＳ（Ｌ
ｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏｎ）
などの選択酸化により形成した素子分離領域１６によっ
て、複数の素子形成領域に分割してある。そして、素子
形成領域には、半導体素子である例えばｎチャネルＭＯ
Ｓ（ｎＭＯＳ）１８ａ、１８ｂが形成してある。
一部断面図である。この半導体装置１０は、シリコンウ
エハからなる半導体基板１２の上部にｐウエル１４が設
けてあって、このｐウエル１４の上部がＬＯＣＯＳ（Ｌ
ｏｃａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏｎ）
などの選択酸化により形成した素子分離領域１６によっ
て、複数の素子形成領域に分割してある。そして、素子
形成領域には、半導体素子である例えばｎチャネルＭＯ
Ｓ（ｎＭＯＳ）１８ａ、１８ｂが形成してある。
【０００３】すなわち、これらのｎＭＯＳ１８ａ、１８
ｂは、ｐウエル１４の上にゲート酸化膜２０ａ、２０ｂ
を介してポリシリコンなどからなるゲート電極２２ａ、
２２ｂが設けてある。ゲート電極２２ａ、２２ｂの両側
には、ｐウエル１４にｎ型不純物を拡散して形成したソ
ース領域２４ａ、２４ｂとドレイン領域２６ａ、２６ｂ
とが設けられ、これらソース領域２４ａ、２４ｂとドレ
イン領域２６ａ、２６ｂとの間がチャネル領域２８ａ、
２８ｂとなっている。そして、ｎＭＯＳ１８ａ、１８ｂ
を覆って二酸化ケイ素（ＳｉＯ2 ）などからなる絶縁層
３０が設けてある。この絶縁層３０には、コンタクトホ
ール３２がソース領域２４ａ、２４ｂとドレイン領域２
６ａ、２６ｂとに対応した位置に貫通して形成され、こ
れらのコンタクトホール３２を介して絶縁層３０の上に
設けた金属配線３４（３４ａ〜３４ｄ）がソース領域２
４ａ、２４ｂとドレイン領域２６ａ、２６ｂに接続して
ある。
ｂは、ｐウエル１４の上にゲート酸化膜２０ａ、２０ｂ
を介してポリシリコンなどからなるゲート電極２２ａ、
２２ｂが設けてある。ゲート電極２２ａ、２２ｂの両側
には、ｐウエル１４にｎ型不純物を拡散して形成したソ
ース領域２４ａ、２４ｂとドレイン領域２６ａ、２６ｂ
とが設けられ、これらソース領域２４ａ、２４ｂとドレ
イン領域２６ａ、２６ｂとの間がチャネル領域２８ａ、
２８ｂとなっている。そして、ｎＭＯＳ１８ａ、１８ｂ
を覆って二酸化ケイ素（ＳｉＯ2 ）などからなる絶縁層
３０が設けてある。この絶縁層３０には、コンタクトホ
ール３２がソース領域２４ａ、２４ｂとドレイン領域２
６ａ、２６ｂとに対応した位置に貫通して形成され、こ
れらのコンタクトホール３２を介して絶縁層３０の上に
設けた金属配線３４（３４ａ〜３４ｄ）がソース領域２
４ａ、２４ｂとドレイン領域２６ａ、２６ｂに接続して
ある。
【０００４】ところで、絶縁層３０のコンタクトホール
３２は、一般に四フッ化炭素（ＣＨ 4 ）などのエッチン
グガスをプラズマ化して二酸化ケイ素と反応させるドラ
イエッチングによって形成される。しかし、成膜した絶
縁層３０の厚さのばらつきやエッチングガスの流れの影
響などにより、図５（２）の左側のコンタクトホール３
２ａに示したように、オーバーエッチングとなってソー
スやドレインを構成している不純物拡散領域の一部まで
エッチングしてしまう場合がある。そして、このような
深いコンタクトホール３２ａがマスクずれなどによって
素子分離領域１６の近くに形成されると、コンタクトホ
ール３２ａを埋めている配線３４ｂが、ドレイン領域２
６ａを突き抜けてしまうことがある。このため、配線３
４ｂと配線３４ｃとの間にダイオードが形成された状態
となり、配線３４ｂ、３４ｃ間に順方向の電圧が印加さ
れると、ｐウエル１４を通って配線３４ｂ、３４ｃ間に
電流が流れてｎＭＯＳとして機能を発揮させることがで
きない。そこで、従来は、半導体装置を設計する際に、
ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）と呼
ばれる半導体装置の評価用パターンの一部に、図６に示
したような耐圧評価用のテストパターンを形成し、コン
タクトホール３０、すなわち配線３４を形成する位置を
定めていた。
３２は、一般に四フッ化炭素（ＣＨ 4 ）などのエッチン
グガスをプラズマ化して二酸化ケイ素と反応させるドラ
イエッチングによって形成される。しかし、成膜した絶
縁層３０の厚さのばらつきやエッチングガスの流れの影
響などにより、図５（２）の左側のコンタクトホール３
２ａに示したように、オーバーエッチングとなってソー
スやドレインを構成している不純物拡散領域の一部まで
エッチングしてしまう場合がある。そして、このような
深いコンタクトホール３２ａがマスクずれなどによって
素子分離領域１６の近くに形成されると、コンタクトホ
ール３２ａを埋めている配線３４ｂが、ドレイン領域２
６ａを突き抜けてしまうことがある。このため、配線３
４ｂと配線３４ｃとの間にダイオードが形成された状態
となり、配線３４ｂ、３４ｃ間に順方向の電圧が印加さ
れると、ｐウエル１４を通って配線３４ｂ、３４ｃ間に
電流が流れてｎＭＯＳとして機能を発揮させることがで
きない。そこで、従来は、半導体装置を設計する際に、
ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）と呼
ばれる半導体装置の評価用パターンの一部に、図６に示
したような耐圧評価用のテストパターンを形成し、コン
タクトホール３０、すなわち配線３４を形成する位置を
定めていた。
【０００５】この従来のＴＥＧは、半導体チップ内に複
数の素子分離領域４０（４０ａ、４０ｂ、………）を設
け、その両側に組をなす不純物を拡散させたソース４２
（４２ａ、４２ｂ、………）とドレイン４４（４４ａ、
４４ｂ、………）とを形成する。そして、各ソース４２
とドレイン４４とを覆って絶縁層（図示せず）を設けた
のち、絶縁層の各ソース４２、ドレイン４４と対応した
位置のそれぞれに、深さのばらつきが生ずるのを考慮し
て、複数のコンタクトホール４６（４６ａ、４６ｂ、…
……）、４８（４８ａ、４８ｂ、………）を形成する。
ソース４２のコンタクトホール４６は、マスクずれによ
って形成位置がずれたとしても耐圧が低下しないよう
な、素子分離領域４０の端から十分に離れた一定距離Ｄ
0 の位置に形成する。また、ドレイン４４側のコンタク
トホール４８は、図６に示してあるように、素子分離領
域４０の端からのｄ1 、ｄ2 のように、距離ｄを所定量
（例えば０．１μｍ）ずつ変えた位置に形成する。そし
て、これらのコンタクトホール４６、４８を埋めて配線
５０（５０ａ、５０ｂ、………）、５２（５２ａ、５２
ｂ、………）を設け、これらの配線５０、５２を介して
ソース４２とドレイン４４との間に電圧を印加して耐圧
（Ｖ）を測定する。
数の素子分離領域４０（４０ａ、４０ｂ、………）を設
け、その両側に組をなす不純物を拡散させたソース４２
（４２ａ、４２ｂ、………）とドレイン４４（４４ａ、
４４ｂ、………）とを形成する。そして、各ソース４２
とドレイン４４とを覆って絶縁層（図示せず）を設けた
のち、絶縁層の各ソース４２、ドレイン４４と対応した
位置のそれぞれに、深さのばらつきが生ずるのを考慮し
て、複数のコンタクトホール４６（４６ａ、４６ｂ、…
……）、４８（４８ａ、４８ｂ、………）を形成する。
ソース４２のコンタクトホール４６は、マスクずれによ
って形成位置がずれたとしても耐圧が低下しないよう
な、素子分離領域４０の端から十分に離れた一定距離Ｄ
0 の位置に形成する。また、ドレイン４４側のコンタク
トホール４８は、図６に示してあるように、素子分離領
域４０の端からのｄ1 、ｄ2 のように、距離ｄを所定量
（例えば０．１μｍ）ずつ変えた位置に形成する。そし
て、これらのコンタクトホール４６、４８を埋めて配線
５０（５０ａ、５０ｂ、………）、５２（５２ａ、５２
ｂ、………）を設け、これらの配線５０、５２を介して
ソース４２とドレイン４４との間に電圧を印加して耐圧
（Ｖ）を測定する。
【０００６】耐圧は、図７に示したように、素子分離領
域４０とドレイン４４のコンタクトホール４８との距離
ｄが十分に離れたｄ0 以上であれば一定の値を示す。し
かし、距離ｄがｄ0 より小さくなると、距離ｄが小さく
なるに従って耐圧が低下してくる。そこで、従来は、半
導体装置を設計する場合、耐圧が低下し始める距離ｄ 0
を求めるとともに、これに余裕を持たせた距離ｄa を例
えばｎＭＯＳ１８ａ、１８ｂのためのコンタクトホール
３２を形成する位置の設計値としていた。
域４０とドレイン４４のコンタクトホール４８との距離
ｄが十分に離れたｄ0 以上であれば一定の値を示す。し
かし、距離ｄがｄ0 より小さくなると、距離ｄが小さく
なるに従って耐圧が低下してくる。そこで、従来は、半
導体装置を設計する場合、耐圧が低下し始める距離ｄ 0
を求めるとともに、これに余裕を持たせた距離ｄa を例
えばｎＭＯＳ１８ａ、１８ｂのためのコンタクトホール
３２を形成する位置の設計値としていた。
【０００７】
【発明が解決しようとする課題】ところで、上記のよう
にＴＥＧを用いて耐圧を測定し、ｎＭＯＳ１８ａ、１８
ｂのためのコンタクトホール３２を形成する位置を決定
する場合、ＴＥＧを形成するときに、マスクずれによっ
てＴＥＧのコンタクトホール４８の形成位置が設計位置
からずれることがある。例えば、設計値では、素子分離
領域４０とコンタクトホール４８との距離ｄを１μｍと
してあるのに、実際には素子分離領域４０から１．３μ
ｍ離れた位置にコンタクトホール４８が形成される場合
がある。このような場合、本来、ｄ＝１μｍでは設計し
た耐圧が得られないにもかかわらず、十分な耐圧が得ら
れるように過大評価され、ｎＭＯＳ１８のコンタクトホ
ール３２の素子分離領域１６からの距離を１μｍとして
設計されることにより、十分な耐圧が得られず、設計不
良を生ずる。
にＴＥＧを用いて耐圧を測定し、ｎＭＯＳ１８ａ、１８
ｂのためのコンタクトホール３２を形成する位置を決定
する場合、ＴＥＧを形成するときに、マスクずれによっ
てＴＥＧのコンタクトホール４８の形成位置が設計位置
からずれることがある。例えば、設計値では、素子分離
領域４０とコンタクトホール４８との距離ｄを１μｍと
してあるのに、実際には素子分離領域４０から１．３μ
ｍ離れた位置にコンタクトホール４８が形成される場合
がある。このような場合、本来、ｄ＝１μｍでは設計し
た耐圧が得られないにもかかわらず、十分な耐圧が得ら
れるように過大評価され、ｎＭＯＳ１８のコンタクトホ
ール３２の素子分離領域１６からの距離を１μｍとして
設計されることにより、十分な耐圧が得られず、設計不
良を生ずる。
【０００８】本発明は、前記従来技術の欠点を解消する
ためになされたもので、パターン形成時にマスクずれが
生じたとしても、十分な耐圧を有する半導体装置を設計
できるようにすることを目的としている。
ためになされたもので、パターン形成時にマスクずれが
生じたとしても、十分な耐圧を有する半導体装置を設計
できるようにすることを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の耐圧評価用パターンは、
電圧が印加されるパターン部の組を複数設けるととも
に、各組の一方のパターン部を基準位置に対して一定位
置に形成し、他方のパターン部の形成位置が各組間にお
いて基準位置に対して変えてある半導体装置の耐圧評価
用パターンであって、各組の一方のパターン部と他方の
パターン部とを一対ずつ設けるとともに、これらを直線
的にかつ線対称に配置したことを特徴としている。
に、本発明に係る半導体装置の耐圧評価用パターンは、
電圧が印加されるパターン部の組を複数設けるととも
に、各組の一方のパターン部を基準位置に対して一定位
置に形成し、他方のパターン部の形成位置が各組間にお
いて基準位置に対して変えてある半導体装置の耐圧評価
用パターンであって、各組の一方のパターン部と他方の
パターン部とを一対ずつ設けるとともに、これらを直線
的にかつ線対称に配置したことを特徴としている。
【００１０】このように構成した本発明は、各組の一方
と他方とのそれぞれのパターン部を一対ずつ設け、これ
らを直線的にかつ線対称に配置したことにより、マスク
ずれによって、形成位置を変える一対のパターン部の１
つが安全側方向（耐圧が大きくなる方向）にずれると、
形成位置を変えるパターン部の他の１つが耐圧的により
厳しい方向（耐圧の低下する方向）にずれることにな
る。したがって、耐圧を評価するパターンを形成したと
きに、マスクずれが生じたとしても、誤って耐圧を過大
評価することを避けることができ、十分な耐圧を有する
半導体装置を確実に設計することができる。
と他方とのそれぞれのパターン部を一対ずつ設け、これ
らを直線的にかつ線対称に配置したことにより、マスク
ずれによって、形成位置を変える一対のパターン部の１
つが安全側方向（耐圧が大きくなる方向）にずれると、
形成位置を変えるパターン部の他の１つが耐圧的により
厳しい方向（耐圧の低下する方向）にずれることにな
る。したがって、耐圧を評価するパターンを形成したと
きに、マスクずれが生じたとしても、誤って耐圧を過大
評価することを避けることができ、十分な耐圧を有する
半導体装置を確実に設計することができる。
【００１１】各組のパターン部は、一定位置に形成する
一方のパターン部を外側に、形成位置を変化させる他方
のパターン部を、一方のパターン部の内側に配置しても
よいし、その逆であってもよい。そして、内側に配置す
る一対のパターン部は、同一の不純物拡散領域に接続し
てあってよい。このようにすると、不純物拡散領域の数
を少なくすることができる。
一方のパターン部を外側に、形成位置を変化させる他方
のパターン部を、一方のパターン部の内側に配置しても
よいし、その逆であってもよい。そして、内側に配置す
る一対のパターン部は、同一の不純物拡散領域に接続し
てあってよい。このようにすると、不純物拡散領域の数
を少なくすることができる。
【００１２】さらに、本発明に係る半導体装置の耐圧評
価用パターンは、電圧が印加されるパターン部の組を複
数設けるとともに、各組の一方のパターン部を基準位置
に対して一定位置に形成し、他方のパターン部の形成位
置を各組間において基準位置に対して変えてある半導体
装置の耐圧評価用パターンであって、各組の前記一定位
置に形成する一方のパターン部を１つ設け、前記形成位
置を変える他方のパターン部を一対設けるとともに、前
記一方のパターン部を前記他方のパターン部間の中央に
配置したことを特徴としている。このように構成した本
発明は、前記と同様の効果が得られるとともに、形成す
るパターン部の数を減らすことができる。
価用パターンは、電圧が印加されるパターン部の組を複
数設けるとともに、各組の一方のパターン部を基準位置
に対して一定位置に形成し、他方のパターン部の形成位
置を各組間において基準位置に対して変えてある半導体
装置の耐圧評価用パターンであって、各組の前記一定位
置に形成する一方のパターン部を１つ設け、前記形成位
置を変える他方のパターン部を一対設けるとともに、前
記一方のパターン部を前記他方のパターン部間の中央に
配置したことを特徴としている。このように構成した本
発明は、前記と同様の効果が得られるとともに、形成す
るパターン部の数を減らすことができる。
【００１３】
【発明の実施の形態】以下、本発明に係る半導体装置の
耐圧評価用パターンの好ましい実施の形態について図面
を参照して説明する。
耐圧評価用パターンの好ましい実施の形態について図面
を参照して説明する。
【００１４】図１は、本発明の第１実施の形態に係る半
導体装置の耐圧評価用パターンの絶縁層を省略した平面
図を示したものである。図１において、ＴＥＧの耐圧評
価用パターン６０は、半導体チップに形成してあって、
不純物を拡散させた２つのソース６２ａ、６２ｂと２つ
のドレイン６４ａ、６４ｂとが１つの組を形成してい
る。そして、これらのソース６２（６２ａ、６２ｂ）と
ドレイン６４（６４ａ、６４ｂ）とは、ＬＯＣＯＳによ
る選択酸化により形成した厚い二酸化ケイ素（ＳｉＯ
2 ）からなる分離領域６６（６６ａ、６６ｂ、６６ｃ）
によって電気的に分離してある。さらに、この実施形態
においては、各ソース６２とドレイン６４とが直線的に
配置してあるとともに、一対のソース６２ａ、６２ｂが
外側に、一対のドレイン６４ａ、６４ｂが一対のソース
６２ａ、６２ｂの内側に配置してある。
導体装置の耐圧評価用パターンの絶縁層を省略した平面
図を示したものである。図１において、ＴＥＧの耐圧評
価用パターン６０は、半導体チップに形成してあって、
不純物を拡散させた２つのソース６２ａ、６２ｂと２つ
のドレイン６４ａ、６４ｂとが１つの組を形成してい
る。そして、これらのソース６２（６２ａ、６２ｂ）と
ドレイン６４（６４ａ、６４ｂ）とは、ＬＯＣＯＳによ
る選択酸化により形成した厚い二酸化ケイ素（ＳｉＯ
2 ）からなる分離領域６６（６６ａ、６６ｂ、６６ｃ）
によって電気的に分離してある。さらに、この実施形態
においては、各ソース６２とドレイン６４とが直線的に
配置してあるとともに、一対のソース６２ａ、６２ｂが
外側に、一対のドレイン６４ａ、６４ｂが一対のソース
６２ａ、６２ｂの内側に配置してある。
【００１５】ソース６２とドレイン６４は、図示しない
二酸化ケイ素からなる絶縁層によって覆ってある。そし
て、ソース６２とドレイン６４とを覆った絶縁層には、
各ソース６２ａ、６２ｂ、ドレイン６４ａ、６４ｂとの
それぞれと対応した位置に、パターン部となるコンタク
トホール６８（６８ａ、６８ｂ）、７０（７０ａ、７０
ｂ）が設けてある。これらのコンタクトホール６８ａ、
６８ｂ、７０ａ、７０ｂは、形成される深さのばらつき
を考慮してそれぞれ複数設けてあり、ソース６２、ドレ
イン６４の長手方向、すなわち図１の上下方向に一列に
整列させてある。
二酸化ケイ素からなる絶縁層によって覆ってある。そし
て、ソース６２とドレイン６４とを覆った絶縁層には、
各ソース６２ａ、６２ｂ、ドレイン６４ａ、６４ｂとの
それぞれと対応した位置に、パターン部となるコンタク
トホール６８（６８ａ、６８ｂ）、７０（７０ａ、７０
ｂ）が設けてある。これらのコンタクトホール６８ａ、
６８ｂ、７０ａ、７０ｂは、形成される深さのばらつき
を考慮してそれぞれ複数設けてあり、ソース６２、ドレ
イン６４の長手方向、すなわち図１の上下方向に一列に
整列させてある。
【００１６】各コンタクトホール６８、７０には、スパ
ッタリングなどによってアルミニウムなどの導電材（配
線）が充填してある。このコンタクトホール６８、７０
に充填した導電材は、絶縁層の上に設けた金属配線７２
（７２ａ、７２ｂ）、７４（７４ａ、７４ｂ）に接続し
てあり、ソース６２、ドレイン６４と金属配線７２、７
４とを電気的に接続している。さらに、ソース６２ａ、
６２ｂの金属配線７２ａ、７２ｂは、共通配線７６に接
続してある。また、ドレイン６４ａ、６４ｂの金属配線
７４ａ、７４ｂは、共通配線７８に接続してある。そし
て、これらの金属配線７６、７８を直流電源（図示せ
ず）に接続することにより、ソース６２ａとドレイン６
４ａとの間、およびソース６２ｂとドレイン６４ｂとの
間に電圧を印加できるようになっている。
ッタリングなどによってアルミニウムなどの導電材（配
線）が充填してある。このコンタクトホール６８、７０
に充填した導電材は、絶縁層の上に設けた金属配線７２
（７２ａ、７２ｂ）、７４（７４ａ、７４ｂ）に接続し
てあり、ソース６２、ドレイン６４と金属配線７２、７
４とを電気的に接続している。さらに、ソース６２ａ、
６２ｂの金属配線７２ａ、７２ｂは、共通配線７６に接
続してある。また、ドレイン６４ａ、６４ｂの金属配線
７４ａ、７４ｂは、共通配線７８に接続してある。そし
て、これらの金属配線７６、７８を直流電源（図示せ
ず）に接続することにより、ソース６２ａとドレイン６
４ａとの間、およびソース６２ｂとドレイン６４ｂとの
間に電圧を印加できるようになっている。
【００１７】ソース６２ａ、６２ｂのコンタクトホール
６８ａ、６８ｂは、基準位置に対して一定位置に形成す
る一方のパターン部を構成している。そしてコンタクト
ホール６８ａは、基準位置となる分離領域６６ａの端か
らＤ0 の位置に形成してある。同様に、ソース６２ｂの
コンタクトホール６８ｂは、基準位置となる分離領域６
６ｃの端からＤ0 の位置に形成してある。一方、ソース
６２ａに隣接しているドレイン６４ａのコンタクトホー
ル７０ａは、基準位置となる分離領域６６ａの端からｄ
の位置に形成してある。さらに、もう１つのドレイン６
４ｂのコンタクトホール７０ｂは、基準位置となる分離
領域６６ｃの端からｄの距離に形成してある。これらの
コンタクトホール７０は、組ごと（耐圧評価用パターン
６０ごと）に基準位置に対して位置を変える他方のパタ
ーン部を構成している。そして、耐圧評価用パターン６
０は、図から明らかなように、ソース６２、ドレイン６
４およびコンタクトホール６８、７０が分離領域６６ｂ
の幅方向（図の左右方向）中心に対して線対称に配置し
てある。
６８ａ、６８ｂは、基準位置に対して一定位置に形成す
る一方のパターン部を構成している。そしてコンタクト
ホール６８ａは、基準位置となる分離領域６６ａの端か
らＤ0 の位置に形成してある。同様に、ソース６２ｂの
コンタクトホール６８ｂは、基準位置となる分離領域６
６ｃの端からＤ0 の位置に形成してある。一方、ソース
６２ａに隣接しているドレイン６４ａのコンタクトホー
ル７０ａは、基準位置となる分離領域６６ａの端からｄ
の位置に形成してある。さらに、もう１つのドレイン６
４ｂのコンタクトホール７０ｂは、基準位置となる分離
領域６６ｃの端からｄの距離に形成してある。これらの
コンタクトホール７０は、組ごと（耐圧評価用パターン
６０ごと）に基準位置に対して位置を変える他方のパタ
ーン部を構成している。そして、耐圧評価用パターン６
０は、図から明らかなように、ソース６２、ドレイン６
４およびコンタクトホール６８、７０が分離領域６６ｂ
の幅方向（図の左右方向）中心に対して線対称に配置し
てある。
【００１８】なお、ＴＥＧにおいては、図１に示した耐
圧評価用パターン６０と同様のパターンが複数形成され
る。ただし、各耐圧評価用パターン間においては、ソー
ス６２のコンタクトホール６８の形成位置が、分離領域
６６に対して一定の位置Ｄ0に形成してあるが、ドレイ
ン６４のコンタクトホール７０の形成位置、すなわち分
離領域６６の端からの距離ｄが各パターンごとに異なら
せてある。
圧評価用パターン６０と同様のパターンが複数形成され
る。ただし、各耐圧評価用パターン間においては、ソー
ス６２のコンタクトホール６８の形成位置が、分離領域
６６に対して一定の位置Ｄ0に形成してあるが、ドレイ
ン６４のコンタクトホール７０の形成位置、すなわち分
離領域６６の端からの距離ｄが各パターンごとに異なら
せてある。
【００１９】このような耐圧評価用パターン６０におい
ては、例えばマスクずれによってコンタクトホール７０
の形成位置が図１の右方向にずれた場合、ドレイン６４
ａのコンタクトホール７０ａは、分離領域６６ａから遠
ざかる方向、すなわちｄが大きくなる安全側にずれる。
しかし、他方のドレイン６４ｂにおいては、コンタクト
ホール７０ｂの形成位置が分離領域６６ｃに近づき、距
離ｄが小さくなって耐圧の厳しい方向にずれることにな
る。反対に、コンタクトホール７０の形成位置が図１の
左方向にずれた場合には、ドレイン６４ｂのコンタクト
ホール７０ｂが距離ｄの大きくなる安全側にずれたとし
ても、ドレイン６４ａのコンタクトホール７０ａが距離
ｄの小さくなる厳しい方向にずれる。したがって、コン
タクトホール７０の形成位置が図１の左右方向のいずれ
側にずれたとしても、耐圧を過大評価するようなことを
避けることができ、十分な耐圧を有する半導体装置を確
実に設計することができる。
ては、例えばマスクずれによってコンタクトホール７０
の形成位置が図１の右方向にずれた場合、ドレイン６４
ａのコンタクトホール７０ａは、分離領域６６ａから遠
ざかる方向、すなわちｄが大きくなる安全側にずれる。
しかし、他方のドレイン６４ｂにおいては、コンタクト
ホール７０ｂの形成位置が分離領域６６ｃに近づき、距
離ｄが小さくなって耐圧の厳しい方向にずれることにな
る。反対に、コンタクトホール７０の形成位置が図１の
左方向にずれた場合には、ドレイン６４ｂのコンタクト
ホール７０ｂが距離ｄの大きくなる安全側にずれたとし
ても、ドレイン６４ａのコンタクトホール７０ａが距離
ｄの小さくなる厳しい方向にずれる。したがって、コン
タクトホール７０の形成位置が図１の左右方向のいずれ
側にずれたとしても、耐圧を過大評価するようなことを
避けることができ、十分な耐圧を有する半導体装置を確
実に設計することができる。
【００２０】なお、前記実施形態においては、ＭＯＳト
ランジスタのソース・ドレイン間の耐圧を評価する場合
について説明したが、配線間の耐圧や、ゲート電極と配
線との耐圧、不純物拡散層間の耐圧などにも適用するこ
とができる。
ランジスタのソース・ドレイン間の耐圧を評価する場合
について説明したが、配線間の耐圧や、ゲート電極と配
線との耐圧、不純物拡散層間の耐圧などにも適用するこ
とができる。
【００２１】図２は、第２実施形態に係る耐圧評価用パ
ターンの絶縁層を省略した平面図である。この耐圧評価
用パターン８０は、一対のドレイン６４ａ、６４ｂが外
側に、一対のソース６２ａ、６２ｂが内側に形成してあ
る。そして、ソース６２ａのコンタクトホール６８ａ
は、マスクずれがあっても耐圧の低下を生ずるおそれの
ない分離領域６６ａから十分に離れた距離Ｄ0 の位置に
形成され、ソース６２ｂのコンタクトホール７０ｂも同
様に、分離領域６６ｃから距離Ｄ0 の位置に形成してあ
る。一方、ドレイン６４ａのコンタクトホール７０ａは
分離領域６６ａの端から距離ｄだけ離れた位置に形成さ
れ、ドレイン６４ｂのコンタクトホール７０ｂは分離領
域６６ｃの端から距離ｄだけ離れた入りに形成してあ
る。他の構成は、前記第１実施の形態と同様であって、
距離ｄを変えた複数のパターンが形成される。この第２
実施形態の耐圧評価用パターン８０においても前記第１
実施形態と同様の効果を得ることができる。
ターンの絶縁層を省略した平面図である。この耐圧評価
用パターン８０は、一対のドレイン６４ａ、６４ｂが外
側に、一対のソース６２ａ、６２ｂが内側に形成してあ
る。そして、ソース６２ａのコンタクトホール６８ａ
は、マスクずれがあっても耐圧の低下を生ずるおそれの
ない分離領域６６ａから十分に離れた距離Ｄ0 の位置に
形成され、ソース６２ｂのコンタクトホール７０ｂも同
様に、分離領域６６ｃから距離Ｄ0 の位置に形成してあ
る。一方、ドレイン６４ａのコンタクトホール７０ａは
分離領域６６ａの端から距離ｄだけ離れた位置に形成さ
れ、ドレイン６４ｂのコンタクトホール７０ｂは分離領
域６６ｃの端から距離ｄだけ離れた入りに形成してあ
る。他の構成は、前記第１実施の形態と同様であって、
距離ｄを変えた複数のパターンが形成される。この第２
実施形態の耐圧評価用パターン８０においても前記第１
実施形態と同様の効果を得ることができる。
【００２２】図３は、第３実施形態の説明図である。こ
の第３実施形態に係る耐圧評価用パターン８２は、一対
のソース６２ａ、６２ｂの間に、ドレインに相当する１
つの不純物拡散領域８４が設けてある。そして、これら
のソース６２ａと不純物拡散領域８４との間、および不
純物拡散領域８４とソース６２ｂとの間には、分離領域
６６ｄ、６６ｅが設けてあって、これらを電気的に分離
している。ソース６２ａのコンタクトホール６８ａは、
分離領域６６ｄの端から距離Ｄ0 の位置に形成してあ
り、ソース６２ｂのコンタクトホール６８ｂは分離領域
６６ｅの端から距離Ｄ0 の位置に形成してある。
の第３実施形態に係る耐圧評価用パターン８２は、一対
のソース６２ａ、６２ｂの間に、ドレインに相当する１
つの不純物拡散領域８４が設けてある。そして、これら
のソース６２ａと不純物拡散領域８４との間、および不
純物拡散領域８４とソース６２ｂとの間には、分離領域
６６ｄ、６６ｅが設けてあって、これらを電気的に分離
している。ソース６２ａのコンタクトホール６８ａは、
分離領域６６ｄの端から距離Ｄ0 の位置に形成してあ
り、ソース６２ｂのコンタクトホール６８ｂは分離領域
６６ｅの端から距離Ｄ0 の位置に形成してある。
【００２３】一方、ドレインに相当する不純物拡散領域
８４は、通常のドレインより大きく形成してあって、不
純物拡散領域８４上の絶縁層（図示せず）に、２列のコ
ンタクトホール７０ａ、７０ｂが並行して設けられてい
る。そして、コンタクトホール７０ａ、７０ｂは、不純
物拡散領域８４の中心に対して線対称に形成してあり、
コンタクトホール７０ａが分離領域６６ｄの端から距離
ｄの位置に設けられ、他方のコンタクトホール７０ｂが
分離領域６６ｅの端から距離ｄの位置に設けられてい
る。また、これらのコンタクトホール７０ａ、７０ｂ
は、内部にアルミニウムなどの導電材が充填してあっ
て、この導電材が不純物拡散領域８４と金属配線７４
ａ、７４ｂとを電気的に接続している。
８４は、通常のドレインより大きく形成してあって、不
純物拡散領域８４上の絶縁層（図示せず）に、２列のコ
ンタクトホール７０ａ、７０ｂが並行して設けられてい
る。そして、コンタクトホール７０ａ、７０ｂは、不純
物拡散領域８４の中心に対して線対称に形成してあり、
コンタクトホール７０ａが分離領域６６ｄの端から距離
ｄの位置に設けられ、他方のコンタクトホール７０ｂが
分離領域６６ｅの端から距離ｄの位置に設けられてい
る。また、これらのコンタクトホール７０ａ、７０ｂ
は、内部にアルミニウムなどの導電材が充填してあっ
て、この導電材が不純物拡散領域８４と金属配線７４
ａ、７４ｂとを電気的に接続している。
【００２４】このように形成した第３実施形態において
も、不純物拡散領域８４のコンタクトホール７０ａ、７
０ｂの形成位置が図３の左右方向にずれたとしても、前
記実施形態と同様に耐圧を過大に評価するのを防ぐこと
ができ、十分な耐圧を有する半導体装置を設計すること
ができる。また、第３実施形態においては、不純物拡散
領域を少なくできるところから、チップに形成できるパ
ターンの数を多くすることができる。
も、不純物拡散領域８４のコンタクトホール７０ａ、７
０ｂの形成位置が図３の左右方向にずれたとしても、前
記実施形態と同様に耐圧を過大に評価するのを防ぐこと
ができ、十分な耐圧を有する半導体装置を設計すること
ができる。また、第３実施形態においては、不純物拡散
領域を少なくできるところから、チップに形成できるパ
ターンの数を多くすることができる。
【００２５】なお、この実施形態においては、ソース６
２ａ、６２ｂを外側に配置した場合について説明した
が、一対のドレイン６４ａ、６４ｂを外側に配置し、こ
れらの間にソースに相当する１つの不純物拡散領域を形
成するとともに、この不純物拡散領域と対応した位置の
絶縁層に２列のコンタクトホール６８ａ、６８ｂを形成
してもよい。
２ａ、６２ｂを外側に配置した場合について説明した
が、一対のドレイン６４ａ、６４ｂを外側に配置し、こ
れらの間にソースに相当する１つの不純物拡散領域を形
成するとともに、この不純物拡散領域と対応した位置の
絶縁層に２列のコンタクトホール６８ａ、６８ｂを形成
してもよい。
【００２６】図４は、第４実施形態の説明図である。こ
の第４実施形態に係る耐圧評価用パターン９０は、一対
のドレイン６４ａ、６４ｂが外側に形成してあり、これ
らドレイン６４ａ、６４ｂの内側にソースに対応した不
純物拡散領域９２が設けてある。この不純物拡散領域９
２とドレイン６４ａ、６４ｂとは、分離領域６６ｄ、６
６ｅによって電気的に区画してある。そして、ドレイン
６４と不純物拡散領域９２とを覆っている図示しない絶
縁層の、不純物拡散領域９２の中央部と対応した位置に
は、複数のコンタクトホール９４が１列に設けてある。
このコンタクトホール９４は、分離領域６６ｄ、６６ｅ
の端から十分に離れたＤ0 以上の距離をおいた位置に形
成してある。また、コンタクトホール９４の上方には、
絶縁層の上に設けた金属配線９６が位置している。この
金属配線９６は、コンタクトホール９４に充填した導電
材を介して不純物拡散領域９２に電気的に接続してあ
る。
の第４実施形態に係る耐圧評価用パターン９０は、一対
のドレイン６４ａ、６４ｂが外側に形成してあり、これ
らドレイン６４ａ、６４ｂの内側にソースに対応した不
純物拡散領域９２が設けてある。この不純物拡散領域９
２とドレイン６４ａ、６４ｂとは、分離領域６６ｄ、６
６ｅによって電気的に区画してある。そして、ドレイン
６４と不純物拡散領域９２とを覆っている図示しない絶
縁層の、不純物拡散領域９２の中央部と対応した位置に
は、複数のコンタクトホール９４が１列に設けてある。
このコンタクトホール９４は、分離領域６６ｄ、６６ｅ
の端から十分に離れたＤ0 以上の距離をおいた位置に形
成してある。また、コンタクトホール９４の上方には、
絶縁層の上に設けた金属配線９６が位置している。この
金属配線９６は、コンタクトホール９４に充填した導電
材を介して不純物拡散領域９２に電気的に接続してあ
る。
【００２７】このようになっている第４実施形態の耐圧
評価用パターン９０においても、前記実施形態と同様の
効果が得られる。また、不純物拡散領域を少なくできる
とともに、パターン部（コンタクトホール）の数も少な
くすることが可能で、パターンの形成が容易となる。
評価用パターン９０においても、前記実施形態と同様の
効果が得られる。また、不純物拡散領域を少なくできる
とともに、パターン部（コンタクトホール）の数も少な
くすることが可能で、パターンの形成が容易となる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
各組の一方と他方とのそれぞれのパターン部を一対ずつ
設け、これらを直線的にかつ線対称に配置したことによ
り、マスクずれによって、形成位置を変える一対のパタ
ーン部の１つが耐圧の大きくなる方向にずれると、形成
位置を変えるパターン部の他の１つが耐圧の低下する方
向にずれることになる。したがって、耐圧評価用のパタ
ーンを形成した際に、マスクずれが生じたとしても、誤
って耐圧を過大評価することを避けることができ、十分
な耐圧を有する半導体装置を確実に設計することができ
る。
各組の一方と他方とのそれぞれのパターン部を一対ずつ
設け、これらを直線的にかつ線対称に配置したことによ
り、マスクずれによって、形成位置を変える一対のパタ
ーン部の１つが耐圧の大きくなる方向にずれると、形成
位置を変えるパターン部の他の１つが耐圧の低下する方
向にずれることになる。したがって、耐圧評価用のパタ
ーンを形成した際に、マスクずれが生じたとしても、誤
って耐圧を過大評価することを避けることができ、十分
な耐圧を有する半導体装置を確実に設計することができ
る。
【図１】本発明の第１実施の形態に係る耐圧評価用パタ
ーンの絶縁層を省略した平面図である。
ーンの絶縁層を省略した平面図である。
【図２】本発明の第２実施の形態に係る耐圧評価用パタ
ーンの絶縁層を省略した平面図である。
ーンの絶縁層を省略した平面図である。
【図３】本発明の第３実施の形態に係る耐圧評価用パタ
ーンの説明図である。
ーンの説明図である。
【図４】本発明の第４実施の形態に係る耐圧評価用パタ
ーンの説明図である。
ーンの説明図である。
【図５】半導体装置の一例を示す一部断面図である。
【図６】従来の耐圧評価用パターンの説明図である。
【図７】コンタクトホールの素子分離領域からの距離と
耐圧との関係を示す図である。
耐圧との関係を示す図である。
６０、８０、８２、９０………耐圧評価用パターン ６２ａ、６２ｂ………ソース ６４ａ、６４ｂ………ドレイン ６８ａ、６８ｂ………一方のパターン部 ７０ａ、７０ｂ………他方のパターン部 ７２ａ、７２ｂ、７４ａ、７４ｂ、９６………金属配線 ６６ａ〜６６ｅ………分離領域
Claims (5)
- 【請求項１】 電圧が印加されるパターン部の組を複数
設けるとともに、各組の一方のパターン部を基準位置に
対して一定位置に形成し、他方のパターン部の形成位置
が各組間において基準位置に対して変えてある半導体装
置の耐圧評価用パターンであって、各組の一方のパター
ン部と他方のパターン部とを一対ずつ設けるとともに、
これらを直線的にかつ線対称に配置したことを特徴とす
る半導体装置の耐圧評価用パターン。 - 【請求項２】 前記各組のパターン部は、前記一定位置
に形成する一方のパターン部を外側に、前記形成位置を
変える他方のパターン部を、前記一方のパターン部の内
側に配置したことを特徴とする請求項１に記載の半導体
装置の耐圧評価用パターン。 - 【請求項３】 前記各組のパターン部は、前記形成位置
を変える他方のパターン部を外側に、前記一定位置に形
成する一方のパターン部を、前記他方のパターン部の内
側に配置したことを特徴とする請求項１に記載の半導体
装置の耐圧評価用パターン。 - 【請求項４】 前記内側に配置する一対のパターン部
は、同一の不純物拡散領域に接続してあることを特徴と
する請求項２または３に記載の半導体装置の耐圧耐圧評
価用パターン。 - 【請求項５】 電圧が印加されるパターン部の組を複数
設けるとともに、各組の一方のパターン部を基準位置に
対して一定位置に形成し、他方のパターン部の形成位置
を各組間において基準位置に対して変えてある半導体装
置の耐圧評価用パターンであって、各組の前記一定位置
に形成する一方のパターン部を１つ設け、前記形成位置
を変える他方のパターン部を一対設けるとともに、前記
一方のパターン部を前記他方のパターン部間の中央に配
置したことを特徴とする半導体装置の耐圧評価用パター
ン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000254359A JP3812306B2 (ja) | 2000-08-24 | 2000-08-24 | 耐圧評価用パターンを複数備える半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000254359A JP3812306B2 (ja) | 2000-08-24 | 2000-08-24 | 耐圧評価用パターンを複数備える半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076085A true JP2002076085A (ja) | 2002-03-15 |
| JP3812306B2 JP3812306B2 (ja) | 2006-08-23 |
Family
ID=18743322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000254359A Expired - Fee Related JP3812306B2 (ja) | 2000-08-24 | 2000-08-24 | 耐圧評価用パターンを複数備える半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3812306B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN114609499A (zh) * | 2022-02-25 | 2022-06-10 | 江苏韦达半导体有限公司 | 一种可检测击穿电压的双极型晶体管制造装置 |
-
2000
- 2000-08-24 JP JP2000254359A patent/JP3812306B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN114609499A (zh) * | 2022-02-25 | 2022-06-10 | 江苏韦达半导体有限公司 | 一种可检测击穿电压的双极型晶体管制造装置 |
| CN114609499B (zh) * | 2022-02-25 | 2023-10-24 | 江苏韦达半导体有限公司 | 一种可检测击穿电压的双极型晶体管制造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3812306B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100498176B1 (ko) | 반도체 장치 | |
| US4661202A (en) | Method of manufacturing semiconductor device | |
| CN1877858B (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| US7259432B2 (en) | Semiconductor device for reducing parasitic capacitance produced in the vicinity of a transistor located within the semiconductor device | |
| US6696732B2 (en) | Semiconductor device having S/D to S/D connection and isolation region between two semiconductor elements | |
| US7439578B2 (en) | Semiconductor device | |
| US8803281B2 (en) | Semiconductor device | |
| JP2007194562A (ja) | 半導体装置及びその製造方法 | |
| JPH02168666A (ja) | 相補型半導体装置とその製造方法 | |
| US4504333A (en) | Method of making field oxide regions | |
| JP3380836B2 (ja) | Ｍｉｓ半導体装置及びその製造方法 | |
| JP2002076085A (ja) | 半導体装置の耐圧評価用パターン | |
| KR100374956B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI631708B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| KR100453864B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JPH09167838A (ja) | 半導体装置及びその製造方法 | |
| JP3125929B2 (ja) | 半導体装置の製造方法 | |
| KR20010112068A (ko) | 반도체 장치 및 그 제조 방법 및 저항기 | |
| US6696743B1 (en) | Semiconductor transistor having gate electrode and/or gate wiring | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2006319241A (ja) | 半導体装置およびその製造方法 | |
| JP2560218B2 (ja) | 半導体装置の製造方法 | |
| JP3429715B2 (ja) | 半導体装置およびその製造方法 | |
| KR19990087996A (ko) | 반도체디바이스및그제조공정 | |
| KR101051813B1 (ko) | 시모스 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |