TWI631708B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI631708B
TWI631708B TW103135048A TW103135048A TWI631708B TW I631708 B TWI631708 B TW I631708B TW 103135048 A TW103135048 A TW 103135048A TW 103135048 A TW103135048 A TW 103135048A TW I631708 B TWI631708 B TW I631708B
Authority
TW
Taiwan
Prior art keywords
wiring
insulating film
interlayer insulating
semiconductor device
film
Prior art date
Application number
TW103135048A
Other languages
English (en)
Other versions
TW201528509A (zh
Inventor
桑島照弘
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201528509A publication Critical patent/TW201528509A/zh
Application granted granted Critical
Publication of TWI631708B publication Critical patent/TWI631708B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

同時做到既提高了配線溝之填埋特性，又抑制了配線與連接構件之間出現之連接不良。
在通過接觸件(CON)且位於與第2配線(INC2)延伸方向上成直角之剖面中，接觸件(CON)的中心比第2配線(INC2)的中心更靠近第2配線(INC2)的第1側面(SID1)。而且，第2配線(INC2)之第1側面(SID1)中，如果將在第2配線(INC2)之延伸方向上與接觸件(CON)重疊之區域作為重疊區域(OLP)之情況下，至少重疊區域(OLP)下部之傾斜度比第2配線(INC2)側面之其他部分之傾斜度更大。

Description

半導體裝置及半導體裝置之製造方法
本發明有關一種半導體裝置及半導體裝置之製造方法，例如為可以適用於具有使用連接構件連接第1配線和第2配線的構造之半導體裝置的技術。
半導體裝置具有用於引繞配線之多層配線構造。而且，相對來說位於下層之第1配線和位於其上層之第2配線之間透過貫孔及接觸件等連接構件而彼此連接。
例如，專利文獻1中記載有使貫孔傾斜延伸之技術。
專利文獻2中公開了如下技術，即貫孔側面一部分之傾斜度比該貫孔側面之其他部分之傾斜度小之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-13078號專利公報
[專利文獻2]日本特開2009-141334號專利公報
近年來，半導體裝置之微細化正不斷推進，因此，配線溝上表面之寬度也越變越窄。配線溝上表面寬度變窄將導致越難於在配線溝中填埋導體。為了易於在配線溝中填埋導體，只需使配線溝側面之傾斜度變平緩即可解決。但是，配線溝側面之傾斜度變平緩又將導致配線溝之底面變窄，從而導致貫孔及接觸件等連接構件和配線之間容易出現連接不良。從上述描述可知，很難同時做到既提高了配線溝之填埋特性，又抑制了配線與連接構件之間出現之連接不良。其他的課題及新穎的特徵，載明在本說明書之記述及附圖中。
根據本發明一實施方式，第1層間絕緣膜形成於第1配線上。連接孔形成於第1層間絕緣膜中且位於第1配線上。連接構件由導電材料構成且填埋到連接孔中。第2層間絕緣膜位於連接構件上及第1層間絕緣膜上。配線溝形成於第2層間絕緣膜中，而且從俯視圖看與連接構件重疊。第2配線填埋到配線溝中。在通過連接構件且位於與第2配線延伸方向上成直角之剖面中，連接構 件之中心比第2配線之中心更靠近第2配線之第1側面。而且，在第2配線之第1側面中，如果將第2配線延伸方向上與連接構件重疊之區域作為重疊區域之情況下，至少重疊區域中下部之傾斜度比第2配線側面之其他部分之傾斜度大。
根據前述一實施方式，既提高了配線溝之填埋特性，又可抑制配線與連接構件之間產生連接不良。
BTM‧‧‧底面
CON‧‧‧接觸件
DRN‧‧‧汲極
EI‧‧‧元件分離膜
FIL‧‧‧填充構件
GE‧‧‧閘極電極
GINS‧‧‧閘極絕緣膜
HM1‧‧‧硬式遮罩
HM2‧‧‧硬式遮罩
INC1‧‧‧第1配線
INC2‧‧‧第2配線
INSL1‧‧‧第1層間絕緣膜
INSL2‧‧‧第2層間絕緣膜
INSL3‧‧‧層間絕緣膜
INSL4‧‧‧層間絕緣膜
LDD‧‧‧低濃度區域
ML‧‧‧金屬層
OLP‧‧‧重疊區域
OP‧‧‧開口
ORL1‧‧‧有機膜
RT1‧‧‧阻材膜
RT2‧‧‧阻材膜
RT3‧‧‧阻材膜
RTC‧‧‧標線片
SID1‧‧‧第1側面
SID2‧‧‧第2側面
STL2‧‧‧蝕刻終止膜
STL1‧‧‧蝕刻終止膜
SD‧‧‧半導體裝置
SOU‧‧‧源極
STL‧‧‧蝕刻終止膜
SUB‧‧‧基板
TH‧‧‧連接孔
TR‧‧‧電晶體
VA1‧‧‧貫孔
VA2‧‧‧貫孔
[圖1]為表示有關第1實施方式的半導體裝置的構造之剖面圖。
[圖2]為半導體裝置之俯視圖。
[圖3]為用於說明半導體裝置之製造方法之剖面圖。
[圖4]為用於說明半導體裝置之製造方法之剖面圖。
[圖5]為用於說明半導體裝置之製造方法之剖面圖。
[圖6]為用於說明半導體裝置之製造方法之剖面圖。
[圖7]為用於說明半導體裝置之製造方法之剖面圖。
[圖8]為用於說明半導體裝置之製造方法之剖面圖。
[圖9]為用於說明半導體裝置之製造方法之剖面圖。
[圖10]為用於說明半導體裝置之製造方法之剖面圖。
[圖11]為用於說明半導體裝置之製造方法之剖面圖。
[圖12]為用於說明半導體裝置之製造方法之剖面圖。
[圖13]為用於說明半導體裝置之製造方法之剖面圖。
[圖14]為用於說明半導體裝置之製造方法之剖面圖。
[圖15]為有關第2實施方式的半導體裝置之俯視圖。
[圖16]為有關第3實施方式的半導體裝置之剖面圖。
[圖17]為於圖16所示之半導體裝置之俯視圖。
[圖18]為有關第4實施方式的半導體裝置之剖面圖。
[圖19]為於圖18所示之半導體裝置之俯視圖。
[圖20]為表示有關第5實施方式的半導體裝置的構造之剖面圖。
以下，使用圖面說明有關實施方式。用於說明實施方式之所有圖中，對相同構成要件賦予同一符號，且適切省略說明。
(第1實施方式)
圖1為表示有關第1實施方式的半導體裝置SD的構造之剖面圖。有關本實施方式之半導體裝置SD具有：閘極電極GE(第1配線)、第1層間絕緣膜INSL1、連接孔TH、接觸件CON(連接構件)、第2層間絕緣膜INSL2、配線溝GRV、以及第2配線INC2。其中，第1層間絕緣膜INSL1形成於閘極電極GE上。連接孔TH形成於第1層間絕緣膜INSL1上，且位於閘極電極GE上。接觸件CON由導電材料構成且被填埋於連接孔TH中。第2層間絕緣膜INSL2位於接觸件CON上及第1層間絕緣膜INSL1上。配線溝GRV形成於第2層間絕緣膜INSL2，且從俯視上看與接觸件CON重疊。第2配線INC2填埋於配線溝GRV中。在通過接觸件CON且位於與第2配線INC2延伸方向上成直角之剖面中，接觸件CON的中心比第2配線INC2的中心更靠近第2配線INC2的第1側面SID1。而且，第2配線INC2之第1側面SID1中，如果將在第2配線INC2之延伸方向上與接觸件CON重疊之區域作為重疊區域OLP之情況下，至少重疊區域OLP下部之傾斜度比第2配線INC2側面之其他部分之傾斜度更大。本圖所示之例中，整個重疊區域OLP之傾斜度都很大。以下，說明詳細內容。
本圖所示之示例中，半導體裝置SD為採用基板SUB而形成。基板SUB例如為矽基板等之半導體基板。基板SUB上形成有元件分離膜EI及電晶體TR。元 件分離膜EI圍繞著電晶體TR。亦即，元件分離膜EI將電晶體TR從其他區域分離出來。元件分離膜EI例如為利用STI(Shallow Trench Isolation)法形成，也可通過LOCOS氧化法來形成。
電晶體TR具有：閘極絕緣膜GINS、閘極電極GE、側壁SW、源極SOU、以及汲極DRN。
閘極絕緣膜GINS例如為將基板SUB予以熱氧化後之膜。但是，閘極絕緣膜GINS也可以是堆積在基板SUB上之膜。閘極電極GE形成於閘極絕緣膜GINS上。閘極電極GE例如由多晶矽形成。但是，閘極電極GE中至少一部分的層，也可藉由金屬來形成。側壁SW，係至少一層的絕緣膜是藉由例如氧化矽膜、氮化矽膜、氮氧化矽膜中至少一種所形成，而且還覆蓋閘極電極GE之2個側面。而且，閘極電極GE一部分延伸到元件分離膜EI之上。
源極SOU及汲極DRN係利用注入雜質到基板SUB的方式而形成。另外，源極SOU及汲極DRN具有低濃度區域LDD。低濃度區域LDD位置於側壁SW之下方。源極SOU、汲極DRN、以及低濃度區域LDD具有彼此相同之導電型(例如n型或p型)。
元件分離膜EI上及電晶體TR上形成有第1層間絕緣膜INSL1。第1層間絕緣膜INSL1係如藉由介電常數比氧化矽更低之材料(低介電常數材料)所形成。第1層間絕緣膜INSL1也可為多孔質絕緣膜。另外，第1層 間絕緣膜INSL1也可為氧化矽膜。
於第1層間絕緣膜INSL1形成有連接孔TH。連接孔TH位於閘極電極GE之上。接著，連接孔TH中填埋有接觸件CON。接觸件CON例如藉由W(鎢)所形成。但是接觸件CON也可藉由其他金屬所形成。另外，本圖所示之例中，接觸件CON位置於閘極電極GE中構成電晶體TR之部分之上，但是接觸件CON也可形成於閘極電極GE中位置於元件分離膜EI之上的部分之上。
於第1層間絕緣膜INSL1之上及接觸件CON之上，依次形成有蝕刻終止膜STL及第2層間絕緣膜INSL2。蝕刻終止膜STL藉由蝕刻選擇比比第2層間絕緣膜INSL2大之材料所形成。亦即，在對第2層間絕緣膜INSL2進行蝕刻之條件下，蝕刻終止膜STL之蝕刻速率比第2層間絕緣膜INSL2慢。因此，在第2層間絕緣膜INSL2上形成配線溝GRV時，蝕刻終止膜STL具有終止蝕刻之作用。蝕刻終止膜STL例如藉由SiCN或SiN所形成。另外，第2層間絕緣膜INSL2例如由介電常數比氧化矽低之材料(低介電常數材料)形成。第2層間絕緣膜INSL2可為多孔質絕緣膜，尚且，第2層間絕緣膜INSL2也可為氧化矽膜。
於第2層間絕緣膜INSL2，形成有配線溝GRV。配線溝GRV例如以直線狀延伸。於配線溝GRV中，填埋有第2配線INC2。第2配線INC2例如為銅配線。第1層間絕緣膜INSL1之上表面及接觸件CON之上 表面位於配線溝GRV之底面上。接著，第2配線INC2之底面BTM與接觸件CON連接。如上所述，接觸件CON及第2配線INC2具有單鑲嵌構造。
圖2為半導體裝置之俯視圖。圖1與圖2之A-A’剖面對應。如圖1及圖2所示，第2配線INC2具有第1側面SID1及第2側面SID2。這2個側面均沿著第2配線INC2之延伸方向(圖2中之y方向)延伸。接著，第1側面SID1及第2側面SID2，係除了第1側面SID1中之重疊區域OLP之外，具有相同之傾斜度。接著，如圖1所示，第1側面SID1中重疊區域OLP之傾斜度比第2側面SID2之傾斜度大。因此，如圖2所示，第2配線INC2之底面BTM中與接觸件CON重疊之區域比底面BTM其他部分之寬度大。由此，便可降低接觸件CON和第2配線INC2產生連接不良之可能性。
圖3~圖14為用於說明圖1及圖2所示之半導體裝置SD製造方法之剖面圖，與圖2之A-A’剖面對應。
首先，如圖3所示，在基板SUB上形成元件分離膜EI。由此便可將形成有電晶體TR之區域(元件形成區域)隔離出來。接下來，在元件形成區域所在之基板SUB上形成閘極絕緣膜GINS及閘極電極GE。閘極絕緣膜GINS可為氧化矽膜，也可為介電常數比氧化矽膜高之高介電常數膜(例如矽酸鉿(HfSiO)膜)。閘極絕緣膜GINS為氧化矽膜時，閘極電極GE是利用多晶矽膜所形 成。閘極絕緣膜GINS為高介電常數膜時，閘極電極GE利用金屬膜(如TiN)和多晶矽膜之積層膜形成。另外，閘極電極GE由多晶矽形成時，在形成閘極電極GE之製程中，也可在元件分離膜EI上形成多晶矽電阻。
接下來，在元件形成區域所在之基板SUB上形成低濃度區域LDD。接著在閘極電極GE之側壁上形成側壁SW。接著，在元件形成區域所在之基板SUB上形成作為源極SOU及汲極DRN之雜質區域。如上所述，便在基板SUB上形成了電晶體TR。
接下來，例如使用電漿CVD法在元件分離膜EI上及電晶體TR上形成第1層間絕緣膜INSL1。接著，在第1層間絕緣膜INSL1上形成阻材膜RT1，接著，使用標線片RTC對阻材膜RT1進行曝光。
接下來，如圖4所示，對阻材膜RT1進行顯影。由此，便可在阻材膜RT1上形成開口。接下來，將阻材膜RT1作為光罩對第1層間絕緣膜INSL1進行蝕刻。由此，便可在第1層間絕緣膜INSL1上形成連接孔TH。
之後，除去阻材膜RT1。接下來，如圖5所示，在連接孔TH內填埋接觸件CON。接觸件CON例如可利用以下方法形成。首先，在連接孔TH內及第1層間絕緣膜INSL1上形成成為接觸件CON之導體膜(例如W(鎢)膜)。接著，使用例如CMP法或回蝕法除去位於第1層間絕緣膜INSL1上之導體膜。由此，便可在連接孔TH內填埋接觸件CON。
接下來，依次在接觸件CON上形成蝕刻終止膜STL1及第2層間絕緣膜INSL2。蝕刻終止膜STL1及第2層間絕緣膜INSL2，係例如使用電漿CVD法所形成。
接著，在第2層間絕緣膜INSL2上形成硬式遮罩HM1。之後，在硬式遮罩HM1上形成阻材膜RT2。接下來，再用標線片RTC對阻材膜RT2進行曝光。標線片RTC與形成連接孔TH時所用之標線片RTC為同一光罩。
接下來，如圖6所示，對阻材膜RT2進行顯影。由此，便可在阻材膜RT2上形成開口。從俯視上看，該開口之至少一部分與接觸件CON重疊。接下來，將阻材膜RT2作為光罩對硬式遮罩HM1進行蝕刻。由此，便可在硬式遮罩HM1上形成開口。
接下來，如圖7所示，將阻材膜RT2及硬式遮罩HM作為光罩對第2層間絕緣膜INSL2進行乾蝕刻。此時，蝕刻終止膜STL1具有終止蝕刻之作用。由此，便可在第2層間絕緣膜INSL2上形成開口OP。從俯視上看，開口OP與接觸件CON重疊。另外，雖然開口OP貫穿了第2層間絕緣膜INSL2，但並沒貫穿蝕刻終止膜STL1。尚且，在此製程中，阻材膜RT2幾乎全被除去了。
接下來，如圖8所示，在硬式遮罩HM1上及開口OP內形成有機膜ORL1。有機膜ORL1中，位置於 開口OP內之部分成為填充構件FIL。有機膜ORL1，例如為阻材膜等之感光性的絕緣材料。
接下來，如圖9所示，在有機膜ORL1上，形成硬式遮罩HM2。接著，形成阻材膜RT3。接著，對阻材膜RT3進行曝光及顯影。由此，便可在阻材膜RT3上形成開口圖案。該開口圖案之平面形狀與配線溝GRV之平面形狀一樣。接著，將阻材膜RT3作為光罩對硬式遮罩HM2進行蝕刻。由此，便可在硬式遮罩HM2上形成開口圖案。
接下來，如圖10所示，將硬式遮罩HM2作為光罩對有機膜ORL1進行加工。由此，便可在有機膜ORL1上形成開口圖案。另外，填充構件FIL仍填埋在開口OP內。尚且，藉由該處理，便可將阻材膜RT3除去。
之後，如圖11所示，將有機膜ORL1作為光罩對硬式遮罩HM1進行蝕刻。由此，便可在硬式遮罩HM1上形成開口圖案。該開口圖案之平面形狀與配線溝GRV之平面形狀一樣。
接下來，如圖12所示，將硬式遮罩HM1作為光罩對第2層間絕緣膜INSL2進行蝕刻。由此，便可在第2層間絕緣膜INSL2上形成配線溝GRV。此時，配線溝GRV之側面中成為第2配線INC2之重疊區域OLP之區域，被填充構件FIL覆蓋。因此，成為重疊區域OLP之側面之傾斜度，比配線溝GRV側面之其他部分之傾斜度平緩。換言之就是，開口OP的一部分將成為配線溝 GRV側面之重疊區域OLP。
接下來，如圖13所示，除去填充構件FIL及有機膜ORL1。由此，便可在配線溝GRV之底面，露出接觸件CON之上表面。
接下來，如圖14所示，如使用鍍覆法在配線溝GRV內及第2層間絕緣膜INSL2上形成金屬層ML。除了在成為第2配線INC2之重疊區域OLP之區域之外，配線溝GRV側面之傾斜度都是較平緩的。因此，在形成金屬層ML之製程中，金屬層ML較容易填埋線在配線溝GRV內。
之後，例如使用CMP法除去位於第2層間絕緣膜INSL2上之金屬層ML。如上所述，便可形成圖1及圖2所示之半導體裝置SD。
以上，根據本實施方式，便可在成為第2配線INC2之重疊區域OLP之區域外之區域，使配線溝GRV側面之傾斜度較平緩。因此，在形成金屬層ML之製程中，金屬層ML較容易填埋線在配線溝GRV內。另外，第2配線INC2之第1側面SID1之重疊區域OLP之傾斜度比第2側面SID2之傾斜度大。因此，第2配線INC2之底面BTM中與接觸件CON重疊之區域比底面BTM其他部分之寬度更大。因此，接觸件CON和第2配線INC2之間產生連接不良之可能性低。如上所述，根據本實施方式，既可提高配線溝GRV之填埋特性，又可抑制第2配線INC2與接觸件CON之間出現連接不良。
另外，開口OP採用與接觸件CON為同一標線片RTC而形成。因此，可降低半導體裝置SD之製造成本。
另外，用抗蝕劑作為填充構件FIL時，便可在一個製程中同時完成用以在第2層間絕緣膜INSL2形成配線溝GRV而進行之抗蝕劑圖案(有機膜ORL1)之形成製程、與形成填充構件FIL之製程。該場合，可降低半導體裝置SD之製造成本。
(第2實施方式)
圖15為有關第2實施方式的半導體裝置SD之俯視圖，與第1實施方式之圖2對應。有關本實施方式之半導體裝置SD，係除了在第2配線INC2之延伸方向上重疊區域OLP之長度比接觸件CON之寬度(直徑)大這一點之外，與有關第1實施方式之半導體裝置SD為同樣構造。而且，上述構造，係藉由使用形成開口OP時之標線片、以及使用與標線片RTC不同之標線片，而可以實現。
也根據本實施方式，既提高了配線溝GRV之填埋特性，又可抑制第2配線INC2和接觸件CON之間出現之連接不良。另外，由於重疊區域OLP之長度比接觸件CON之寬度大，所以更能抑制第2配線INC2和接觸件CON之間出現之連接不良。
(第3實施方式)
圖16為有關第3實施方式的半導體裝置SD之剖面圖，圖17為圖16所示之半導體裝置SD之俯視圖。有關本實施方式之半導體裝置SD，係除了以下方面之外，與有關第1及第2實施方式之半導體裝置SD具有相同之構造。圖17表示與第1實施方式相同之情況。
首先，如圖17所示，從俯視上看，與第1側面SID1之其他區域相比，第2配線INC2之第1側面SID1之重疊區域OLP位置於第2配線INC2之外側。接著，如圖16所示，在包括重疊區域OLP之介面中，配線溝GRV具有：一般之配線溝與貫孔僅在上部彼此重疊之形狀。因此，第2配線INC2之下部中包括重疊區域OLP之部分之底面被分成2個。以使開口OP之一部分位於配線溝GRV外側之方式形成開口OP及配線溝GRV，便可以實現上述構造。
也根據本實施方式，可以獲得與第1及第2實施方式相同之效果。
(第4實施方式)
圖18為有關第4實施方式的半導體裝置SD之剖面圖，圖19為圖18所示之半導體裝置SD之俯視圖。有關本實施方式之半導體裝置SD，係除了以下方面之外，與有關第1及第2實施方式之半導體裝置SD具有相同之構造。圖18表示與第1實施方式相同之情況。
本圖所示之例中，第2配線INC2之第1側面 SID1之重疊區域OLP下部之傾斜度很大，上部具有與第2側面SID2相同之傾斜角度。以使開口OP上部位於配線溝GRV內側之方式形成開口OP及配線溝GRV，便可以實現上述構造。
也根據本實施方式，可以獲得與第1及第2實施方式相同之效果。
(第5實施方式)
圖20為表示有關第5實施方式的半導體裝置SD的構造之剖面圖。有關本實施方式之半導體裝置SD，係除了以下方面之外，其餘部分與有關第1至第4實施方式之半導體裝置SD之任何一個都為相同構造。
首先，第2配線INC2係透過貫孔VA1(連接構件)與第1配線INC1連接。貫孔VA1具有與第1~第4實施方式中的接觸件CON相同之構造。
第1配線INC1例如為銅配線，且填埋在層間絕緣膜INSL4(第1層間絕緣膜)中。於層間絕緣膜INSL4之下方，介隔著蝕刻終止膜STL2形成有層間絕緣膜INSL3。於層間絕緣膜INSL3，埋有貫孔VA2。貫孔VA2，例如由W(鎢)形成。貫孔VA2與第1配線INC1之底面連接。接著，第1配線INC1及貫孔VA2具有單鑲嵌構造。
本圖所示之例中，第1配線INC1及貫孔VA2也具有與第2配線INC2及貫孔VA1相同之構造，但是， 第1配線INC1及貫孔VA2也可為其他構造(例如雙鑲嵌構造或一般單鑲嵌構造)。
也根據本實施方式，可以獲得與第1及第2實施方式相同之效果。
以上，根據實施方式具體地說明瞭本案發明人所作之發明，但是本發明並不限定於前述實施方式，在不超出其要旨的範圍下能夠進行種種變更，是在此無需贅言的。

Claims (8)

  1. 一種半導體裝置，具有：第1配線；第1層間絕緣膜，其形成於前述第1配線上；連接孔，其形成於前述第1層間絕緣膜中，且位於前述第1配線上；連接構件，其填埋於前述連接孔，且由導電材料所形成；第2層間絕緣膜，係位於前述連接構件上及前述第1層間絕緣膜上；配線溝，其形成於前述第2層間絕緣膜中，且從俯視看之，其與前述連接構件重疊；以及第2配線，其填埋於前述配線溝內；其中，前述連接構件在前述第1配線與前述第2配線之間的第1方向延伸；其中，在與通過前述連接構件的方向上以及前述第2配線的延伸方向上成直角之剖面中，前述連接構件沿著垂直於前述第1方向的第2方向之中心，相較於沿著前述第2方向的前述第2配線之中心，更靠近前述第2配線之第1側面；以及其中，重疊區域的至少一下部具有較前述第2配線的前述側面之其他部分的傾斜度更陡的傾斜度，前述重疊區域為前述第2配線之前述第1側面在前述第2配線之延伸方向上，與前述連接構件重疊之區域。
  2. 如請求項1之半導體裝置，其中，從俯視看之，前述第2配線之前述重疊區域，位於前述第2配線之前述第1側面沿著前述第2方向的其他區域的外側。
  3. 如請求項1之半導體裝置，其中，前述重疊區域整體具有較前述第2配線之前述側面之其他部分的傾斜度更陡的傾斜度。
  4. 如請求項1之半導體裝置，其中，前述第1配線為閘極配線。
  5. 如請求項1之半導體裝置，其中，前述第2配線的前述延伸方向上，前述重疊區域之長度比前述連接構件之寬度大。
  6. 一種半導體裝置之製造方法，包含：於第1配線上形成第1層間絕緣膜；於前述第1層間絕緣膜中形成位於前述第1配線上之連接孔；於前述連接孔中填埋由導電材料形成之連接構件；於前述連接構件上及前述第1層間絕緣膜上形成第2層間絕緣膜；於前述第2層間絕緣膜中形成位於前述連接構件上之開口；在前述開口內填埋填充構件；於前述第2層間絕緣膜上，形成具有線狀開口圖案之光罩圖案；藉由將前述光罩圖案作為光罩且移除前述填充構件， 對前述第2層間絕緣膜進行蝕刻，以形成配線溝；以及於前述配線溝中填埋第2配線；其中，前述連接構件在前述第1配線與前述第2配線之間的第1方向延伸；其中，於形成前述開口圖案之步驟中：從俯視看之，前述開口圖案與前述填充構件之至少一部分重疊；以及在與通過前述連接構件的方向上以及前述開口圖案延伸的方向上成直角之剖面中，前述連接構件沿著垂直於前述第1方向的第2方向之中心，相較於沿著前述第2方向的前述開口圖案之中心，更靠近前述開口圖案之第1側面。
  7. 如請求項6之半導體裝置之製造方法，其中，前述填充構件為抗蝕劑。
  8. 如請求項6之半導體裝置之製造方法，其中，於前述第1層間絕緣膜中形成前述連接孔之步驟使用之標線片，與於前述第2層間絕緣膜中形成前述開口之步驟所使用之標線片相同。
TW103135048A 2013-10-21 2014-10-08 半導體裝置及半導體裝置之製造方法 TWI631708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-218037 2013-10-21
JP2013218037A JP6257261B2 (ja) 2013-10-21 2013-10-21 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201528509A TW201528509A (zh) 2015-07-16
TWI631708B true TWI631708B (zh) 2018-08-01

Family

ID=52825498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135048A TWI631708B (zh) 2013-10-21 2014-10-08 半導體裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US9209123B2 (zh)
JP (1) JP6257261B2 (zh)
CN (1) CN104576606B (zh)
TW (1) TWI631708B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767541B (zh) * 2020-02-21 2022-06-11 台灣積體電路製造股份有限公司 積體電路及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119164A1 (en) * 2002-08-15 2004-06-24 Nobuyuki Kurashima Semiconductor device and its manufacturing method
US20050116333A1 (en) * 2003-03-27 2005-06-02 Kazutaka Akiyama Semiconductor device and semiconductor device manufacturing method
US20080251929A1 (en) * 2004-10-26 2008-10-16 Satoshi Kageyama Semiconductor Device and Semiconductor Device Manufacturing Method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP4405865B2 (ja) 2004-06-24 2010-01-27 富士通マイクロエレクトロニクス株式会社 多層配線構造の製造方法及びｆｉｂ装置
JP2009111134A (ja) * 2007-10-30 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
US7936072B2 (en) 2007-11-12 2011-05-03 Renesas Electronics Corporation Semiconductor device having dual damascene structure
JP2010092987A (ja) * 2008-10-06 2010-04-22 Toshiba Corp 半導体装置
JP2011228578A (ja) * 2010-04-22 2011-11-10 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119164A1 (en) * 2002-08-15 2004-06-24 Nobuyuki Kurashima Semiconductor device and its manufacturing method
US20050116333A1 (en) * 2003-03-27 2005-06-02 Kazutaka Akiyama Semiconductor device and semiconductor device manufacturing method
US20080251929A1 (en) * 2004-10-26 2008-10-16 Satoshi Kageyama Semiconductor Device and Semiconductor Device Manufacturing Method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767541B (zh) * 2020-02-21 2022-06-11 台灣積體電路製造股份有限公司 積體電路及其製造方法

Also Published As

Publication number Publication date
JP6257261B2 (ja) 2018-01-10
TW201528509A (zh) 2015-07-16
US9209123B2 (en) 2015-12-08
US20150108655A1 (en) 2015-04-23
US20160056070A1 (en) 2016-02-25
JP2015082507A (ja) 2015-04-27
CN104576606A (zh) 2015-04-29
CN104576606B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
TWI681506B (zh) 場效電晶體元件及其製造方法
JP2010074158A (ja) ローカルインタコネクトを備えた半導体装置
JP2005243932A (ja) 半導体装置およびその製造方法
US7354859B2 (en) Method of manufacturing semiconductor device
US9607884B2 (en) Semiconductor device and method of manufacturing the same
US8754475B2 (en) Semiconductor device and method of manufacturing the same
US10109525B1 (en) Fabrication method and structure of semiconductor device with contact and plug
US9870996B1 (en) Semiconductor device and method of fabricating the same
KR100475118B1 (ko) 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법
US20170256506A1 (en) Semiconductor device
JP4615846B2 (ja) 半導体装置
TWI631708B (zh) 半導體裝置及半導體裝置之製造方法
JP2008205032A (ja) 半導体装置
JP2011044625A (ja) 半導体装置、および半導体装置の製造方法
JP2008041835A (ja) 半導体装置とその製造方法
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
JP3651369B2 (ja) 半導体装置の製造方法
JP2006332133A (ja) 半導体装置及び半導体装置の製造方法
JP2005197700A (ja) 半導体素子の金属パターン形成方法
JP2011138885A (ja) 半導体装置及び半導体装置の製造方法
TW201618259A (zh) 半導體裝置
TWI223877B (en) Interconnect structure and method of forming the same
JP2006049759A (ja) 半導体装置及び半導体装置の製造方法
JP2010034140A (ja) 半導体装置及びその製造方法
JP2009032730A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees