JP2007300012A - 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 - Google Patents

金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2007300012A
JP2007300012A JP2006128160A JP2006128160A JP2007300012A JP 2007300012 A JP2007300012 A JP 2007300012A JP 2006128160 A JP2006128160 A JP 2006128160A JP 2006128160 A JP2006128160 A JP 2006128160A JP 2007300012 A JP2007300012 A JP 2007300012A
Authority
JP
Japan
Prior art keywords
film
forming
wiring
bank
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006128160A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Katsuyuki Moriya
克之 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006128160A priority Critical patent/JP2007300012A/ja
Priority to TW096115153A priority patent/TW200746440A/zh
Priority to US11/741,925 priority patent/US20070257261A1/en
Priority to KR1020070041930A priority patent/KR20070107593A/ko
Priority to CNA2007101009874A priority patent/CN101068014A/zh
Publication of JP2007300012A publication Critical patent/JP2007300012A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】膜パターンの密着力を高めることができる膜パターンの形成方法を提供する。
【解決手段】基板Ｐ上に設けられたバンクＢによって区画された配線形成領域３４に液相
法により金属配線１１、１２が形成される。金属配線１１、１２は、配線形成領域の底部
、及び配線形成領域に臨むバンクＢの側面に沿って成膜された第１膜Ｆ１と、第１膜Ｆ１
上に積層して成膜された第２膜Ｆ２とを有する。
【選択図】図９

Description

本発明は、金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電
気光学装置並びに電子機器に関するものである。
近年、電子装置の製造過程に用いられる塗布技術として、液体吐出方式の利用が拡大す
る傾向にある。液体吐出方式による塗布技術は、一般に、基板と液体吐出ヘッドとを相対
的に移動させながら、液体吐出ヘッドに設けられた複数のノズルから液状体を液滴として
吐出し、その液滴を基板上に繰り返し付着させて塗布膜を形成するものであり、液状体の
消費に無駄が少なく、任意のパターンをフォトリソグラフィーなどの手段を用いず直接塗
布することが出来るといった利点を有する。例えば、特許文献１などには、パターン形成
用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成
面に材料を配置（塗布）して半導体集積回路などの微細な配線パターンを形成する技術が
開示されている。
また、基板上に配線パターン等の膜パターンを形成する際、基板と膜パターンとの密着
力を向上させるために、例えば下記特許文献２に開示されているような中間層を形成する
技術が提案されている。
特開平１１−２７４６７１号公報 特開２００３−３１５８１３号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
予め金属配線に対応したバンクを形成し、バンクに囲まれた金属配線形成領域に機能液
を塗布して金属配線を形成する場合、バンク表面に塗布された液滴を配線形成領域に導く
ために、ＣＦ４プラズマ処理等の撥液化処理を施してバンク表面に撥液性を付与する技術
が用いられる。このとき、配線形成領域に臨むバンク側面も、フッ素基が生じて撥液性を
有するため、特許文献２に記載された中間層を設けた場合でも金属配線の密着性が充分と
は言えなかった。
本発明は、以上のような点を考慮してなされたもので、金属配線の密着力を高めること
ができる金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光
学装置並びに電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明のデバイスは、基板上に設けられたバンクによって区画された配線形成領域に液
相法により金属配線が形成されたデバイスであって、前記金属配線は、前記配線形成領域
の底部、及び前記配線形成領域に臨む前記バンクの側面に沿って成膜された第１膜と、該
第１膜上に積層して成膜された第２膜とを有することを特徴とするものである。
この構成においては、前記第２膜は、配線本体であり、前記第１膜は、前記第２膜と前
記配線形成領域の底部、及び前記第２膜と前記バンクの前記側面との密着力を向上させる
中間層であることが好ましい。
従って、本発明のデバイスでは、配線本体と配線形成領域の底部との密着力を向上させ
る中間層が配線形成領域に臨むバンクの側面にも成膜されているため、配線本体の配線形
成領域の底部への密着力が向上することに加えて、配線本体のバンクの側面への密着力も
向上させることが可能になる。
また、本発明では、前記第２膜を覆って保護する第３膜が前記第２膜上に積層して成膜
される構成も好適に採用できる。
これにより、本発明では、第２膜（配線本体）の（エレクトロ）マイグレーション現象
、拡散、耐ＣＶＤ性等を抑制することが可能になる。
また、本発明では、前記バンクの前記側面が、前記第１膜の形成材料を含む機能液に対
する親液性を有し、前記バンクの上面が前記機能液に対する撥液性を有する構成を好適に
採用できる。
これにより、本発明では、第１膜形成材料を含む機能液を塗布した際に、機能液がバン
ク上面に乗った場合でも、機能液がはじかれて配線形成領域に導くことができる。また、
本発明では、バンクの側面が親液性を有しているため、機能液が側面に対しても良好に濡
れることになり、バンク側面に沿って第１膜を容易に成膜することが可能になる。
そして、本発明の電気光学装置は、先に記載のデバイスを備えることを特徴とするもの
である。
また、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とするもので
ある。
従って、本発明では、上記のデバイスを備えていることから、金属配線の密着力が向上
した高品質の電気光学装置及び電子機器を得ることができる。
一方、本発明の金属配線形成方法は、基板上に設けられたバンクによって区画された配
線形成領域に液相法により金属配線を形成する方法であって、前記配線形成領域の底部、
及び前記配線形成領域に臨む前記バンクの側面に親液性を付与する工程と、前記配線形成
領域の底部、及び前記配線形成領域に臨む前記バンクの側面に沿って第１膜を成膜する工
程と、前記第１膜上に積層して第２膜を成膜する工程とを有することを特徴とするもので
ある。
この構成においては、前記第２膜は、配線本体であり、前記第１膜は、前記第２膜と前
記配線形成領域の底部、及び前記第２膜と前記バンクの前記側面との密着力を向上させる
中間層であることが好ましい。
従って、本発明の金属配線形成方法では、第２膜である配線本体と配線形成領域の底部
との密着力を向上させる第１膜の中間層が配線形成領域に臨むバンクの側面にも成膜され
ているため、配線本体の配線形成領域の底部への密着力が向上することに加えて、配線本
体のバンクの側面への密着力も向上させることが可能になる。
また、本発明では、前記第２膜を覆って保護する第３膜を前記第２膜上に積層して成膜
する工程を有する手順も好適に採用できる。
これにより、本発明では、第２膜（配線本体）の（エレクトロ）マイグレーション現象
、拡散、耐ＣＶＤ性等を抑制することが可能になる。
そして、本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成
する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲー
ト絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁膜の上にソース電極
及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶
縁材料を配置する第５の工程と、前記絶縁材料を配置した上に画素電極を形成する第６の
工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一
つの工程において、先に記載の金属配線形成方法を用いることを特徴とするものである。
また、本発明のアクティブマトリクス基板の製造方法は、基板上にソース電極及びドレ
イン電極を形成する第１の工程と、前記ソース電極及びドレイン電極の上に半導体層を形
成する第２の工程と、前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第
３の工程と、前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、前
記第１の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程において、
先に記載の金属配線形成方法を用いることを特徴とするものである。
さらに、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体層を形成す
る第１の工程と、前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第２の工
程と、前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領
域に接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形
成する第３の工程と、前記ドレイン電極と接続する画素電極を形成する第４の工程と、を
有し、前記第２の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程に
おいて、先に記載の金属配線形成方法を用いることを特徴とするものである。
従って、本発明のアクティブマトリクス基板の製造方法では、上述の金属配線形成方法
を採用して電極を形成するものとしているため、金属配線の密着力が高い高品質のアクテ
ィブマトリクス基板を得ることが可能である。
以下、本発明の金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及
び電気光学装置並びに電子機器の実施の形態を、図１ないし図１９を参照して説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材
の縮尺を適宜変更している。
まず、本発明の金属配線形成方法を、液滴吐出法によって液滴吐出ヘッドの吐出ノズル
から導電性微粒子を含有する配線パターン（金属配線）用インク（機能液）を液滴状に吐
出し、配線パターンに対応して基板上に形成されたバンクの凹部内、すなわちバンクに区
画された領域に、配線パターン（膜パターン）を形成するようにした場合の実施形態につ
いて説明する。
ここで、前記の配線パターン用インク（機能液）は、導電性微粒子を分散媒に分散した
分散液からなるものである。本実施形態では、導電性微粒子として、例えば、金、銀、銅
、アルミニウム、クロム、マンガン、モリブデン、チタン、パラジウム、タングステン及
びニッケルのうちの少なくとも一種を含有する金属微粒子の他、これらの金属化合物、酸
化物、有機金属化合物、金属塩、並びに導電性ポリマーや超電導体の微粒子などが用いら
れる。これら導電性微粒子については、分散性を向上するため、表面に有機物などをコー
ティングして用いることもできる。導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であ
ることが好ましい。０．１μｍより大きいと後述する液滴吐出ヘッドの吐出ノズルに目詰
まりが生じるおそれがある。また、１ｎｍより小さいと導電性微粒子に対するコーティン
グ剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、前記の導電性微粒子を分散できるもので凝集を起こさないものであれ
ば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタ
ノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデ
カン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナ
フタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、ま
たエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレ
ングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレ
ングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−
ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテ
ル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピ
ロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性
化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法
への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好
ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
前記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲
内であることが好ましい。液滴吐出法によりインクを吐出する際、表面張力が０．０２Ｎ
／ｍ未満であると、インクのノズル面に対する濡れ性が増大するため飛行曲りが生じやす
くなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐
出量や吐出タイミングの制御が困難になる。表面張力を調整するため、前記分散液には、
基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系など
の表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、インクの基板へ
の濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役
立つものである。前記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステ
ル、ケトン等の有機化合物を含んでもよい。
前記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴
吐出法を用いてインクを液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合には
ノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大き
い場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
配線パターンを形成するための基板としては、ガラス、石英ガラス、Ｓｉウエハ、プラ
スチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素
材基板の表面に、半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたも
のを用いることもできる。
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換
式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極
で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるもので
ある。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加して吐出ノズ
ル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐
出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散
して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）
がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形するこ
とによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し
出して吐出ノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に
気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるも
のである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料
のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。ま
た、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式など
の技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置
に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出
される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
本実施形態では、このような液滴吐出をなす装置として、ピエゾ素子（圧電素子）を用
いた電気機械変換方式の、液滴吐出装置（インクジェット装置）が用いられる。
図１は、液滴吐出装置ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５
と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５
とを備えている。
ステージ７は、この液滴吐出装置ＩＪにより液体材料（配線パターン用インク）を配置
される基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を
備えている。
液滴吐出ヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッド
であり、長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド
１の下面に一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ
７に支持されている基板Ｐに対して、前記の導電性微粒子を含む配線パターン用インクが
吐出されるようになっている。
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。このＸ軸方向駆動モ
ータ２は、ステッピングモータ等からなるもので、制御装置ＣＯＮＴからＸ軸方向の駆動
信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、
液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は
、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等で
あり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向
に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。また、
Ｘ軸方向駆動モータ２に液滴吐出ヘッド１のＸ軸方向の移動を制御する駆動パルス信号を
、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給
する。
クリーニング機構８は、液滴吐出ヘッド１をクリーニングするものである。クリーニン
グ機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動
モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸５に沿って移動する。クリ
ーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ
上に配置された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の
投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走
査しつつ、基板Ｐに対して、液滴吐出ヘッド１の下面にＸ軸方向に配列された複数の吐出
ノズルから液滴を吐出するようになっている。
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）を収容する液体室２１に隣
接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タン
クを含む液体材料供給系２３を介して液体材料が供給される。ピエゾ素子２２は駆動回路
２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエ
ゾ素子２２を変形させることにより、液体室２１が変形し、吐出ノズル２５から液体材料
が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子２２の歪み
量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子２２の歪
み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成
に影響を与えにくいという利点を有する。
次に、本実施形態の配線パターンの形成方法を用いて製造される半導体装置の一例であ
る、薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））について説明する。図３は、
ＴＦＴアレイ基板のＴＦＴ１個を含む一部分の概略構成を示した平面図であり、図４は、
バンク構造体の概略構成を示す平面図であり、図５（ａ）はＴＦＴの断面図、図５（ｂ）
は、ゲート配線とソース配線とが平面的に交差する部分の断面図である。
図３に示すように、ＴＦＴ３０を有するＴＦＴアレイ基板１０上には、ゲート配線（金
属配線）１２と、ソース配線１６と、ドレイン電極１４と、ドレイン電極１４に電気的に
接続する画素電極１９とを備えている。ゲート配線１２はＸ軸方向に延びるように形成さ
れ、その一部がＹ軸方向に延びるように形成されている。そして、Ｙ軸方向に伸びるゲー
ト配線１２の一部がゲート電極（金属配線）１１として用いられている。なお、ゲート電
極１１の幅はゲート配線１２の幅よりも狭くなっている（後述）。そして、このゲート電
極１１及びゲート配線１２が、本実施形態の金属配線形成方法で形成されている。また、
Ｙ軸方向に伸びるように形成されたソース配線１６の一部は幅広に形成されており、この
ソース配線１６の一部がソース電極１７として用いられている。
本実施形態のバンク構造体は、図４に示すように、基板Ｐ上にバンクＢが形成された構
成を備えている。このバンクＢにより区画された領域が、機能液を配置してゲート配線１
２及びゲート電極１１を形成するための領域となる配線形成領域１３である。配線形成領
域１３は、ゲート配線１２に対応する溝状の配線形成領域５５と、この配線形成領域５５
に接続し、ゲート電極１１に対応する配線形成領域５６とから構成されている。ここで、
対応するとは、前記配線形成領域５５、又は前記配線形成領域５６内に配置された機能液
を硬化処理等を施すことで、それぞれがゲート配線、又はゲート電極となることを意味し
ている。
具体的には、図４に示すように、配線形成領域５５は、図３中Ｙ軸方向に延在して形成
されている。そして、配線形成領域５６は、配線形成領域５５に対して略垂直方向（図３
中、Ｘ軸方向）に形成され、かつ前記配線形成領域５５に連続（接続）して設けられてい
る。また、前記配線形成領域５５の幅は、前記配線形成領域５６の幅よりも広く形成され
ている。本実施形態では、配線形成領域５５の幅は、前記液滴吐出装置ＩＪから吐出され
る機能液の飛翔径と略等しいか、あるいは、僅かに大きくなるように形成されている。こ
のようなバンク構造を採用することにより、前記配線形成領域５５に吐出した機能液を毛
細管現象を利用して、微細なパターンである配線形成領域５６に機能液を流入させること
ができるようになっている。
なお、各配線形成領域５５，５６における幅とは、各配線形成領域５５、５６が延在す
る方向（Ｘ，Ｙ）に対して直交する方向の各配線形成領域５５、５６の端部間の長さを表
している。図４に示すように、前記配線形成領域５５の幅は長さＨ１、前記配線形成領域
５６の幅は、長さＨ１よりも小さい長さＨ２である。
図５（ａ）、（ｂ）に示すように、ゲート配線１２及びゲート電極１１並びにバンクＢ
は、絶縁膜２８に覆われており、絶縁膜２８の上に、半導体層である活性層６３と、ソー
ス配線１６と、ソース電極１７と、ドレイン電極１４と、バンクＢ１とが形成されている
。活性層６３は、概ねゲート電極１１に対向する位置に設けられており、活性層６３のゲ
ート電極１１に対向する部分がチャネル領域とされている。活性層６３上には、接合層６
４ａ及び６４ｂが積層されており、ソース電極１７は接合層６４ａを介して、ドレイン電
極１４は接合層６４ｂを介して、活性層６３と接合されている。ソース電極１７及び接合
層６４ａと、ドレイン電極１４及び接合層６４ｂとは、活性層６３上に設けられたバンク
６７によって、互いに絶縁されている。ゲート配線１２は、絶縁膜２８によって、ソース
配線１６と絶縁されており、ゲート電極１１は、絶縁膜２８によって、ソース電極１７及
びドレイン電極１４と絶縁されている。ソース配線１６と、ソース電極１７と、ドレイン
電極１４とは、絶縁膜２９で覆われている。絶縁膜２９のドレイン電極１４を覆う部分に
は、コンタクトホールが形成されており、コンタクトホールを介してドレイン電極１４と
接続する画素電極１４が、絶縁膜２９の上面に形成されている。
また、図５（ａ）、（ｂ）に示すように、本実施形態では、ゲート配線１２、ゲート電
極１１、ソース配線１６、ソース電極１７及びドレイン電極１４は、三層構造で配線パタ
ーンを形成する。
具体的には、本実施形態では、ゲート配線１２、ゲート電極１１、ソース配線１６、ソ
ース電極１７及びドレイン電極１４は下層から、下地層としてのマンガン層（第１膜）Ｆ
１、配線本体としての銀層（第２膜）Ｆ２、保護層としてのニッケル層（第３膜）Ｆ３の
三層で構成される。
マンガン層Ｆ１は、下地層（中間層）として銀層Ｆ２の基板Ｐに対する密着性向上に作
用するものであって、配線形成領域５５、５６の底部、及び配線形成領域５５、５６に臨
むバンクＢの側面に沿って略コ字状に成膜されている。銀層Ｆ２は、導電層としてマンガ
ン層Ｆ１上に積層して成膜されている。ニッケル層Ｆ３は、銀や銅等からなる導電性膜の
（エレクトロ）マイグレーション現象等を抑制するための薄膜として作用するものであり
、銀層Ｆ２を覆って成膜されている。
下地層Ｆ１を形成する材料としては、マンガンの他にＴｉ、Ｃｕ、Ｎｉ、Ｉｎ、Ｃｒの
酸化物を用いることができる。
また、保護層Ｆ３を形成する材料としては、ニッケルの他に、Ｔｉ，ＴｉＮ、Ｗ，Ｍｎ
等から選ばれる１種又は２種以上の金属材料を用いることができる。
続いて、本実施形態の金属配線形成方法を用いて、ＴＦＴ３０のゲート配線１２（ゲー
ト電極１１）の配線パターンを形成する過程について図６乃至図９を参照して説明する。
本実施形態では、前述したように、配線パターンに対応するバンクをガラス基板上に形
成するが、これに先立ち、基板に対して親液化処理を施す。この親液化処理は、後述する
インク（機能液）の吐出による配置において、吐出されたインクに対する基板Ｐの濡れ性
を良好にしておくためのもので、例えば図６（ａ）に示すように、基板Ｐの表面にＴｉＯ
２等の親液性（親水性）の高い膜３２を形成する。または、ＨＭＤＳ（ヘキサメチルジシ
ラザン）を蒸気状にして基板Ｐの被処理面に付着させ（ＨＭＤＳ処理）、親液性の高い膜
３２を形成するようにしてもよい。また、基板Ｐの表面を粗面化することにより、この基
板Ｐの表面を親液化してもよい。
（バンク形成工程）
このようにして親液化処理を行ったら、この基板Ｐ上にバンクを形成する。
バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷
法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、まず
、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の
方法で、図６（ｂ）に示すように、基板Ｐ上に所望のバンク高さに合わせて親液性のバン
クの形成材料となるレジスト液、例えばポリシラザン、ポリシランまたはポリシロキサン
のいずれかと、光酸発生剤または光塩基発生剤のいずれかと、を含有し、ポジ型レジスト
として機能する感光性の材料を塗布し、バンク膜３１を形成する。本実施形態では、感光
性の材料としてポリシラザン液を用いる。また、バンク形成材料の親液性の程度としては
、機能液の接触角が２０°以下であることが好ましい。
ここで、バンクの形成材料となるポリシラザン液（レジスト液）としては、ポリシラザ
ンを主成分とするもので、特にポリシラザンと光酸発生剤とを含む感光性ポリシラザン液
が好適に用いられ、本実施形態ではこの感光性ポリシラザン液を用いるものとする。この
感光性ポリシラザン液は、ポジ型レジストとして機能するようになるもので、露光処理と
現像処理とによって直接パターニングすることができるものである。なお、このような感
光性ポリシラザンとしては、例えば特開２００２−７２５０４号公報に記載された感光性
ポリシラザンを例示することができる。また、この感光性ポリシラザン中に含有される光
酸発生剤についても、特開２００２−７２５０４号公報に記載されたものが用いられる。
なお、感光性ポリシラザン液等の感光性の材料については、光酸発生剤に代えて、光塩基
発生剤を含有したものであってもよい。
このようなポリシラザンは、例えばポリシラザンが以下の化学式（１）に示すポリメチ
ルシラザンである場合、後述するように加湿処理を行うことで化学式（２）または化学式
（３）に示すように一部加水分解し、さらに４００℃未満の加熱処理を行うことにより、
化学式（４）〜化学式（６）に示すように縮合してポリメチルシロキサン［−（ＳｉＣＨ
３Ｏ１．５）ｎ−］となる。なお、化学式（２）〜化学式（６）においては、反応機構を
説明するため、化学式を簡略化して化合物中の基本構成単位（繰り返し単位）のみを示し
ている。
このようにして形成されるポリメチルシロキサンは、ポリシロキサンを骨格とし、側鎖に
メチル基を有したものとなる。したがって、その主成分となる骨格が無機質であることに
より、熱処理に対し高い耐性を有するものとなることから、バンク材料として好適なもの
となる。
・化学式（１）；−（ＳｉＣＨ３（ＮＨ）１．５）ｎ−
・化学式（２）；ＳｉＣＨ３（ＮＨ）１．５＋Ｈ２Ｏ
→ＳｉＣＨ３（ＮＨ）（ＯＨ）＋０．５ＮＨ３
・化学式（３）；ＳｉＣＨ３（ＮＨ）１．５＋２Ｈ２Ｏ
→ＳｉＣＨ３（ＮＨ）０．５（ＯＨ）２＋ＮＨ３
・化学式（４）；ＳｉＣＨ３（ＮＨ）（ＯＨ）＋ＳｉＣＨ３（ＮＨ）（ＯＨ）＋Ｈ２Ｏ
→２ＳｉＣＨ３Ｏ１．５＋２ＮＨ３
・化学式（５）；ＳｉＣＨ３（ＮＨ）（ＯＨ）＋ＳｉＣＨ３（ＮＨ）０．５（ＯＨ）２
→２ＳｉＣＨ３Ｏ１．５＋１．５ＮＨ３
・化学式（６）；ＳｉＣＨ３（ＮＨ）０．５（ＯＨ）２＋ＳｉＣＨ３（ＮＨ）０．５（Ｏ
Ｈ）２
→２ＳｉＣＨ３Ｏ１．５＋ＮＨ３＋Ｈ２Ｏ
続いて、得られたバンク膜３１を、例えばホットプレート上にて１１０℃で３分程度プ
レベークする。
次いで、バンク膜３１に対して撥液化処理を行い、その表面に撥液性を付与する。撥液
化処理としては、四フッ化炭素（テトラフルオロメタン）を撥液化処理ガスとするプラズ
マ処理法（ＣＦ４プラズマ処理法）が好適に採用される。ＣＦ４プラズマ処理の条件とし
ては、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化炭素ガス流量が５０〜１００
ｍＬ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ
、基体温度が７０〜９０℃とされる。なお、撥液化処理ガスとしては、テトラフルオロメ
タンに限らず、他のフルオロカーボン系のガス、または、ＳＦ６やＳＦ５ＣＦ３などのガ
スを用いることもできる。
図７はＣＦ４プラズマ処理する際に用いるプラズマ処理装置の一例を示す概略構成図で
ある。図７に示すプラズマ処理装置は、交流電源４１に接続された電極４２と、接地電極
である試料テーブル４０とを備えて構成されたものである。試料テーブル４０は、試料で
ある基板Ｐを支持しつつ、Ｙ軸方向に移動可能となっている。電極４２の下面には、移動
方向と直交するＸ軸方向に延在する２本の平行な放電発生部４４，４４が突設されている
とともに、放電発生部４４を囲むようにして誘電体部材４５が設けられている。誘電体部
材４５は、放電発生部４４の異常放電を防止するものである。そして、誘電体部材４５を
含む電極４２の下面は略平面状となっており、放電発生部４４及び誘電体部材４５と基板
Ｐとの間には僅かな空間（放電ギャップ）が形成されるようになっている。また、電極４
２の中央には、Ｘ軸方向に細長く形成された処理ガス供給部の一部を構成するガス噴出口
４６が設けられている。ガス噴出口４６は、電極内部のガス通路４７及び中間チャンバ４
８を介してガス導入口４９に接続している。
ガス通路４７を通ってガス噴出口４６から噴射された処理ガスを含む所定ガスは、前記
空間の中を移動方向（Ｙ軸方向）の前方及び後方に分かれて流れ、誘電体部材４５の前端
及び後端から外部に排気される。これと同時に、交流電源４１から電極４２に所定の電圧
が印加され、放電発生部４４，４４と試料テーブル４０との間で気体放電が発生する。そ
して、この気体放電により生成されるプラズマで前記所定ガスの励起活性種が生成され、
放電領域を通過する基板Ｐの上に形成されたバンク膜３１の表面全体が連続的に処理され
る。
前記所定ガスは、処理ガスである四フッ化炭素（テトラフルオロメタン）と、大気圧近
傍の圧力下で放電を容易に開始させかつ安定に維持するためのヘリウム（Ｈｅ）、アルゴ
ン（Ａｒ）等の希ガスや窒素（Ｎ２）等の不活性ガスとを混合したものである。
このような撥液化処理を行うと、バンク膜３１を構成するポリメチルシラザンのメチル
基中にフッ素基が導入される。これにより、機能液に対する高い撥液性がバンク膜３１の
表面に付与され、図６（ｂ）に示したようにバンク膜３１の表面に撥液処理層３７が形成
される。撥液処理層３７の撥液性の程度は、機能液の接触角が５０°以上であることが好
ましい。接触角が５０°未満の場合、得られるバンクＢの上面に機能液が残存し易くなっ
てしまうからである。
次いで、図６（ｃ）に示すようにマスクＭを用いてバンク膜３１に対し選択的に紫外線
を照射し、照射箇所での撥液処理層３７の撥液性を低下させる。ここで、マスクＭにより
選択的に紫外線を照射する箇所については、配線パターン（金属配線）の配線形成領域と
なる部分と対応する部分であり、後述する現像処理によって除去する箇所である。照射す
る紫外線としては、波長が１７２ｎｍ、１８５ｎｍ、２５４ｎｍといった短波長域のもの
が好適に用いられる。本実施形態では、マスクＭを用いてエキシマＵＶを選択的に照射す
る。すると、先の撥液化処理によって導入されたフッ素基が、ＵＶ照射によって脱離する
ことなどにより、その撥液性が失われ、あるいは著しく低下する。したがって、このＵＶ
照射箇所では、撥液処理層３７による撥液性がほとんど機能しないようになる。
続いて、図６（ｄ）に示すように前記のマスクＭをそのまま用いてバンク膜３１を露光
する。なお、バンク膜３１は前述したようにポジ型レジストとして機能するので、マスク
Ｍにより選択的に露光した箇所が、後の現像処理によって除去されるようになる。露光光
源としては、前記感光性ポリシラザン液の組成や感光特性に応じ、従来のフォトレジスト
の露光で用いられている高圧水銀灯、低圧水銀灯、メタルハライドランプ、キセノンラン
プ、エキシマレーザー、Ｘ線、電子線等から適宜選択され用いられる。照射光のエネルギ
ー量については、光源や膜厚にもよるものの、通常は０．０５ｍＪ／ｃｍ２以上、望まし
くは０．１ｍＪ／ｃｍ２以上とされる。上限は特にないものの、あまりに照射量を多く設
定すると処理時間の関係から実用的でなく、通常は１００００ｍＪ／ｃｍ２以下とされる
。本実施形態では、エネルギー量を４０ｍＪ／ｃｍ２としている。露光は、一般に周囲雰
囲気（大気中）あるいは窒素雰囲気とすればよいが、ポリシラザンの分解を促進するため
、酸素含有量を富化した雰囲気を採用してもよい。
このような露光処理により、光酸発生剤を含有する感光性ポリシラザンからなるバンク
膜３１は、特に露光部分において膜内で選択的に酸が発生し、これによりポリシラザンの
Ｓｉ−Ｎ結合が解裂する。そして、雰囲気中の水分と反応し、前記の化学式（２）または
化学式（３）に示したようにバンク膜３１は一部加水分解し、最終的にシラノール（Ｓｉ
−ＯＨ）結合が生成し、ポリシラザンが分解する。
次いで、このようなシラノール（Ｓｉ−ＯＨ）結合の生成、ポリシラザンの分解をより
進めるため、図８（ａ）に示すように露光後のバンク膜３１を、例えば２５℃、相対湿度
８５％の環境下にて５分程度加湿処理する。このようにしてバンク膜３１内に水分を継続
的に供給すると、一旦ポリシラザンのＳｉ−Ｎ結合の解裂に寄与した酸が繰り返し解裂触
媒として働く。このＳｉ−ＯＨ結合は露光中においても起こるが、露光後、露光された膜
を加湿処理することにより、ポリシラザンのＳｉ−ＯＨ化がより一層促進される。
なお、このような加湿処理における処理雰囲気の湿度については、高ければ高いほどＳ
ｉＯＨ化速度を速くすることができる。ただし、あまり高くなると膜表面に結露してしま
うおそれがあり、したがってこの観点から相対湿度９０％以下とするのが実用的である。
また、このような加湿処理については、水分を含有した気体を、バンク膜３１に接触させ
るようにしてやればよく、したがって、加湿処理装置内に露光された基板Ｐを置き、水分
含有気体をこの加湿処理装置に連続的に導入するようにすればよい。または、予め水分含
有気体が導入されて調湿された状態の加湿処理装置内に、露光された基板Ｐを入れ、所望
時間放置するようにしてもよい。
次いで、例えば濃度２．３８％のＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）
液によって加湿処理後のバンク膜３１を２８℃で１分程度現像処理し、被露光部を選択的
に除去する。このとき、被現像箇所、すなわち被露光箇所を、予め紫外線照射処理してそ
の部分における撥液性を低下させているので、この現像により、除去する箇所の面に現像
液が容易に濡れてここに浸透するようになる。したがって、除去する箇所が現像によって
確実に除去され、図８（ｂ）に示すようにバンク膜３１を所望のバンク形状にすることが
できる。これにより、目的とする配線パターン（膜パターン）の形成領域を区画するバン
クＢ、Ｂを形成するとともに、この配線パターンに対応する溝状の凹部３４（配線形成領
域１３）を形成する。この凹部３４は、図４に示した配線形成領域１３（配線形成領域５
５、５６）に相当するものである。
なお、現像液としては、ＴＭＡＨ以外の他のアルカリ現像液、例えばコリン、珪酸ナト
リウム、水酸化ナトリウム、水酸化カリウム等を用いることもできる。
また、上記のように感光性の材料を用いてバンク膜３１をパターニングする以外にも、
バンク膜３１上にレジスト層を形成し、このレジスト層をフォトリソにより現像、エッチ
ングしてバンク膜３１をパターニングする手順としてもよい。
次いで、必要に応じて純水でリンスした後、得られたバンクＢ、Ｂ間の残渣処理を行う
。残渣処理としては、フッ酸溶液で残渣部をエッチングするフッ酸処理や、紫外線を照射
することによる紫外線（ＵＶ）照射処理、大気雰囲気中で酸素を処理ガスとするＯ２プラ
ズマ処理などが用いられる。本実施形態では、例えば濃度０．２％のフッ酸水溶液によっ
て２０秒程度接触処理を行う、フッ酸処理を採用する。このような残渣処理を行うと、バ
ンクＢ、Ｂがマスクとして機能することにより、バンクＢ、Ｂ間の凹部３４の底部３５が
選択的にエッチングされ、ここに残ったバンク材料等が除去される。
基板Ｐとして用いられるガラスや石英ガラスは、機能液に対して親液性を有しており、
基板Ｐが露出した底部３５は機能液に対して親液性となる。
また、バンクＢ、Ｂの上面には撥液処理層３７が形成されており、バンクＢ、Ｂの上面
は機能液に対して撥液性となっている。対照的に、凹部３４に臨むバンクＢの側面３６は
、機能液に対して親液性を有するバンクＢの形成材料が直接露出しているため、機能液に
対して親液性となっている。従って、凹部３４は、機能液に対して親液性の底部３５及び
側面３６で構成されることになる。
次に、前記の液滴吐出装置ＩＪを用い、図８（ｃ）に示すように配線パターン用インク
（機能液）の液滴を、バンクＢ、Ｂ間の凹部３４内に露出した基板Ｐ上に吐出し配置する
。ここで、図４に示した微細配線パターンである配線形成領域５６には、機能液を直接配
置することが難しい。よって、配線形成領域５６への機能液の配置を、配線形成領域５５
に配置した機能液を、毛細管現象により配線形成領域５６に流入させる方法により行う。
まず、液滴吐出装置ＩＪにより、配線形成領域５５にマンガン層Ｆ１を構成する有機系
の分散媒に導電性微粒子としてマンガン（Ｍｎ）を分散させた機能液Ｌ１を吐出する。液
滴吐出装置ＩＪによって配線形成領域５５に配置された機能液Ｌ１は、配線形成領域５５
内を濡れ広がる。なお、バンクＢの上面に機能液Ｌ１が乗っても、当該上面は撥液性を有
するため、弾かれて配線形成領域５５に流入することとなる。
また、バンクＢの側面３６は、親液性を示すため、吐出配置された機能液Ｌ１が配線形
成領域１３の全域において好適に流動することとなり、図８（ｄ）に示すように、機能液
Ｌ１は配線形成領域５５に充填されるとともに、毛細管現象により配線形成領域５６に円
滑に流入する。
凹部３４（配線形成領域５５、５６）に機能液Ｌ１を塗布した後には、分散媒（有機分
）の除去のため、これら機能液Ｌ１（マンガン層Ｆ１）の乾燥処理、焼成処理を行う。こ
のような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変
換される。
乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる
加熱処理によって行うことができる。この乾燥処理は、主に膜厚のムラを低減させるため
に行うものであり、ここでは１２０℃で２分間加熱する。焼成処理の処理温度としては、
分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無
や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティ
ング剤を除去するために、ここでは２２０℃で３０分間加熱する。
これにより、図８（ｅ）に示すように、凹部３４（配線形成領域５５、５６）にはマン
ガン層Ｆ１が成膜される。このとき、凹部３４の底部３５及びバンクＢの側面３６は親液
性を有しており、液滴Ｌ１が良好に濡れるため、焼成後のマンガン層Ｆ１は、図のように
、凹部３４の底部３５及びバンクＢの側面３６を覆うように、断面視略コ字状に成膜され
る。
次に、銀層Ｆ２を形成するために、図９（ａ）に示すように、有機系の分散媒に導電性
微粒子として銀（Ａｇ）のナノ粒子を分散させた機能液Ｌ２の液滴を、マンガン層Ｆ１が
形成された凹部３４（配線形成領域５５、５６）内に塗布する。そして、配置された機能
液に対しては、分散媒の除去のため、乾燥処理、焼成処理を行う。
この焼成処理としては、まず大気雰囲気下で予備焼成して分散媒（有機分）を除去（酸
化）した後に、窒素ガス雰囲気下で本焼成を行う。有機分を酸化させる予備焼成としては
、１３０℃以上の温度で行うことが好ましく、また、銀は酸素のある環境で加熱すると粒
子が成長する性質を有するため、この粒成長を抑えるためには２３０℃以下の温度で行う
ことが好ましい。本実施形態では、大気雰囲気下で約２２０℃、３０分で予備焼成を行っ
ている。また、本焼成としては、例えば２３０〜３５０℃の温度で行うことが好ましく、
本実施形態では、窒素雰囲気下で約３００℃、３０分で本焼成を行う。本実施形態では窒
素ガス雰囲気下で本焼成を行うため粒成長が抑制される。
この焼成処理より、図９（ｂ）に示すように、マンガン層Ｆ１上に沿って積層状態で配
置される配線本体の銀層Ｆ２が成膜される。
続いて、ニッケル層Ｆ３を形成するために、図９（ｃ）に示すように、有機系の分散媒
に導電性微粒子としてニッケルを分散させた機能液Ｌ３の液滴を凹部３４（配線形成領域
５５、５６）内の銀層Ｆ２上に塗布・配置する。そして、配置された機能液に対しては、
分散媒の除去のため、乾燥処理、焼成処理を行う。
この処理としては、まず乾燥むらを防止するために大気雰囲気下で約７０℃、１０分で
乾燥処理した後に、銀層Ｆ２を形成する場合と同様に、分散媒（有機分）を除去（酸化）
するために大気雰囲気下で約２２０℃、３０分で予備焼成した後に、銀の粒成長を抑制す
るために窒素ガス雰囲気下で約３００℃、３０分で本焼成を行う。
この乾燥・焼成処理より、図９（ｄ）に示すように、銀層Ｆ２上に積層状態で配置され
るニッケル層Ｆ３が保護層として成膜され、凹部３４（配線形成領域５５、５６）内にゲ
ート電極１１及びゲート配線１２が形成される。
なお、上記の焼成処理を施すことにより、先に加湿処理され、さらに露光処理されてＳ
ｉＯＨ化されたポリシラザンからなるバンクＢは、焼成により前記の化学式（４）〜化学
式（６）に示したように容易に（ＳｉＯＳｉ）化し、ＳｉＮＨ結合がほとんど（又は全く
）存在しないシリカ系セラミックス膜、例えばポリメチルシロキサンに転化される。する
と、このポリメチルシロキサン（シリカ系セラミックス膜）からなるバンクＢは、前述し
たようにポリシロキサンを骨格としたものとなることから、熱処理に対し高い耐性を有し
たものとなり、この配線パターンの焼成処理に十分耐え得るようになる。
この後、基板ＰのバンクＢを形成した側の面に対し、全面露光を行う。露光条件につい
ては、図６（ｄ）に示した工程での露光処理条件と同様とする。このようにして全面露光
を行うことにより、先の露光処理では露光されなかったバンクＢが露光される。これによ
り、バンクＢを形成するポリシラザンは一部加水分解し、最終的にシラノール（Ｓｉ−Ｏ
Ｈ）結合が生成してポリシラザンが分解する。
以上の工程により、吐出工程後の機能液からなる乾燥膜（配線パターン）は、微粒子間
の電気的接触が確保され、導電性膜、すなわち図３及び図５に示したゲート配線１２及び
ゲート電極１１となる。
このように、本実施形態では、配線本体の銀層Ｆ２の密着力を高めるマンガン層Ｆ１を
、凹部３４の底部３５に加えてバンクＢの側面３６に沿って成膜しているので、基板Ｐに
対するゲート電極１１及びゲート配線１２の密着力を大幅に高めることが可能になり、結
果として、金属配線の離脱等が生じづらい高品質のＴＦＴアレイ基板１０を得ることが可
能になる。
また、本実施形態では、側面３６を親液性にしているため、容易に側面３６に沿ってマ
ンガン層Ｆ１を成膜することができるとともに、配線形成領域５５から配線形成領域５６
に円滑に機能液を導入することができ、微細幅の金属配線を容易に形成することが可能に
なる。
さらに、本実施形態では、銀層Ｆ２をニッケル層Ｆ３により覆っているため、銀層Ｆ２
のマイグレーション現象等を抑制でき、より高品質の金蔵配線を形成することが可能であ
る。
なお、前記実施形態では、バンクの形成材料としてのレジスト液として、光酸発生剤を
含む感光性ポリシラザン液を用いたが、本発明はこれに限定されることなく、例えばこれ
以外のポリシラザン液や、ポリシラン液、ポリシロキサン液、さらには有機材料からなる
一般的なレジスト材料（レジスト液）を用いることもできる。
また、前記実施形態では、特に加湿処理を行うことでシラノール（Ｓｉ−ＯＨ）結合の
生成、およびポリシラザンの分解を促進するようにしたが、本発明はこれに限定されるこ
となく、例えば使用したポリシラザン液の種類によってはこの加湿処理工程を省略するこ
ともできる。さらに、前記実施形態では、図６（ｃ）に示した紫外線照射処理（紫外線照
射工程）と、図６（ｄ）に示した露光処理（露光工程）とをこの順に連続して行ったが、
逆に、露光処理（露光工程）、紫外線照射処理（紫外線照射工程）の順で、これらの処理
を連続して行ってもよい。その場合にも、同じマスクを用いて連続して処理を行うことが
できるので、生産性の向上を図ることができる。
続いて、上記ゲート配線１２及びゲート電極１１が成膜された基板Ｐ上にＴＦＴ３０を
形成する手順について説明する。
なお、本実施形態で使用する液滴吐出法や液滴吐出装置、さらには製造する半導体装置
等は、上記実施形態における液滴吐出法や液滴吐出装置、半導体装置と基本的に同一であ
る。
本実施形態では、まず、図１０（ａ）に示すように上記実施形態で形成した配線パター
ン（金属配線）としてのゲート配線１２（ゲート電極１１）の上に、プラズマＣＶＤ法に
よりゲート絶縁膜（絶縁膜２８）、半導体層である活性層６３、接合層６４の連続成膜を
行う。絶縁膜２８としては窒化シリコン膜を、活性層６３としてはアモルファスシリコン
膜を、接合層６４としてはｎ＋型シリコン膜を、それぞれ原料ガスやプラズマ条件を変化
させることで形成する。ＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要に
なるものの、前記のバンクＢが、ポリシロキサンを骨格とする無機質のものからなってお
り、高い耐熱性を有しているので、耐熱性に関する問題を回避することができる。
次に、前記絶縁膜２８、及び活性層６３、接合層６４を覆ってバンクの形成材料を配し
、図１０（ｂ）に示すようにバンク膜７１を形成する。このバンク膜７１については、特
に限定されないものの、本実施形態では前記の感光性ポリシラザン液を用いるものとする
。
続いて、得られたバンク膜７１を、例えばホットプレート上にて１１０℃で３分程度プ
レベークした後、上記実施形態と同様にしてバンク膜７１に対し撥液化処理を行い、バン
ク膜７１の表面に撥液処理層７７を形成する。
次いで、バンク膜７１をパターニングするべく、上記実施形態と同様にして、図６（ｃ
）に示した紫外線照射処理（紫外線照射工程）と図６（ｄ）に示した露光処理（露光工程
）とを連続して行う。この場合にも、同一のマスクを用いて所望箇所に対し選択的に処理
を行うのはもちろんである。
次いで、必要に応じて加湿処理を行った後、現像処理を行うことにより、図１０（ｃ）
に示すようにバンク膜７１を所望のバンク形状のバンクＢ１及びバンクＢ２とし、さらに
バンクＢ１及びバンクＢ２に囲まれた溝状の凹部７４を形成する。ここで、凹部７４は、
その底部に絶縁膜２８を露出させ、さらに活性層６３と接合層６４の一部とを露出させる
ものとなる。このとき、被現像箇所、すなわち被露光箇所を、予め紫外線照射処理してそ
の部分における撥液性を低下させているので、前記実施形態と同様に、この現像処理によ
って除去する箇所の面に現像液が容易に濡れ、ここに浸透するようになる。したがって、
除去する箇所が現像によって確実に除去され、図１０（ｃ）に示したように所望のバンク
形状のバンクＢ１及びバンクＢ２を形成することができる。
次いで、必要に応じて純水でリンスした後、得られたバンクＢ１、バンクＢ２間の残渣
処理を行う。残渣処理としては、フッ酸溶液で残渣部をエッチングするフッ酸処理や、紫
外線を照射することによる紫外線（ＵＶ）照射処理、大気雰囲気中で酸素を処理ガスとす
るＯ２プラズマ処理などが用いられる。
次いで、上記実施形態における図８（ｃ）〜図８（ｄ）に示した工程と同様にして、図
１１（ａ）に示すようにバンクＢ１、バンクＢ２間に配線パターン形成用インク８１の液
滴を吐出し配置する。この配線パターン形成用インクとしては、例えばゲート配線１２及
びゲート電極１１の形成に用いたものと同様のものが用いられる。
次いで、上記実施形態で示した全面露光処理および焼成処理を行い、バンクＢ１、バン
クＢ２を、前述したようにポリシロキサンを骨格とする。また、これと同時に、図１１（
ｂ）に示すように配線パターンを形成する配線膜である回路配線膜７３を形成する。本実
施形態において、回路配線膜７３によって形成される配線パターンは、図３及び図５に示
したソース配線１６、ソース電極１７及びドレイン電極１４である。
次いで、バンクＢ２を取り除き、さらに、接合層６４をエッチングして、図１１（ｃ）
に示すようにソース電極１７に接合する接合層６４ａと、ドレイン電極１４に接合する接
合層６４ｂと、に分離する。バンクＢ２が取り除かれた部分と、接合層６４がエッチング
されて取り除かれた部分とに、ソース電極１７と、ドレイン電極１４とを絶縁するバンク
６７を形成する。また、ソース電極１７及びドレイン電極１４を配置した溝部７４を埋め
るように絶縁膜２９を配置する。以上の工程により、バンクＢ１とバンク６７と絶縁膜２
９からなる平坦な上面が形成される。なお、バンク６７と絶縁膜２９とを同じ材料で形成
し、凹部７４を埋めるように絶縁膜２９を配置することにより、ソース電極１７と、ドレ
イン電極１４との絶縁を行ってもよい。また、バンク膜７１を形成する前に、予め接合層
６４をエッチングして、ソース電極１７に接合する接合層６４ａと、ドレイン電極１４に
接合する接合層６４ｂと、に分離しておいてもよい。
その後、凹部７４を埋めるように配置された絶縁膜２９のドレイン電極１４を覆う部分
にコンタクトホールを形成するとともに、上面上にパターニングされた画素電極（ＩＴＯ
）１９を形成し、コンタクトホールを介してドレイン電極１４と画素電極１９とを接続す
る。
上記実施形態で説明したようにゲート電極１１、ゲート配線１２を形成し、本実施形態
で説明したようにソース電極１７と、ドレイン電極１４とを形成することで、半導体装置
としてのＴＦＴ３０を形成することができ、さらにはこのＴＦＴ３０を多数有するＴＦＴ
アレイ基板１０を製造することができる。
このようなＴＦＴ３０（半導体装置）の製造方法にあっては、良好な密着力で形成され
た配線パターン（金属配線）を有しているので、この配線パターンによって得られるトラ
ンジスタ特性も安定したものとなる。また、配線パターンの微細化も実現できるため、Ｔ
ＦＴ３０も小型化も実現することができる。
なお、本実施形態で示した回路配線膜７３（ソース配線１６、ソース電極１７及びドレ
イン電極１４）についても、上記実施形態で示したゲート配線１２及びゲート電極１１と
同様に、マンガン等からなる下地層、ニッケル等からなる保護層を設ける構成としてもよ
いことは言うまでもない。
（液晶表示装置）
次に、本発明に係る電気光学装置の一例である液晶表示装置について説明する。本実施
形態の液晶表示装置は、上記実施形態で説明した配線パターン（金属配線）の形成方法を
用いて形成された回路配線を有するＴＦＴを備えた液晶表示装置である。
図１２は本実施形態に係る液晶表示装置について、各構成要素とともに示す対向基板側
から見た平面図であり、図１３は図１２のＨ−Ｈ'線に沿う断面図である。図１４は液晶
表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子
、配線等の等価回路図で、図１５は、液晶表示装置の部分拡大断面図である。なお、以下
の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとする
ため、各層や各部材毎に縮尺を異ならせてある。
図１２及び図１３において、本実施の形態の液晶表示装置（電気光学装置）１００は、
対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２
によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、
保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されて
いる。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成
されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０
２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿
って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画
像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２
０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては
、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２
０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上
に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bondi
ng）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して
電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、
使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super T
wisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラック
モードの別に応じて、位相差板、偏光板等が所定の向きに配置される（図示省略）。また
、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、
ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば赤（Ｒ）、緑（Ｇ
）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１４に示す
ように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１
００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されて
おり、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電
気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この
順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎
に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続
されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇ
ｍをこの順に線順次で印加するように構成されている。
画素電極１９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子で
あるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される
画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして
画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは
、図１３に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持
された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向
電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば
、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容
量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高
い液晶表示装置１００を実現することができる。
図１５はボトムゲート型ＴＦＴ３０を有する液晶表示装置１００の部分拡大断面図であ
って、ＴＦＴアレイ基板１０を構成するガラス基板Ｐには、前記実施形態の金属配線形成
方法により、マンガン層Ｆ１、銀層Ｆ２及びニッケル層Ｆ３からなるゲート配線（金属配
線）６１がガラス基板Ｐ上のバンクＢ、Ｂ間に形成されている。
ゲート配線６１上には、ＳｉＮｘからなるゲート絶縁膜６２を介してアモルファスシリ
コン（ａ−Ｓｉ）層からなる半導体層である活性層６３が積層されている。このゲート配
線部分に対向する活性層６３の部分がチャネル領域とされている。活性層６３上には、オ
ーミック接合を得るための例えばｎ＋型ａ−Ｓｉ層からなる接合層６４ａ及び６４ｂが積
層されており、チャネル領域の中央部における活性層６３上には、チャネルを保護するた
めのＳｉＮｘからなる絶縁性のエッチストップ膜６５が形成されている。なお、これらゲ
ート絶縁膜６２、活性層６３、及びエッチストップ膜６５は、蒸着（ＣＶＤ）後にレジス
ト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニン
グされる。
さらに、接合層６４ａ、６４ｂ及びＩＴＯ（Indium Tin Oxide）からなる画素電極１９
も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパター
ニングされる。そして、画素電極１９、ゲート絶縁膜６２及びエッチストップ膜６５上に
それぞれバンク６６を突設し、これらバンク６６間に前述した液滴吐出装置ＩＪを用いて
銀化合物の液滴を吐出することで、ソース線、ドレイン線を形成することができる。
前記実施形態では、本発明におけるデバイスの一実施形態であるＴＦＴ３０を、液晶表
示装置１００の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置
以外にも、例えば有機ＥＬ（エレクトロルミネッセンス）表示デバイスに適用することが
できる。有機ＥＬ表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と
陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して再結合させ
ることにより励起子（エキシトン）を生成させ、このエキシトンが失活する際の光の放出
（蛍光・燐光）を利用して発光させる素子である。そして、前記のＴＦＴ３０を有する基
板上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色
を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインク
とし、各々をパターニングすることで、自発光フルカラーＥＬデバイスを製造することが
できる。本発明における電気光学装置の範囲には、このような有機ＥＬデバイスも含まれ
る。
なお、本発明に係る電気光学装置としては、前記の他に、ＰＤＰ（プラズマディスプレ
イパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、
電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
このような電気光学装置にあっては、高品質で小型化が実現された半導体装置を備えて
いるので、これら電気光学装置自体も高品質で小型化が実現されたものとなる。
半導体装置を形成する以外の他の実施形態として、非接触型カード媒体の実施形態につ
いて説明する。図１６に示すように、本実施形態に係る非接触型カード媒体（電子機器）
４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チ
ップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波または
静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行
うようになっている。前記アンテナ回路４１２が、前記実施形態に係る金属配線形成方法
によって形成されている。
従って、この非接触型カード媒体についても、高品質で小型化が実現されたものとなる
。
図１７（ａ）は電子機器の一例である携帯電話の一例を示した斜視図である。図１７（
ａ）において、６００は携帯電話本体を示し、６０１は前記実施形態の液晶表示装置１０
０を備えた液晶表示部を示している。
図１７（ｂ）はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図で
ある。図１７（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部
、７０３は情報処理本体、７０２は前記実施形態の液晶表示装置１００を備えた液晶表示
部を示している。
図１７（ｃ）は腕時計型電子機器の一例を示した斜視図である。図１７（ｃ）において
、８００は時計本体を示し、８０１は前記実施形態の液晶表示装置１００を備えた液晶表
示部を示している。
図１７（ａ）〜（ｃ）に示す電子機器は、前述した、高品質で小型化が実現された液晶
表示装置１００（電気光学装置）を備えているので、この電子機器自体も高品質で小型化
が実現されたものとなる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネ
ッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とするこ
ともできる。
また、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液
晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビュー
ファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カ
ーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用す
ることが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発
明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材
の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計
要求等に基づき種々変更可能である。
例えば、上記実施形態では、下地層、配線本体及び保護層の三層構造の金属配線を形成
する場合について説明したが、これに限定されるものではなく、下地層及び配線本体から
なる二層構造や、四層以上の金属配線に対しても本発明を適用可能である。
また、上記本実施形態の金属配線形成方法は、図１８や図１９に示すようなアクティブ
マトリクス基板の製造時に適用することができる。具体的には、図１８はコプレナー構造
のトランジスタを備えるアクティブマトリクス基板の一例を示す断面模式図であって、基
板Ｐ上に半導体層８０が形成され、半導体層８０上にはゲート絶縁膜６２を介してゲート
電極６１が形成されている。ゲート電極６１はバンクＢによって囲まれてパターンが形成
されてなり、当該バンクＢは層間絶縁層としても機能している。
そして、ゲート電極６１が上記の金属配線形成方法により形成される。
また、バンクＢ及びゲート絶縁膜６２にはコンタクトホールが形成され、当該コンタク
トホールを介して半導体層８０のソース領域に接続されるソース電極１７と、半導体層８
０のドレイン領域に接続されるドレイン電極１４とが形成されている。なお、ドレイン電
極１４には画素電極が接続される。
一方、図１９はスタガー構造のトランジスタを備えるアクティブマトリクス基板の一例
を示す断面模式図であって、基板Ｐ上にソース電極１７とドレイン電極１４とが形成され
、当該ソース電極１７とドレイン電極１４上には半導体層８０が形成されている。また、
半導体層８０上にはゲート絶縁膜６２を介してゲート電極６１が形成されている。ゲート
電極６１はバンクＢによって囲まれてパターンが形成されてなり、当該バンクＢは層間絶
縁層としても機能している。そして、ゲート電極６１が上記の金属配線形成方法により形
成される。
なお、ドレイン電極１４には画素電極が接続される。
以上のようなアクティブマトリクス基板の製造時には、上述した金属配線形成方法を適
用することができる。つまり、例えばバンクＢによって囲まれた領域にゲート電極６１を
形成する際には、本発明に係る上記金属配線形成方法を採用すれば、密着力が高く安定し
て特性を発現するゲート電極を形成することが可能となる。なお、当該金属配線形成方法
は、ゲート電極の形成工程に限らず、例えばソース電極やドレイン電極、さらには画素電
極の形成工程においても採用することが可能である。
液滴吐出装置の概略構成を示す斜視図である。 ピエゾ方式による液体材料の吐出原理を説明する模式断面図である。 ＴＦＴアレイ基板の要部の概略構成を示した平面図である。 バンク構造体の概略構成を示す平面図である。 （ａ）（ｂ）はＴＦＴの要部を示す側断面図である。 （ａ）〜（ｄ）はバンク形成方法を説明するための模式図である。 プラズマ処理装置の概略構成図である。 （ａ）〜（ｅ）は配線パターン形成方法を説明するための模式図である。 （ａ）〜（ｄ）は配線パターン形成方法を説明するための模式図である。 ＴＦＴを形成する手順を示す図である。 ＴＦＴを形成する手順を示す図である。 液晶表示装置を対向基板側から見た平面図である。 図１２のＨ−Ｈ'線に沿う断面図である。 液晶表示装置の等価回路図である。 液晶表示装置の部分拡大断面図である。 非接触型カード媒体の分解斜視図である。 電子機器の具体例を示す外観図である。 アクティブマトリクス基板の一例を模式的に示す断面図である。 アクティブマトリクス基板の異なる例を模式的に示す断面図である。
符号の説明
Ｂ…バンク、 Ｆ１…マンガン層（第１膜、中間層）、 Ｆ２…銀層（第２膜）、 Ｆ
３…ニッケル層（第３膜）、 ＩＪ…液滴吐出装置（インクジェット装置）、 Ｐ…基板
、 １１…ゲート電極（金属配線）、 １２、６１…ゲート配線（金属配線）、 １３、
５５、５６…配線形成領域、 ３４…凹部（配線形成領域）、 ３５…底部、 ３６…側
面、 １００…液晶表示装置（電気光学装置）、 ４００…非接触型カード媒体（電子機
器）、 ６００…携帯電話本体（電子機器）、 ７００…情報処理装置（電子機器）、
８００…時計本体（電子機器）

Claims (12)

  1. 基板上に設けられたバンクによって区画された配線形成領域に液相法により金属配線が
    形成されたデバイスであって、
    前記金属配線は、前記配線形成領域の底部、及び前記配線形成領域に臨む前記バンクの
    側面に沿って成膜された第１膜と、該第１膜上に積層して成膜された第２膜とを有するこ
    とを特徴とするデバイス。
  2. 請求項１記載のデバイスにおいて、
    前記第２膜は、配線本体であり、
    前記第１膜は、前記第２膜と前記配線形成領域の底部、及び前記第２膜と前記バンクの
    前記側面との密着力を向上させる中間層であることを特徴とするデバイス。
  3. 請求項１または２記載のデバイスにおいて、
    前記第２膜を覆って保護する第３膜が前記第２膜上に積層して成膜されることを特徴と
    するデバイス。
  4. 請求項１から３のいずれかに記載のデバイスにおいて、
    前記バンクの前記側面は、前記第１膜の形成材料を含む機能液に対する親液性を有し、
    前記バンクの上面は前記機能液に対する撥液性を有することを特徴とするデバイス。
  5. 請求項１から４のいずれかに記載のデバイスを備えることを特徴とする電気光学装置。
  6. 請求項５記載の電気光学装置を備えることを特徴とする電子機器。
  7. 基板上に設けられたバンクによって区画された配線形成領域に液相法により金属配線を
    形成する方法であって、
    前記配線形成領域の底部、及び前記配線形成領域に臨む前記バンクの側面に親液性を付
    与する工程と、
    前記配線形成領域の底部、及び前記配線形成領域に臨む前記バンクの側面に沿って第１
    膜を成膜する工程と、
    前記第１膜上に積層して第２膜を成膜する工程とを有することを特徴とする金属配線形
    成方法。
  8. 請求項７記載の金属配線形成方法において、
    前記第２膜は、配線本体であり、
    前記第１膜は、前記第２膜と前記配線形成領域の底部、及び前記第２膜と前記バンクの
    前記側面との密着力を向上させる中間層であることを特徴とする金属配線形成方法。
  9. 請求項７または８記載の金属配線形成方法において、
    前記第２膜を覆って保護する第３膜を前記第２膜上に積層して成膜する工程を有するこ
    とを特徴とする金属配線形成方法。
  10. アクティブマトリクス基板の製造方法であって、
    基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁膜の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記絶縁材料を配置した上に画素電極を形成する第６の工程と、を有し、
    前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程におい
    て、請求項７ないし９のいずれか１項に記載の金属配線形成方法を用いることを特徴とす
    るアクティブマトリクス基板の製造方法。
  11. アクティブマトリクス基板の製造方法であって、
    基板上にソース電極及びドレイン電極を形成する第１の工程と、
    前記ソース電極及びドレイン電極の上に半導体層を形成する第２の工程と、
    前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第３の工程と、
    前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、
    前記第１の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程におい
    て、請求項７ないし９のいずれか１項に記載の金属配線形成方法を用いることを特徴とす
    るアクティブマトリクス基板の製造方法。
  12. アクティブマトリクス基板の製造方法であって、
    基板上に半導体層を形成する第１の工程と、
    前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第２の工程と、
    前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領域に
    接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形成す
    る第３の工程と、
    前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、
    前記第２の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程におい
    て、請求項７ないし９のいずれか１項に記載の金属配線形成方法を用いることを特徴とす
    るアクティブマトリクス基板の製造方法。
JP2006128160A 2006-05-02 2006-05-02 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 Pending JP2007300012A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006128160A JP2007300012A (ja) 2006-05-02 2006-05-02 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
TW096115153A TW200746440A (en) 2006-05-02 2007-04-27 Method for forming metal wiring, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
US11/741,925 US20070257261A1 (en) 2006-05-02 2007-04-30 Method for forming metal wiring, method for manufacturing active matrix substrate, device, electro-optical device, and electronic appratus
KR1020070041930A KR20070107593A (ko) 2006-05-02 2007-04-30 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기
CNA2007101009874A CN101068014A (zh) 2006-05-02 2007-05-08 金属配线形成方法、有源矩阵衬底的制造方法、及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006128160A JP2007300012A (ja) 2006-05-02 2006-05-02 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2007300012A true JP2007300012A (ja) 2007-11-15

Family

ID=38660405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006128160A Pending JP2007300012A (ja) 2006-05-02 2006-05-02 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器

Country Status (5)

Country Link
US (1) US20070257261A1 (ja)
JP (1) JP2007300012A (ja)
KR (1) KR20070107593A (ja)
CN (1) CN101068014A (ja)
TW (1) TW200746440A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010155882A (ja) * 2008-12-26 2010-07-15 Hitachi Maxell Ltd 透明導電膜形成用インク及び透明導電膜
JP2013084939A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2020175170A1 (ja) * 2019-02-27 2020-09-03 国立研究開発法人物質・材料研究機構 金属配線を形成する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
NL2007372C2 (en) * 2011-09-08 2013-03-11 Univ Delft Tech A process for the manufacture of a semiconductor device.
CN110741461B (zh) * 2017-06-07 2023-09-26 三菱电机株式会社 半导体装置的制造方法
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
CN112635600A (zh) * 2020-12-22 2021-04-09 泰州隆基乐叶光伏科技有限公司 一种导电背板及其制作方法、背接触光伏组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766817B2 (en) * 2001-07-25 2004-07-27 Tubarc Technologies, Llc Fluid conduction utilizing a reversible unsaturated siphon with tubarc porosity action
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US6812141B1 (en) * 2003-07-01 2004-11-02 Infineon Technologies Ag Recessed metal lines for protective enclosure in integrated circuits
JP3819381B2 (ja) * 2003-07-07 2006-09-06 株式会社半導体理工学研究センター 多層配線構造の製造方法
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010155882A (ja) * 2008-12-26 2010-07-15 Hitachi Maxell Ltd 透明導電膜形成用インク及び透明導電膜
JP2013084939A (ja) * 2011-09-29 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2020175170A1 (ja) * 2019-02-27 2020-09-03 国立研究開発法人物質・材料研究機構 金属配線を形成する方法
KR20210100125A (ko) * 2019-02-27 2021-08-13 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 금속 배선을 형성하는 방법
JPWO2020175170A1 (ja) * 2019-02-27 2021-09-30 国立研究開発法人物質・材料研究機構 金属配線を形成する方法
JP7117047B2 (ja) 2019-02-27 2022-08-12 国立研究開発法人物質・材料研究機構 金属配線を形成する方法
KR102629707B1 (ko) 2019-02-27 2024-01-29 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 금속 배선을 형성하는 방법

Also Published As

Publication number Publication date
TW200746440A (en) 2007-12-16
KR20070107593A (ko) 2007-11-07
CN101068014A (zh) 2007-11-07
US20070257261A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4556838B2 (ja) バンクの形成方法および膜パターンの形成方法
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4239999B2 (ja) 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
JP4240018B2 (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4345710B2 (ja) 膜パターンの形成方法
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4254743B2 (ja) 薄膜トランジスタの製造方法
JP2007300012A (ja) 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP2006245526A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006259687A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP3874003B2 (ja) 配線パターン形成方法、及び膜パターン形成方法
JP2006126692A (ja) 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP4572814B2 (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP4389747B2 (ja) パターン形成方法および配線形成方法
JP2007184445A (ja) 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器
JP2007049173A (ja) 配線パターンの形成方法及びデバイスの製造方法
JP2006352057A (ja) 膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2008098550A (ja) 膜パターンの形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708