CN108022832A - 电极的制作方法、薄膜晶体管及其制作方法、相关基板 - Google Patents

电极的制作方法、薄膜晶体管及其制作方法、相关基板 Download PDF

Info

Publication number
CN108022832A
CN108022832A CN201610936120.1A CN201610936120A CN108022832A CN 108022832 A CN108022832 A CN 108022832A CN 201610936120 A CN201610936120 A CN 201610936120A CN 108022832 A CN108022832 A CN 108022832A
Authority
CN
China
Prior art keywords
hydrophobic
projection
substrate
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610936120.1A
Other languages
English (en)
Inventor
闫梁臣
徐晓光
兰林锋
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
BOE Technology Group Co Ltd
Original Assignee
South China University of Technology SCUT
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, BOE Technology Group Co Ltd filed Critical South China University of Technology SCUT
Priority to CN201610936120.1A priority Critical patent/CN108022832A/zh
Priority to US15/741,737 priority patent/US10262860B2/en
Priority to PCT/CN2017/091131 priority patent/WO2018082327A1/en
Priority to EP17828637.3A priority patent/EP3535776A4/en
Publication of CN108022832A publication Critical patent/CN108022832A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种电极的制作方法、薄膜晶体管及其制作方法、阵列基板、显示面板，用以降低生产成本，实现大面积生产。电极的制作方法包括：在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；去除所述疏水膜；在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的电极；去除所述疏水突起。

Description

电极的制作方法、薄膜晶体管及其制作方法、相关基板
技术领域
本发明涉及半导体技术领域，尤其涉及一种电极的制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
氧化物薄膜晶体管，作为实现电信号处理、控制与传输功能的基础元件，应用于平板显示、柔性电子领域及智能电子等新兴领域。但与传统的硅基微电子器件相比，氧化物薄膜晶体管在性能、稳定性、工作速度和集成度等方面还存在很大的差距。
目前，提高氧化物薄膜晶体管的工作速度一般通过提高氧化物半导体材料的迁移率、减小沟道长度以及减少寄生电容等方式实现。现有技术通常采用减小沟道长度的方式来提高氧化物薄膜晶体管的工作速度。
现有技术一般采用传统的光刻技术或离子束刻蚀技术实现短沟道(沟道长度小于等于5微米)氧化物薄膜晶体管的制备，这些技术虽然能有效实现短沟道氧化物器件的制备，但存在材料浪费、工艺复杂、生产成本高、刻蚀效率低、无法大面积生产等问题。
发明内容
本发明实施例提供了一种电极的制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置，用以降低生产成本，实现大面积生产。
本发明实施例提供的一种电极的制作方法，该方法包括：
在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；
去除所述疏水膜；
在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的电极；
去除所述疏水突起。
由本发明实施例提供的电极的制作方法，该方法中首先在基板上制作具有疏水性质的疏水结构，疏水结构包括疏水突起和疏水膜；之后去除疏水膜，在疏水突起上制作导电溶液，使得导电溶液在疏水突起上去浸润，形成位于疏水突起两侧的电极；最后去除疏水突起，本发明实施例是利用疏水突起的疏水效应，让导电溶液自发在疏水突起上去浸润，来形成电极，不需要采用光刻技术或离子(电子)束刻蚀技术，能够降低生产成本，且本发明实施例可以大面积制备疏水结构，即可实现大面积生产；另外，当采用本发明实施例的方法制作薄膜晶体管的源极和漏极时，可以控制疏水突起在沿薄膜晶体管沟道长度方向上的宽度值不大于5微米，来制作短沟道薄膜晶体管，制作短沟道薄膜晶体管时不需要采用光刻技术或离子(电子)束刻蚀技术，大大降低了生产成本。
较佳地，所述在基板上制作至少一具有疏水性质的疏水结构，包括：
在基板上采用喷墨打印的方法印刷至少一具有疏水性质的疏水结构。
较佳地，所述疏水结构的材料为全氟树脂材料。
较佳地，所述去除所述疏水膜，包括：
对制作有所述疏水结构的基板进行等离子体处理后对等离子体处理后的基板进行退火处理。
较佳地，所述等离子体处理的功率为30瓦到100瓦，等离子体处理时间为3分钟到15分钟。
较佳地，所述退火处理的温度为80℃到150℃，退火处理时间为5分钟到20分钟。
较佳地，所述在至少一疏水突起上制作导电溶液之后，在去除所述疏水突起之前，还包括：
对制作有所述导电溶液的基板进行退火处理。
较佳地，所述去除所述疏水突起，包括：
将制作有所述导电溶液的基板放入氟溶剂中浸泡。
较佳地，所述去除所述疏水膜后，保留的每一所述疏水突起在设定方向上的宽度小于等于第一预设值，每一所述疏水突起的高度大于第二预设值。
较佳地，所述第一预设值为5微米，所述第二预设值为5纳米。
较佳地，在所述基板上制作的疏水结构在设定方向上的宽度大于等于10微米，所述疏水突起的高度大于10纳米。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括源极和漏极的制作方法，其中，所述源极和所述漏极的制作采用上述的电极制作方法制作。
较佳地，该方法具体包括：
在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；
去除所述疏水膜；
在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的源极和漏极；
去除所述疏水突起。
较佳地，所述在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在基板上依次制作栅极，栅极绝缘层和半导体有源层；或，
在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上依次制作栅极和栅极绝缘层；以及，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上制作半导体有源层；或，
在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上制作半导体有源层；以及，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上依次制作栅极绝缘层和栅极；或，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上依次制作半导体有源层、栅极绝缘层和栅极。
较佳地，在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上依次制作栅极和栅极绝缘层；以及，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上制作有机半导体有源层；或，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上依次制作有机半导体有源层、栅极绝缘层和栅极。
本发明实施例还提供了一种薄膜晶体管，该薄膜晶体管采用上述的薄膜晶体管的制作方法制作形成。
本发明实施例还提供了一种阵列基板，该阵列基板包括上述的薄膜晶体管。
本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
附图说明
图1为本发明实施例提供的一种电极的制作方法流程图；
图2a-图6b为本发明实施例提供的一种电极的制作过程的不同阶段的结构示意图；
图7为本发明实施例提供的制作的具有疏水性质的疏水结构的高度图；
图8为本发明实施例提供的电极之间形成的间隙的长度统计分布图；
图9为本发明实施例提供的底栅顶接触薄膜晶体管的结构示意图；
图10为本发明实施例提供的底栅底接触薄膜晶体管的结构示意图；
图11为本发明实施例提供的顶栅顶接触薄膜晶体管的结构示意图；
图12为本发明实施例提供的顶栅底接触薄膜晶体管的结构示意图。
具体实施方式
本发明实施例提供了一种电极的制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置，用以在制作短沟道薄膜晶体管时，降低生产成本，实现大面积生产。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图介绍本发明具体实施例提供的电极的制作方法。
如图1所示，本发明具体实施例提供了一种电极的制作方法，包括：
S101、在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；
S102、去除所述疏水膜；
S103、在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的电极；
S104、去除所述疏水突起。
本发明具体实施例制作电极时，首先在基板上制作至少一具有疏水性质的疏水结构，每一疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；之后去除疏水膜，在至少一疏水突起上制作导电溶液，使得导电溶液侵润疏水突起，形成位于疏水突起两侧的电极；最后去除疏水突起，本发明实施例是利用疏水突起的疏水效应，让导电溶液自发在疏水突起上去浸润，来形成电极，不需要采用光刻技术或离子(电子)束刻蚀技术，能够降低生产成本，且本发明实施例可以大面积制备疏水结构，即可实现大面积生产；另外，当采用本发明实施例的电极制作方法制作薄膜晶体管的源极和漏极时，可以控制疏水突起在沿薄膜晶体管沟道长度方向上的宽度值不大于5微米，来制作短沟道薄膜晶体管，制作短沟道薄膜晶体管时不需要采用光刻技术或离子(电子)束刻蚀技术，大大降低了生产成本。
具体地，本发明具体实施例在去除了疏水膜后，保留的每一疏水突起在设定方向上的宽度小于等于第一预设值，每一疏水突起的高度大于第二预设值，具体实施时，第一预设值为5微米，第二预设值为5纳米，设定方向可以沿需要形成的薄膜晶体管的沟道长度的方向，实际生产过程中，第一预设值和第二预设值的具体值根据实际生产的需要进行设定，本发明具体实施例并不做具体限定。
下面结合附图2a-附图8详细介绍本发明具体实施例提供的电极的具体制作方法。
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
如图2a和图2b所示，在基板100上采用喷墨打印的方法印刷至少一具有疏水性质的疏水结构101，图2a和图2b中仅示出了其中的一个疏水结构101，每一疏水结构101包括位于边缘区域的两个疏水突起1011和位于中间区域的疏水膜1012。本发明具体实施例中基板100的材料可以选择玻璃、二氧化硅或塑料等，在实际生产过程中，基板100上还可以制作有其它膜层，如制作有半导体薄膜或介质层，之后在半导体薄膜或介质层上采用喷墨打印的方法印刷具有疏水性质的疏水结构101。
具体地，如图2a和图2b所示，本发明具体实施例中疏水结构101的材料为全氟树脂材料，本发明具体实施例在基板100上采用喷墨打印的方法印刷具有疏水性质的全氟树脂，由于喷墨打印具有咖啡环效应，因此全氟树脂自发形成明显的疏水突起1011。以下本发明具体实施例中的疏水结构101以全氟树脂为例进行介绍。
具体实施时，本发明具体实施例以后续形成的电极之间的间隙不大于5微米(μm)为例进行介绍，具体实施时，如图2a所示，采用喷墨打印的方法印刷的具有疏水性质的全氟树脂的线宽d2不小于10μm，如图2b所示，形成的疏水突起1011的高度d1大于10纳米(nm)。其中，全氟树脂的线宽d2不小于10μm，这样能够保证疏水突起1011在设定方向上的宽度不大于5μm；由于疏水突起1011的高度d1大于10nm，这样能够保证后续在去除疏水膜之后，保留的疏水突起1011的高度大于5nm，进而使得后续在疏水突起上印刷的导电溶液无法印刷成型，而在疏水突起上去浸润，实际生产过程中，只要保证保留的疏水突起1011的高度大于5nm即可，考虑到材料的成本，实际生产过程中保留的疏水突起1011的高度不大于100nm。
如图3a和图3b所示，接着去除疏水膜，具体地，对制作有疏水结构101的基板100进行等离子体处理，并对等离子体处理后的基板100进行退火处理，图3a中的箭头方向表示等离子体处理时等离子束的方向。当然，在实际生产过程中，还可以采用药液浸润腐蚀法去除疏水膜，但采用该方法会对处理物的表面造成较大的损伤。
具体实施时，本发明具体实施例采用氧等离子体处理制作有疏水结构101的基板100，氧等离子体为氧气加电产生的等离子体，本发明具体实施例处理时的功率选择30瓦(W)到100W，处理时间为3分钟(min)到15min，具体处理功率和处理时间根据实际生产工艺需要进行设定，本发明具体实施例并不做具体限定。
本发明具体实施例采用等离子体处理除去了疏水膜，如图3b所示，之后对等离子体处理后的基板100进行退火处理，退火处理能够进一步去除疏水突起1011中的溶剂，能够使得后续印刷的导电溶液在疏水突起1011上更好的实现去浸润。具体实施时，本发明具体实施例中退火处理时的退火温度一般选择80℃到150℃，退火时间一般选择5min到20min，具体退火温度和退火时间根据实际生产工艺需要进行设定，本发明具体实施例并不做具体限定。
在采用等离子体处理除去疏水膜时，由于疏水突起1011未被遮挡，因此疏水突起1011也被部分去除，由于之前形成的疏水突起1011的高度d1大于10nm，因此能够很好的保证去除了疏水膜之后保留下来的疏水突起1011的高度d4大于5nm，当然，在实际生产过程中，在等离子体处理时也可以对疏水突起1011进行遮挡，使得在等离子体处理时不去除疏水突起1011；另外，由于之前形成的全氟树脂的线宽d2不小于10μm，因此能够很好的保证去除了疏水膜之后保留下来的疏水突起1011的宽度d3不超过5μm。
如图4a和图4b所示，接着在疏水突起1011上印刷导电溶液102，具体实施时，本发明具体实施例印刷的导电溶液102形成的图形的宽度D大于疏水突起的宽度d3，这样能够很好的保证导电溶液102侵润疏水突起1011；优选地，本发明具体实施例中的导电溶液102选择现有技术通常选用的金(Au)墨水，或银(Ag)墨水，或铜(Cu)墨水，或导电聚合物，当然，在实际生产过程中，还可以选择其它的导电溶液，本发明具体实施例并不对导电溶液选择的材料做具体限定。
如图5a和图5b所示，导电溶液102覆盖疏水突起1011部分由于疏水突起1011的疏水性，而被排斥到疏水突起1011的两边；接着，对印刷有导电溶液102的基板进行退火处理，形成位于疏水突起两侧的电极103。本发明具体实施例进行退火处理时的退火温度可以根据导电溶液102的材料特性进行设定，温度的设定能够保证去除导电溶液102中的溶剂又不因为温度过高造成导电溶液102的分解，当然，在实际生产过程中，还可以对印刷有导电溶液102的基板100进行其它干燥工艺。
本发明具体实施例利用全氟树脂与基板表面的浸润性差异，同时通过调控导电溶液102的粘度、表面能和体积，实现导电溶液102在疏水突起1011上的去浸润，得到与疏水突起1011的宽度d3相当的空白区。具体实施时，可以通过调整导电溶液102的溶剂，添加物实现导电溶液102在疏水突起1011上的去浸润；通过调节印刷的导电溶液的多少以及干燥工艺的参数得到与疏水突起1011的宽度d3相当的空白区。
如图6a和图6b所示，最后去除疏水突起，具体地，将印刷有导电溶液102的基板100放入氟溶剂中浸泡，浸泡一段时间后取出，浸泡时间根据实际工艺生产的需要设定，取出后用氮气吹干，并用乙醇清洗多次，在电极103之间形成间隙，该间隙的长度d5不超过5μm。
另外，为了验证本发明具体实施例制作的疏水结构101包括位于边缘区域的两个疏水突起1011和位于中间区域的疏水膜1012，对形成的疏水结构101进行高度测试，具体测试结果如图7所示，图中横坐标表示疏水结构101的长度，纵坐标表示疏水结构101的高度，从图中可以明显的看到，疏水结构101存在明显的疏水突起1011。
另外，为了验证本发明具体实施例制作的电极103之间形成的间隙的长度的数值分布，对采用本发明具体实施例提供的电极的制作方法制作形成的100对电极103之间形成的间隙的长度进行了测量统计，统计分布图如图8所示，图中横坐标表示电极103之间形成的间隙的长度，纵坐标表示电极103的个数，从图中可以看到，采用本发明具体实施例提供的方法制作形成的电极103之间形成的间隙的长度不超过5μm。
本发明具体实施例还提供了一种薄膜晶体管的制作方法，该方法包括源极和漏极的制作方法，其中，源极和漏极的制作采用本发明具体实施例提供的上述电极的制作方法制作。本发明具体实施例可以制作短沟道无机半导体薄膜晶体管，也可制作短沟道有机半导体薄膜晶体管。
具体地，本发明具体实施例制作薄膜晶体管，包括：
在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；
去除所述疏水膜；
在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的源极和漏极；
去除所述疏水突起。
本发明具体实施例可以制作底栅顶接触、底栅底接触、顶栅底接触和顶栅顶接触结构的短沟道无机半导体薄膜晶体管，也可制作底栅底接触和顶栅底接触结构的短沟道有机半导体薄膜晶体管。
下面结合附图9-附图12详细的介绍本发明具体实施例提供的薄膜晶体管的具体制作方法。
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
实施例一：
下面详细介绍底栅顶接触结构的短沟道无机半导体薄膜晶体管的制作。
如图9所示，首先在基板100上制作栅极220，栅极220的材料选择金属或导电氧化物，栅极220可以采用溅射、蒸镀、溶液涂布或印刷等方法制作，栅极220的具体制作方法与现有技术类似，这里不再赘述。
接着，在栅极220上制作栅极绝缘层230，栅极绝缘层230为单层氧化物或多层氧化物的组合物，栅极绝缘层230可以采用阳极氧化、溅射、溶液涂布或印刷等方法制作，栅极绝缘层230的具体制作方法与现有技术类似，这里不再赘述。
接着，在栅极绝缘层230上制作无机半导体有源层240，无机半导体有源层240的材料为氧化物半导体，无机半导体有源层240可以采用溅射、溶液涂布或印刷等方法制作，无机半导体有源层240的具体制作方法与现有技术类似，这里不再赘述。
接着，在无机半导体有源层240上制作源极250a和漏极250b，源极250a和漏极250b的具体制作方法采用本发明具体实施例提供的上述电极的制作方法制作形成，具体包括：
首先，在无机半导体有源层240上采用喷墨打印的方法印刷具有疏水性质的全氟树脂，印刷的全氟树脂自发形成明显的疏水突起；之后，使用等离子体处理印刷有全氟树脂的无机半导体有源层240，等离子体处理时的功率为30W到100W，时间为3min到15min，等离子体处理后的无机半导体有源层240经80℃到150℃退火5min到20min，得到疏水突起；之后，在疏水突起上印刷导电溶液，导电溶液覆盖疏水突起的部分由于疏水突起的疏水性，而被排斥到疏水突起的两边，再对印刷有导电溶液的基板进行退火固化，形成源极250a和漏极250b；最后，将完成上述步骤的基板放入氟溶剂中浸泡一段时间，取出后用氮气吹干和用乙醇清洗多次，形成源极250a和漏极250b之间的沟道区域，形成的沟道长度d6不超过5μm。
实施例二：
下面详细介绍底栅底接触结构的短沟道无机半导体薄膜晶体管的制作。
如图10所示，首先在基板100上依次制作栅极220和栅极绝缘层230，栅极220和栅极绝缘层230的具体制作方法与实施例一的制作方法相同，这里不再赘述。
接着，在栅极绝缘层230上制作源极250a和漏极250b，源极250a和漏极250b的具体制作方法采用本发明具体实施例提供的上述电极的制作方法制作形成，具体包括：
首先，在栅极绝缘层230上采用喷墨打印的方法印刷具有疏水性质的全氟树脂，印刷的全氟树脂自发形成明显的疏水突起；之后，使用等离子体处理印刷有全氟树脂的栅极绝缘层230，等离子体处理时的功率为30W到100W，时间为3min到15min，等离子体处理后的栅极绝缘层230经80℃到150℃退火5min到20min，得到疏水突起；之后，在疏水突起上印刷导电溶液，导电溶液覆盖疏水突起的部分由于疏水突起的疏水性，而被排斥到疏水突起的两边，再对印刷有导电溶液的基板进行退火固化，形成源极250a和漏极250b；最后，将完成上述步骤的基板放入氟溶剂中浸泡一段时间，取出后用氮气吹干和用乙醇清洗多次，形成源极250a和漏极250b之间的沟道区域，形成的沟道长度d7不超过5μm。
最后，在源极250a和漏极250b上制作无机半导体有源层240，无机半导体有源层240的具体制作方法与实施例一的制作方法相同，这里不再赘述。
实施例三：
下面详细介绍顶栅顶接触结构的短沟道无机半导体薄膜晶体管的制作。
如图11所示，首先在基板100上制作无机半导体有源层240，无机半导体有源层240的具体制作方法与实施例一的制作方法相同，这里不再赘述。
接着，在无机半导体有源层240上制作源极250a和漏极250b，源极250a和漏极250b的具体制作方法与实施例一的制作方法相同，这里不再赘述，制作形成的源极250a和漏极250b之间的沟道长度d8不超过5μm。
接着，在源极250a和漏极250b上依次制作栅极绝缘层230和栅极220，栅极绝缘层230和栅极220的具体制作方法与实施例一的制作方法相同，这里不再赘述。
实施例四：
下面详细介绍顶栅底接触结构的短沟道无机半导体薄膜晶体管的制作。
如图12所示，首先，在基板100上制作源极250a和漏极250b，源极250a和漏极250b的具体制作方法采用本发明具体实施例提供的上述电极的制作方法制作形成，具体包括：
首先在基板100上采用喷墨打印的方法印刷具有疏水性质的全氟树脂，印刷的全氟树脂自发形成明显的疏水突起；之后，使用等离子体处理印刷有全氟树脂的基板100，等离子体处理时的功率为30W到100W，时间为3min到15min，等离子体处理后的基板100经80℃到150℃退火5min到20min，得到疏水突起；之后，在疏水突起上印刷导电溶液，导电溶液覆盖疏水突起的部分由于疏水突起的疏水性，而被排斥到疏水突起的两边，再对印刷有导电溶液的基板进行退火固化，形成源极250a和漏极250b；最后，将完成上述步骤的基板放入氟溶剂中浸泡一段时间，取出后用氮气吹干和用乙醇清洗多次，形成源极250a和漏极250b之间的沟道区域，形成的沟道长度d9不超过5μm。
接着，在源极250a和漏极250b上依次制作无机半导体有源层240、栅极绝缘层230和栅极220，无机半导体有源层240、栅极绝缘层230和栅极220的具体制作方法与实施例一的制作方法相同，这里不再赘述。
实施例五：
下面详细介绍底栅底接触结构的短沟道有机半导体薄膜晶体管的制作。
如图10所示，首先在基板100上制作栅极220，栅极220的材料选择金属、导电氧化物或导电聚合物，栅极220可以采用溅射、蒸镀、溶液涂布或印刷等方法制作，栅极220的具体制作方法与现有技术类似，这里不再赘述。
接着，在栅极220上制作栅极绝缘层230，栅极绝缘层230为单层材料或多层材料的组合，该材料为有机聚合物或无机氧化物，栅极绝缘层230可以采用阳极氧化、溅射、溶液涂布或印刷等方法制作，栅极绝缘层230的具体制作方法与现有技术类似，这里不再赘述。
接着，在栅极绝缘层230上制作源极250a和漏极250b，源极250a和漏极250b的具体制作方法与实施例二的制作方法类似，这里不再赘述。
最后，在源极250a和漏极250b上制作有机半导体有源层340，有机半导体有源层340的材料选择有机聚合物半导体、有机小分子半导体、石墨烯或碳纳米管等，有机半导体有源层340可以采用蒸镀、溶液涂布或印刷等方法制作，有机半导体有源层340的具体制作方法与现有技术类似，这里不再赘述。
实施例六：
下面详细介绍顶栅底接触结构的短沟道有机半导体薄膜晶体管的制作。
如图12所示，首先，在基板100上制作源极250a和漏极250b，源极250a和漏极250b的具体制作方法与实施例四类似，这里不再赘述。
接着，在源极250a和漏极250b上依次制作有机半导体有源层340、栅极绝缘层230和栅极220，有机半导体有源层340、栅极绝缘层230和栅极220的具体制作方法与实施例五的制作方法相同，这里不再赘述。
本发明具体实施例制作短沟道薄膜晶体管时，利用喷墨打印中的咖啡环效应，结合等离子体处理，获得宽度小于5μm的具有疏水性质的疏水突起，利用该疏水突起的疏水效应，让导电溶液自发在疏水突起上去润湿，形成源极和漏极，形成的源极和漏极之间的沟道长度小于5μm。
本发明具体实施例制作薄膜晶体管与现有技术制作薄膜晶体管相比，具有以下优势：
第一、本发明具体实施例结合喷墨打印和等离子体处理工艺，制作沟道长度小于5μm的短沟道薄膜晶体管，工艺简单，不需要采用光刻技术或离子(电子)束刻蚀技术，大大降低了成本；
第二、本发明具体实施例采用喷墨打印的方法制作具有疏水性质的疏水结构，可实现大面积源漏电极及器件阵列的制备；
第三、本发明具体实施例可以通过调节喷墨打印参数、导电溶液成分、干燥工艺参数等工艺条件来控制形成的疏水突起的宽度的均匀性，能够将疏水突起的宽度精准的控制在5μm，从而形成的源漏极之间的沟道长度不会在5μm左右有较大的偏差，使得制作的源漏电极之间的沟道长度分散性小；
第四、本发明具体实施例可制作短沟道无机半导体薄膜晶体管，也可制作短沟道有机半导体薄膜晶体管；
第五、采用本发明具体实施例制作形成的薄膜晶体管的工作速度将提高，同时也提高了器件的集成度。
本发明具体实施例还提供了一种薄膜晶体管，该薄膜晶体管采用本发明具体实施例提供的上述薄膜晶体管的制作方法制作形成。
本发明具体实施例还提供了一种阵列基板，该阵列基板包括本发明具体实施例提供的上述薄膜晶体管。
本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述阵列基板，该显示面板可以为液晶面板或有机发光二极管(Organic LightEmitting Diode，OLED)面板等显示面板，也可以为手机、显示器、pad等装置。
综上所述，本发明具体实施例提供一种电极的制作方法，该方法包括：在基板上制作至少一具有疏水性质的疏水结构，每一疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；去除疏水膜；在至少一疏水突起上制作导电溶液，使得导电溶液侵润疏水突起，形成位于疏水突起两侧的电极；去除疏水突起。本发明具体实施例利用疏水突起的疏水效应，让导电溶液自发在疏水突起上去浸润，形成电极，不需要采用光刻技术或离子(电子)束刻蚀技术，大大降低了成本；在实际生产过程中，本发明具体实施例可以大面积制备疏水结构，即可实现大面积生产；另外，当采用本发明实施例的方法制作薄膜晶体管的源极和漏极时，可以控制疏水突起在沿薄膜晶体管沟道长度方向上的宽度值不大于5微米，来制作短沟道薄膜晶体管，制作短沟道薄膜晶体管时不需要采用光刻技术或离子(电子)束刻蚀技术，该薄膜晶体管的工作速度较高，同时也能提高薄膜晶体管的集成度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种电极的制作方法，其特征在于，所述方法包括：
在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；
去除所述疏水膜；
在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的电极；
去除所述疏水突起。
2.根据权利要求1所述的方法，其特征在于，所述在基板上制作至少一具有疏水性质的疏水结构，包括：
在基板上采用喷墨打印的方法印刷至少一具有疏水性质的疏水结构。
3.根据权利要求2所述的方法，其特征在于，所述疏水结构的材料为全氟树脂材料。
4.根据权利要求1所述的方法，其特征在于，所述去除所述疏水膜，包括：
对制作有所述疏水结构的基板进行等离子体处理后对等离子体处理后的基板进行退火处理。
5.根据权利要求4所述的方法，其特征在于，所述等离子体处理的功率为30瓦到100瓦，等离子体处理时间为3分钟到15分钟。
6.根据权利要求4所述的方法，其特征在于，所述退火处理的温度为80℃到150℃，退火处理时间为5分钟到20分钟。
7.根据权利要求1所述的方法，其特征在于，所述在至少一疏水突起上制作导电溶液之后，在去除所述疏水突起之前，还包括：
对制作有所述导电溶液的基板进行退火处理。
8.根据权利要求3所述的方法，其特征在于，所述去除所述疏水突起，包括：
将制作有所述导电溶液的基板放入氟溶剂中浸泡。
9.根据权利要求1所述的方法，其特征在于，所述去除所述疏水膜后，保留的每一所述疏水突起在设定方向上的宽度小于等于第一预设值，每一所述疏水突起的高度大于第二预设值。
10.根据权利要求10所述的方法，其特征在于，所述第一预设值为5微米，所述第二预设值为5纳米。
11.根据权利要求1所述的方法，其特征在于，在所述基板上制作的疏水结构在设定方向上的宽度大于等于10微米，所述疏水突起的高度大于10纳米。
12.一种薄膜晶体管的制作方法，包括源极和漏极的制作方法，其特征在于，所述源极和所述漏极的制作采用权利要求1-11任一权利要求所述的电极的制作方法制作。
13.根据权利要求12所述的方法，其特征在于，具体包括：
在基板上制作至少一具有疏水性质的疏水结构，每一所述疏水结构包括位于边缘区域的疏水突起和位于中间区域的疏水膜；
去除所述疏水膜；
在至少一疏水突起上制作导电溶液，使得所述导电溶液侵润所述疏水突起，形成位于所述疏水突起两侧的源极和漏极；
去除所述疏水突起。
14.根据权利要求13所述的方法，其特征在于，所述在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上依次制作栅极，栅极绝缘层和半导体有源层；或，
在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上依次制作栅极和栅极绝缘层；以及，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上制作半导体有源层；或，
在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上制作半导体有源层；以及，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上依次制作栅极绝缘层和栅极；或，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上依次制作半导体有源层、栅极绝缘层和栅极。
15.根据权利要求13所述的方法，其特征在于，在基板上制作至少一具有疏水性质的疏水结构之前，该方法还包括：
在所述基板上依次制作栅极和栅极绝缘层；以及，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上制作有机半导体有源层；或，
在去除所述疏水突起之后，该方法还包括：
在所述源极和所述漏极上依次制作有机半导体有源层、栅极绝缘层和栅极。
16.一种薄膜晶体管，其特征在于，采用权利要求12-15任一权利要求所述的薄膜晶体管的制作方法制作形成。
17.一种阵列基板，其特征在于，包括权利要求16所述的薄膜晶体管。
18.一种显示面板，其特征在于，包括权利要求17所述的阵列基板。
CN201610936120.1A 2016-11-01 2016-11-01 电极的制作方法、薄膜晶体管及其制作方法、相关基板 Pending CN108022832A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610936120.1A CN108022832A (zh) 2016-11-01 2016-11-01 电极的制作方法、薄膜晶体管及其制作方法、相关基板
US15/741,737 US10262860B2 (en) 2016-11-01 2017-06-30 Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus
PCT/CN2017/091131 WO2018082327A1 (en) 2016-11-01 2017-06-30 Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus
EP17828637.3A EP3535776A4 (en) 2016-11-01 2017-06-30 METHOD FOR PRODUCING ELECTRODES, METHOD FOR PRODUCING A THIN-LAYER TRANSISTOR, METHOD FOR PRODUCING AN ARRAY SUBSTRATE, THIN-LAYER TRANSISTOR, ARRAY SUBSTRATE AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610936120.1A CN108022832A (zh) 2016-11-01 2016-11-01 电极的制作方法、薄膜晶体管及其制作方法、相关基板

Publications (1)

Publication Number Publication Date
CN108022832A true CN108022832A (zh) 2018-05-11

Family

ID=62069797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610936120.1A Pending CN108022832A (zh) 2016-11-01 2016-11-01 电极的制作方法、薄膜晶体管及其制作方法、相关基板

Country Status (4)

Country Link
US (1) US10262860B2 (zh)
EP (1) EP3535776A4 (zh)
CN (1) CN108022832A (zh)
WO (1) WO2018082327A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110614863A (zh) * 2019-09-06 2019-12-27 华南理工大学 一种实现喷墨打印均匀图案阵列的方法
CN110931147A (zh) * 2019-12-10 2020-03-27 华中科技大学 一种纳米颗粒自组装的透明电路板及制备方法与应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593778B1 (en) * 2019-02-27 2020-03-17 Cemalettin Basaran Electrostatic doping-based all GNR tunnel field-effect transistor
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029382A1 (en) * 2001-03-09 2004-02-12 Takeo Kawase Pattering method
CN106229410A (zh) * 2016-07-22 2016-12-14 华南理工大学 基于亲疏水效应制备短沟道薄膜晶体管的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP2006019672A (ja) * 2004-06-02 2006-01-19 Seiko Epson Corp トランジスタの製造方法、電気光学装置の製造方法、および電子デバイスの製造方法
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100728054B1 (ko) * 2005-12-15 2007-06-13 삼성전자주식회사 이미지 드럼 및 이미지 드럼의 제작방법
TWI313513B (en) * 2006-08-18 2009-08-11 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
TWI316296B (en) 2006-09-05 2009-10-21 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
JP2008192911A (ja) 2007-02-06 2008-08-21 Toshiba Corp 電子デバイスおよびその製造方法
KR101454200B1 (ko) * 2008-03-14 2014-10-28 삼성디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법
CN102222770B (zh) 2011-06-17 2012-12-19 华中科技大学 一种小线宽沟道的制备方法及其应用
CN105264683B (zh) 2013-04-06 2017-10-27 印度坎普尔理工学院 有机薄膜晶体管及其制造和使用方法
JP2015005568A (ja) 2013-06-19 2015-01-08 株式会社リコー 前駆体ゾルゲル溶液、電気機械変換素子、液滴吐出ヘッド、及びインクジェット記録装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029382A1 (en) * 2001-03-09 2004-02-12 Takeo Kawase Pattering method
CN106229410A (zh) * 2016-07-22 2016-12-14 华南理工大学 基于亲疏水效应制备短沟道薄膜晶体管的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YUZHI LI: "《Coffee-Ring Defined Short Channels for Inkjet-Printed Metal Oxide Thin-Film Transistors》", 《ACS APPLIED MATERIALS & INTERFACES》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110614863A (zh) * 2019-09-06 2019-12-27 华南理工大学 一种实现喷墨打印均匀图案阵列的方法
CN110931147A (zh) * 2019-12-10 2020-03-27 华中科技大学 一种纳米颗粒自组装的透明电路板及制备方法与应用

Also Published As

Publication number Publication date
EP3535776A4 (en) 2020-05-27
US10262860B2 (en) 2019-04-16
WO2018082327A1 (en) 2018-05-11
EP3535776A1 (en) 2019-09-11
US20180337201A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
CN108022832A (zh) 电极的制作方法、薄膜晶体管及其制作方法、相关基板
CN100580973C (zh) 薄膜晶体管、布线基板、显示装置以及电子设备
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
EP2510546B1 (en) Electronic device
KR20030082416A (ko) 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
CN101582391B (zh) 图样形成方法、半导体装置制造方法以及显示器制造方法
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
CN105247696A (zh) 制造有机电子装置的方法及有机电子装置
CN106229410A (zh) 基于亲疏水效应制备短沟道薄膜晶体管的方法
KR100692445B1 (ko) 다층 배선 구조의 형성 방법, 회로 기판의 제조 방법, 및디바이스의 제조 방법
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
CN103413891B (zh) 一种用以改进结构性能的有机薄膜晶体管制备方法
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
CN105576039A (zh) 图形化薄膜及薄膜晶体管的制备方法
KR101868867B1 (ko) 플렉서블 표시장치의 제조 방법
TW201432800A (zh) 電子裝置之製造方法
JP3951750B2 (ja) 物質充填方法、膜形成方法、デバイスおよびデバイスの製造方法
JP2008098550A (ja) 膜パターンの形成方法
JP2008147465A (ja) トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
CN100362413C (zh) 一种制作电子装置的方法
JP4617642B2 (ja) 配線基板の製造方法、及び電気光学装置の製造方法
JP2008093620A (ja) 膜パターンの形成方法
JP2007103758A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180511

RJ01 Rejection of invention patent application after publication