CN100362413C - 一种制作电子装置的方法 - Google Patents

一种制作电子装置的方法 Download PDF

Info

Publication number
CN100362413C
CN100362413C CNB2004100802901A CN200410080290A CN100362413C CN 100362413 C CN100362413 C CN 100362413C CN B2004100802901 A CNB2004100802901 A CN B2004100802901A CN 200410080290 A CN200410080290 A CN 200410080290A CN 100362413 C CN100362413 C CN 100362413C
Authority
CN
China
Prior art keywords
rectangular
substrate
electronic installation
making electronic
polymer composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100802901A
Other languages
English (en)
Other versions
CN1755466A (zh
Inventor
胡堂祥
何家充
黄良莹
李正中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CNB2004100802901A priority Critical patent/CN100362413C/zh
Publication of CN1755466A publication Critical patent/CN1755466A/zh
Application granted granted Critical
Publication of CN100362413C publication Critical patent/CN100362413C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种制作电子装置的方法,包括以下步骤:提供一基板;在该基板上以导电材料形成一第一长条;将一绝缘层材料涂布于该第一长条及该基板上,并完全覆盖该第一长条及该基板;在该绝缘层材料上并基于该绝缘层材料形成一第二长条;将一导电高分子材料形成于该绝缘层材料上,并完全覆盖该第二长条;以电浆蚀刻方式蚀刻该导电高分子材料,使得该第二长条上的导电高分子材料被完全移除;以及在该第二长条上及该导电高分子材料上形成一半导体层材料。本发明利用绝缘层图案化并搭配干蚀刻(电浆蚀刻)方式来制作一(有机)薄膜晶体管,可达到减少制作步骤以及自动对准的目的。

Description

一种制作电子装置的方法
技术领域
本发明涉及一种制作电子装置的方法,特别是涉及一种将绝缘层图案化并搭配干蚀刻方式来制作薄膜晶体管的方法。
背景技术
液晶显示器产品使用于各种形式的信息技术产品上以作为使用者界面装置,如个人计算机产品、便携式计算机终端机产品等。一般在制造液晶显示器产品中,使用一连续的薄膜晶体管结构作为一连续的交换元件,其使得像素电极运行,以提供液晶显示器产品的操作。
因此,薄膜晶体管对于液晶显示器的制造极其重要。一般的薄膜晶体管,尤其是下接触式(bottom contact)有机薄膜晶体管,其电极制作是由黄光制作来完成,黄光制作虽然可以轻易地定义信道的长度(channel length),但是电极的制作必须经过曝光、显影、蚀刻、去光阻等多道步骤。因此,要如何减少制作步骤以制作出显示器用的薄膜晶体管,成为业界所急需解决的问题。
上述问题的一种解决方法为使用图案化材料搭配电浆蚀刻,例如台湾专利公告第518682号,其揭示一种薄膜晶体管结构的制作方法,如图1A至图1C所示,该薄膜晶体管结构的制作方法包括下列步骤:
a)提供一基底10,并在该基底10上形成一闸极电极12;
b)在该基底10及该闸极电极12上完全覆盖一第一介电层14,然后在该第一介电层14上覆盖一回填介电层16;
c)利用电浆18回蚀刻(etch back),直至该闸极电极12上的回填介电层16完全被移除,并同时形成一对图案化覆盖回填介电层16a与16b;
d)在第一介电层14的暴露部分及一对图案化覆盖回填介电层16a与16b上形成一图案化第三介电层20及对准该图案化第三介电层20的一图案化主动半导体层22;以及
e)在图案化主动半导体层22的一对端点上形成相接触的一对图案化欧姆接触层24a与24b及对准其上的一对图案化导电层26a与26b,该图案化导电层26a与26b作为电极(汲/源极)。
依此方法虽然可制作出具有可靠性的薄膜晶体管结构,但仍须要多道繁琐的黄光制作步骤(曝光、显影、蚀刻、去光阻),同时如果是以有机材料为绝缘层时,有机电极的图案化将不容易制作,且易受材料性质的限制;如果以印刷(printing)的方式制作电极,则又会出现对位不易的困难。
发明内容
本发明所要解决的技术问题在于提供一种制作电子装置的方法,其利用绝缘层图案化并搭配干蚀刻(电浆蚀刻)方式来制作一(有机)薄膜晶体管,可达到减少制作步骤以及自动对准(self-alignment)的目的。
为了实现上述目的,本发明提供了一种制作电子装置的方法,其特点在于,包括以下步骤:a)提供一基板;b)在该基板上以导电材料形成一第一长条;c)将一绝缘层材料涂布于该第一长条及该基板上,并完全覆盖该第一长条及该基板;d)在该绝缘层材料上并基于该绝缘层材料形成一第二长条;e)将一导电高分子材料形成于该绝缘层材料上,并完全覆盖该第二长条;f)以电浆蚀刻方式蚀刻该导电高分子材料,使得该第二长条上的导电高分子材料被完全移除;以及g)在该第二长条上及该导电高分子材料上形成一半导体层材料。
上述制作电子装置的方法,其特点在于,该基板为由硅晶圆基板、玻璃基板、石英基板、塑料基板以及可挠式基板中所选出的一种基板。
上述制作电子装置的方法,其特点在于,该绝缘层材料为由无机材料、高分子材料以及其它高介电常数材料中所选出的一种。
上述制作电子装置的方法,其特点在于,该高介电常数材料具有大于3的介电常数。
上述制作电子装置的方法,其特点在于,该步骤d)中,使用纳米压印微影术、正向曝光的黄光制作图案化以及背向曝光的黄光制作图案化中所选出的一种方法来形成该第二长条。
上述制作电子装置的方法,其特点在于,该步骤g)中,使用蒸镀、网印、喷墨印刷以及接触式印刷中所选出的一种方法来形成该半导体层材料。
上述制作电子装置的方法,其特点在于,该第一长条为由一般金属、导电高分子材料以及有机-无机混成导电材料中所选出的一种所制成。
上述制作电子装置的方法,其特点在于,该导电高分子材料为有机-无机混成导电材料。
本发明的功效,在于利用绝缘层图案化并搭配干蚀刻(电浆蚀刻)方式来制作一(有机)薄膜晶体管,可达到减少制程步骤以及自动对准的目的。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A至图1C为先前技术的薄膜晶体管结构制作方法的流程示意图;
图2至图7为本发明制作电子装置的方法的流程示意图;
图8A为在本发明中使用纳米压印微影术而将绝缘层图案化的示意图;
图8B为在本发明中使用正向曝光的黄光制作图案化技术而将绝缘层图案化的示意图;
图8C为在本发明中使用另一正向曝光的黄光制作图案化技术而将绝缘层图案化的示意图;以及
图8D为在本发明中使用背向曝光的黄光制作图案化技术而将绝缘层图案化的示意图。
其中,附图标记:
1-薄膜晶体管,10-基底
12-闸极电极,14-第一介电层
16-回填介电层,16a-图案化覆盖回填介电层
16b-图案化覆盖回填介电层,18-电浆
20-图案化第三介电层,22-图案化主动半导体层
24a-图案化欧姆接触层,24b-图案化欧姆接触层
26a-图案化导电层,26b-图案化导电层
31-基板,32-第一长条
33-绝缘层材料,331-第二长条
34-导电高分子材料,34a-导电高分子材料
34b-导电高分子材料,35-半导体层材料
40-模具,41-正光阻图案,411-光源
42-负光阻图案,421-光源
431-光源,44-电浆
具体实施方式
图2至图7为本发明制作电子装置的方法的流程示意图。其中,图2是主要说明闸极的制作,图3主要说明绝缘层的涂布,图4主要说明绝缘层的图案化,图5主要说明电极的形成,图6主要说明蚀刻的程序,图7主要说明主动层的制作。
请参照图2,首先提供一基板31,然后在该基板31上形成一第一长条32,该第一长条32作为闸极之用,且以一般现有的半导体制作过程来制作,例如:黄光制作图案化、蔽荫屏蔽(shadow mask)形成、喷墨印刷(ink-jet printing)、网印(screen printing)或接触式印刷(contact printing)等。
接着如图3,将一绝缘层材料33涂布于该第一长条32及该基板31上,并完全覆盖该第一长条32及该基板31;其中该涂布方式可为旋转涂布(spincoating)或旋转滑动涂布(spin-slide coating)等现有的涂布方法。
如图4,再在该绝缘层材料33上形成一第二长条331,其中该第二长条331可使用纳米压印微影术(请参考图8A)、正向曝光的黄光制作图案化技术(请参考图8B)或背向曝光的黄光制作图案化技术(请参考图8C)来制作;当然,上述制程技术仅为实施例而非用于限制本发明的范围。
如图5,将一导电高分子材料34涂布于该绝缘层材料33上,并完全覆盖该第二长条331,其中该涂布方式可为旋转涂布或旋转滑动涂布等已知的涂布方法。
接着如图6,使用电浆44来蚀刻该导电高分子材料34,直至该第二长条331上的导电高分子材料34被完全移除,而该第二长条331两侧所剩下的导电高分子材料34a与导电高分子材料34b即可作为电极(源/汲极)。在此步骤中,如果要避免电浆44过度蚀刻,则可在先前形成该第二长条331时将其制作成具有较厚的厚度,如此即使当蚀刻过度时,也不至影响最终产品的电特性。
最终,如图7,在该第二长条331上及该导电高分子材料34a与导电高分子材料34b上形成一半导体层材料35;其中该形成方式可为蒸镀(thermalevaporation)、网印、喷墨印刷或接触式印刷。而该最终产品即为一薄膜晶体管1。
图8A为在本发明中使用纳米压印微影术而将绝缘层图案化的示意图。其中通过一模具40在该绝缘层材料33上压印,可形成该第二长条331。
图8B为在本发明中使用正向曝光的黄光制作图案化技术而将绝缘层图案化的示意图。其中通过一光源411曝光一正光阻图案41后,可在该绝缘层材料33上形成该第二长条331。
图8C为在本发明中使用另一正向曝光的黄光制作图案化技术而将绝缘层图案化的示意图。其中通过一光源421曝光一负光阻图案42后,可在该绝缘层材料33上形成该第二长条331。
图8D为在本发明中使用背向曝光的黄光制作图案化技术而将绝缘层图案化的示意图。其中当该基板31为可透光材料时可使用背向曝光法,在此方法中由于该第一长条32为不透光,因此该第一长条32本身即可作为正光阻,因此通过一光源431背向照射后,可在该绝缘层材料33上形成该第二长条331。
在本发明中,该基板可为硅晶圆基板、玻璃基板、石英基板、塑料基板或可挠式基板。该第一长条可使用一般金属、导电高分子材料或有机-无机混成导电材料制作而成;该绝缘层材料可为无机材料、高分子材料或其它高介电常数材料(K大于3)。该导电高分子材料可为有机-无机混成导电材料。该半导体层材料可为有机半导体层材料。当然,上述材料组成仅用于实施例而非用于限制本发明的应用范围;只要在该电子装置可操作的前提下,本发明制作电子装置的方法可使用任何现有的(有机)薄膜晶体管材料。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种制作电子装置的方法,其特征在于,包括以下步骤:
a)提供一基板;
b)在该基板上以导电材料形成一第一长条;
c)将一绝缘层材料涂布于该第一长条及该基板上,并完全覆盖该第一长条及该基板;
d)在该绝缘层材料上并基于该绝缘层材料形成一第二长条;
e)将一导电高分子材料形成于该绝缘层材料上,并完全覆盖该第二长条;
f)以电浆蚀刻方式蚀刻该导电高分子材料,使得该第二长条上的导电高分子材料被完全移除;以及
g)在该第二长条上及该导电高分子材料上形成一半导体层材料。
2.根据权利要求1所述的制作电子装置的方法,其特征在于,该基板为由硅晶圆基板、玻璃基板、石英基板、塑料基板以及可挠式基板中所选出的一种基板。
3.根据权利要求1所述的制作电子装置的方法,其特征在于,该绝缘层材料为由无机材料、高分子材料以及其它高介电常数材料中所选出的一种。
4.根据权利要求3所述的制作电子装置的方法,其特征在于,该高介电常数材料具有大于3的介电常数。
5.根据权利要求1所述的制作电子装置的方法,其特征在于,该步骤d)中,使用纳米压印微影术、正向曝光的黄光制作图案化以及背向曝光的黄光制作图案化中所选出的一种方法来形成该第二长条。
6.根据权利要求1所述的制作电子装置的方法,其特征在于,该步骤g)中,使用蒸镀、网印、喷墨印刷以及接触式印刷中所选出的一种方法来形成该半导体层材料。
7.根据权利要求1所述的制作电子装置的方法,其特征在于,该第一长条为由一般金属、导电高分子材料以及有机-无机混成导电材料中所选出的一种所制成。
8.根据权利要求1所述的制作电子装置的方法,其特征在于,该导电高分子材料为有机-无机混成导电材料。
CNB2004100802901A 2004-09-29 2004-09-29 一种制作电子装置的方法 Expired - Fee Related CN100362413C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100802901A CN100362413C (zh) 2004-09-29 2004-09-29 一种制作电子装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100802901A CN100362413C (zh) 2004-09-29 2004-09-29 一种制作电子装置的方法

Publications (2)

Publication Number Publication Date
CN1755466A CN1755466A (zh) 2006-04-05
CN100362413C true CN100362413C (zh) 2008-01-16

Family

ID=36688824

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100802901A Expired - Fee Related CN100362413C (zh) 2004-09-29 2004-09-29 一种制作电子装置的方法

Country Status (1)

Country Link
CN (1) CN100362413C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5731904B2 (ja) * 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963826A (en) * 1997-05-28 1999-10-05 Mitsubishi Denki Kabushiki Kaisha Method of forming contact hole and multilayered lines structure
JP2001339069A (ja) * 2000-05-29 2001-12-07 Seiko Epson Corp 基板装置の製造方法及び電気光学装置の製造方法
JP2003124116A (ja) * 2001-10-16 2003-04-25 Sony Corp レーザ結晶化方法、半導体装置の製造方法、液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
CN1504819A (zh) * 2002-12-04 2004-06-16 Lg.飞利浦Lcd有限公司 液晶显示器件及其制造方法
CN1523679A (zh) * 2003-02-20 2004-08-25 �ձ�������ʽ���� 薄膜晶体管衬底及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963826A (en) * 1997-05-28 1999-10-05 Mitsubishi Denki Kabushiki Kaisha Method of forming contact hole and multilayered lines structure
JP2001339069A (ja) * 2000-05-29 2001-12-07 Seiko Epson Corp 基板装置の製造方法及び電気光学装置の製造方法
JP2003124116A (ja) * 2001-10-16 2003-04-25 Sony Corp レーザ結晶化方法、半導体装置の製造方法、液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
CN1504819A (zh) * 2002-12-04 2004-06-16 Lg.飞利浦Lcd有限公司 液晶显示器件及其制造方法
CN1523679A (zh) * 2003-02-20 2004-08-25 �ձ�������ʽ���� 薄膜晶体管衬底及其制造方法

Also Published As

Publication number Publication date
CN1755466A (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
US8435832B2 (en) Double self-aligned metal oxide TFT
EP1883973B1 (en) Organic thin film transistor, active matrix display and fabrication method
US10763369B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display apparatus
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR101485720B1 (ko) 유기 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 디스플레이 장치
WO2013026360A1 (zh) 有机薄膜晶体管阵列基板及其制作方法和显示装置
US10551695B2 (en) Manufacturing method of array substrate, array substrate and display apparatus
TW201330053A (zh) 於薄膜元件中壓印圖案化材料的製程
US10504926B2 (en) Thin film transistor, method for fabricating the same, array substrate, and display panel
CN106229347A (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN105655359A (zh) Tft基板的制作方法
CN105679714A (zh) 阵列基板及其制作方法
CN104409635B (zh) 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
CN105742186A (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US7179697B2 (en) Method of fabricating an electronic device
JP2005183990A (ja) 電子デバイス及び電子デバイスを製造するための方法
CN105140261A (zh) 有机薄膜晶体管及其制备方法、阵列基板及显示装置
CN100362413C (zh) 一种制作电子装置的方法
CN100505186C (zh) 垂直薄膜晶体管的制造方法
CN105161458B (zh) Tft基板的制作方法
CN100380634C (zh) 像素结构的制作方法
CN203631563U (zh) 薄膜晶体管、阵列基板及显示装置
US20210217783A1 (en) Transistor arrays
JP2007294723A (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116

Termination date: 20170929

CF01 Termination of patent right due to non-payment of annual fee