CN108682692A - 薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN108682692A
CN108682692A CN201810480065.9A CN201810480065A CN108682692A CN 108682692 A CN108682692 A CN 108682692A CN 201810480065 A CN201810480065 A CN 201810480065A CN 108682692 A CN108682692 A CN 108682692A
Authority
CN
China
Prior art keywords
metallic substrates
film transistor
thin film
tft
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810480065.9A
Other languages
English (en)
Inventor
李小龙
白金超
郭会斌
韩笑
宋勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810480065.9A priority Critical patent/CN108682692A/zh
Publication of CN108682692A publication Critical patent/CN108682692A/zh
Priority to US16/497,658 priority patent/US11094789B2/en
Priority to PCT/CN2019/082445 priority patent/WO2019218822A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开一种薄膜晶体管及其制作方法、阵列基板、显示装置，涉及显示技术领域，用于提高TFT沟道的制作精度。所述薄膜晶体管包括源漏极；该源漏极包括金属基底以及覆盖金属基底的致密导电层，致密导电层的致密性大于金属基底的致密性。所述制作方法包括：提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层；在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性；依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置用于窄沟道的薄膜晶体管。

Description

薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
近年来，以薄膜晶体管(Thin Film Transistor，简称为TFT)作为其对应像素单元驱动开关的显示面板，即TFT显示面板，在手机、电脑等显示装置中的应用非常广泛。而且，为了向用户提供高品质的视觉享受，TFT显示面板也越来越追求高分辨率和高开口率，使得TFT窄沟道化已成为TFT的主流发展趋势之一。
然而，由于TFT沟道的宽度尺寸一般与TFT的源漏极有关，即TFT沟道的宽度通常表现为源漏极中源极和漏极的间距，而且，TFT的源漏极通常是由覆盖在TFT有源层表面的金属层通过光罩工艺形成的，使得TFT沟道的制作精度与TFT的源漏极的制作精度有关。
但是，目前在采用光罩工艺刻蚀金属层以形成TFT的源漏极时，容易出现较大的关键尺寸(Critical Dimension，简称CD)偏差，比如：TFT的源漏极的单边CD偏差不小于0.6μm，这样也就使得相应TFT沟道的宽度尺寸将比预期的宽度大至少1.2μm，从而容易导致TFT沟道的制作精度较低，不利于实现TFT窄沟道化。
发明内容
本发明实施例的目的在于提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用于提高薄膜晶体管沟道的制作精度，以利于窄化薄膜晶体管沟道的宽度。
为了实现上述目的，本发明实施例提供如下技术方案：
本发明实施例的第一方面提供一种薄膜晶体管，包括源漏极，源漏极包括金属基底以及覆盖金属基底的致密导电层；致密导电层的致密性大于金属基底的致密性。
本发明实施例提供的薄膜晶体管，在金属基底上覆盖致密导电层，并由金属基底和致密导电层二者共同构成源漏极，这样便能在使用光罩工艺形成源漏极的过程中，依次对致密导电层和金属基底进行光刻，并在光刻过程中利用致密导电层大于金属基底的致密性，即致密导电层良好的致密性，将致密导电层与光刻胶致密粘附，从而有效减小致密导电层和金属基底在光刻过程中产生CD偏差，以便于提高源漏极的制作精度，也就是提高薄膜晶体管中沟道的制作精度，进而有利于窄化薄膜晶体管的沟道宽度。
基于上述薄膜晶体管的技术方案，本发明实施例的第二方面提供一种薄膜晶体管的制作方法，用于制作上述薄膜晶体管，所述制作方法包括：提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层；在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性；依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。本发明实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
基于上述薄膜晶体管的技术方案，本发明实施例的第三方面提供一种阵列基板，所述阵列基板包括上述技术方案所提供的薄膜晶体管。本发明实施例提供的阵列基板所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
基于上述阵列基板的技术方案，本发明实施例的第四方面提供一种显示装置，所述显示装置包括上述技术方案所提供的阵列基板。本发明实施例提供的显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明实施例的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为常见薄膜晶体管中源漏极因光刻产生的CD偏差示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为图2所示薄膜晶体管中源漏极因光刻产生的CD偏差示意图；
图4为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图5为本发明实施例提供的一种薄膜晶体管的制作方法的流程图；
图6为本发明实施例提供的另一种薄膜晶体管的制作方法的流程图；
图7为图2所示薄膜晶体管的制作流程示意图。
附图标记：
1-衬底基板， 2-栅极，
3-栅绝缘层， 4-有源层，
5-源漏极， 51-金属基底，
511-第一金属层， 512-第二金属层，
52-致密导电层， 6-光刻胶，
7-钝化层， 8-像素电极。
具体实施方式
为了进一步说明本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置，下面结合说明书附图进行详细描述。
请参阅图1，常见的薄膜晶体管通常包括衬底基板1以及依次设在衬底基板1表面的栅极2、栅绝缘层3、有源层4和源漏极5；其中，源漏极5一般是由沉积在有源层4背向栅绝缘层3的表面的金属层通过光罩工艺刻蚀形成。目前，在通过光罩工艺刻蚀沉积在有源层4背向栅绝缘层3的表面的金属层时，由于金属层与光刻胶6难以致密粘附，使得刻蚀液容易对金属层的刻蚀边缘造成损伤，导致由金属层刻蚀形成的源漏极5出现较大的CD偏差，比如图1中所示源漏极5的单边CD偏差d1为0.6μm，这样也就导致薄膜晶体管中相应沟道的宽度尺寸将比预期宽度拓宽1.2μm，难以有效制作出符合要求的窄沟道薄膜晶体管。
本发明实施例提供了一种薄膜晶体管，请参阅图2-图4，该薄膜晶体管包括源漏极5；该源漏极5包括金属基底51以及覆盖金属基底51的致密导电层52，其中，致密导电层52的致密性大于金属基底51的致密性。
上述金属基底51通常形成在薄膜晶体管中有源层4的表面，致密导电层52对应形成在金属基底51背向有源层4的表面。具体制作时，一般是在有源层4背向衬底基板1的表面依次沉积金属基底51和致密导电层52，然后，依次对致密导电层52和金属基底51进行光刻，由光刻处理后的金属基底51和致密导电层52形成薄膜晶体管的源漏极5。
本发明实施例提供的薄膜晶体管，在金属基底51上覆盖致密导电层52，并由金属基底51和致密导电层52二者共同构成源漏极5，这样便能在使用光罩工艺形成源漏极5的过程中，依次对致密导电层52和金属基底51进行光刻，并在光刻过程中利用致密导电层52大于金属基底51的致密性，即致密导电层52良好的致密性，将致密导电层52与光刻胶6致密粘附，从而有效减小致密导电层52和金属基底51在光刻过程中产生CD偏差，以便于提高源漏极5的制作精度，也就是提高薄膜晶体管中沟道的制作精度，进而有利于窄化薄膜晶体管的沟道宽度。
需要补充的是，上述金属基底51一般可设置为铜基底、铝基底或铜铝叠层基底；当然，并不仅限于此，其他类似的导电金属基底均适用。致密导电层52一般可设置为氧化铟锡(Indium Tin Oxide，简称ITO)层，或采用与ITO性能相似的材料制作形成的可透光的致密导电层。
申请人在进行多次试验后证实，在依次对致密导电层52和金属基底51进行光刻以形成源漏极5的过程中，利用致密导电层52与光刻胶6的致密粘附，可以有效减小刻蚀液对致密导电层52的刻蚀边缘造成的损伤，而且，利用致密导电层52对金属基底51的保护作用，也能进一步减小刻蚀液对金属基底51刻蚀边缘的损伤，从而确保光刻后形成的源漏极5所产生的CD偏差较小。请参阅图1和图3，对于预期沟道宽度相同的薄膜晶体管，图1直接刻蚀金属层以形成源漏极5，容易产生0.6μm的单边CD偏差d1，使得薄膜晶体管成形后的沟道宽度比预期宽度大1.2μm；而图3中，也就是本发明实施例依次刻蚀致密导电层52和金属基底51以形成源漏极5，可以将源漏极5的单边CD偏差d2有效减小至0.3μm，使得薄膜晶体管成形后的沟道宽度比预期宽度大0.6μm；这也就是说，本发明实施例提供的薄膜晶体管在制作成型后，其沟道宽度与目前常见的薄膜晶体管相比，能够有效减小0.6μm，窄化了薄膜晶体管的沟道宽度。
值得一提的是，在依次刻蚀致密导电层52和金属基底51形成源漏极5之后，需要将光刻胶6从源漏极5的表面剥离。而光刻胶6通常采用干法剥离，当金属基底51采用铜基底时，本发明实施例提供的薄膜晶体管利用覆盖在铜基底表面的致密导电层52，还可以有效保护铜基底不因光刻胶6的干法剥离而氧化，确保铜基底的导电性良好稳定，即确保源漏极5中金属基底51的导电性良好稳定。
此外，为了确保源漏极5的数据传输性能良好稳定，可选的，上述致密导电层52的厚度一般小于金属基底51的厚度，即源漏极5主要依赖于金属基底51进行数据传输。此外，金属基底51也可以采用多层结构；示例性的，请参阅图4，金属基底51包括层叠设置的第一金属层511和第二金属层512。
本发明实施例还提供了一种薄膜晶体管的制作方法，用于制作上述实施例所提供的薄膜晶体管，请参阅图5，所述薄膜晶体管的制作方法包括：
步骤S1，提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层。
步骤S2，在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性。
步骤S3，依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。
本发明实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
需要说明的是，请参阅图6，上述步骤S2中，在有源层背向衬底基板的表面依次沉积金属基底和致密导电层的步骤，通常包括：
使用铜材料和/或铝材料在有源层背向衬底基板的表面沉积金属基底。金属基底一般可以制作为铜基底、铝基底或铜铝叠层基底等，当然，并不仅限于此，其他类似的导电金属基底均适用。
使用氧化铟锡材料(Indium Tin Oxide，简称ITO)在金属基底背向有源层的表面沉积致密导电层。当然，致密导电层也可以采用与ITO性能相似的材料制作形成。
上述步骤S3中，依次对致密导电层和金属基底进行光刻的步骤，包括：
步骤S31，在致密导电层背向金属基底的表面涂覆光刻胶，通过光掩膜对光刻胶进行曝光显影。
步骤S32，刻蚀致密导电层，获得图案化的致密导电层。
步骤S33，刻蚀金属基底，获得图案化的金属基底。
在依次刻蚀致密导电层和金属基底形成源漏极之后，还需要将光刻胶从源漏极的表面剥离；因此，上述步骤S3，还包括：
步骤S34，剥离光刻胶，由图案化的金属基底和致密导电层形成薄膜晶体管的源漏极。
本发明实施例提供的薄膜晶体管的制作方法，在依次对致密导电层和金属基底进行光刻以形成源漏极的过程中，利用致密导电层与光刻胶的致密粘附，可以有效减小刻蚀液对致密导电层的刻蚀边缘造成的损伤，而且，利用致密导电层对金属基底的保护作用，也能进一步减小刻蚀液对金属基底刻蚀边缘的损伤，从而确保光刻后形成的源漏极所产生的CD偏差较小，进而窄化薄膜晶体管的沟道宽度。此外，本发明实施例提供的薄膜晶体管的制作方法，在采用干法剥离光刻胶时，还可以利用覆盖在金属基底表面的致密导电层，有效保护金属基底不因光刻胶的干法剥离而氧化，特别是铜基底，以确保源漏极中金属基底的导电性良好稳定。
为了更清楚地说明本发明实施例提供的薄膜晶体管及其制作方法，请参阅图2和图7，在制作如图2所示的薄膜晶体管时，其制作工艺具体如图7所示。
步骤a，在衬底基板1上依次形成栅极2、栅绝缘层3以及有源层4，并在有源层4背向衬底基板1的表面沉积金属基底51。
步骤b，在金属基底51背向有源层4的表面沉积致密导电层52。致密导电层52一般由ITO材料沉积形成。
步骤c，在致密导电层52背向金属基底51的表面涂覆光刻胶6，并通过光掩膜对光刻胶6进行曝光显影。
步骤d，对致密导电层52和金属基底51进行第一次刻蚀，将致密导电层52未被光刻胶6覆盖的部分以及金属基底51未被光刻胶6正投影覆盖的部分去除。
步骤e，通过光刻胶6的显影区对致密导电层52进行第二次刻蚀，将致密导电层52与薄膜晶体管中沟道正对的部分去除。
步骤f，通过光刻胶6的显影区对金属基底51进行第二次刻蚀，将金属基底51与薄膜晶体管中沟道正对的部分去除。
步骤g，将光刻胶6从致密导电层52的表面剥离，由金属基底51和致密导电层52共同形成薄膜晶体管的源漏极。
步骤h，在致密导电层52背向金属基底51的表面形成钝化层7，在钝化层7背向致密导电层52的表面形成像素电极8，像素电极8通过设在钝化层7的过孔与致密导电层52电连接；像素电极8采用ITO材料制作形成。
本发明实施例还提供了一种阵列基板，所述阵列基板包括衬底基板，衬底基板的表面阵列设有上述实施例所述的薄膜晶体管。所述阵列基板中的薄膜晶体管与上述实施例中的薄膜晶体管具有的优势相同，此处不再赘述。
可选的，请参阅图2和图4，上述阵列基板还包括设在薄膜晶体管背向衬底基板1一侧的像素电极8；像素电极8与对应薄膜晶体管中源漏极5的致密导电层52电连接。
具体实施时，源漏极5背向衬底基板1的表面一般形成有钝化层7，像素电极8一般形成在钝化层7背向源漏极5的表面。像素电极8通常采用ITO电极，源漏极5的致密导电层52一般也由ITO材料或与ITO相似的材料制作形成；当像素电极8通过设在钝化层7的过孔与致密导电层52电连接时，由于像素电极8与致密导电层52的制作材料相同或相似，容易使得像素电极8与致密导电层52的导电性能相同或相近，从而能够加强像素电极8与致密导电层52的接触性能，即加强像素电极8与致密导电层52电连接后的导电稳定性，这样也就能加强像素电极8与对应薄膜晶体管中源漏极5电连接后的导电稳定性，从而有利于提升阵列基板的显示性能。
本发明实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的阵列基板。所述显示装置中的阵列基板与上述实施例中的阵列基板具有的优势相同，此处不再赘述。
上述实施例提供的显示装置可以为手机、平板电脑、笔记本电脑、显示器、电视机、数码相框或导航仪等具有显示功能的产品或部件。
以上所述，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括源漏极，所述源漏极包括金属基底以及覆盖所述金属基底的致密导电层；所述致密导电层的致密性大于所述金属基底的致密性。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括有源层；所述金属基底形成在所述有源层的表面，所述致密导电层形成在所述金属基底背向所述有源层的表面。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述金属基底包括铜基底、铝基底或铜铝叠层基底；所述致密导电层包括氧化铟锡层。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述致密导电层的厚度小于所述金属基底的厚度。
5.一种薄膜晶体管的制作方法，其特征在于，包括：
提供一衬底基板，所述衬底基板上形成有薄膜晶体管的有源层；
在所述有源层背向所述衬底基板的表面依次沉积金属基底和致密导电层，所述致密导电层的致密性大于所述金属基底的致密性；
依次对所述致密导电层和所述金属基底进行光刻，由光刻处理后的所述金属基底和所述致密导电层形成薄膜晶体管的源漏极。
6.根据权利要求5所述的薄膜晶体管的制作方法，其特征在于，所述依次对所述致密导电层和所述金属基底进行光刻的步骤，包括：
在所述致密导电层背向所述金属基底的表面涂覆光刻胶，通过光掩膜对所述光刻胶进行曝光显影；
刻蚀所述致密导电层，获得图案化的致密导电层；
刻蚀所述金属基底，获得图案化的金属基底。
7.根据权利要求5或6所述的薄膜晶体管的制作方法，其特征在于，所述在所述有源层背向所述衬底基板的表面依次沉积金属基底和致密导电层的步骤，包括：
使用铜材料和/或铝材料在所述有源层背向所述衬底基板的表面沉积所述金属基底；
使用氧化铟锡材料在所述金属基底背向所述有源层的表面沉积所述致密导电层。
8.一种阵列基板，其特征在于，包括衬底基板，所述衬底基板的表面阵列设有如权利要求1-4任一项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括设在所述薄膜晶体管背向所述衬底基板一侧的像素电极；所述像素电极与对应薄膜晶体管中源漏极的致密导电层电连接。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的阵列基板。
CN201810480065.9A 2018-05-18 2018-05-18 薄膜晶体管及其制作方法、阵列基板、显示装置 Pending CN108682692A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810480065.9A CN108682692A (zh) 2018-05-18 2018-05-18 薄膜晶体管及其制作方法、阵列基板、显示装置
US16/497,658 US11094789B2 (en) 2018-05-18 2019-04-12 Thin film transistor and method for manufacturing the same, array substrate, and display device
PCT/CN2019/082445 WO2019218822A1 (zh) 2018-05-18 2019-04-12 薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810480065.9A CN108682692A (zh) 2018-05-18 2018-05-18 薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN108682692A true CN108682692A (zh) 2018-10-19

Family

ID=63806805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810480065.9A Pending CN108682692A (zh) 2018-05-18 2018-05-18 薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US11094789B2 (zh)
CN (1) CN108682692A (zh)
WO (1) WO2019218822A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218822A1 (zh) * 2018-05-18 2019-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN110729184A (zh) * 2019-10-24 2020-01-24 宁波石墨烯创新中心有限公司 薄膜晶体管、其制作方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113324202B (zh) * 2021-06-07 2022-05-17 厦门天马微电子有限公司 灯条、包括灯条的背光模组及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109796A1 (en) * 2001-02-09 2002-08-15 Prime View International Co., Ltd., Metal contact structure and method for thin film transistor array in liquid crystal display
US7935579B2 (en) * 2006-05-24 2011-05-03 Lg Display Co., Ltd. Thin film transistor array substrate and method for fabricating the same
CN103700665A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN104716198A (zh) * 2015-03-25 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201304B1 (ko) 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
CN101995711B (zh) * 2009-08-11 2014-07-23 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR102304103B1 (ko) * 2015-04-02 2021-09-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
CN108682692A (zh) * 2018-05-18 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109796A1 (en) * 2001-02-09 2002-08-15 Prime View International Co., Ltd., Metal contact structure and method for thin film transistor array in liquid crystal display
US7935579B2 (en) * 2006-05-24 2011-05-03 Lg Display Co., Ltd. Thin film transistor array substrate and method for fabricating the same
CN103700665A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN104716198A (zh) * 2015-03-25 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218822A1 (zh) * 2018-05-18 2019-11-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US11094789B2 (en) 2018-05-18 2021-08-17 Beijing Boe Display Technology Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate, and display device
CN110729184A (zh) * 2019-10-24 2020-01-24 宁波石墨烯创新中心有限公司 薄膜晶体管、其制作方法及装置

Also Published As

Publication number Publication date
US11094789B2 (en) 2021-08-17
WO2019218822A1 (zh) 2019-11-21
US20200381523A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
JP6348166B2 (ja) 有機発光表示装置及びその製造方法
US9691881B2 (en) Manufacturing method of thin film transistor substrate
CN109326614B (zh) 显示基板及其制造方法、显示装置
US20180356925A1 (en) Touch substrate, method for fabricating the same, touch panel
CN109360828B (zh) 显示基板及其制造方法、显示装置
WO2019100502A1 (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN102637636A (zh) 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN106019751B (zh) 阵列基板及其制造方法、显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
JP6818554B2 (ja) アレイ基板の製造方法、アレイ基板および表示装置
WO2013166831A1 (zh) 薄膜晶体管阵列基板及制作方法和显示装置
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
CN105789218A (zh) 一种基板、其制作方法及显示装置
CN108682692A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103515375B (zh) 阵列基板及其制造方法、以及显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
US20190196285A1 (en) Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
TWI546850B (zh) 顯示面板之製備方法
CN106098706B (zh) 一种阵列基板及其制作方法、显示装置
WO2013071838A1 (zh) 彩膜基板、tft阵列基板及其制造方法和液晶显示面板
CN104882450A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181019

RJ01 Rejection of invention patent application after publication