CN110729184A - 薄膜晶体管、其制作方法及装置 - Google Patents

薄膜晶体管、其制作方法及装置 Download PDF

Info

Publication number
CN110729184A
CN110729184A CN201911021297.9A CN201911021297A CN110729184A CN 110729184 A CN110729184 A CN 110729184A CN 201911021297 A CN201911021297 A CN 201911021297A CN 110729184 A CN110729184 A CN 110729184A
Authority
CN
China
Prior art keywords
substrate
layer
thin film
carrier
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911021297.9A
Other languages
English (en)
Inventor
卢珂鑫
刘兆平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Graphene Innovation Center Co Ltd
Original Assignee
Ningbo Graphene Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Graphene Innovation Center Co Ltd filed Critical Ningbo Graphene Innovation Center Co Ltd
Priority to CN201911021297.9A priority Critical patent/CN110729184A/zh
Publication of CN110729184A publication Critical patent/CN110729184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种薄膜晶体管、其制作方法及装置，属于电子和光电子显示技术领域。薄膜晶体管的制作方法包括如下步骤：提供第一基板，第一基板包括载体源极和载体漏极。在第一基板上形成有源层。在有源层上形成栅绝缘层。在栅绝缘层上形成栅极层。在栅极层的表面形成第二基板得到前体。翻转前体，使第一基板的底面外露于有源层上。图案化第一基板，使第一基板包括分离的载体源极和载体漏极，且有源层局部显露于载体源极和载体漏极之间。此制作方法得到的薄膜晶体管使用第一基板制备载体源极和载体漏极，使用第二基板承载栅极层，使制备更加简单，得到的薄膜晶体管的电学性能更佳。

Description

薄膜晶体管、其制作方法及装置
技术领域
本申请涉及电子和光电子显示技术领域，具体而言，涉及一种薄膜晶体管、其制作方法及装置。
背景技术
现有技术中，薄膜晶体管的制作方法，通常是在基板上形成源极层和漏极层，再在源极层和漏极层之间和源极层和漏极层上形成有源层，再在有源层上依次形成栅绝缘层和栅极层，仅使用一个承载基板进行薄膜晶体管器件的制作。如果需要制备柔性薄膜晶体管，则使用柔性基板作为承载基板，柔性基板的厚度很薄，在柔性基板上形成源极层和漏极层以及有源层的时候，会对柔性基板造成一定的损伤，从而影响薄膜晶体管的电学性能。
发明内容
本申请的目的在于提供一种薄膜晶体管、其制作方法及装置，使用第一基板制备载体源极和载体漏极，使用第二基板承载栅极层，使薄膜晶体管在制备过程中层结构不会遭到破坏，得到的薄膜晶体管的电学性能更佳。
第一方面，本申请实施例提供一种薄膜晶体管的制作方法，包括如下步骤：
提供第一基板，第一基板包括载体源极和载体漏极。在第一基板上形成有源层。在有源层上形成栅绝缘层。在栅绝缘层上形成栅极层。在栅极层的表面形成第二基板得到前体。翻转前体，使第一基板的底面外露于有源层上。图案化第一基板，使第一基板包括分离的载体源极和载体漏极，且有源层局部显露于载体源极和载体漏极之间。
前体的两表面分别为第一基板和第二基板，在前体翻转的过程中，前体内部的层结构不会遭到破坏，直接对第一基板进行图案化得到载体源极和载体漏极，并且通过有源层实现载体源极与载体漏极之间的电子传输，使得到的薄膜晶体管的电学性能更佳。
结合第一方面，在另一实施例中，第一基板为金属箔，有源层为石墨烯层，制作方法包括：使用化学气相沉积法在金属箔上生长石墨烯层。
使用化学气相沉积法在金属箔上生长石墨烯层，使用石墨烯层作为有源层，不需要将金属箔刻蚀掉并转移石墨烯层，只需要直接在石墨烯层上形成栅绝缘层、栅极层和第二基板，再将第二基板翻转使第二基板承载栅极层，选择性刻蚀金属箔形成载体源极和载体漏极，就能够得到石墨烯薄膜晶体管。并且在制备的过程中，石墨烯层不会遭到损坏，不会产生缺陷，从而使石墨烯薄膜晶体管的电学性能更佳。
结合第一方面，在另一实施例中，图案化金属箔，包括：在金属箔的底面涂布光阻层，曝光、显影以后进行等离子体干刻处理得到分离的载体源极和载体漏极，不会损坏石墨烯有源层。
结合第一方面，在另一实施例中，石墨烯层的膜厚为0.3-0.8nm。化学气相沉积法得到的是大面积、高质量的单层石墨烯，膜厚较薄，且不会损坏石墨烯层，使得到的薄膜晶体管在载体源极和载体漏极之间的电子传输能力更强，电学性能更佳。
结合第一方面，在另一实施例中，金属箔为铜箔或镍箔，便于在铜箔或镍箔上生长石墨烯层且铜箔或镍箔被刻蚀以后，得到载体源极和载体漏极。使用铜箔或镍箔作为载体源极和载体漏极，使薄膜晶体管的电学性能更佳。
结合第一方面，在另一实施例中，金属箔的膜厚为5nm-200μm。可选地，金属箔的膜厚为10nm-100μm。可选地，金属箔的膜厚为20nm-50μm。控制金属箔的厚度，可以控制载体源极和载体漏极的厚度，使薄膜晶体管的电学性能更佳。
结合第一方面，在另一实施例中，在栅绝缘层的表面形成栅极层，包括：将碳系导电油墨形成在栅绝缘层的表面，热固化碳系导电油墨以后得到栅极层。
使用碳系导电油墨制备得到栅极层，与石墨烯有源层配合，得到的薄膜晶体管的电学性能更佳。
第二方面，本申请实施例提供一种薄膜晶体管，由上述薄膜晶体管的制作方法制备得到。得到的薄膜晶体管的载流子迁移率增加，阈值电压减小，电流开关比增大，电学性能更佳。
第三方面，本申请实施例提供一种薄膜晶体管，包括：第一基板、有源层、栅绝缘层、栅极层和第二基板。
第一基板包括分离的载体源极和载体漏极。有源层形成在第一基板上。栅绝缘层形成在有源层上。栅极层形成在栅绝缘层上。第二基板形成在栅极层上，且第二基板用于翻转后承载栅极层。其中，载体源极和载体漏极对应于第一基板且外露于有源层上，并且有源层局部显露于载体源极与载体漏极之间。
薄膜晶体管具有第一基板和第二基板，第二基板用于承载栅极层，第一基板包括分离的载体源极和载体漏极，并且通过有源层实现载体源极与载体漏极之间的电子传输，使得到的薄膜晶体管的电学性能更佳。
结合第三方面，在另一实施例中，第一基板为金属箔，有源层为石墨烯层。石墨烯层由化学气相沉积法在金属箔上生长得到。使金属箔与石墨烯层之间的连接更加牢固，不产生缝隙，且不需要对石墨烯层进行转移，石墨烯层直接作为有源层，金属箔直接作为电极层，使薄膜晶体管的电学性能更佳。
第四方面，本申请实施例提供一种装置，包括一种上述薄膜晶体管。装置可以是：电视、电脑、手机、车载系统、医疗设备、智慧家居等任何具有显示功能的产品或者部件，也可以是智能手表、电子标签、电子标牌等。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图也属于本申请的保护范围。
图1为本申请实施例提供的薄膜晶体管经过步骤S12后实现的结构示意图；
图2为本申请实施例提供的薄膜晶体管经过步骤S14后实现的结构示意图；
图3为本申请实施例提供的薄膜晶体管经过步骤S16后实现的结构示意图；
图4为本申请实施例提供的薄膜晶体管经过步骤S18后实现的结构示意图；
图5为本申请实施例提供的薄膜晶体管经过步骤S20后实现的结构示意图；
图6为本申请实施例提供的薄膜晶体管经过步骤S22后实现的结构示意图。
图标：10-第一基板；20-有源层；30-栅绝缘层；40-栅极层；50-第二基板；12-载体源极；14-载体漏极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将对本申请实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
本申请实施例提供一种薄膜晶体管的制作方法，请参阅图1-图6，包括如下步骤：
S10，提供第一基板10，第一基板10包括载体源极12和载体漏极14，其中，第一基板10包括分离的载体源极12和载体漏极14。也就是说，第一基板10的材料可以用来制作载体源极12和载体漏极14。可选地，第一基板10为金属基板。
S12，在第一基板10上形成有源层20，也就是说，有源层20形成在第一基板10上。本实施例中，有源层20形成在第一基板10上的方法是：通过真空蒸镀方式使有机半导体材料沉积在第一基板10上。
在其他实施例中，第一基板10为金属箔，可用作石墨烯制备的衬底，金属箔包括过渡金属，如铁(Fe)、钌(Ru)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、铂(Pt)、铜(Cu)、金(Au)等；金属合金，如钴-镍合金、金-镍合金、钼-镍合金、铜-镍合金、不锈钢等；可选地，金属基板可为铜或镍。有源层20为石墨烯层，可以通过化学气相沉积法制备大面积、高质量的单层石墨烯薄膜，也就是说：将金属箔置于化学气相沉积炉中，使用含有碳的有机气体(例如：CH4)为原料，进行化学气相沉积，在金属箔上生长石墨烯薄膜。
其中，有机半导体材料沉积形成的有源层20的厚度大于化学气相沉积法得到的石墨烯薄膜的厚度。
S14，在有源层20上形成栅绝缘层30，也就是说，栅绝缘层30形成在有源层20上。本实施例中，栅绝缘层30形成在有源层20上的方法是：将绝缘层浆料涂覆在有源层20上。
例如：通过旋涂、喷涂、浸涂、刮刀涂布、接触式涂布或狭缝式涂布的方式将绝缘材料涂布于有源层20的表面。绝缘材料包括：全氟环状聚合物(CYTOP)、全氟环丁烷(PFCB)、聚苯乙烯(PS)、聚四氟乙烯(PTFE)、聚乙烯醇(PVA)、聚甲基丙烯酸甲酯(PMMA)、苯并环丁烯(BCB)、聚乙烯醇肉桂酸酯(PVC)、光刻胶(SU-8)中的一种或多种。可选地，栅绝缘层30的膜厚为10-1000nm，可选地，栅绝缘层30的膜厚为50-800nm，可选地，栅绝缘层30的膜厚为100-500nm。
S16，在栅绝缘层30上形成栅极层40，也就是说，栅极层40形成在栅绝缘层30上。本实施例中，栅极层40形成在栅绝缘层30上的方法为：将栅极材料形成在栅绝缘层30上形成栅极层40。
可选地，栅极材料可以是金属材料或者导电油墨。例如，金属材料可以是：金(Au)、钛(Ti)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、钼(Mo)、铬(Cr)、钕(Nd)、氧化铟锡(ITO)一种或几种。通过磁控溅射或真空蒸镀的方式沉积于栅绝缘层30的表面。其中，栅极层40的膜厚为5-1000nm，进一步地，栅极层40的膜厚为10-500nm，进一步地，栅极层40的膜厚为20-200nm。
栅极材料为导电油墨，导电油墨可以是金属系导电油墨，如：含金的导电油墨、含银的导电油墨或者含铜的导电油墨等。导电油墨可以是导电高分子油墨，如：含聚乙撑二氧噻吩/聚苯乙烯磺酸盐(PEDOT/PSS)的导电高分子油墨。导电油墨还可以是碳系导电油墨，如：含石墨烯的导电油墨、含石墨烯量子点的导电油墨、含氧化石墨烯的导电油墨、含碳纳米管的导电油墨、含富勒烯的导电油墨、含导电石墨的导电油墨或含炭黑的导电油墨。
将碳系导电油墨形成在栅绝缘层30的表面，热固化碳系导电油墨以后得到栅极层40。可选地，通过旋涂法、丝网印刷法、喷墨印刷法、凹版印刷法、喷涂法、滚涂法、刮涂法等将导电油墨涂覆在栅绝缘层30上，热固化后形成栅极层40。得到的栅极层40的膜厚为0.5-1000μm，进一步地，栅极层40的膜厚为1-500μm，进一步地，栅极层40的膜厚为5-200μm。
从上述内容可以看出，使用导电油墨制备得到的栅极层40的膜厚大于使用金属材料制备得到的栅极层40的膜厚。
S18，在栅极层40的表面形成第二基板50得到前体，也就是说，第二基板50形成在栅极层40上。本实施例中，可以在栅极层40上沉积第二基板50，或者在栅极层40上涂覆高分子聚合物溶液得到第二基板50。
可选地，第二基板50为硅基板，在栅极层40上沉积硅得到硅基板。在其他实施例中，第二基板50为柔性基板。柔性基板可以是：聚酰亚胺(PI)基板、聚对苯二甲酸乙二醇酯(PET)基板、聚萘二甲酸乙二醇酯(PEN)基板、聚醚砜(PES)基板、聚碳酸酯(PC)基板、聚乙烯醇(PVA)基板、聚丙烯(PP)基板、MYLAR薄膜、聚醚醚酮(PEEK)基板、聚对苯二酰对苯二胺(PPA)基板、聚四氟乙烯(PTFE)基板、聚甲基丙烯酸甲酯(PMMA)基板、聚二甲基硅氧烷(PDMS)基板中的任意一种。柔性基板的使用，以便得到柔性薄膜晶体管。
柔性基板的形成方法为：通过旋涂、喷涂、浸涂、刮刀涂布、接触式涂布或狭缝式涂布的方式将上述高分子聚合物溶液涂覆在栅极层40上后，进行热固化、光固化或化学反应固化等一种或多种固化方式固化上述高分子聚合物溶液形成柔性薄膜基板。可选地，柔性基板的膜厚为0.1-1000μm，进一步地，柔性基板的膜厚为0.5-500μm，进一步地，柔性基板的膜厚为1-200μm。
S20，翻转前体，使第一基板10的底面外露于有源层20上，第二基板50用于承载栅极层40。也就是说，在步骤S18之前，器件从下到上依次为：第一基板10、有源层20、栅绝缘层30、栅极层40和第二基板50，在步骤S18之后，器件从下到上依次为：第二基板50、栅极层40、栅绝缘层30、有源层20和第一基板10。
S22，图案化第一基板10，使第一基板10包括分离的载体源极12和载体漏极14，且有源层20局部显露于载体源极12和载体漏极14之间。其中，载体源极12和载体漏极14对应于第一基板10且外露于有源层20上。
其中，图案化第一基板10的方法为：在第一基板10的底面(第一基板10的背离有源层20的表面)涂布光阻层，曝光、显影以后进行等离子体干刻处理得到分离的载体源极12和载体漏极14。
通过第一基板10形成载体源极12和载体漏极14，载体源极12和载体漏极14由第一基板10图案化形成，具有承载功能，且前体翻转以后，第二基板50用于承载栅极层40。前体的两表面分别为第一基板10和第二基板50，在前体翻转的过程中，前体内部的层结构不会遭到破坏，直接对第一基板10进行图案化处理得到载体源极12和载体漏极14，并且通过有源层20实现载体源极12与载体漏极14之间的电子传输，使得到的薄膜晶体管的电学性能更佳。
现有技术中，通过化学气相沉积法在金属箔上生长的石墨烯层，需要通过刻蚀溶液将金属箔完全刻蚀掉，使石墨烯薄膜转移至基板的表面，用于制作电极。在刻蚀金属箔或者转移石墨烯薄膜的过程中，石墨烯薄膜会产生破损、皱纹、空洞、撕裂等缺陷。本申请实施例不需要上述步骤。
而本申请中，直接使用金属箔作为第一基板10，金属箔上生长的石墨烯层作为有源层20，在有源层20上形成栅绝缘层30，在栅绝缘层30上形成栅极层40，在栅极层40上形成第二基板50，将第二基板50翻转以后，通过第二基板50承载栅极层40，图案化金属箔得到载体源极12和载体漏极14。不需要将金属箔刻蚀掉并进行石墨烯薄膜的转移，使制作方法更加简单，同时，直接刻蚀金属箔形成载体源极12和载体漏极14，石墨烯层作为有源层20，节约材料，避免金属箔的浪费。
进一步地，使用化学气相沉积法在金属箔上生长石墨烯层，石墨烯薄膜更加平整和均匀，且石墨烯层与金属箔的连接更加紧密，图案化金属箔形成载体源极12和载体漏极14以后，石墨烯层对载体源极12和载体漏极14之间的电子传输效果更好，使薄膜晶体管的电学性能更佳。
可选地，石墨烯层的膜厚为0.3-0.8nm。通过化学气相沉积法形成的石墨烯薄膜为大面积、高质量的单层结构石墨烯，电子传输能力强，且石墨烯薄膜不需要转移，不会遭到破坏，图案化金属箔以后，石墨烯薄膜使载体源极12和载体漏极14之间的载流子传输能力更强，得到的薄膜晶体管的电学性能更佳。
进一步地，金属箔为铜箔或镍箔。使用铜箔或镍箔作为金属基板，得到薄膜晶体管的载体源极12和载体漏极14，使薄膜晶体管的电学性能更佳。
可选地，金属箔的膜厚为5nm-200μm；进一步地，金属箔的膜厚为10nm-100μm；进一步地，金属箔的膜厚为20nm-50μm。
在金属箔的底面涂布光阻层，曝光、显影以后进行等离子体干刻处理得到分离的载体源极12和载体漏极14。
其中，干刻的刻蚀气体为氯气、四氯化碳、氢气中的一种或氯气、四氯化碳、氢气中的一种与氩气、氦气和氮气中的至少一种组成的混合气体。刻蚀时间为5s-150min；可选地，刻蚀时间为10s-120min；可选地，刻蚀时间为20s-90min。等离子体压力为3-80mTorr；可选地，等离子体压力为5-60mTorr；可选地，等离子体压力为8-40mTorr。等离子体功率为100-1000W；可选地，等离子体功率为200-800W；可选地，等离子体功率为300-600W。
通过上述制作方法得到的薄膜晶体管的电学性能较佳，能够用来制作电视、电脑、手机、车载系统、医疗设备、智慧家居等任何具有显示功能的产品或者部件，也可以是智能手表、电子标签、电子标牌等。
实施例1
一种薄膜晶体管的制作方法，包括如下步骤：
(1)、在金属基板上真空蒸镀有机半导体材料形成有源层。其中，金属基板的厚度为20nm-50μm。(2)、在有源层上涂覆氟聚合物类绝缘材料固化以后形成栅绝缘层。(3)、在栅绝缘层上磁控溅射铜金属材料形成栅极层。(4)、在栅极层上旋涂PET溶液形成PET基板得到前体。(5)、翻转前体，通过等离子体刻蚀工艺图案化金属基板得到载体源极和载体漏极。
实施例2
一种薄膜晶体管的制作方法，包括如下步骤：
(1)、通过化学气相沉积法在铜箔上生长石墨烯薄膜。其中，铜箔的厚度为20nm-50μm。(2)、在石墨烯薄膜上涂覆氟聚合物类绝缘材料固化以后形成栅绝缘层。(3)、在栅绝缘层上旋涂含石墨烯的导电油墨，热固化以后形成栅极层。(4)、在栅极层上旋涂PET溶液，热固化以后形成PET基板得到前体。(5)、翻转前体，通过等离子体刻蚀工艺图案化铜箔得到载体源极和载体漏极。
实施例3
实施例3提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(4)以外，其他步骤的方法一致。本实施例中，步骤(4)的方法为：在栅极层上沉积硅基板得到前体。
实施例4
实施例4提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(3)以外，其他步骤的方法一致。本实施例中，步骤(3)的方法为：在栅绝缘层上磁控溅射铜金属材料形成栅极层。
实施例5
实施例5提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(3)以外，其他步骤的方法一致。本实施例中，步骤(3)的方法为：在栅绝缘层上旋涂含聚乙撑二氧噻吩/聚苯乙烯磺酸盐的导电高分子油墨，热固化以后形成栅极层。
实施例6
实施例6提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(1)以外，其他步骤的方法一致。本实施例中，步骤(1)使用的是镍箔，其中，镍箔的厚度为20nm-50μm。
实施例7
实施例7提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(1)以外，其他步骤的方法一致。本实施例中，步骤(1)使用的是钌箔，其中，钌箔的厚度为20nm-50μm。
实施例8
实施例8提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(1)以外，其他步骤的方法一致。本实施例中，铜箔的厚度为50-200μm。
实施例9
实施例9提供的薄膜晶体管的制作方法与实施例2提供的制作方法除了步骤(1)以外，其他步骤的方法一致。本实施例中，铜箔的厚度为5-20nm。
对比例1
一种薄膜晶体管的制作方法，包括如下步骤：
(1)、在PET基板上旋涂含石墨烯的导电油墨，热固化以后形成栅极层。(2)、在栅极层上涂覆氟聚合物类绝缘材料固化以后形成栅绝缘层。(3)、将石墨烯薄膜转移至栅绝缘层上形成石墨烯有源层。(4)、在石墨烯有源层上通过磁控溅射沉积电极层，并通过等离子体刻蚀工艺形成图案化的源极和漏极。
对比例2
一种薄膜晶体管的制作方法，包括如下步骤：
(1)、在PET基板上磁控溅射铜金属材料形成栅极层。(2)、在栅极层上涂覆氟聚合物类绝缘材料固化以后形成栅绝缘层。(3)、在栅绝缘层上真空蒸镀有机半导体材料形成有源层。(4)、在有源层上通过磁控溅射铜金属材料形成电极层，并通过等离子体刻蚀工艺干刻电极层形成图案化的源极和漏极。
检测实施例1-实施例9以及对比例1和对比例2得到的薄膜晶体管的载流子迁移率、阈值电压和电流开关比得到表1。
表1薄膜晶体管的电学性能
组别 载流子迁移率(cm<sup>2</sup>/Vs) 阈值电压(V) 电流开关比
实施例1 32 19.6 8.4×10<sup>6</sup>
实施例2 285 2.8 8.2×10<sup>8</sup>
实施例3 246 6.2 4.9×10<sup>8</sup>
实施例4 231 7.1 4.2×10<sup>8</sup>
实施例5 202 8.9 2.9×10<sup>8</sup>
实施例6 232 7.0 4.2×10<sup>8</sup>
实施例7 188 9.6 9.7×10<sup>7</sup>
实施例8 262 3.7 6.7×10<sup>8</sup>
实施例9 189 9.6 9.7×10<sup>7</sup>
对比例1 106 13.4 2.8×10<sup>7</sup>
对比例2 18 22.5 4.8×10<sup>6</sup>
从表1可以看出，实施例1和对比例2均使用有机半导体材料作为有源层，实施例1使用两个基板进行薄膜晶体管的制备，对比例2使用一个基板进行薄膜晶体管的制备。实施例1得到的薄膜晶体管的电学性能比对比例2得到的薄膜晶体管的电学性能优异，说明使用两个基板进行薄膜晶体管的制备，得到的器件的电学性能更佳。
实施例2-9和对比例1均使用石墨烯薄膜作为有源层，实施例1和对比例2均使用有机半导体材料作为有源层。使用石墨烯薄膜作为有源层的薄膜晶体管的电学性能均比使用有机半导体材料作为有源层的薄膜晶体管的电学性能更佳，说明石墨烯作为薄膜晶体管的有源层，电子传输能力更强。
实施例2-9与对比例1相比，实施例2-9使用两个基板进行薄膜晶体管的制备，对比例1使用一个基板进行薄膜晶体管的制备。实施例2-9得到的薄膜晶体管的电学性能均比对比例1得到的薄膜晶体管的电学性能优异，说明使用两个基板进行薄膜晶体管的制备，得到的器件的电学性能更佳。
实施例2和实施例3相比，其他条件相同，实施例2使用PET基板作为第二基板，实施例3使用硅基板作为第二基板。实施例2得到的薄膜晶体管的电学性能比实施例3得到的薄膜晶体管的电学性能优异，说明使用PET基板作为第二基板得到的器件的电学性能更佳。
实施例2、实施例4和实施例5相比，其他条件相同，实施例2使用石墨烯导电油墨制备栅极层，实施例4使用铜金属材料制备栅极层，实施例5使用高分子导电油墨制备栅极层。实施例2得到的薄膜晶体管的电学性能比实施例4得到的薄膜晶体管的电学性能优异，实施例4得到的薄膜晶体管的电学性能比实施例5得到的薄膜晶体管的电学性能优异，说明使用石墨烯导电油墨作为栅极层得到的器件的电学性能更佳。
实施例2、实施例6和实施例7相比，其他条件相同，实施例2使用铜箔作为第一基板，实施例6使用镍箔作为第一基板，实施例7使用钌箔作为第一基板。实施例2得到的薄膜晶体管的电学性能比实施例6得到的薄膜晶体管的电学性能优异，实施例6得到的薄膜晶体管的电学性能比实施例7得到的薄膜晶体管的电学性能优异，说明使用铜箔作为第一基板得到的器件的电学性能更佳。
实施例2、实施例8和实施例9相比，其他条件相同，实施例2使用铜箔的厚度为20nm-50μm，实施例8使用铜箔的厚度为50-200μm，实施例9使用铜箔的厚度为5-20nm。实施例2得到的薄膜晶体管的电学性能比实施例8得到的薄膜晶体管的电学性能优异，实施例8得到的薄膜晶体管的电学性能比实施例9得到的薄膜晶体管的电学性能优异，说明铜箔的厚度为20nm-50μm得到的器件的电学性能更佳。
以上所描述的实施例是本申请一部分实施例，而不是全部的实施例。本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
提供第一基板，所述第一基板包括载体源极和载体漏极；
在所述第一基板上形成有源层；
在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成栅极层；
在所述栅极层的表面形成第二基板得到前体；
翻转所述前体，使所述第一基板的底面外露于所述有源层上；
图案化所述第一基板，使所述第一基板包括分离的所述载体源极和所述载体漏极，且所述有源层局部显露于所述载体源极和所述载体漏极之间。
2.根据权利要求1所述的制作方法，其特征在于，所述第一基板为金属箔，所述有源层为石墨烯层，所述制作方法包括：
使用化学气相沉积法在所述金属箔上生长石墨烯层。
3.根据权利要求2所述的制作方法，其特征在于，图案化所述金属箔，包括：
在所述金属箔的所述底面涂布光阻层，曝光、显影以后进行等离子体干刻处理得到分离的所述载体源极和所述载体漏极。
4.根据权利要求2所述的制作方法，其特征在于，所述石墨烯层的膜厚为0.3-0.8nm。
5.根据权利要求2所述的制作方法，其特征在于，所述金属箔为铜箔或镍箔；
可选地，所述金属箔的膜厚为5nm-200μm；
可选地，所述金属箔的膜厚为10nm-100μm；
可选地，所述金属箔的膜厚为20nm-50μm。
6.根据权利要求2所述的制作方法，其特征在于，在所述栅绝缘层的表面形成栅极层，包括：
将碳系导电油墨形成在所述栅绝缘层的表面，热固化所述碳系导电油墨以后得到所述栅极层。
7.一种薄膜晶体管，其特征在于，由如权利要求1-6任一项所述的薄膜晶体管的制作方法制备得到。
8.一种薄膜晶体管，其特征在于，包括：
第一基板，所述第一基板包括分离的载体源极和载体漏极；
有源层，所述有源层形成在所述第一基板上；
栅绝缘层，所述栅绝缘层形成在所述有源层上；
栅极层，所述栅极层形成在所述栅绝缘层上；
第二基板，所述第二基板形成在所述栅极层上，且所述第二基板用于翻转后承载所述栅极层；
其中，所述载体源极和所述载体漏极对应于所述第一基板且外露于所述有源层上，并且所述有源层局部显露于所述载体源极与所述载体漏极之间。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述第一基板为金属箔，所述有源层为石墨烯层；
所述石墨烯层由化学气相沉积法在所述金属箔上生长得到。
10.一种装置，其特征在于，包括一种如权利要求7-9任一项所述的薄膜晶体管。
CN201911021297.9A 2019-10-24 2019-10-24 薄膜晶体管、其制作方法及装置 Pending CN110729184A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911021297.9A CN110729184A (zh) 2019-10-24 2019-10-24 薄膜晶体管、其制作方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911021297.9A CN110729184A (zh) 2019-10-24 2019-10-24 薄膜晶体管、其制作方法及装置

Publications (1)

Publication Number Publication Date
CN110729184A true CN110729184A (zh) 2020-01-24

Family

ID=69222126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911021297.9A Pending CN110729184A (zh) 2019-10-24 2019-10-24 薄膜晶体管、其制作方法及装置

Country Status (1)

Country Link
CN (1) CN110729184A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020050599A1 (en) * 2000-10-28 2002-05-02 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method for manufacturing the same
KR20080016234A (ko) * 2006-08-18 2008-02-21 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100913807B1 (ko) * 2009-01-30 2009-08-26 실리콘 디스플레이 (주) 박막 트랜지스터 기판 및 이의 제조 방법
CN102629579A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
CN102683389A (zh) * 2011-11-04 2012-09-19 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN103309108A (zh) * 2013-05-30 2013-09-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107146773A (zh) * 2017-05-15 2017-09-08 深圳市华星光电技术有限公司 Tft基板的制作方法
CN107993981A (zh) * 2017-11-22 2018-05-04 深圳市华星光电半导体显示技术有限公司 Tft基板及其制造方法
CN108648992A (zh) * 2018-04-26 2018-10-12 东南大学 一种氧化锌石墨烯场效应管的制备方法
CN108682692A (zh) * 2018-05-18 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109698277A (zh) * 2018-12-27 2019-04-30 宁波石墨烯创新中心有限公司 一种有机薄膜晶体管及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020050599A1 (en) * 2000-10-28 2002-05-02 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method for manufacturing the same
KR20080016234A (ko) * 2006-08-18 2008-02-21 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100913807B1 (ko) * 2009-01-30 2009-08-26 실리콘 디스플레이 (주) 박막 트랜지스터 기판 및 이의 제조 방법
CN102629579A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
CN102683389A (zh) * 2011-11-04 2012-09-19 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN103309108A (zh) * 2013-05-30 2013-09-18 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107146773A (zh) * 2017-05-15 2017-09-08 深圳市华星光电技术有限公司 Tft基板的制作方法
CN107993981A (zh) * 2017-11-22 2018-05-04 深圳市华星光电半导体显示技术有限公司 Tft基板及其制造方法
CN108648992A (zh) * 2018-04-26 2018-10-12 东南大学 一种氧化锌石墨烯场效应管的制备方法
CN108682692A (zh) * 2018-05-18 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109698277A (zh) * 2018-12-27 2019-04-30 宁波石墨烯创新中心有限公司 一种有机薄膜晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US7754526B2 (en) Method for making thin film transistor
Cao et al. Transparent flexible organic thin-film transistors that use printed single-walled carbon nanotube electrodes
US8785939B2 (en) Transparent and conductive nanostructure-film pixel electrode and method of making the same
US20140070220A1 (en) Array substrate, method for manufacturing the same and display device
WO2012137923A1 (ja) グラフェンを主成分とする透明導電膜を備えた転写シートとその製造方法、透明導電物
US10707079B2 (en) Orthogonal patterning method
CN108666223B (zh) 一种自对准底栅薄膜晶体管及其制备方法
US20200201100A1 (en) Manufacturing method of graphene electrode and liquid crystal display panel
Lee et al. A printing technology combining screen-printing with a wet-etching process for the gate electrodes of organic thin film transistors on a plastic substrate
US10071935B2 (en) Method for manufacturing flexible graphene electrically conductive film
CN108982632A (zh) 一种基于花状纳米金结构的柔性电极及其制备方法
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
Gao et al. Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film
US20170309654A1 (en) Display Substrate and Manufacturing Method Thereof, Display Apparatus
CN110729184A (zh) 薄膜晶体管、其制作方法及装置
JP5549073B2 (ja) 有機半導体装置およびその製造方法
Cecchi et al. Recovery of gold from e-waste via food waste byproducts
CN107275007A (zh) 一种复合透明导电薄膜及其制备方法
CN107942594B (zh) 一种显示基板及其制作方法和显示装置
CN107256924B (zh) 阻变器件及其制作方法、显示基板的制作方法、显示装置
Park et al. Directly drawn top-gate semiconducting carbon nanotube thin-film transistors and complementary inverters
Kim et al. Large-area thin-film capacitors deposited onto graphene bottom electrodes via facing-target sputtering that is free of plasma damage
CN100477310C (zh) 有机半导体器件
CN110379859B (zh) 一种薄膜晶体管、其制备方法及电子器件
CN109088001B (zh) 一种有机薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200124

RJ01 Rejection of invention patent application after publication