CN104681632A - 薄膜晶体管及其制作方法、显示器件 - Google Patents

薄膜晶体管及其制作方法、显示器件 Download PDF

Info

Publication number
CN104681632A
CN104681632A CN201510136966.2A CN201510136966A CN104681632A CN 104681632 A CN104681632 A CN 104681632A CN 201510136966 A CN201510136966 A CN 201510136966A CN 104681632 A CN104681632 A CN 104681632A
Authority
CN
China
Prior art keywords
photoresist
semiconductor layer
layer
oxide semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510136966.2A
Other languages
English (en)
Inventor
王武
邱海军
尚飞
王国磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510136966.2A priority Critical patent/CN104681632A/zh
Publication of CN104681632A publication Critical patent/CN104681632A/zh
Priority to US14/744,838 priority patent/US9653578B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管及其制作方法、显示器件。所述薄膜晶体管的有源层与源电极、漏电极之间的间隙对应的第一区域包括金属氧化物半导体层和设置在所述金属氧化物半导体层上的硅半导体层，源电极和漏电极直接搭接在所述有源层上。在刻蚀所述第一区域对应的源漏金属层形成源电极和漏电极时，所述硅半导体层能够保护所述第一区域的金属氧化物半导体层不被刻蚀。并通过一次构图工艺同时形成所述有源层的硅半导体层与金属氧化物半导体层，不需要增加制作工艺，降低了生产成本，同时，源电极和漏电极直接搭接在有源层上，不需要制作过孔，提高了显示器件的开口率。

Description

薄膜晶体管及其制作方法、显示器件
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、显示器件。
背景技术
根据有源层材料的不同，薄膜晶体管(Thin Film Transistor，TFT)主要有氧化物半导体TFT(简称氧化物TFT)和非晶硅TFT两种。氧化物TFT因其具有更大的开关电流比，即打开时电流更大，充电时间更短；关断时，漏电流更小，不容易漏电，使其更适合制作高分辨率(高清晰度)、高刷新率(动态画面更流畅)的高端显示产品。
背沟道刻蚀(BCE，Back Channel Etch)结构的氧化物TFT因其结构简单、制作工艺简易、尺寸小，寄生电容小等优点，得到越来越广泛的应用。其源电极1和漏电极2直接搭接在氧化物半导体层3上，如图1所示，具体的制作工艺为：形成氧化物半导体层3，在氧化物半导体层3上形成源漏金属薄膜，对所述源漏金属薄膜进行光刻工艺形成源电极1和漏电极2，在该光刻工艺中需要刻蚀掉源电极1和漏电极1之间的源漏金属薄膜，刻蚀液会对该区域的氧化物半导体层3有明显的腐蚀作用，影响TFT的半导体特性。
为了解决上述技术问题，现有技术中，在氧化物半导体层3上设置刻蚀阻挡层102，源电极1和漏电极2通过刻蚀阻挡层102中的过孔与氧化物半导体层3电性接触。由于需要增加刻蚀阻挡层102的光刻工艺，提高了生产成本，而且刻蚀阻挡层102中的过孔制作也会牺牲开口率。
发明内容
本发明提供一种薄膜晶体管及其制作方法，用以解决背沟道刻蚀结构的氧化物薄膜晶体管的制作工艺复杂，生产成本高的问题。
本发明还提供一种显示器件，包括上述的薄膜晶体管，在降低了生产成本的同时，还保证了显示的品质。
为解决上述技术问题，本发明实施例中提供一种薄膜晶体管，包括有源层，以及搭接在所述有源层上的源电极和漏电极，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区、与源电极、漏电极之间的间隙对应的第一区域，其中，所述有源层的第一区域包括金属氧化物半导体层和设置在所述金属氧化物半导体层上的硅半导体层。
本发明实施例中还提供一种如上所述的薄膜晶体管的制作方法，包括形成有源层的步骤和形成源电极和漏电极的步骤，所述源电极和漏电极搭接在所述有源层上，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区、与源电极、漏电极之间的间隙对应的第一区域，其中，形成有源层的第一区域的步骤包括：
依次形成金属氧化物半导体层和硅半导体层；
对所述金属氧化物半导体层和硅半导体层进行构图工艺，形成有源层的第一区域，所述有源层的第一区域包括金属氧化物半导体层和硅半导体层。
本发明实施例中还提供一种显示器件，包括如上所述的薄膜晶体管。
本发明的上述技术方案的有益效果如下：
上述技术方案中，薄膜晶体管的有源层与源电极、漏电极之间的间隙对应的第一区域包括金属氧化物半导体层和设置在所述金属氧化物半导体层上的硅半导体层，源电极和漏电极直接搭接在所述有源层上。在刻蚀所述第一区域对应的源漏金属层形成源电极和漏电极时，所述硅半导体层能够保护所述第一区域的金属氧化物半导体层不被刻蚀。并通过一次构图工艺同时形成所述有源层的硅半导体层与金属氧化物半导体层，不需要增加制作工艺，降低了生产成本，同时，源电极和漏电极直接搭接在有源层上，不需要制作过孔，提高了显示器件的开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中背沟道刻蚀结构的氧化物TFT的结构示意图；
图2表示本发明实施例中背沟道刻蚀结构的氧化物TFT的结构示意图一；
图3表示本发明实施例中背沟道刻蚀结构的氧化物TFT的结构示意图二；
图4表示本发明实施例中背沟道刻蚀结构的氧化物TFT的结构示意图三；
图5表示本发明实施例中背沟道刻蚀结构的氧化物TFT的结构示意图四；
图6表示本发明实施例中背沟道刻蚀结构的氧化物TFT的结构示意图五。
具体实施方式
现有技术中，背沟道刻蚀结构的氧化物薄膜晶体管的制作工艺，为了保护有源层不被形成源电极和漏电极的刻蚀工艺破坏，会在有源层上设置刻蚀阻挡层，源电极和漏电极通过所述刻蚀阻挡层中的过孔与有源层电性接触，增加了制作工艺，提高了生产成本，过孔的制作势必会牺牲显示器件的开口率。
为了解决上述技术问题，本发明实施例中提供一种背沟道刻蚀结构的氧化物薄膜晶体管及其制作方法，所述薄膜晶体管的有源层与源电极、漏电极之间的间隙对应的第一区域包括金属氧化物半导体层和设置在所述金属氧化物半导体层上的硅半导体层，源电极和漏电极直接搭接在所述有源层上。在刻蚀掉对应所述第一区域的源漏金属层形成源电极和漏电极时，所述硅半导体层能够保护所述第一区域的金属氧化物半导体层不被刻蚀。并通过一次构图工艺同时形成所述有源层的硅半导体层与金属氧化物半导体层，不需要增加制作工艺，降低了生产成本，同时，源电极和漏电极直接搭接在有源层上，不需要制作过孔，提高了开口率。
其中，当薄膜晶体管打开时，有源层与源电极、漏电极之间的间隙对应的第一区域形成导电沟道。
在对本发明实施例的技术方案进行详细说明之前，先对本发明实施例涉及到的几个工艺流程进行简单说明，以便于更好的理解本发明实施例。
在半导体制造中，需要用选定的图像、图形或物体对待处理的膜层进行遮挡，以控制刻蚀的作用区域。上述的用于遮挡的具有特定图像的物体称为掩膜版。
随着集成电路制造工艺的飞速发展，45和32nm技术节点已成为近几年的技术热点，作为集成电路制造工艺中最关键的光刻工艺首当其冲成为热点中的焦点。掩膜版作为光刻工艺的其中一个非常重要的因素，其精度也得到了非常巨大的进步。现有的掩膜工艺能够达到纳米级的精度，以满足最小线宽45nm或32nm的制作要求。
刻蚀，是指用化学或物理方法有选择地从膜层去除不需要的部分的过程。刻蚀的基本目的是正确的复制出掩膜图形。刻蚀过程中，保留的光刻胶层(或掩膜层)不会受到腐蚀源显著的侵蚀或刻蚀，可作为掩蔽膜，保护膜层中待保留的部分，而未被光刻胶保护的区域，则被选择性的刻蚀掉。
在半导体制造中有两种基本的刻蚀工艺：干法刻蚀和湿法刻蚀。
干法刻蚀利用气态中产生的等离子体，通过经光刻而开出的光刻胶窗口，与暴露于等离子体中的膜层行物理和化学反应，刻蚀掉膜层上暴露的表面材料。其可以获得极其精确的特征图形，也就是尺寸控制精度极佳。
湿法刻蚀就是用液体化学试剂(如酸、碱和溶剂等)以化学的方式去除膜层表面的材料。在通过湿法腐蚀获得特征图形时，也要通过经光刻开出的掩膜层窗口，腐蚀掉露出的表面材料。
相对于干法刻蚀，湿法刻蚀具有较高的选择比和较高的刻蚀效率。其中，湿法刻蚀主要用于对金属、金属氧化物等材料薄膜进行刻蚀，干法刻蚀主要用于对光刻胶、氧化硅、氮化硅、氮氧化硅等材料薄膜进行刻蚀。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例中的薄膜晶体管均特指背沟道刻蚀结构的氧化物薄膜晶体管。
结合图2-图6所示，本发明实施例中提供一种薄膜晶体管，包括有源层，以及搭接在所述有源层上的源电极1和漏电极2。所述有源层包括与源电极1接触的源区、与漏电极2接触的漏区，以及与源电极1、漏电极2之间的间隙对应的第一区域。当薄膜晶体管打开时，所述有源层的第一区域形成导电沟道。
所述有源层的第一区域包括金属氧化物半导体层3和设置在金属氧化物半导体层3上的硅半导体层(如：非晶硅半导体层5，如图2、3和5所示，或，重掺杂非晶硅半导体层6，如图4和6)。
其中，源电极1和漏电极2搭接在有源层上是指：源电极1和漏电极2的部分或全部与有源层交叠，且源电极1和漏电极2与有源层交叠的部分与有源层直接接触。
相应地，所述薄膜晶体管的制作方法包括：
形成有源层；
形成源电极和漏电极，所述源电极和漏电极搭接在所述有源层上，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区、与源电极、漏电极之间的间隙对应的第一区域；
形成有源层的第一区域的步骤包括：
依次形成金属氧化物半导体层和硅半导体层；
对所述金属氧化物半导体层和硅半导体层进行构图工艺，形成有源层的第一区域，即，所述有源层的第一区域包括金属氧化物半导体层和硅半导体层。
上述技术方案中，薄膜晶体管的有源层与源电极、漏电极之间的间隙对应的第一区域包括金属氧化物半导体层和设置在金属氧化物半导体层上的硅半导体层，在刻蚀掉对应所述第一区域的源漏金属薄膜形成源电极和漏电极时，所述硅半导体层能够保护所述第一区域的金属氧化物半导体层不被刻蚀。并通过一次构图工艺同时形成有源层的硅半导体层与金属氧化物半导体层，不需要增加制作工艺，降低了生产成本，同时，源电极和漏电极直接搭接在有源层上，不需要制作过孔，提高了显示器件的开口率。
本发明实施例中，有源层的源区和漏区可以仅由金属氧化物半导体层3组成，结合图5和图6所示，也可以由金属氧化物半导体层3和硅半导体层组成，结合图2-图4所示。
在一个具体的实施方式中，有源层的第一区域的硅半导体层由非晶硅组成，即硅半导体层为非晶硅层5，结合图2、3和5所示。
当有源层的第一区域的硅半导体层为非晶硅层5时，所述有源层的源区和漏区可以由金属氧化物半导体层3和设置在金属氧化物半导体层3上的非晶硅层5组成，即，整个有源层均由金属氧化物半导体层3和设置在金属氧化物半导体层3上的非晶硅层5组成，如图2所示。则，形成源电极1和漏电极2的步骤具体包括：
在有源层上形成源漏金属层，具体在非晶硅层5上形成源漏金属层；
在所述源漏金属层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应源电极1和漏电极2所在的区域，所述光刻胶半保留区域对应有源层的第一区域(对应源电极1和漏电极2之间的间隙)，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉第一区域的源漏金属层和一定厚度的非晶硅层5；
剥离剩余的光刻胶，形成源电极1和漏电极2。
上述步骤中，刻蚀一定厚度的非晶硅层5是为了保证第一区域的源漏金属薄膜刻蚀完全。具体采用湿法刻蚀来刻蚀源漏金属薄膜，采用干法刻蚀来刻蚀非晶硅层5。
其中，源漏金属层的材料可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，源漏金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
在实际应用过程中，为了改善源电极1和漏电极2与有源层的接触电阻，会在源电极1、漏电极2与非晶硅层5之间设置欧姆接触层，所述欧姆接触层通常为重掺杂非晶硅层6，如图3所示，即，有源层的第一区域由金属氧化物半导体层3和设置在金属氧化物半导体层3上的非晶硅层5组成，源区和漏区由金属氧化物半导体层3和依次设置在金属氧化物半导体层3上的非晶硅层5和重掺杂非晶硅层6组成。则，形成有源层的步骤具体包括：
依次形成氧化物半导体层、非晶硅层和重掺杂非晶硅层，并对所述氧化物半导体层、非晶硅层和重掺杂非晶硅层进行构图工艺形成有源层的图案，整个所述有源层包括氧化物半导体层、非晶硅层和重掺杂非晶硅层；
进一步地，形成源电极1和漏电极2的步骤具体包括：
在有源层上形成源漏金属层；
在所述源漏金属层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应源电极和漏电极所在的区域，所述光刻胶半保留区域对应有源层的第一区域，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉第一区域的源漏金属层和重掺杂非晶硅层；
剥离剩余的光刻胶，形成源电极1和漏电极2。
上述步骤中，具体采用湿法刻蚀来刻蚀源漏金属层，采用干法刻蚀来刻蚀重掺杂非晶硅层6。
在该具体实施方式中，还可以设置有源层的源区和漏区仅由金属氧化物半导体层3组成，如图5所示。则，形成有源层的步骤包括：
形成金属氧化物半导体层；
在所述金属氧化物半导体层上形成硅半导体层，所述硅半导体层可以由非晶硅层组成，也可以由非晶硅层和设置在非晶硅层上的重掺杂非晶硅层组成；
在所述硅半导体层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层的第一区域，所述光刻胶半保留区域对应有源层的源区和漏区，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的硅半导体层和金属氧化物半导体层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉源区和漏区的硅半导体层；
剥离剩余的光刻胶，形成薄膜晶体管的有源层。
在另一个具体的实施方式中，有源层的第一区域的硅半导体层仅由重掺杂非晶硅组成，即硅半导体层为重掺杂非晶硅层6，结合图4和6所示。
当有源层的第一区域的硅半导体层由重掺杂非晶硅层6组成时，有源层的源区和漏区可以由金属氧化物半导体层3和重掺杂非晶硅层6组成，即，整个有源层由金属氧化物半导体层3和重掺杂非晶硅层6组成，如图4所示。则，形成源电极和漏电极的步骤具体包括：
在有源层上形成源漏金属层，具体在重掺杂非晶硅层6上形成源漏金属层；
在所述源漏金属层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应源电极1和漏电极2所在的区域，所述光刻胶半保留区域对应有源层的第一区域，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉第一区域的源漏金属层和一定厚度的重掺杂非晶硅层；
剥离剩余的光刻胶，形成源电极1和漏电极2。
在该实施方式中，也可以设置有源层的源区和漏区仅由金属氧化物半导体层3组成，如图6所示。则，形成有源层的步骤具体包括：
依次形成金属氧化物半导体层和重掺杂非晶硅层；
在所述重掺杂非晶硅层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层的第一区域，所述光刻胶半保留区域对应有源层的源区和漏区，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的金属氧化物半导体层和重掺杂非晶硅层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉源区和漏区的重掺杂非晶硅层；
剥离剩余的光刻胶，形成薄膜晶体管的有源层。
需要说明的是，上述具体实施方式中的非晶硅层也可以用多晶硅层替代，重掺杂非晶硅层也可以用重掺杂多晶硅层替代。当硅半导体层为重掺杂多晶硅层时，薄膜晶体管的结构与硅半导体层为非晶硅层时薄膜晶体管的结构相同，制作方法类似，在此不再详述。
结合图2-图6所示，以底栅型薄膜晶体管为例，本发明实施例中的薄膜晶体管具体包括：
衬底基板100，为透明基板，如：玻璃基板、石英基板、有机树脂基板；
设置在衬底基板100上的栅电极4，栅电极4的材料可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等；
覆盖栅电极4的栅绝缘层101，栅绝缘层101的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层101可以是SiNx，SiOx或Si(ON)x；
设置在栅绝缘层101上的有源层，所述有源层包括与源电极1接触的源区、与漏电极2接触的漏区，以及与源电极1、漏电极2之间的间隙对应的第一区域。当薄膜晶体管打开时，所述有源层的第一区域形成导电沟道，其中，所述有源层的第一区域由金属氧化物半导体层3和设置在金属氧化物半导体层3上的非晶硅层5组成，或，由金属氧化物半导体层3和设置在金属氧化物半导体层3上的重掺杂非晶硅层6组成，或，由金属氧化物半导体层3和依次设置在金属氧化物半导体层3上的非晶硅层5和重掺杂非晶硅层6组成。所述有源层的源区和漏区由金属氧化物半导体层3和设置在金属氧化物半导体层3上的非晶硅层5组成，或，由金属氧化物半导体层3和设置在金属氧化物半导体层3上的重掺杂非晶硅层6组成，或，由金属氧化物半导体层3和依次设置在金属氧化物半导体层3上的非晶硅层5和重掺杂非晶硅层6组成，或，仅由金属氧化物半导体层3组成；
搭接在所述有源层源区上的源电极1和搭接在所述有源层漏区的漏电极2。
本发明实施例中的薄膜晶体管也可以为顶栅型或共面型薄膜晶体管，并不局限于底栅型薄膜晶体管。
本发明实施例中还提供一种显示器件，包括本发明实施例中的薄膜晶体管，降低了产品的制作成本的同时，还能够保证显示的品质。
所述显示器件可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明的技术方案中，薄膜晶体管的有源层与源电极、漏电极之间的间隙对应的第一区域包括金属氧化物半导体层和设置在所述金属氧化物半导体层上的硅半导体层，源电极和漏电极直接搭接在所述有源层上。在刻蚀所述第一区域对应的源漏金属层形成源电极和漏电极时，所述硅半导体层能够保护所述第一区域的金属氧化物半导体层不被刻蚀。并通过一次构图工艺同时形成所述有源层的硅半导体层与金属氧化物半导体层，不需要增加制作工艺，降低了生产成本，同时，源电极和漏电极直接搭接在有源层上，不需要制作过孔，提高了开口率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (16)

1.一种薄膜晶体管，包括有源层，以及搭接在所述有源层上的源电极和漏电极，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区、与源电极、漏电极之间的间隙对应的第一区域，其特征在于，所述有源层的第一区域包括金属氧化物半导体层和设置在所述金属氧化物半导体层上的硅半导体层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述硅半导体层由非晶硅组成。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层的源区和漏区由金属氧化物半导体层和设置在所述金属氧化物半导体层上的非晶硅层组成。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层的源区和漏区由金属氧化物半导体层和依次设置在所述金属氧化物半导体层上的非晶硅层和重掺杂非晶硅层组成。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述硅半导体层由重掺杂非晶硅组成；
所述有源层的源区和漏区由金属氧化物半导体层和设置在所述金属氧化物半导体层上的重掺杂非晶硅层组成。
6.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述有源层的源区和漏区由金属氧化物半导体层组成。
7.一种权利要求1-6任一项所述的薄膜晶体管的制作方法，包括形成有源层的步骤和形成源电极和漏电极的步骤，所述源电极和漏电极搭接在所述有源层上，所述有源层包括与所述源电极接触的源区、与所述漏电极接触的漏区、与源电极、漏电极之间的间隙对应的第一区域，其特征在于，形成有源层的第一区域的步骤包括：
依次形成金属氧化物半导体层和硅半导体层；
对所述金属氧化物半导体层和硅半导体层进行构图工艺，形成有源层的第一区域，所述有源层的第一区域包括金属氧化物半导体层和硅半导体层。
8.根据权利要求7所述的制作方法，其特征在于，所述硅半导体层由非晶硅组成；
整个所述有源层由层叠设置的氧化物半导体层和非晶硅层组成。
9.根据权利要求8所述的制作方法，其特征在于，形成源电极和漏电极的步骤具体包括：
在有源层上形成源漏金属层；
在所述源漏金属层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应源电极和漏电极所在的区域，所述光刻胶半保留区域对应有源层的第一区域，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉第一区域的源漏金属层和一定厚度的非晶硅层；
剥离剩余的光刻胶，形成源电极和漏电极。
10.根据权利要求7所述的制作方法，其特征在于，所述硅半导体层由非晶硅层组成；
所述有源层的源区和漏区由金属氧化物半导体层和依次设置在所述金属氧化物半导体层上的非晶硅层和重掺杂非晶硅层组成，所述非晶硅层和重掺杂非晶硅层层叠设置。
11.根据权利要求10所述的制作方法，其特征在于，形成有源层的步骤具体包括：
依次形成氧化物半导体层、非晶硅层和重掺杂非晶硅层，并对所述氧化物半导体层、非晶硅层和重掺杂非晶硅层进行构图工艺形成有源层的图案，整个所述有源层包括氧化物半导体层、非晶硅层和重掺杂非晶硅层；
形成源电极和漏电极的步骤具体包括：
在有源层上形成源漏金属层；
在所述源漏金属层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应源电极和漏电极所在的区域，所述光刻胶半保留区域对应有源层的第一区域，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉第一区域的源漏金属层和重掺杂非晶硅层；
剥离剩余的光刻胶，形成源电极和漏电极。
12.根据权利要求7所述的制作方法，其特征在于，所述硅半导体层由重掺杂非晶硅层组成；
所述有源层的源区和漏区由氧化物半导体层和设置在所述氧化物半导体层上的重掺杂非晶硅层组成。
13.根据权利要求12所述的制作方法，其特征在于，形成源电极和漏电极的步骤具体包括：
在有源层上形成源漏金属层；
在所述源漏金属层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应源电极和漏电极所在的区域，所述光刻胶半保留区域对应有源层的第一区域，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的源漏金属层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉第一区域的源漏金属层和一定厚度的重掺杂非晶硅层；
剥离剩余的光刻胶，形成源电极和漏电极。
14.根据权利要求7所述的制作方法，其特征在于，所述有源层的源区和漏区由金属氧化物半导体层组成。
15.根据权利要求14所述的制作方法，其特征在于，形成有源层的步骤包括：
形成金属氧化物半导体层；
在所述金属氧化物半导体层上形成硅半导体层；
在所述硅半导体层上形成光刻胶，对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，所述光刻胶完全保留区域对应有源层的第一区域，所述光刻胶半保留区域对应有源层的源区和漏区，所述光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的硅半导体层和金属氧化物半导体层；
灰化掉光刻胶半保留区域的光刻胶，刻蚀掉源区和漏区的硅半导体层；
剥离剩余的光刻胶，形成薄膜晶体管的有源层。
16.一种显示器件，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管。
CN201510136966.2A 2015-03-26 2015-03-26 薄膜晶体管及其制作方法、显示器件 Pending CN104681632A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510136966.2A CN104681632A (zh) 2015-03-26 2015-03-26 薄膜晶体管及其制作方法、显示器件
US14/744,838 US9653578B2 (en) 2015-03-26 2015-06-19 Thin film transistor, its manufacturing method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510136966.2A CN104681632A (zh) 2015-03-26 2015-03-26 薄膜晶体管及其制作方法、显示器件

Publications (1)

Publication Number Publication Date
CN104681632A true CN104681632A (zh) 2015-06-03

Family

ID=53316445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510136966.2A Pending CN104681632A (zh) 2015-03-26 2015-03-26 薄膜晶体管及其制作方法、显示器件

Country Status (2)

Country Link
US (1) US9653578B2 (zh)
CN (1) CN104681632A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017028493A1 (zh) * 2015-08-14 2017-02-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109637933A (zh) * 2018-12-25 2019-04-16 惠科股份有限公司 薄膜晶体管及其制作方法
CN110729238A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
WO2022120746A1 (zh) * 2020-12-10 2022-06-16 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080105876A1 (en) * 2004-09-24 2008-05-08 Lg. Philips Lcd Co.,Ltd. Thin film transistor and manufacturing method thereof
CN101814455A (zh) * 2009-02-19 2010-08-25 乐金显示有限公司 制造阵列基板的方法
CN101840937A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 晶体管、具有该晶体管的半导体装置及它们的制造方法
CN101840936A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US20120132914A1 (en) * 2010-11-30 2012-05-31 Chia-Hsiang Chen Oxide semiconductor thin film transistor structure and method of making the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832226B (zh) * 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
US9054204B2 (en) * 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
KR20150142139A (ko) * 2014-06-10 2015-12-22 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080105876A1 (en) * 2004-09-24 2008-05-08 Lg. Philips Lcd Co.,Ltd. Thin film transistor and manufacturing method thereof
CN101840937A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 晶体管、具有该晶体管的半导体装置及它们的制造方法
CN101840936A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
CN101814455A (zh) * 2009-02-19 2010-08-25 乐金显示有限公司 制造阵列基板的方法
US20120132914A1 (en) * 2010-11-30 2012-05-31 Chia-Hsiang Chen Oxide semiconductor thin film transistor structure and method of making the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017028493A1 (zh) * 2015-08-14 2017-02-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件
US10205029B2 (en) 2015-08-14 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, and display device
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109637933A (zh) * 2018-12-25 2019-04-16 惠科股份有限公司 薄膜晶体管及其制作方法
CN110729238A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
WO2022120746A1 (zh) * 2020-12-10 2022-06-16 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示面板

Also Published As

Publication number Publication date
US9653578B2 (en) 2017-05-16
US20160284819A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
EP3171411B1 (en) Thin film transistor and preparation method therefor, array substrate, and display apparatus
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN104681632A (zh) 薄膜晶体管及其制作方法、显示器件
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN103295970A (zh) 阵列基板、其制造方法及显示装置
CN110620119A (zh) 阵列基板及其制备方法
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN104900589A (zh) 阵列基板及其制作方法、显示器件
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN104183648A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103094287A (zh) 阵列基板及其制备方法、显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN105118864A (zh) 薄膜晶体管及其制作方法、显示器件
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
EP3163620B1 (en) Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device
US9147607B1 (en) Method of fabricating ultra short gate length thin film transistors using optical lithography
GB2542094A (en) Manufacturing method for coplanar oxide semiconductor TFT substrate
CN100452327C (zh) 薄膜晶体管的制作方法
US9082794B1 (en) Metal oxide thin film transistor fabrication method
CN106997903A (zh) 薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150603

RJ01 Rejection of invention patent application after publication