CN1523679A - 薄膜晶体管衬底及其制造方法 - Google Patents

薄膜晶体管衬底及其制造方法 Download PDF

Info

Publication number
CN1523679A
CN1523679A CNA2004100053753A CN200410005375A CN1523679A CN 1523679 A CN1523679 A CN 1523679A CN A2004100053753 A CNA2004100053753 A CN A2004100053753A CN 200410005375 A CN200410005375 A CN 200410005375A CN 1523679 A CN1523679 A CN 1523679A
Authority
CN
China
Prior art keywords
film transistor
active coating
grid
gate electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100053753A
Other languages
English (en)
Other versions
CN1309091C (zh
Inventor
�´�չ
奥村展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1523679A publication Critical patent/CN1523679A/zh
Application granted granted Critical
Publication of CN1309091C publication Critical patent/CN1309091C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种薄膜晶体管衬底，包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括第一激活层、第一栅极绝缘薄膜和第一栅电极。第二薄膜晶体管包括形成的第二激活层、第二栅极绝缘薄膜和第二栅电极。第二栅极绝缘薄膜的厚度大于第一栅极绝缘薄膜的厚度，第二激活层具有至少两个叠盖第二栅电极的杂质掺杂区域，第一激活层具有至少两个相对于第一栅电极以自对准方式形成的杂质掺杂区域，以及第二栅电极包括半导体层。

Description

薄膜晶体管衬底及其制造方法
技术领域
本发明涉及薄膜晶体管衬底及其制造方法，尤其涉及多种薄膜晶体管形成在绝缘衬底上的一种薄膜晶体管衬底，其中所述多种晶体管在例如驱动电路、电源升压电路以及电平移相电路中的驱动电压不同。
背景技术
近些年来，通过使用多晶硅(poly-Si)薄膜晶体管(TFT)，像素开关元件以及驱动电路可以形成在液晶设备、有机场致发光显示设备等类似物中的相同衬底上，其中所述液晶设备、有机场致发光显示设备等类似物形成在低成本的玻璃衬底上。希望在驱动电路中的操作电压较低，以降低功率消耗。然而，在像素操作中需要具有相同电平或更高电平的电压。因此，需要这样的技术：其中具有不同操作电压的多种TFT混合制造在衬底上，以形成包括电源升压电路、电平移相电路等类似物的驱动电路。
一般，为了形成具有不同操作电压的TFT，考虑到耐压而采用了改变栅极绝缘薄膜厚度的技术。例如，日本已公布申请H05-335573A(现有技术1)公开了一种技术，如图1所示，其中岛状激活层302形成在绝缘衬底301上。将成为源极/漏极区域的杂质掺杂区域305a、305b形成在激活层中，栅极绝缘薄膜303形成在整个表面上，外围电路TFT401的栅电极304形成在栅极绝缘薄膜上。然后，第一夹层绝缘薄膜306形成在整个表面上，矩阵电路(开关)TFT402的栅电极307形成。其后，第二夹层绝缘薄膜308被沉积，金属线309形成。
日本已公布申请2003-45892(现有技术2)公开了一种技术，其中根据与现有技术1中公开的技术相类似的方式，低压驱动TFT和高压驱动TFT形成在绝缘衬底上。在低压驱动TFT中，源极和漏极区域之间的沟道区域不叠覆栅电极，而在高压驱动TFT中，沟道区域叠覆栅电极。
此外，日本已公布申请H08-250742A(现有技术3)公开了一种技术，其中岛状激活层形成在绝缘衬底上，第一栅极绝缘薄膜有选择地形成在开关TFT的岛状激活层上。然后，第二栅极绝缘薄膜沉积在整个表面上，开关TFT的栅电极和外围电路TFT的栅电极同时形成，利用激光实现杂质离子的掺杂和激活过程。
然而，现有技术3中公开的方法涉及这样的问题：其中附加提供绝缘薄膜的包括有光刻步骤的蚀刻步骤。此外，在制造TFT过程中，每个杂质掺杂步骤和激活步骤非常依赖于激活层上绝缘薄膜的厚度。这样，在利用厚度不同的绝缘薄膜(栅极绝缘薄膜)执行各个步骤的情况下，很难获得满意的电路操作，因为很难匹配TFT特性，尤其是多种TFT中的阈值电压。
在杂质掺杂步骤中，产生这样的问题：即在对于所有多种TFT以自对准方式掺杂杂质时，光刻步骤的数量和杂质掺杂步骤的数量增加。并且，当激活层上绝缘薄膜的厚度超过120nm时，还会产生这样的问题：即磷很难被掺杂，因为磷的绝缘薄膜传输能力低。为了避免以上问题，在紧随激活层形成之后，可以相对于多种TFT同时掺杂杂质，例如如现有技术1中所公开的一样。然而，在杂质不以自对准方式沉积的情况下，栅极对准引起叠盖或偏移结构，这样导致阈值电压的变化。并且，叠盖结构会使寄生电容增加，偏移结构会使TFT的导通电流(ON current)减小。两种结构都会降低电路操作频率。
在激活步骤中，利用炉子的普通热激活方法需要10个小时或长时间的处理时间，并且吞吐量(throughput)低。这样，利用光致辐照的激活方法(诸如激光激活方法)、或灯加热方法、或在大约600℃或更高温度下加热的气体被喷射的快速加热方法被用作具有高吞吐量的激活方法。然而，具有高吞吐量的以上激活方法涉及大的热冲击，因此，这会产生问题：即栅电极有可能被剥离。并且，与热激活方法相比，在热扩散影响下，由直接在激活层之上的绝缘薄膜引起的、作用在激活层上的冷却效应非常大。这引起这样的问题：即根据绝缘薄膜的厚度，热滞后被改变，这样导致激活层的最大升温改变。由此，除了会改变激活率的问题外，尤其在以大约600℃或更低温度制造的玻璃衬底上的低温多晶硅TFT中，激活步骤中的诸如多晶硅薄膜的缺陷密度减小和绝缘薄膜的致密化减小等等的二次效应(secondary effect)受到影响并发生改变。此外，在激光激活方法中，产生这样的问题：即光反射根据绝缘薄膜的厚度而改变。即，在现有技术3中，当激活步骤中激活层上的绝缘薄膜的厚度不同时，在激活率方面产生差异，从而使激活层中的沟道区域和杂质掺杂区域形成有不同的薄膜电阻。结果，形成迁移率、阈值电压、可靠性等不同的TFT。
可以采用这样的方法：其中在形成绝缘薄膜之前实施杂质掺杂和激活，如图现有技术1所公开的一样，以便避免沟道区域和杂质掺杂区域的层电阻依据绝缘薄膜的厚度而发生改变。然而，在这种情况下，在激活步骤中不能获得上述的二次效应。
发明内容
本发明的目的是提供一种包括至少两种薄膜晶体管的薄膜晶体管衬底，所述薄膜晶体管的绝缘薄膜具有不同的厚度，所述衬底涉及具有高可靠性的电路操作，本发明还涉及用于制造所述薄膜晶体管衬底的方法。
根据本发明的第一实施例，一种薄膜晶体管衬底包括：绝缘衬底；形成在绝缘衬底之上的第一薄膜晶体管，以及形成在绝缘衬底之上的第二薄膜晶体管。第一薄膜晶体管包括形成在绝缘衬底之上的第一激活层、形成在第一激活层上的第一栅极绝缘薄膜和形成在第一栅极绝缘薄膜上的第一栅电极。第二薄膜晶体管包括形成在绝缘衬底之上的第二激活层、形成在第二激活层上的第二栅极绝缘薄膜和形成在第二栅极绝缘薄膜上的第二栅电极。根据第一实施例，第二栅极绝缘薄膜的厚度大于第一栅极绝缘薄膜的厚度，第二激活层具有至少两个叠盖第二栅电极的杂质掺杂区域，第一激活层具有至少两个相对于第一栅电极以自对准方式形成的杂质掺杂区域，以及第二栅电极包括半导体层。
根据本发明的第二实施例，一种用于制造薄膜晶体管衬底的方法包括：提供绝缘衬底；在绝缘衬底之上形成第一激活层；在绝缘衬底之上形成第二激活层；在第一激活层和第二激活层上形成第一栅极绝缘薄膜；以及在第一激活层上形成第一栅电极。用于制造薄膜晶体管衬底的方法还包括：通过掺杂杂质而在第一激活层中形成杂质掺杂区域，相对于第一栅电极以自对准的方式形成所述杂质掺杂区域；通过掺杂杂质在所述第二激活层中形成杂质掺杂区域；在第一栅极绝缘薄膜和第一栅电极之上形成栅极覆盖薄膜；以及在第二激活层之上形成第二栅电极。第二栅电极包括至少两个部分，所述两个部分中的每个部分叠盖第二激活层中所述杂质掺杂区域中的每个区域，以及第二栅电极包括至少一半导体层。
附图说明
图1是传统例子中TFT的剖视图；
图2(a)至(d)是示出根据本发明第一实施例的方法步骤的剖视图；
图3(a)至(c)是示出根据本发明第一实施例的方法步骤的剖视图；
图4(a)至(d)是示出根据本发明第二实施例的方法步骤的剖视图；
图5(a)至(c)是示出根据本发明第二实施例的方法步骤的剖视图；
图6是示出在本发明第一实施例中的TFT特性的简图；
图7是根据本发明的第一实施例的另一个例子的局部剖视图；
图8是根据本发明的第二实施例的另一个例子的局部剖视图；
图9是本发明的第二实施例的另一个例子的局部剖视图；
图10是本发明的第二实施例的另一个例子的局部剖视图。
具体实施方式
(第一实施例)
图2和图3是示出根据本发明第一实施例的方法步骤的剖视图。在绝缘衬底101上形成低压驱动TFT和高压驱动TFT的过程中，首先，使利用激光退火方法形成的多晶硅薄膜形成图案，通过这样形成岛状激活层102(图2(a))。接着，绝缘薄膜103被沉积(图2(b))。这里，绝缘薄膜103用作低压驱动TFT的栅极绝缘薄膜。接着，形成第一栅电极104(图2(c))。这里，第一栅电极104采用两层结构，下层是具有通过等离子增强型化学汽相沉积(CVD)方法沉积的非单晶半导体，而上层是金属或金属硅化物，这样的结构对于降低TFT阈值电压并且具有高均匀性是有效的。
接着，杂质掺杂在岛状激活层102中，从而形成杂质掺杂区域105a(图2(d))。这里，在低压驱动TFT中，通过使用栅电极104以自对准的方式形成杂质掺杂区域105a。在高压驱动TFT中，形成杂质掺杂区域105b，以在随后的第二栅电极107形成过程中、基于对准精度的考虑、利用例如光刻胶膜作为掩模而具有叠盖结构。在通过混合地提供采用多种驱动电压的TFT而形成电路的情况下，对应逻辑电路、移位寄存器等的主要器件由低压驱动TFT构造对于电路的低功率消耗是有益的。电平移相电路设置在尽可能靠近输出的一侧，高压驱动TFT主要用于电平移相电路、输出缓冲器等。因此，最好避免低压驱动TFT中的寄生电容，不过依赖于高压驱动TFT中的电路设计，寄生电容不会带来大的问题。然而，在高压驱动TFT中，偏移结构会使驱动能力降低。在本发明第一实施例中，低压驱动TFT是自对准型的，而高压驱动TFT是叠盖型的。因此，可以形成这样的薄膜晶体管衬底：所述衬底包括由多种TFT构成而且吞吐量高、并且能以高速、低功率消耗被驱动的电路。杂质掺杂区域105a和105b可以具有带低浓度区域的LDD(轻微被掺杂漏极)结构。在现有技术1公开的技术中，两种TFT采用叠盖结构，如图1所示，这样，在寄生电容的影响下不能获得具有高速操作的电路。
接着，栅极覆盖薄膜106被沉积(图3(a))。在使用具有高吞吐量的激活方法中，栅极覆盖薄膜106用于帮助保护栅电极，并且与绝缘薄膜103一起用作高压驱动TFT的栅极绝缘薄膜。随后，通过光致辐照或加热气体被喷射的快速加热方法激活杂质。在该热处理中，栅极覆盖薄膜106避免第一栅电极104的膜剥离。此外，绝缘薄膜103和栅极覆盖薄膜106的杂质激活率和致密化水平在TFT之间是相同的。因此，两个TFT之间的阈值电压和可靠性大致相同。
随后，执行加氢作用。接着，第二栅电极107被形成，以相对杂质掺杂区域105b具有叠盖结构(图3(b))。这里，第二栅电极107可以由包括半导体层的层组成。
在加氢步骤中，激活层中不成对电子的钝化效率根据氢原子或氢原子团扩散的影响依赖于绝缘薄膜的厚度而被改变。即，在加氢步骤中，当激活层上的绝缘薄膜的厚度不同时，如现有技术1和现有技术2所公开的一样，不成对电子的钝化效率产生差异，这导致激活层中沟道区域和杂质掺杂区域的薄膜电阻产生差异。现有技术1和现有技术2中未指出伴随加氢步骤而出现的问题，其中在所述加氢步骤中形成诸如TFT阈值等各种特性不相同的TFT。此外，TFT的可靠性也依赖于不成对电子的钝化效率。因此，绝缘薄膜的厚度较厚的TFT较早变坏。然而，在本实施例中，通过对第二栅电极107使用半导体层可以减少加氢步骤的时间，因为用于形成半导体层的源气体包含氢，在绝缘薄膜103中的缺陷是形成半导体层时氢原子团引起的钝化。
另外，第二栅电极107可以是两层结构，这样除了降低TFT阈值电压并使TFT阈值电压均匀外，还能减少上述加氢步骤所用的时间。两层结构中，下层为利用等离子增强型化学汽相沉积方法沉积的非单晶半导体，而上层为金属或金属硅化物。在岛状激活层102、绝缘薄膜103和栅极覆盖薄膜106中的缺陷是利用等离子增强型化学汽相沉积方法形成非单晶半导体薄膜时氢原子团引起的钝化。可以根据例如日本已公布申请H11-307777A所公开的方法形成结晶半导体层。
接着，沉积夹层绝缘薄膜108，形成接触孔，并且形成金属线109，从而形成低压驱动TFT201和高压驱动TFT202(图3(c))。在该实施例中，为了除形成低压驱动TFT以外又形成高压驱动TFT，只需附加形成第二栅电极107的步骤。不需要附加的薄膜形成步骤、蚀刻步骤、杂质掺杂步骤等等。其后，作为形成TFT衬底的结果，形成了各种布线、电极、夹层薄膜等等。
这里描述了同时形成两种TFT的方法，然而，在三种或更多种TFT的情况下，第二栅极覆盖薄膜、第三栅电极、第三栅极覆盖薄膜和第四栅电极可以在图3(c)步骤之后的步骤中依次形成。这里，对于第二栅极覆盖薄膜以及后续电极和薄膜的致密化缺陷和钝化缺陷，第三栅电极以及后续薄膜和电极可以被形成为：它们的下层包含利用等离子增强型化学汽相沉积方法以300℃或更高温度沉积的非单晶半导体。
并且，低压驱动TFT201和高压驱动TFT202可以是n沟道型和p沟道型之一。此外，两种导电类型的低压驱动TFT201和高压驱动TFT202可以形成在相同的绝缘衬底上。
如上所述，低压驱动TFT的源极/漏极区域以自对准的方式形成，高压驱动TFT的源极/漏极区域被形成以与栅电极叠盖。这样，可以了解到，低压驱动TFT的操作速度不会降低，高压驱动TFT的驱动能力也不会降低。并且，可以在相同的条件下，在两种TFT的激活层之间实施杂质掺杂和激活以及加氢过程。因此，可以形成包括多种薄膜晶体管的薄膜晶体管衬底并且吞吐量高，其中阈值特性相匹配，并且电路的操作高度可靠。
(第二实施例)
图4和5是示出根据本发明第二实施例的方法步骤的剖视图。低压驱动TFT的结构与第一实施例中低压驱动TFT的结构相同。因此，适当地省略对它的描述，并且将描述具有副栅极(sub-gate)结构的高压驱动TFT。副栅极的低栅电压下的输出可控性非常好，因此，对于用于电平移相电路的高耐压TFT较适合。
岛状激活层102通过激光退火方法形成在绝缘衬底101上(图4(a))。接着，沉积绝缘薄膜103(图4(b))。随后，形成第一栅电极104和低压栅电极110(图4(c))。两个电极可以同时形成。这里，第一栅电极104和低压栅电极110均形成为两层结构，以降低TFT阈值电压并具有高的均匀性。两层结构中，下层为利用等离子增强型化学汽相沉积方法沉积的非单晶半导体，而上层为金属或金属硅化物。
接着，形成光刻胶掩模，杂质掺杂在岛状激活层102中，光刻胶掩模和栅电极用作掩模，从而形成杂质掺杂区域105a、105b和105c(图4(d))。这里，在低压栅电极110一侧的杂质掺杂区域105c相对栅电极以自对准的方式形成，随后形成的在第二栅电极107一侧的杂质掺杂区域105b被形成以具有相对于栅电极的叠盖结构。每个杂质掺杂区域105a至105c可以具有带低浓度区域的LDD结构。随后，栅极覆盖薄膜106被沉积(图5(a))。然后，通过光致辐照或加热气体被喷射的快速加热方法激活杂质。其后，执行加氢。
接着，第二栅电极107被形成以相对于杂质掺杂区域105b具有叠盖结构(图5(b))。随后，夹层绝缘包括108被沉积，形成接触孔，并且形成金属布线109，从而形成低压驱动TFT201和具有副栅极结构的高压驱动TFT203。在具有副栅极结构的高压驱动TFT中，在低压栅电极110一侧的杂质掺杂区域105c用作源极，而在第二栅电极107一侧的杂质引入区域105b用作漏极。然而，也可以响应耐压的需求而将副栅极(在与第二栅电极相同的层上)设置在源极侧。其后如果需要，作为TFT衬底被形成的结果，形成了各种布线、电极、夹层薄膜等等。
参考图2和3示出的剖视图，基于第二实施例，将描述本发明的解释性第一例子。对于绝缘衬底101，厚度为200nm的SiO2被沉积作为无碱玻璃衬底上的基薄膜。对于岛状激活层102，使用多晶硅薄膜，所述多晶硅薄膜是通过将作为前(precursor)薄膜的非晶硅(a-Si)薄膜沉积50nm的厚度而获得，在光束直径为200×0.4mm2、能量密度为350mJ/cm2以及叠盖率为90％的照射条件下，利用准分子激光扫描辐照所述膜。在非晶硅薄膜中，通过离子注入方法掺杂用于控制TFT阈值电压的硼，硼的配量条件为：8E11cm-2。
对于绝缘薄膜103，使用通过等离子增强型化学汽相沉积方法而被沉积的SiO2薄膜。它的厚度设置在大约40nm，以便将低压驱动TFT201的驱动电压设置在3.3V。对于第一栅电极104，使用包括下层和上层的两层薄膜。对于下层，通过等离子增强型化学汽相沉积方法沉积微晶硅(μc-Si)薄膜以具有70nm的厚度，而对于上层，利用溅射方法沉积Cr薄膜以具有100nm的厚度。使用硅烷(SiH4)气体、三氢化磷(PH3)气体、氢气等等作为微晶硅薄膜的源气体。这里，栅极导线的宽度，即沟道的长度设置为1μm。
使用离子掺杂方法形成杂质掺杂区域105a、105b，配量为1E15cm-2的磷在40keV的加速电压下被沉积在n沟道TFT中。在考虑磷的掺杂能力的基础上，第一栅极绝缘薄膜的厚度具有大约120nm的界限。配量为2E15cm-2的硼在30keV的加速电压下被沉积在p沟道TFT中。这里，在考虑TFT驱动电压为20V的基础上，将对应沟道长度的高压驱动TFT的杂质掺杂区域105之间的距离设置为4μm。这里，虽然以自对准的方式将杂质掺杂入杂质掺杂区域105a中，但在某些情况下，根据衬底与光束之间的角度将杂质掺杂在栅极之下的区域中。然而，在该实施例中，范围设置为大约0.1μm或更小。
对于栅极覆盖薄膜106，使用通过等离子增强型化学汽相沉积方法而被沉积的SiO2薄膜。考虑到第一栅电极104的保护能力，它的厚度可以是50nm或更多。这里，栅极覆盖薄膜106的厚度设置在大约110nm，这样考虑到高压驱动TFT的驱动电压为20V，栅极绝缘薄膜的厚度总共为大约150nm。接着，利用激光激活方法实施杂质激活。利用准分子激光器的扫描辐照在光束直径为200×0.4mm2、能量密度为200mJ/cm2以及叠盖率为90％的辐照条件下被实施。然后，通过将衬底暴露在氢等离子体下10分钟来执行加氢。
对于第二栅电极107，使用包括下层和上层的两层薄膜。通过等离子增强型化学汽相沉积方法而被沉积以具有70nm厚度的微晶硅薄膜用于下层，通过溅射方法而被沉积以具有100nm厚度的Cr薄膜用于上层。这里，栅极导线宽度设置为5μm，在左右端处与杂质引入区域105b的叠盖距离设置为大约0.5μm。如果认为对准精度为0.3μm或更小，则将叠盖距离设置为0.5μm足够了。考虑到寄生电容，叠盖距离为大约2μm或更小。
对于夹层绝缘薄膜108，使用利用等离子增强型化学汽相沉积方法而被沉积的SiN薄膜，并且厚度设置为400nm。对于金属线109，使用Al-2％Si薄膜，并且厚度设置为600nm。
如上所述形成的低压驱动TFT201和高压驱动TFT202的栅电压—漏极电流示出在图6。图中示出适当匹配的阈值电压。并且，确定可靠性高，能确保100,000小时的操作时间。在第一栅电极104和第二栅电极107由Cr薄膜的单层形成的情况下，阈值电压升高大约0.5到3V，加氢时间增加至40分钟，以便获得相同的可靠性。
参考图7中的剖视图，基于第一实施例，将描述本发明的解释性第二例子。在图7中，与图3中那些部分相同的部分用相同的附图标记示出。TFT衬底的形成方式与第一例子中的形成方式大致相同，第二例子与第一例子之间的差别在于：高压驱动TFT202的漏极采用LDD结构。即，漏极被形成为由杂质掺杂区域105d和低杂质浓度区域105e构成，其中杂质掺杂区域105d是高浓度区域。通过离子掺杂方法将1E13cm-2配量的磷或硼掺杂入低杂质浓度区域105e中。低杂质浓度区域105e的长度(在图中所示区域中的长度)设置为2μm。并且，采用弧光灯光致辐照方法作为激活方法，在700℃下执行激活过程1分钟。
漏极形成为具有LDD结构。这样，漏电流被减小，耐压极限增加，在高压驱动TFT202中的可靠性进一步增加。源极可以采用LDD结构，或者低压驱动TFT201的源极/漏极均可以采用LDD结构。在考虑漏电流、耐压以及TFT可靠性的基础上，源极和漏极中的一个或两者可以采用LDD结构。
参考图4和图5中所示的剖视图，基于第二实施例，将描述本发明的解释性第三例子。对于绝缘衬底101，使用厚度为100nm的SiN薄膜和厚度为100nm的SiO2薄膜依次沉积在无碱玻璃衬底上的衬底。对于岛状激活层102，使用多晶硅薄膜，所述多晶硅薄膜是通过沉积厚度为60nm的作为前驱薄膜的非晶硅(a-Si)薄膜而获得，然后，在光束直径为200×0.4mm2、能量密度为380mJ/cm2以及叠盖率为95％的照射条件下，利用准分子激光扫描辐照所述膜。通过离子注入方法掺杂用于控制TFT阈值电压的硼，硼的配量为：1E12cm-2。
对于绝缘薄膜103，使用通过等离子增强型化学汽相沉积方法而被沉积的SiO2薄膜。它的厚度设置在大约50nm，以便将低压驱动TFT201的驱动电压设置在5V。对于第一栅电极104和低压栅电极110，使用包括下层和上层的两层薄膜。通过等离子增强型化学汽相沉积方法而被沉积以具有70nm厚度的微晶硅(μc-Si)薄膜用于下层，利用溅射方法而被沉积以具有150nm厚度的WSi薄膜用于上层。这里，栅极导线的宽度，即沟道的长度设置为大约2μm。低压栅电极110的宽度也设置为大约2μm。
使用离子掺杂方法形成杂质掺杂区域105a至105c，配量为1E15cm-2的磷在40keV的加速电压下被沉积在n沟道TFT中。配量为2E15cm-2的硼在30keV的加速电压下被沉积在p沟道TFT中。这里，在考虑高压侧的TFT驱动电压为40V的基础上，将副栅极型高压驱动TFT203的杂质掺杂区域之间的距离(从105c至105b的距离)设置为大约8μm。
对于栅极覆盖薄膜106，使用通过等离子增强型化学汽相沉积方法而被沉积的SiO2薄膜。栅极覆盖薄膜106的厚度设置为大约150nm，这样考虑到高压侧的驱动电压为40V，栅极绝缘薄膜的厚度总共为200nm。接着，利用加热气体被喷溅的快速加热方法激活杂质。氮气用作所述气体，在650℃下执行激活过程2分钟。然后，通过将衬底暴露在氢等离子体下12分钟来执行加氢。
对于第二栅电极107，使用两层薄膜，其中通过等离子增强型化学汽相沉积方法而被沉积以具有70nm厚度的微晶硅薄膜用于下层，通过溅射方法而被沉积以具有150nm厚度的Wsi薄膜用于上层。这里，栅极导线宽度设置为7μm，与低压栅电极110以及与杂质引入区域105b的叠盖距离均设置为大约0.5μm。即，在副栅极高耐压TFT203中，低压栅电极110中沟道区域的沟道长度是2μm，而高压第二栅电极107中沟道区域的沟道长度为6μm。
对于夹层绝缘薄膜108，使用利用等离子增强型化学汽相沉积方法而被沉积的SiO2薄膜，并且厚度设置为400nm。对于金属线109，使用Al-2％Si薄膜，并且厚度设置为800nm。由此，可以同时形成低压驱动TFT201和具有副栅极结构的高压驱动TFT203。
图8、9和图10是基于第二实施例而示出本发明第四、第五、第六实施例的剖视图。在图8至10中，与图5和图7中部分相同的部分用相同的附图标记示出。
如图8所示，在第四例子中，具有副栅极结构的高压驱动TFT203与第三例子中的相同，然而在这里，漏极被形成为具有LDD结构。即，漏极被形成为由杂质掺杂区域105d和低杂质浓度区域105e构成，其中杂质掺杂区域105d是高浓度区域。形成LDD结构的方法与第二例子中的相同。低杂质浓度区域105e的长度(图8所示部分中的长度)是大约0.5至2μm。
图9示出第五例子，其中具有副栅极结构的高压驱动TFT203与第四实施例中的相同。然而，漏极形成为具有LDD结构，此外，低杂质浓度区域105f以自对准的方式相对于低压栅电极110形成在沟道区域中。低杂质浓度区域105f由相同的导电型形成，并且与低杂质浓度区域105e中的浓度相同，这里，低杂质浓度区域105e和105f的长度均为大约0.5至2μm。
图10示出第六实施例，其中漏极形成为具有LDD结构与第五实施例相同，并且低杂质浓度区域105f形成在沟道区域中。低杂质浓度区域105f由相同的导电型形成，并且与低杂质浓度区域105e中的浓度相同。这里，第二栅电极107被形成以相对低压栅电极110被偏移。偏移量可以是低杂质浓度区域105f的长度或更小(大约0.5至2μm)。
提供实施例的以上描述，以使本领域技术人员能制造和使用本发明。并且，这些实施例的各种改变将被本领域技术人员容易地理解，在不使用创造能力的情况下，限定在这里的一般原理和具体例子可以应用于其他实施例。因此，本发明不限于这里所述的实施例，而是具有由权利要求以及等同物所限定的最宽的范围。

Claims (28)

1.一种薄膜晶体管衬底，包括：
绝缘衬底；
形成在所述绝缘衬底之上的第一薄膜晶体管，其中所述第一薄膜晶体管包括形成在所述绝缘衬底之上的第一激活层、形成在所述第一激活层上的第一栅极绝缘薄膜和形成在所述第一栅极绝缘薄膜上的第一栅电极；以及
形成在所述绝缘衬底之上的第二薄膜晶体管，其中所述第二薄膜晶体管包括形成在所述绝缘衬底之上的第二激活层、形成在所述第二激活层上的第二栅极绝缘薄膜和形成在所述第二栅极绝缘薄膜上的第二栅电极，
其中，所述第二栅极绝缘薄膜的厚度大于所述第一栅极绝缘薄膜的厚度，
其中，所述第二激活层具有至少两个叠盖所述第二栅电极的杂质掺杂区域，
其中，所述第一激活层具有至少两个相对于所述第一栅电极以自对准方式形成的杂质掺杂区域，以及
其中，所述第二栅电极包括半导体层。
2.根据权利要求1所述的薄膜晶体管衬底，
其中，所述第二栅极绝缘薄膜包括所述第一绝缘薄膜和形成在所述第一栅极绝缘薄膜之上的栅极覆盖薄膜。
3.根据权利要求1所述的薄膜晶体管衬底，
其中，以自对准方式形成的所述杂质掺杂区域被形成，以叠盖住所述第一栅电极0.1μm或更少。
4.根据权利要求1所述的薄膜晶体管衬底，
其中，相对于所述第一栅电极以自对准方式形成的所述杂质掺杂区域中的至少一个区域包括LDD结构。
5.根据权利要求1所述的薄膜晶体管衬底，
其中，叠盖所述第二栅电极的所述杂质掺杂区域被形成，以叠盖住所述第二栅电极2.0μm或更少。
6.根据权利要求1所述的薄膜晶体管衬底，
其中，叠盖所述第二栅电极的所述杂质掺杂区域中的至少一个区域包括LDD结构。
7.根据权利要求1所述的薄膜晶体管衬底，
其中，所述第一栅电极包括两层结构，所述两层结构包括半导体层和金属或金属硅化物层。
8.根据权利要求1所述的薄膜晶体管衬底，
其中，所述第二栅电极包括两层结构，所述两层结构包括半导体层和金属或金属硅化物层。
9.根据权利要求1所述的薄膜晶体管衬底，
其中，所述第二薄膜晶体管进一步包括形成在第二激活层与所述第二栅电极之间的第三栅电极。
10.根据权利要求2所述的薄膜晶体管衬底，
其中，所述第二薄膜晶体管进一步包括形成在所述第一栅极绝缘薄膜上的第三栅电极。
11.一种薄膜晶体管衬底，包括：
绝缘衬底；
形成在所述绝缘衬底之上的第一薄膜晶体管，其中所述第一薄膜晶体管包括形成在所述绝缘衬底之上的第一激活层、形成在所述第一激活层上的第一栅极绝缘薄膜和形成在所述第一栅极绝缘薄膜上的第一栅电极；以及
形成在所述绝缘衬底之上的第二薄膜晶体管，其中所述第二薄膜晶体管包括形成在所述绝缘衬底之上的第二激活层、形成在所述第二激活层上的第二栅极绝缘薄膜和形成在所述第二栅极绝缘薄膜上的第二栅电极，
其中，所述第二栅极绝缘薄膜的厚度大于所述第一栅极绝缘薄膜的厚度，
其中，所述第二激活层具有至少两个叠盖所述第二栅电极的杂质掺杂区域，
其中，所述第一激活层具有至少两个相对于所述第一栅电极以自对准方式形成的杂质掺杂区域，以及其中，所述第二薄膜晶体管进一步包括形成在第二激活层与所述第二栅电极之间的第三栅电极。
12.根据权利要求11所述的薄膜晶体管衬底，
其中，形成所述第三栅电极的材料与所述第一栅电极的材料相同，以及
其中，所述第三栅电极的厚度与所述第一栅电极的相同。
13.根据权利要求11所述的薄膜晶体管衬底，
其中，以自对准方式形成的所述杂质掺杂区域被形成，以叠盖住所述第一栅电极0.1μm或更少。
14.根据权利要求11所述的薄膜晶体管衬底，
其中，相对于所述第一栅电极以自对准方式形成的所述杂质掺杂区域中的至少一个区域包括LDD结构。
15.根据权利要求11所述的薄膜晶体管衬底，
其中，叠盖所述第二栅电极的所述杂质掺杂区域被形成，以叠盖住所述第二栅电极2.0μm或更少。
16.根据权利要求11所述的薄膜晶体管衬底，
其中，叠盖所述第二栅电极的杂质掺杂区域中的至少一个区域包括LDD结构。
17.根据权利要求11所述的薄膜晶体管衬底，
其中，所述第三栅电极包括两层结构，所述两层结构包括半导体层和金属或金属硅化物层。
18.一种用于制造薄膜晶体管衬底的方法，包括：
提供绝缘衬底；
在所述绝缘衬底之上形成第一激活层；
在所述绝缘衬底之上形成第二激活层；
在所述第一激活层和所述第二激活层上形成第一栅极绝缘薄膜；
在所述第一激活层之上形成第一栅电极；
通过掺杂杂质而在所述第一激活层中形成杂质掺杂区域，相对于所述第一栅电极以自对准的方式形成所述杂质掺杂区域；
通过掺杂杂质在所述第二激活层中形成杂质掺杂区域；
在所述第一栅极绝缘薄膜和所述第一栅电极之上形成栅极覆盖薄膜；以及
在所述第二激活层之上形成第二栅电极，
其中，所述第二栅电极包括至少两个部分，所述两个部分中的每个部分叠盖所述第二激活层中所述杂质掺杂区域中的每个区域，以及
其中，所述第二栅电极包括至少一半导体层。
19.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，
其中，通过等离子体增强型化学汽相沉积方法沉积所述半导体层。
20.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，进一步包括：
在形成所述栅极覆盖薄膜之前，在所述第二激活层之上形成第三栅电极。
21.根据权利要求20所述的用于制造薄膜晶体管衬底的方法，
其中，所述第三栅电极在与形成所述第一栅电极的所述步骤相同的步骤中被形成。
22.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，进一步包括：
在所述第一激活层和所述第二激活层中形成杂质掺杂区域的所述步骤之后，激活掺杂入所述第一激活层和所述第二激活层中的所述杂质掺杂区域中的杂质。
23.根据权利要求22所述的用于制造薄膜晶体管衬底的方法，
其中，通过光致辐照或加热气体被喷溅的快速加热方法实施激活所述杂质的所述步骤。
24.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，进一步包括：
在形成第二栅电极的所述步骤之前实施加氢过程。
25.根据权利要求24所述的用于制造薄膜晶体管衬底的方法，
其中，所述加氢过程实施一次。
26.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，
其中，依据等离子体增强型化学汽相沉积方法通过沉积半导体薄膜而形成所述第一栅电极。
27.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，
其中，在依据等离子体增强型化学汽相沉积方法沉积半导体薄膜之后，通过沉积金属或金属硅化物形成所述第一栅电极和所述第二栅电极。
28.根据权利要求18所述的用于制造薄膜晶体管衬底的方法，
其中，在所述绝缘衬底上以岛状形状形成所述第一激活层和所述第二激活层。
CNB2004100053753A 2003-02-20 2004-02-11 薄膜晶体管衬底及其制造方法 Expired - Lifetime CN1309091C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003042083 2003-02-20
JP2003042083A JP3991883B2 (ja) 2003-02-20 2003-02-20 薄膜トランジスタ基板の製造方法

Publications (2)

Publication Number Publication Date
CN1523679A true CN1523679A (zh) 2004-08-25
CN1309091C CN1309091C (zh) 2007-04-04

Family

ID=33025457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100053753A Expired - Lifetime CN1309091C (zh) 2003-02-20 2004-02-11 薄膜晶体管衬底及其制造方法

Country Status (3)

Country Link
US (1) US7709904B2 (zh)
JP (1) JP3991883B2 (zh)
CN (1) CN1309091C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362413C (zh) * 2004-09-29 2008-01-16 财团法人工业技术研究院 一种制作电子装置的方法
CN104576653A (zh) * 2013-10-16 2015-04-29 三星显示有限公司 薄膜晶体管阵列基板及其制造方法
CN105572992A (zh) * 2015-12-31 2016-05-11 深超光电（深圳）有限公司 像素结构、阵列基板及像素结构制作方法
CN108335980A (zh) * 2016-12-21 2018-07-27 爱思开海力士有限公司 半导体器件及其制造方法
CN109935637A (zh) * 2019-03-19 2019-06-25 中国科学院物理研究所 一种高压薄膜晶体管
CN109994525A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 有机发光显示面板和使用它的有机发光显示设备
CN112397562A (zh) * 2020-11-13 2021-02-23 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
JP2006332400A (ja) * 2005-05-27 2006-12-07 Nec Corp 薄膜半導体装置およびその製造方法
JP2006337819A (ja) * 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
WO2011027705A1 (ja) * 2009-09-01 2011-03-10 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5559244B2 (ja) * 2012-05-25 2014-07-23 ゲットナー・ファンデーション・エルエルシー 薄膜半導体装置
JP2015060996A (ja) 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
KR20150043073A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
CN104078469B (zh) * 2014-06-17 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure
KR102687941B1 (ko) * 2016-10-24 2024-07-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN115768195A (zh) * 2021-09-03 2023-03-07 乐金显示有限公司 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335573B2 (zh) * 1973-08-14 1978-09-28
KR970003903B1 (en) * 1987-04-24 1997-03-22 Hitachi Mfg Kk Semiconductor device and fabricating method thereof
JP2666103B2 (ja) 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
JP3180499B2 (ja) * 1993-02-19 2001-06-25 富士ゼロックス株式会社 半導体装置の製造方法
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US6773971B1 (en) * 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
JP2701763B2 (ja) * 1994-11-04 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
JPH08250742A (ja) 1995-03-14 1996-09-27 Toshiba Corp 半導体装置
KR0175390B1 (ko) * 1995-07-14 1999-02-18 김광호 다결정 규소 박막 트랜지스터 및 그 제조 방법
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
JP3358526B2 (ja) * 1998-02-18 2002-12-24 日本電気株式会社 高耐圧薄膜トランジスタの駆動方法
JP3282582B2 (ja) * 1998-04-21 2002-05-13 日本電気株式会社 トップゲート型薄膜トランジスタ及びその製造方法
US6255180B1 (en) * 1998-05-14 2001-07-03 Cypress Semiconductor Corporation Semiconductor device with outwardly tapered sidewall spacers and method for forming same
JP3102412B2 (ja) * 1998-06-02 2000-10-23 日本電気株式会社 高耐圧薄膜トランジスタ
JP3293563B2 (ja) * 1998-08-13 2002-06-17 日本電気株式会社 電界効果トランジスタ及びその駆動方法
JP3183265B2 (ja) * 1998-08-17 2001-07-09 日本電気株式会社 薄膜半導体装置
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP4558121B2 (ja) * 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
JP3239875B2 (ja) * 1999-04-02 2001-12-17 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP4588833B2 (ja) 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
JP5177923B2 (ja) * 2001-06-29 2013-04-10 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP4084080B2 (ja) * 2002-05-10 2008-04-30 株式会社日立製作所 薄膜トランジスタ基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362413C (zh) * 2004-09-29 2008-01-16 财团法人工业技术研究院 一种制作电子装置的方法
CN104576653A (zh) * 2013-10-16 2015-04-29 三星显示有限公司 薄膜晶体管阵列基板及其制造方法
CN105572992A (zh) * 2015-12-31 2016-05-11 深超光电（深圳）有限公司 像素结构、阵列基板及像素结构制作方法
CN108335980A (zh) * 2016-12-21 2018-07-27 爱思开海力士有限公司 半导体器件及其制造方法
US11462545B2 (en) 2016-12-21 2022-10-04 SK Hynix Inc. Semiconductor device and method for fabricating the same
CN109994525A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 有机发光显示面板和使用它的有机发光显示设备
CN109994525B (zh) * 2017-12-29 2023-06-13 乐金显示有限公司 有机发光显示面板和使用它的有机发光显示设备
CN109935637A (zh) * 2019-03-19 2019-06-25 中国科学院物理研究所 一种高压薄膜晶体管
CN112397562A (zh) * 2020-11-13 2021-02-23 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
CN112397562B (zh) * 2020-11-13 2023-09-22 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN1309091C (zh) 2007-04-04
JP3991883B2 (ja) 2007-10-17
JP2004253596A (ja) 2004-09-09
US20040195568A1 (en) 2004-10-07
US7709904B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
CN1309091C (zh) 薄膜晶体管衬底及其制造方法
CN1039464C (zh) 半导体器件及其制造方法
CN1197164C (zh) 具有薄膜晶体管的器件
CN1196201C (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置
CN1038885C (zh) 半导体器件及其制造方法
CN1157759C (zh) 制造半导体器件的方法
KR101426982B1 (ko) 브리징된 그레인 구조들을 갖는 다결정 실리콘 박막 트래지스터들
CN1248319C (zh) 顶栅型薄膜晶体管
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1549316A (zh) 半导体器件的制造方法
CN1179400C (zh) 掺杂半导体层的方法,薄膜半导体器件及其制造方法
CN1719615A (zh) 薄膜晶体管及其制造方法
CN1702879A (zh) 薄膜晶体管衬底和其制造方法
CN100565824C (zh) 半导体器件的制造方法及通过该方法制造的半导体器件
CN105762196A (zh) 一种薄膜晶体管、其制作方法及相应装置
CN101068030A (zh) 半导体器件和制造半导体器件的方法
CN1725440A (zh) 制造半导体器件的方法和由此方法制造的半导体器件
CN1402357A (zh) 场效应型晶体管及制造方法、液晶显示装置及制造方法
CN1581514A (zh) 栅体短路的薄膜晶体管、其制造方法及相关显示器
CN1652349A (zh) 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
CN1285107C (zh) 低温多晶硅薄膜晶体管的制造方法
CN1713397A (zh) 薄膜晶体管及其制造方法
CN1317735C (zh) 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管
KR101083206B1 (ko) 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법
KR101256681B1 (ko) 폴리실리콘 박막트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20140919

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140919

Address after: Samoa Apia hiSoft Center No. 217 mailbox

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right

Effective date of registration: 20230506

Address after: Floor 4, No. 15, Lane 168, Xingshan Road, Neihu District, Taipei City, Taiwan, China, 114762, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: PO Box 217, Haihui Center, Apia, Samoa

Patentee before: Jinzhen Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070404

CX01 Expiry of patent term