CN104576653A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN104576653A
CN104576653A CN201410543622.9A CN201410543622A CN104576653A CN 104576653 A CN104576653 A CN 104576653A CN 201410543622 A CN201410543622 A CN 201410543622A CN 104576653 A CN104576653 A CN 104576653A
Authority
CN
China
Prior art keywords
electrode
insulating barrier
tft
gate electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410543622.9A
Other languages
English (en)
Other versions
CN104576653B (zh
Inventor
李旺宇
高武恂
金度衡
禹珉宇
李一正
李正浩
朴永佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104576653A publication Critical patent/CN104576653A/zh
Application granted granted Critical
Publication of CN104576653B publication Critical patent/CN104576653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了薄膜晶体管阵列基板及其制造方法。该薄膜晶体管阵列基板包括：第一薄膜晶体管，包括第一有源层、栅电极、第一源电极和第一漏电极；第二薄膜晶体管，包括第二有源层、浮置栅电极、控制栅电极、第二源电极和第二漏电极；电容器，包括第一电极和第二电极；以及盖层，接触第一电极的一部分，盖层和第二电极在相同的层上。

Description

薄膜晶体管阵列基板及其制造方法
技术领域
本公开的实施方式的一个或多个方面涉及一种薄膜晶体管阵列基板及其制造方法。
背景技术
显示装置是用于显示图像的装置。近来，有机发光显示装置已经引起关注。
有机发光显示装置具有自发光特性而不需要单独的光源，这不同于需要单独的光源的液晶显示器件。因此，与液晶显示器件相比，有机发光显示装置的厚度和重量可以被减小。此外，有机发光显示装置表现出高清晰度特性，诸如低功耗、高亮度和高反应速度。
发明内容
本公开的实施方式的一个或多个方面指向一种薄膜晶体管阵列基板，在该薄膜晶体管阵列基板上可以实现高分辨率的显示装置。
附加的方面将在随后的描述中部分地阐述，并将部分地由该描述而变得明显，或者可以通过实践给出的实施方式而掌握。
根据本公开的一个或多个实施方式，一种薄膜晶体管(TFT)阵列基板包括：第一薄膜晶体管，包括第一有源层、栅电极、第一源电极和第一漏电极；第二薄膜晶体管，包括第二有源层、浮置栅电极、控制栅电极、第二源电极和第二漏电极；电容器，包括第一电极和顶电极；以及盖层，接触第一电极的一部分，盖层和顶电极在相同的层上。
该TFT阵列基板还可以包括：第一绝缘层，在第一有源层和栅电极之间以及在第二有源层和浮置栅电极之间；以及第二绝缘层，在浮置栅电极和控制栅电极之间。
电容器的第一电极和栅电极可以在相同的层上，电容器的顶电极和控制栅电极可以在相同的层上。
第一电极可以包括低电阻率材料。
低电阻率材料可以包括铝合金。
盖层可以包括钼。
第二绝缘层可以在电容器的第一电极和第二电极之间，盖层可以通过第二绝缘层中的接触孔电连接到第一电极。
第一绝缘层和第二绝缘层可以每个包括无机绝缘材料、有机绝缘材料、或无机绝缘材料和有机绝缘材料交替的结构。
高介电常数材料可以被包括在电容器的第一电极和第二电极之间的至少一部分中。
TFT阵列基板还可以包括通过接触孔电连接到盖层的连接互连层。
根据本公开的一个或多个实施方式，一种制造TFT阵列基板的方法包括：形成第一TFT的第一有源层和第二TFT的第二有源层；形成第一有源层之上的栅电极、第二有源层之上的浮置栅电极、以及电容器的第一电极；以及形成浮置栅电极之上的控制栅电极、第一电极之上的顶电极、以及接触第一电极的一部分的盖层。
该制造方法还可以包括：在第一有源层和栅电极之间以及在第二有源层和浮置栅电极之间形成第一绝缘层；以及在浮置栅电极和控制栅电极之间形成第二绝缘层。
该制造方法还可以包括：在形成栅电极和浮置栅电极与形成控制栅电极之间掺杂并热处理第一有源层和第二有源层。
第一电极可以包括低电阻率材料，低电阻率材料可以包括铝合金。
盖层可以包括钼。
形成第二绝缘层可以包括在电容器的底电极和顶电极之间形成第二绝缘层，形成盖层可以包括：在第二绝缘层中形成暴露第一电极的一部分的第一接触孔；以及形成盖层，该盖层通过形成在第二绝缘层中的第一接触孔电连接到第一电极。
该制造方法还可以包括：在盖层上形成第三绝缘层；在第三绝缘层中形成暴露盖层的一部分的第二接触孔；以及形成通过第二接触孔电连接到盖层的连接线。
形成第二接触孔可以包括：在第三绝缘层上涂覆光致抗蚀剂材料；干蚀刻光致抗蚀剂材料以形成第二接触孔；以及清洁第二接触孔。
在形成暴露第一电极的一部分的第一接触孔的同时或之后，该方法还可以包括：在第二绝缘层中形成暴露第一电极的另一部分的开口；以及在形成盖层之前，在开口中形成高介电常数材料层。
附图说明
通过参照以下与附图一起考虑的描述，这些和/或其他的方面将变得明显并更易于理解，附图中：
图1是根据本公开的实施方式的显示装置的像素的等效电路图；
图2是示出根据本公开的实施方式的图1的像素的示意性平面图；
图3是图2的薄膜晶体管阵列基板沿线A-A'和B-B'截取的示意性截面图；
图4是示意地示出根据本公开的实施方式的薄膜晶体管阵列基板的制造工艺的流程图；
图5至图9是示意地示出图2所示的薄膜晶体管阵列基板的制造工艺的截面图；
图10是示出根据掺杂和热处理的薄层电阻值变化的图形；以及
图11是示意地示出根据本公开另一实施方式的薄膜晶体管阵列基板的截面图。
具体实施方式
现在将参照某些实施方式，其示例在附图中示出，其中相同的附图标记始终指示相同的元件，一些重复的解释没有被提供。如本领域技术人员将认识到的，所描述的实施方式可以以多种方式修改并可以具有不同的形式，而不应被解释为进行限制。因此，下面通过参照附图描述了实施方式，仅用于解释本描述的各方面。
将理解，尽管这里可以使用术语“第一”、“第二”等来描述各种部件，但是这些部件不应受到这些术语限制。这些术语仅用于将一个部件与另一部件区分开。如这里所用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
还将理解，这里使用的术语“包括”和/或“包含”指定所述特征或部件的存在，但并不排除一个或多个其他特征或部件的存在或添加。
将理解，当一层、区域或部件被称为“在”另一层、区域或部件“上”或“形成在”另一层、区域或部件“上”时，它可以直接在另一层、区域或部件上，或者间接地在另一层、区域或部件上或间接地形成在另一层、区域或部件上而有一个或多个居间元件位于其间。例如，可以存在居间的层、区域或部件。
为了解释的方便，附图中的元件的尺寸可以被夸大。换句话说，由于为了解释的方便，在附图中的部件的尺寸和厚度可以被任意地示出，所以以下实施方式不限于此。
当某一实施方式可以被不同地实施时，具体的工艺次序可以与所描述的次序不同地执行。例如，两个接连描述的工艺可以被同时(或基本上同时)执行，或按照与所描述的次序相反的次序执行。
如这里所用的，术语“和/或”包括一个或多个相关所列项目的任何及所有组合。当诸如“......中的至少一个”的表述在一列元件之前时，修饰元件的整个列表而不修饰该列表中的各个元件。此外，当描述本公开的实施方式时使用“可以”指的是本公开的一个或多个实施方式。
图1是根据本公开的实施方式的显示装置的像素的等效电路图。
根据本公开的实施方式的显示装置的像素1包括像素电路2，像素电路2包括多个薄膜晶体管(TFT)T1至T6和存储电容器Cst。像素1还包括通过像素电路2接收驱动电流并发光的有机发光二极管(OLED)。
多个TFT T1至T6是第一至第六TFT。
像素1包括传送第一扫描信号Sn到第二TFT T2和第三TFT T3的第一扫描线SLn以及传送第二扫描信号Sn-1(其是前一扫描信号)到第四TFT T4的第二扫描线SLn-1。像素1还包括传送发射控制信号EMn到第五TFT T5和第六TFT T6的发射控制线EMLn以及与第一扫描线SLn交叉并传送数据信号Dm的数据线DLm。像素1还包括几乎与数据线DLm平行地(或基本上平行地)形成并传送第一电源电压ELVDD的驱动电压线PL以及传送用于初始化第一TFT T1的初始化电压VINT的初始化电压线VL。
第一TFT T1的栅电极G1连接到电容器Cst的第一电极Cst1。第一TFTT1的源电极S1经由第五TFT T5连接到驱动电压线PL。第一TFT T1的漏电极D1经由第六TFT T6电连接到OLED的阳极电极。第一TFT T1根据第二TFT T2的开关操作接收数据信号Dm以提供驱动电流Ioled到OLED。
第二TFT T2的栅电极G2连接到第一扫描线SLn。第二TFT T2的源电极S2连接到数据线DLm。第二TFT T2的漏电极D2连接到第一TFT T1的源电极S1，并经由第五TFT T5连接到驱动电压线PL。第二TFT T2根据通过第一扫描线SLn接收的第一扫描信号Sn而导通，并执行将通过数据线DLm接收的数据信号Dm传送到第一TFT T1的源电极S1的开关操作。
第三TFT T3的栅电极G3连接到第一扫描线SLn。第三TFT T3的源电极S3连接到第一TFT T1的漏电极D1并经由第六TFT T6连接到OLED的阳极电极。第三TFT T3的漏电极D3与电容器Cst的第一电极Cst1、第四TFT T4的漏电极D4以及第一TFT T1的栅电极G1连接在一起。第三TFT T3根据通过第一扫描线SLn接收的第一扫描信号Sn而导通，从而通过经由第三TFT T3连接第一TFT T1的栅电极G1和漏电极D1而二极管连接(diode-connect)第一TFT T1。
第四TFT T4的栅电极G4连接到第二扫描线SLn-1。第四TFT T4的源电极S4连接到初始化电压线VL。第四TFT T4的漏电极D4与电容器Cst的第一电极Cst1、第三TFT T3的漏电极D3和第一TFT T1的栅电极G1连接在一起。第四TFT T4根据通过第二扫描线SLn-1接收的第二扫描信号Sn-1而导通，当被导通时，通过传送初始化电压VINT到第一TFT T1的栅电极G1而初始化第一TFT T1的栅电极G1的电压。
第五TFT T5的栅电极G5连接到发射控制线EMLn。第五TFT T5的源电极S5连接到驱动电压线PL。第五TFT T5的漏电极D5连接到第一TFT T1的源电极S1和第二TFT T2的漏电极D2。
第六TFT T6的栅电极G6连接到发射控制线EMLn。第六TFT T6的源电极S6连接到第一TFT T1的漏电极D1和第三TFT T3的源电极S3。第六TFT T6的漏电极D6电连接到OLED的阳极电极。第五TFT T5和第六TFTT6根据通过发射控制线EMLn接收的发射控制信号EMn而被同时(或一起)导通，并在被导通时传送第一电源电压ELVDD到OLED。然后，驱动电流Ioled流动到OLED。
电容器Cst的第二电极Cst2连接到驱动电压线PL。第一电极Cst1与第一TFT T1的栅电极G1、第三TFT T3的漏电极D3以及第四TFT T4的漏电极D4连接在一起。
OLED的阴极电极连接到第二电源电压ELVSS。OLED通过从第一TFTT1接收驱动电流Ioled并发光而显示图像。
图2是示出根据本公开的实施方式的图1的像素的示意性平面图。
如图2所示，根据本公开的实施方式的显示装置的像素1包括沿水平方向延伸且分别施加(例如，供给)第一扫描信号Sn、第二扫描信号Sn-1、发射控制信号EMn和初始化电压VINT到像素1的第一扫描线SLn、第二扫描线SLn-1、发射控制线EMLn和初始化电压线VL。在图2中，像素1还包括与第一扫描线SLn、第二扫描线SLn-1、发射控制线EMLn和初始化电压线VL中的每个交叉的数据线DLm和驱动电压线PL。数据线DLm和驱动电压线PL分别施加(例如，供给)数据信号Dm和第一电源电压ELVDD到像素1。
在此实施方式中，第一扫描线SLn、第二扫描线SLn-1、发射控制线EMLn、电容器Cst的第一电极Cst1、第一TFT T1的浮置栅电极(例如，第二栅电极)由相同的(或基本上相同的)第一导电材料形成在相同的层上。电容器Cst的第二电极Cst2、第一TFT T1的栅电极G1(例如，第一栅电极)、电容器Cst的盖层由相同的(或基本上相同的)第二导电材料形成在相同的层上。
由第一导电材料形成的配线和由第二导电材料形成的配线位于不同的层(例如，有区别的层)上，绝缘层位于其间。位于不同的层上的相邻配线之间的距离可以比位于相同的层上的其他相邻配线之间的距离窄。因此，与其他配线相比，在相同的面积上可以形成大量像素。例如，高分辨率显示装置可以使用(利用)本公开的实施方式形成。
根据本公开的实施方式的像素1具有形成在其中的第一TFT T1至第六TFT T6和电容器Cst。OLED可以在对应于通孔VIA的区域处。
如图2所示，第一TFT T1包括第一栅电极G11(其为控制电极)、第二栅电极G12(其为浮置电极)、源电极S1和漏电极D1。源电极S1对应于其中杂质被掺杂到半导体层中的源极区，漏电极D1对应于其中杂质被掺杂到半导体层中的漏极区。第一栅电极G11经由接触孔41至44通过连接构件40连接到电容器Cst的第一电极Cst1、第三TFT T3的漏电极D3和第四TFTT4的漏电极D4。
第二TFT T2包括栅电极G2、源电极S2和漏电极D2。源电极S2对应于其中杂质被掺杂到半导体层中的源极区，漏电极D2对应于其中杂质被掺杂到半导体层中的漏极区。源电极S2通过接触孔46连接到数据线DLm。漏电极D2连接到第一TFT T1的源电极S1和第五TFT T5的漏电极D5。栅电极G2由第一扫描线SLn的一部分形成(或对应于第一扫描线SLn的一部分)。
第三TFT T3包括栅电极G3、源电极S3和漏电极D3。源电极S3对应于其中杂质被掺杂到半导体层中的源极区，漏电极D3对应于其中杂质被掺杂到半导体层中的漏极区。栅电极G3由第一扫描线SLn的一部分形成(或对应于第一扫描线SLn的一部分)。
第四TFT T4包括栅电极G4、源电极S4和漏电极D4。源电极S4对应于其中杂质被掺杂到半导体层中的源极区，漏电极D4对应于其中杂质被掺杂到半导体层中的漏极区。源电极S4可以通过接触孔45(在图2的左边)连接到初始化电压线VL。栅电极G4由(或对应于)第二扫描线SLn-1的一部分形成为双栅电极并防止(或减少)泄漏电流。
第五TFT T5包括栅电极G5、源电极S5和漏电极D5。源电极S5对应于其中杂质被掺杂到半导体层中的源极区，漏电极D5对应于其中杂质被掺杂到半导体层中的漏极区。源电极S5可以通过接触孔47连接到驱动电压线PL。栅电极G5由发射控制线EMLn的一部分形成。
第六TFT T6包括栅电极G6、源电极S6和漏电极D6。源电极S6对应于其中杂质被掺杂到半导体层中的源极区，漏电极D6对应于其中杂质被掺杂到半导体层中的漏极区。漏电极D6通过连接到接触孔48的通孔VIA连接到OLED的阳极电极。栅电极G6由发射控制线EMLn的一部分形成(或对应于发射控制线EMLn的一部分)。
电容器Cst的第一电极Cst1连接到在其顶表面上的盖层53，盖层53经由接触孔43通过连接构件40而与第三TFT T3的漏电极D3、第四TFT T4的漏电极D4和第一TFT T1的第一栅电极G11连接在一起。连接构件40在(例如，形成在)与数据线DLm相同的层上。
电容器Cst的第二电极Cst2通过接触孔49连接到驱动电压线PL并从驱动电压线PL接收第一电源电压ELVDD。
图3是图2的TFT阵列基板沿线A-A'和B-B'截取的示意性截面图。
TFT阵列基板包括在多个像素1中的多条扫描线SLn和SLn-1以及多条数据线DLm。包括在多个像素1的每个中的TFT、发光器件和电容器的阵列被称为TFT阵列。
TFT阵列基板100可以包括第一TFT T1至第六TFT T6和电容器Cst。在下文，第一TFT T1表示为(或被称为)驱动TFT DT，第二至第六TFT T2至T6表示为(或被称为)开关TFT ST。为了方便起见，图3示出对应于第一TFT T1的驱动TFT DT、对应于第二TFT T2至第六TFT T6当中的第三TFT T3的开关TFT ST、以及电容器Cst。
驱动TFT DT可以包括：有源层31，为半导体层；浮置栅电极33，对应于第一TFT T1的第二栅电极G12；控制栅电极35，对应于第一栅电极G11；以及对应于源/漏电极S1/D1的源/漏电极31s/31d。第一绝缘层GI1可以在驱动TFT DT的有源层31和浮置栅电极33之间，第二绝缘层GI2可以在浮置栅电极33和控制栅电极35之间。杂质被掺杂到其中的源/漏区域位于(例如，形成在)有源层31的两个边缘上并用作源/漏电极31s/31d。浮置栅电极33可以包括包含低阻抗材料(例如，低电阻率材料)的单层或多层(例如，由该单层或多层形成)。控制栅电极35由不同于浮置栅电极33的材料形成，并可以包括包含具有优良的耐热性或耐化学性(chemical resistance)的材料的单层或多层(例如，由该单层或多层形成)。
开关TFT ST可以包括：有源层11，为半导体层；栅电极13，对应于第三TFT T3的栅电极G3；以及源/漏电极11s/11d，对应于源/漏电极S3/D3。第一绝缘层GI1可以在开关TFT ST的有源层11和栅电极13之间。杂质被掺杂到其中的源/漏区域位于(例如，形成在)有源层11的两个边缘上并用作源/漏电极11s/11d。栅电极13可以包括(例如，由以下形成)包含低阻抗材料(例如，低电阻率材料)的单层或包含低阻抗材料(例如，低电阻率材料)的多层。
电容器Cst包括分别对应于第一电极Cst1和第二电极Cst2的第一电极(例如，底电极)51和第二电极(例如，顶电极)55(例如，由第一电极51和第二电极55形成)，并包括位于第一电极51和第二电极55之间的第二绝缘层GI2。底电极51可以位于(例如，形成在)与开关TFT ST的栅电极13和驱动TFT DT的浮置栅电极33相同的层上。底电极51可以包括包含低阻抗材料(例如，低电阻率材料)的单层或多层(例如，由该多层或多层形成)。顶电极55可以在(例如，形成在)与驱动TFT DT的控制栅电极35相同的层上。顶电极55可以由不同于底电极51的材料形成，并可以包括包含具有优良的耐热性或耐化学性的材料的单层或多层(例如，由该单层或多层形成)。底电极51的一部分可以接触盖层53以电连接到盖层53。盖层53可以由与顶电极55相同(或基本上相同)的材料形成并位于相同的层上。盖层53可以通过接触孔43连接到连接构件(配线)40，该连接构件(配线)40可以在(例如，形成在)第三绝缘层102上。因此，底电极51可以通过接触孔42经由连接构件40电连接到开关TFT ST的漏电极11d。此外，底电极51通过连接构件40和接触孔41电连接到驱动TFT DT的控制栅电极35。此外，电容器Cst可以包括在底电极51和顶电极55之间的高介电常数(高K)材料，代替第二绝缘层GI2。
第四绝缘层103和第五绝缘层104可以在(例如，形成在)驱动TFT DT、开关TFT ST和电容器Cst上。通过接触孔49电连接到电容器Cst的顶电极55的驱动电压线PL可以在第四绝缘层103和第五绝缘层104之间。
OLED可以在(或形成在)通孔VIA的区域中位于第五绝缘层104上，如图2所示。OLED包括像素电极(阳极电极)、面对像素电极的相对电极(阴极电极)以及在两者之间的中间层。像素电极可以连接到第一TFT T1至第六TFT T6中的一个。中间层包括有机发射层。作为非限制的示例，中间层包括有机发射层，并且还可以包括空穴注入层HIL、空穴传输层HTL、电子传输层ETL和电子注入层EIL中的至少一个。然而，本公开不限于此，中间层可以包括有机发射层，并且还包括其他各种功能层。相对电极可以在(例如，形成在)TFT阵列基板100的整个表面上以用作公共电极。
此外，根据本公开的实施方式的第一TFT T1至第六TFT T6的每个的源电极和漏电极是杂质被掺杂到其中的源极区和漏极区，但是源电极和漏电极不限于此。根据本公开的另一实施方式的第一TFT T1至第六TFT T6的每个的源电极和漏电极可以连接到在不同于有源层的层上的源极区和漏极区(或连接到不同于有源层的层的源极区和漏极区)。
图4是示意地示出根据本公开的实施方式的TFT阵列基板的制造工艺的流程图。图5至图9是示意地示出图3的TFT阵列基板的制造工艺的截面图。在下文，示意地描述图5至图9所示的TFT阵列基板的制造工艺。
参照图4和图5，开关TFT ST的有源层11和驱动TFT DT的有源层31形成在TFT阵列基板(在下文被称为“阵列基板”)100上(操作S201)。
阵列基板100可以由具有SiO2的透明材料作为主要成分的玻璃材料形成。然而，阵列基板100不限于此，可以使用(利用)各种材料(诸如透明塑料或金属)的基板。
诸如阻挡层、遮挡层和/或缓冲层的辅助层101(也在图5中示出)可以形成在阵列基板100上，该辅助层101防止杂质离子扩散(或减少这样的扩散)，防止湿气或空气渗透(或减少这样的渗透)，并使其表面平坦。辅助层101可以通过使用(利用)SiO2和/或SiNx的各种适当的沉积方法形成。辅助层101可以被省略。
开关TFT ST的有源层11和驱动TFT DT的有源层31形成在辅助层101上。有源层11和31可以通过图案化非晶硅层而形成。有源层11和31可以包括半导体或氧化物半导体。
第一绝缘层GI1形成在其上形成有源层11和31的阵列基板100上。第一绝缘层GI1可以包括(例如，由以下形成)从SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5和Pr2O3当中选择的无机绝缘材料、或从聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂构成的组中选择的至少一种有机绝缘材料、或所述有机绝缘材料和所述无机绝缘材料交替的多层结构。
然后，参照图4和图6，第一导电配线形成在第一绝缘层GI1上(操作S202)。
第一导电配线可以包括开关TFT ST的栅电极13、驱动TFT DT的浮置栅电极33和电容器Cst的底电极51。第一导电配线可以包括(例如，由以下形成)包含低阻抗金属材料(例如，低电阻率材料)诸如铝(Al)、铝合金(Al合金)或铜(Cu)的单层、或具有包含从铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)和钨(W)当中选择的一种或多种金属的多层的结构。例如，第一导电配线可以包括(例如，由以下形成)铝合金的单层或者铝合金/TiN或者TiN/铝合金/TiN的多层结构。
在实现高分辨率的显示器诸如能够全高清或超高清的显示器时，低阻抗的配线适于减小扫描延迟。
当第一导电配线包括(或由其形成)具有高耐热性的铝合金诸如AlNd(例如，铝钕合金)时，在适于低温多晶硅(LTPS)工艺的热处理中(或期间)防止诸如突起(或可能导致各层面之间短路的生长)的问题发生(或者减少这样的发生)。
在形成第一导电配线之后，有源层11和31被掺杂并热处理(操作S203)。
在本公开的实施方式中，开关TFT ST的栅电极13和驱动TFT DT的浮置栅电极33被一起(例如，共同或同时地)形成，然后对有源层11和31进行掺杂和热处理。
在形成盖层53和驱动TFT DT的控制栅电极35(其将在后面描述)之后对有源层11和31进行掺杂和热处理导致变色(discoloration)和电容器Cst的底电极51和盖层53之间的电阻率增加。在本公开的实施方式中，在形成盖层53和驱动TFT DT的控制栅电极35之前对有源层11和31进行掺杂和热处理，因此能够减少这样的情况发生。
另一方面，驱动TFT DT包括浮置栅电极33作为(例如，被形成为)非易失性存储器器件。因此，驱动TFT DT在浮置栅电极33中存储(例如，能够存储)对于阈值电压的补偿值以补偿驱动TFT DT的阈值电压。
n型或p型杂质通过分别利用开关TFT ST的栅电极13和驱动TFT DT的浮置栅电极33作为自对准掩模而被掺杂到有源层11和31中。因此，源/漏区11s/11d形成在有源层11的对应于开关TFT ST的栅电极13的两侧(例如，双侧)的边缘处，沟道区11c(也在图3中示出)形成在源/漏区11s/11d之间。源/漏区11s/11d用作源/漏电极。此外，源/漏区31s/31d形成在有源层31的对应于驱动TFT DT的浮置栅电极33的两侧(例如，双侧)的边缘处，沟道区31c(也在图3中示出)形成在源/漏区31s/31d之间。源/漏区11s/11d和31s/31d可以用作源/漏电极。
当III族元素(例如，第III族元素)诸如硼(B)被掺杂在有源层11和31中时，有源层11和31可以形成为p型层，当V族元素(例如，第V族元素)诸如氮(N)被掺杂在有源层11和31中时，有源层11和31可以形成为n型层。在一些实施方式中，通过一次掺杂，n型或p型杂质被注入到电容器Cst的底电极51中，电容器Cst的底电极51以及有源层11和31可以被同时(或一起)掺杂。
在掺杂有源层11和31之后，通过热处理有源层11和31，有源层11和31的非晶硅层被结晶为晶体硅层。有源层11和31的结晶通过各种方法在约580℃或更高的温度的热处理进行，诸如快速热退火(RTA)法、固相结晶(SPC)法、准分子激光退火(ELA)法、金属诱导结晶(MIC)法、金属诱导横向结晶(MILC)法、顺序横向固化(sequential lateral solidification,SLS)法和/或先进顺序横向固化(ASLS)法，但是本公开不限于此。
电容器Cst的底电极51可以被顺序地电连接到开关TFT ST的漏电极和驱动TFT DT的栅电极。为此，接触孔形成为暴露电容器Cst的底电极51的一部分。
然而，因为铝合金对于在清洁中单独或组合使用(利用)的氢氟酸或缓冲氧化物蚀刻剂(BOE)没有(或者基本上没有或具有很少的)耐酸性，所以铝合金会被清洁工艺损伤或蚀刻(或被完全蚀刻)。因此，在本公开的实施方式中，盖层被形成以保护铝合金，如在后面描述的。
图10是示出根据掺杂和热处理的薄层电阻值变化的图形。
图10的左侧是示出根据对铝合金的单膜(例如，单层)的掺杂和热处理的薄层电阻变化的图形。图10的右侧是示出根据对具有钼作为盖层的铝合金/钼的双膜(例如，包括两个层的膜)的掺杂和热处理的薄层电阻变化的图形。
参照图10的左侧图形，在进行非晶硅沉积(AS-Depo)和掺杂之后，随着热处理温度升高，铝合金单膜的薄层电阻(Rs)变得降低。另一方面，参照图10的右侧图形，在进行AS-Depo和掺杂之后，当温度升高到480℃时，铝合金/钼双膜的薄层电阻(Rs)变得降低。而且，随着温度进一步升高，薄层电阻变得更高，由于在580℃的热处理温度下铝合金与钼的反应，导致变色和薄层电阻增加。
因此，在本公开的实施方式中，在形成盖层之前，对第一导电配线的单膜(例如，铝合金单膜)进行热处理。
然后，第二绝缘层GI2形成在阵列基板100上。第二绝缘层GI2可以包括(例如，由以下形成)从SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5和Pr2O3当中选择的无机绝缘材料，或从聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂构成的组中选择的至少一种有机绝缘材料，或所述有机绝缘材料和所述无机绝缘材料交替的多层结构。
然后，参照图4和图7，接触孔H1形成在第二绝缘层GI2中，暴露电容器Cst的底电极51的一部分(操作S204)。
在整个第二绝缘层GI2上均匀地涂覆光致抗蚀剂材料之后，通过经由掩模的曝光(例如，掩模曝光)以及显影、蚀刻和剥离或灰化的掩模工艺形成接触孔H1，但是本公开不限于此。例如，蚀刻可以是干蚀刻，但是本公开不限于此。
然后，参照图4和图8，第二导电配线形成在第二绝缘层GI2上(操作S205)。
第二导电配线可以包括驱动TFT DT的控制栅电极35、盖层53和电容器Cst的顶电极55。第二导电配线可以被形成为包括包含从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的一种或多种金属的单层或多层的结构。例如，第二导电配线可以形成为包括单层结构或多层结构，该单层结构包含钼，该多层结构包括铝合金/钼(例如，铝合金层和钼层)或钼/铝合金/钼(例如，第一钼层、铝合金层和第二钼层)。
在本公开的实施方式中，在驱动TFT DT中，有源层31和控制栅电极35之间的绝缘层形成得比有源层11和栅电极13之间的绝缘层厚。例如，在驱动TFT DT中，第一绝缘层GI1在有源层31和浮置栅电极33之间，第二绝缘层GI2在浮置栅电极33和控制栅电极35之间。在开关TFT ST中，仅第一绝缘层GI1在有源层11和栅电极13之间。
当驱动TFT DT包括厚的栅绝缘层并且从发光器件发射的光根据流过发光器件的驱动电流而被表现为黑色和白色时，被施加到驱动TFT DT的栅电极的栅极电压Vgs的驱动范围变宽。例如，当驱动TFT DT的驱动范围宽时，通过变化(例如，改变)施加到驱动TFT DT的栅电极的栅极电压Vgs的大小，从发光器件发射的光可以被控制为具有丰富的灰度级(gradation)。
由于显示装置的每英寸的像素(PPI)增加并且高分辨率的显示装置被实现，高的驱动范围对于从发光器件发射的光具有丰富的灰度级是有利的。
因此，在本公开的实施方式中，由于第一绝缘层GI1和第二绝缘层GI2在驱动TFT DT的有源层31和控制栅电极35之间以形成厚的绝缘层，所以发光器件被控制为发射具有丰富灰度级的光。例如，根据本公开的实施方式，显示装置被提供为具有高分辨率以及提高的显示质量。
盖层53填充接触孔H1并接触电容器Cst的底电极51以电连接到底电极51，并且形成在与电容器Cst的顶电极55相同的层上。盖层53保护电容器Cst的包括低阻抗配线(例如，由低阻抗配线形成)的底电极51不受干蚀刻和清洁影响。
因为当随后形成接触孔时盖层53会被干蚀刻损伤，所以具有适当的选择比的金属适合于盖层53。作为示例，具有优良的耐热性和耐化学性的钼可以使用(应用)于盖层53。
电容器Cst包括由第一导电配线形成的底电极51和由第二导电配线形成的顶电极55。因此，因为电容器Cst不需要具有表面轮廓不均匀的(例如，不平坦的)多晶硅，所以存储容量不会随着电极的表面面积的不期望的变化而被不期望地变化。例如，电容器Cst能够存储初始设计(或设定)的精确的存储容量，因此通过精确控制由驱动TFT DT控制的驱动电流来防止显示质量的劣化(或减少这样的劣化)。例如，根据本公开的实施方式，显示装置可以提供为具有高分辨率以及提高的显示质量。
在一些实施方式中，电容器Cst通过在底电极51和顶电极55之间仅包括单个的第二绝缘层GI2作为绝缘层而具有薄的绝缘层，以提高存储容量。
第三绝缘层102形成在其上形成有第二导电配线的阵列基板100上。第三绝缘层102通过旋涂法由从聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂构成的组中选择的一种或多种有机绝缘材料形成，但是第三绝缘层102不限于此。第三绝缘层102不仅可以由有机绝缘材料形成，还可以由从SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5和Pr2O3中选择的无机绝缘材料形成，但是第三绝缘层不限于此。此外，第三绝缘层102可以通过交替所述有机绝缘材料和所述无机绝缘材料而形成。
然后，参照图4和图9，多个接触孔41、42、43和49形成在第三绝缘层102中(操作S206)。接触孔41、42、43和49分别暴露驱动TFT DT的控制栅电极35的一部分、开关TFT ST的漏极区11d的一部分、盖层53的一部分和电容器Cst的顶电极55的一部分。
接触孔41、42、43和49可以通过在整个阵列基板100上均匀地涂覆光致抗蚀剂材料、对掩模曝光以及显影、蚀刻和剥离或灰化的掩模工艺而形成，但是本公开不限于此。例如，蚀刻可以是干刻蚀。
接触孔42可以在与形成其他接触孔42、43和49相同的(或基本上相同的)时间或在其之后通过蚀刻第一绝缘层GI1、第二绝缘层GI2以及第三绝缘层102而形成。
接触孔41、42、43和49通过使用(利用)氢氟酸(HF)或缓冲氧化物蚀刻剂(BOE)而被清洁(操作S207)。例如，由在有源层11上堆叠无机层而形成的自然氧化物膜可以通过清洁暴露有源层11的漏极区的一部分的接触孔42而去除。
因为分别通过接触孔43、49和41暴露的盖层53、电容器Cst的顶电极55和驱动TFT DT的控制栅电极35由具有优良的耐热性和耐化学性的材料形成，所以由干蚀刻和清洁导致的损伤是小的(或可忽略的)。此外，盖层53可以保护电容器Cst的底电极51免受干蚀刻和清洁的损伤。
然后，连接构件40通过填充多个接触孔41、42、43和49在第三绝缘层102上形成(操作S208)。连接构件40可以形成为包括从Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中选择的一种或多种材料的单层或多层的结构。开关TFT ST的漏电极11d、驱动TFT DT的控制栅电极35和电容器Cst的底电极51通过连接构件40电连接。
图11是根据本公开的另一实施方式的TFT阵列基板的示意性截面图。
图11所示的实施方式与图9所示的实施方式的不同之处在于，高介电常数(高K)材料位于电容器Cst的底电极51和顶电极55之间。图11的其余特征与上述相应的特征相同(或基本上相同)。因此，这里将不提供那些特征的重复描述。
参照图11，开关TFT ST的有源层11和驱动TFT DT的有源层31在(例如，形成在)阵列基板100上，第一绝缘层GI1在(例如，形成在)有源层11和31上。辅助层101还可以在(例如，形成在)阵列基板100上。
然后，第一导电配线在(例如，形成在)第一绝缘层GI1上。第一导电配线可以包括开关TFT ST的栅电极13、驱动TFT DT的浮置栅电极33和电容器Cst的底电极51。第一导电配线可以形成为包括诸如铝(Al)、铝合金(Al合金)或铜(Cu)的低阻抗材料(例如，低电阻率材料)的单层或多层的结构，但是本公开不限于此。
在形成第一导电配线之后，有源层11和31被掺杂和热处理。
然后，第二绝缘层GI2形成在阵列基板100上，暴露电容器Cst的底电极51的一部分的接触孔H1形成在第二绝缘层GI2中。此外，在形成接触孔H1的同时(或基本上同时)或在形成接触孔H1之后，通过去除在对应于顶电极55的区域中的第二绝缘层GI2而形成暴露电容器Cst的底电极51的一部分的开口70。
然后，通过掩模工艺在开口70中沉积并图案化高介电常数(高K)材料诸如ZrO2、HfO3和Y2O3而形成高介电常数层71，但是本公开不限于此。高介电常数层71在热处理中的高温在器件特性上没有(或基本上没有)变化，并可以防止(或减少)电流泄漏。因此，电容器Cst的特性变得优良。
然后，第二导电配线形成在第二绝缘层GI2和高介电常数层71上。第二导电配线可以包括驱动TFT DT的控制栅电极35、盖层53和电容器Cst的顶电极55。第二导电配线可以被形成为具有单层或多层的结构并包含从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的一种或多种金属，但是本公开不限于此。
然后，第三绝缘层102形成在其上形成有第二导电配线的阵列基板100上。此外，多个接触孔41、42、43和49形成在第三绝缘层102中并被清洁。然后，通过填充多个接触孔41、42、43和49在第三绝缘层102上形成连接构件40。开关TFT ST的漏电极11d、驱动TFT DT的控制栅电极35和电容器Cst的底电极51通过连接构件40电连接。
通过应用低阻抗配线以提供适于高分辨率显示装置的基板并在低阻抗配线上形成盖层，根据以上描述的实施方式的TFT阵列基板可以最小化(或减少)由于适于形成基板的热处理、清洁和接触孔干蚀刻工艺对低阻抗配线的损伤。
以上描述的实施方式不限于以上描述的像素结构，可以应用于采用低阻抗配线(或其中包括低阻抗配线)的任何适当的像素结构。每个像素可以包括多个TFT以及一个或多个电容器。像素可以具有进一步形成的单独的配线并可以通过省略现有的配线而形成为具有各种结构。
根据以上描述的实施方式的TFT阵列基板不限于包括上述有机发光器件的OLED显示装置，可以应用于包括例如液晶显示装置的各种显示装置。
如上所述，根据本公开的以上实施方式的一个或多个方面，能够制造应用了低电阻互连并耐受热处理和清洁的薄膜晶体管阵列基板。
应当理解，这里所述的示范实施方式应当被认为仅是描述性的含义，而不是为了限制的目的。对每个实施方式中的特征或方面的描述应当通常被认为可适用于其他实施方式中的类似的特征或方面。
虽然已经参照附图描述了本公开的一个或多个实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种改变，而没有背离由权利要求及其等同物所限定的本公开的精神和范围。
本申请要求于2013年10月16日在韩国知识产权局提交的韩国专利申请No.10-2013-0123594的优先权和权益，其全部内容通过引用合并于此。

Claims (20)

1.一种薄膜晶体管阵列基板，包括：
第一薄膜晶体管，包括第一有源层、栅电极、第一源电极和第一漏电极；
第二薄膜晶体管，包括第二有源层、浮置栅电极、控制栅电极、第二源电极和第二漏电极；
电容器，包括第一电极和第二电极；以及
盖层，接触所述第一电极的一部分，所述盖层和所述第二电极在相同的层上。
2.如权利要求1所述的薄膜晶体管阵列基板，还包括：
第一绝缘层，在所述第一有源层和所述栅电极之间以及在所述第二有源层和所述浮置栅电极之间；以及
第二绝缘层，在所述浮置栅电极和所述控制栅电极之间。
3.如权利要求1所述的薄膜晶体管阵列基板，其中所述电容器的第一电极和所述栅电极在相同的层上，所述电容器的第二电极和所述控制栅电极在相同的层上。
4.如权利要求1所述的薄膜晶体管阵列基板，其中所述第一电极包括低电阻率材料。
5.如权利要求4所述的薄膜晶体管阵列基板，其中所述低电阻率材料包括铝合金。
6.如权利要求1所述的薄膜晶体管阵列基板，其中所述盖层包括钼。
7.如权利要求2所述的薄膜晶体管阵列基板，其中所述第二绝缘层在所述电容器的第一电极和第二电极之间，所述盖层通过所述第二绝缘层中的接触孔电连接到所述第一电极。
8.如权利要求2所述的薄膜晶体管阵列基板，其中所述第一绝缘层和第二绝缘层每个包括无机绝缘材料、有机绝缘材料、或无机绝缘材料和有机绝缘材料交替的结构。
9.如权利要求7所述的薄膜晶体管阵列基板，还包括在所述电容器的第一电极和第二电极之间的至少一部分中的高介电常数材料。
10.如权利要求1所述的薄膜晶体管阵列基板，还包括通过接触孔电连接到所述盖层的连接构件。
11.一种制造薄膜晶体管阵列基板的方法，该方法包括：
形成第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层；
形成所述第一有源层之上的栅电极、所述第二有源层之上的浮置栅电极和电容器的第一电极；以及
形成所述浮置栅电极之上的控制栅电极、所述第一电极之上的第二电极以及接触所述第一电极的一部分的盖层。
12.如权利要求11所述的方法，还包括：
在所述第一有源层和所述栅电极之间以及在所述第二有源层和所述浮置栅电极之间形成第一绝缘层；以及
在所述浮置栅电极和所述控制栅电极之间形成第二绝缘层。
13.如权利要求11所述的方法，还包括在形成所述栅电极和所述浮置栅电极与形成所述控制栅电极之间掺杂并热处理所述第一有源层和所述第二有源层。
14.如权利要求11所述的方法，其中所述第一电极包括低电阻率材料。
15.如权利要求14所述的方法，其中所述低电阻率材料包括铝合金。
16.如权利要求11所述的方法，其中所述盖层包括钼。
17.如权利要求12所述的方法，其中形成所述第二绝缘层包括在所述电容器的所述第一电极和所述第二电极之间形成所述第二绝缘层，以及
形成所述盖层包括：
在所述第二绝缘层中形成第一接触孔以暴露所述第一电极的一部分；以及
形成盖层，所述盖层通过形成在所述第二绝缘层中的所述第一接触孔电连接到所述第一电极。
18.如权利要求11所述的方法，还包括：
在所述盖层上形成第三绝缘层；
在所述第三绝缘层中形成第二接触孔以暴露所述盖层的一部分；以及
形成通过所述第二接触孔电连接到所述盖层的连接构件。
19.如权利要求18所述的方法，其中形成所述第二接触孔包括：
在所述第三绝缘层上涂覆光致抗蚀剂材料；
干蚀刻所述光致抗蚀剂材料以形成所述第二接触孔；以及
清洁所述第二接触孔。
20.如权利要求17所述的方法，其中在形成所述第一接触孔以暴露所述第一电极的一部分的同时或之后，该方法还包括：在所述第二绝缘层中形成开口以暴露所述第一电极的另一部分，以及
在形成所述盖层之前，在所述开口中形成高介电常数材料层。
CN201410543622.9A 2013-10-16 2014-10-15 薄膜晶体管阵列基板及其制造方法 Active CN104576653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0123594 2013-10-16
KR20130123594A KR20150044324A (ko) 2013-10-16 2013-10-16 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN104576653A true CN104576653A (zh) 2015-04-29
CN104576653B CN104576653B (zh) 2020-04-07

Family

ID=52808936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410543622.9A Active CN104576653B (zh) 2013-10-16 2014-10-15 薄膜晶体管阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US20150102349A1 (zh)
KR (1) KR20150044324A (zh)
CN (1) CN104576653B (zh)
TW (1) TW201517279A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020087525A1 (zh) * 2018-11-02 2020-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、电子装置
CN111508996A (zh) * 2018-12-07 2020-08-07 三星显示有限公司 有机发光二极管显示器
WO2021114660A1 (zh) * 2019-12-13 2021-06-17 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3018944A1 (fr) * 2014-03-21 2015-09-25 St Microelectronics Rousset Dispositif de memoire associant un plan memoire du type sram et un plan-memoire du type non volatil, durci contre des basculements accidentels
KR102304725B1 (ko) * 2014-10-16 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
KR102391347B1 (ko) * 2015-04-09 2022-04-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치
KR101917601B1 (ko) * 2016-02-17 2018-11-12 경희대학교 산학협력단 다층 전자 장치 및 그의 제조 방법
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN107068772B (zh) * 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法
KR102525989B1 (ko) * 2017-11-27 2023-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11088078B2 (en) 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
CN110416227B (zh) * 2019-07-30 2021-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113097225B (zh) * 2021-03-19 2022-12-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221124A (zh) * 1997-09-03 1999-06-30 株式会社半导体能源研究所 半导体显示器件校正系统和半导体显示器件的校正方法
CN1272695A (zh) * 1999-04-15 2000-11-08 株式会社半导体能源研究所 电光器件和电子设备
CN1523679A (zh) * 2003-02-20 2004-08-25 �ձ�������ʽ���� 薄膜晶体管衬底及其制造方法
CN1779985A (zh) * 2004-10-29 2006-05-31 Lg.菲利浦Lcd株式会社 有源矩阵型有机发光二极管器件及其制造方法
CN101043041A (zh) * 2006-03-20 2007-09-26 Nec液晶技术株式会社 有源矩阵衬底、液晶显示器件和液晶显示器件的制造方法
US20080122349A1 (en) * 2006-11-28 2008-05-29 Young-Mi Kim Organic electroluminescent display device and method of fabricating the same
CN100531501C (zh) * 2004-08-06 2009-08-19 三星移动显示器株式会社 平板显示装置
US20100270541A1 (en) * 2009-04-22 2010-10-28 Chimei Innolux Corporation System for display images and fabrication method thereof
US20110090191A1 (en) * 2009-10-15 2011-04-21 Hong-Ro Lee Organic light emitting diode display device and method of fabricating the same
CN102879963A (zh) * 2012-09-27 2013-01-16 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶面板、液晶显示装置
CN103199116A (zh) * 2013-03-29 2013-07-10 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
KR101939713B1 (ko) * 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221124A (zh) * 1997-09-03 1999-06-30 株式会社半导体能源研究所 半导体显示器件校正系统和半导体显示器件的校正方法
CN1272695A (zh) * 1999-04-15 2000-11-08 株式会社半导体能源研究所 电光器件和电子设备
CN1523679A (zh) * 2003-02-20 2004-08-25 �ձ�������ʽ���� 薄膜晶体管衬底及其制造方法
CN100531501C (zh) * 2004-08-06 2009-08-19 三星移动显示器株式会社 平板显示装置
CN1779985A (zh) * 2004-10-29 2006-05-31 Lg.菲利浦Lcd株式会社 有源矩阵型有机发光二极管器件及其制造方法
CN101043041A (zh) * 2006-03-20 2007-09-26 Nec液晶技术株式会社 有源矩阵衬底、液晶显示器件和液晶显示器件的制造方法
US20080122349A1 (en) * 2006-11-28 2008-05-29 Young-Mi Kim Organic electroluminescent display device and method of fabricating the same
US20100270541A1 (en) * 2009-04-22 2010-10-28 Chimei Innolux Corporation System for display images and fabrication method thereof
US20110090191A1 (en) * 2009-10-15 2011-04-21 Hong-Ro Lee Organic light emitting diode display device and method of fabricating the same
CN102879963A (zh) * 2012-09-27 2013-01-16 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶面板、液晶显示装置
CN103199116A (zh) * 2013-03-29 2013-07-10 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020087525A1 (zh) * 2018-11-02 2020-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、电子装置
US11239221B2 (en) 2018-11-02 2022-02-01 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, and electronic apparatus
CN111508996A (zh) * 2018-12-07 2020-08-07 三星显示有限公司 有机发光二极管显示器
WO2021114660A1 (zh) * 2019-12-13 2021-06-17 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
US20150102349A1 (en) 2015-04-16
KR20150044324A (ko) 2015-04-24
TW201517279A (zh) 2015-05-01
CN104576653B (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN104576653A (zh) 薄膜晶体管阵列基板及其制造方法
US9064755B2 (en) Organic light-emitting display device and method of manufacturing the same
KR102577525B1 (ko) 표시 장치
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR102255199B1 (ko) 유기 발광 표시 장치
CN102315278B (zh) 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
KR102157762B1 (ko) 유기 발광 표시 장치
KR102352182B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102240760B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI740806B (zh) 薄膜電晶體陣列基板、其製造方法及包含其之有機發光顯示裝置
CN105742316B (zh) 薄膜晶体管阵列基底和包括该基底的有机发光显示装置
KR102175811B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN104377166A (zh) 薄膜晶体管阵列基板及其制造方法以及显示装置
KR102316679B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20160307979A1 (en) Thin-film transistor substrate, display apparatus including the same, method of manufacturing a thin-film transistor substrate, and method of manufacturing a display apparatus
KR20120063747A (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
US9893087B2 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
KR20120003216A (ko) 유기 발광 표시 장치 및 그 제조 방법
TW201342588A (zh) 主動式矩陣有機發光二極體
KR102527218B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
US9614157B2 (en) Organic light emitting diode display having a plurality of data drivers and manufacturing method thereof
US20060001092A1 (en) Thin film transistor (TFT) and flat panel display including TFT
US9711578B2 (en) Thin film transistor array panel and organic light-emitting display apparatus including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant