TW201517279A - 薄膜電晶體陣列基板 - Google Patents

薄膜電晶體陣列基板 Download PDF

Info

Publication number
TW201517279A
TW201517279A TW103118762A TW103118762A TW201517279A TW 201517279 A TW201517279 A TW 201517279A TW 103118762 A TW103118762 A TW 103118762A TW 103118762 A TW103118762 A TW 103118762A TW 201517279 A TW201517279 A TW 201517279A
Authority
TW
Taiwan
Prior art keywords
electrode
thin film
film transistor
layer
gate electrode
Prior art date
Application number
TW103118762A
Other languages
English (en)
Inventor
Wang-Woo Lee
Moo-Soon Ko
Do-Hyung Kim
Min-Woo Woo
Il-Jeong Lee
Jeong-Ho Lee
Young-Woo Park
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201517279A publication Critical patent/TW201517279A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭露之薄膜電晶體陣列基板包含：含有第一主動層、閘極電極、第一源極電極及第一汲極電極之第一薄膜電晶體；含有第二主動層、浮動閘極電極、控制閘極電極、第二源極電極及第二汲極電極之第二薄膜電晶體；含有第一電極及第二電極之電容器；以及接觸第一電極之一部分之覆蓋層，且覆蓋層與第二電極是在相同層上。製造薄膜電晶體陣列基板之方法也被揭露。

Description

薄膜電晶體陣列基板
相關申請之交互參照
本申請案主張於2013年10月16日向韓國智慧財產局提出之韓國專利申請號第10-2013-0123594號之優先權及效益，其全部內容於此併入作為參考。
本公開之實施例之一或多個樣態是關於一種薄膜電晶體陣列基板。
顯示設備是用來顯示圖像之設備。近來，有機發光顯示設備已引起關注。
有機發光顯示設備具有自發光特性且不需要單獨光源，這與液晶顯示裝置需要單獨光源有所不同。因此，有機發光顯示設備之厚度及重量相較於液晶顯示裝置可減小。同時，有機發光顯示設備表現出高解析度之特性，例如低功耗、高亮度、及高反應速率。
本揭露之實施例之一或多種樣態是指向一種薄膜電晶體陣列基板，於其上可實現高解析度顯示設備。
另外之樣態將部分列於之後的描述中，而部分由於描述將是顯而易見的，或者可藉由本實施例之實施而了解。
根據本揭露之一或多個實施例，薄膜電晶體(TFT)陣列基板包含：含有第一主動層、閘極電極、第一源極電極及第一汲極電極之第一薄膜電晶體；含有第二主動層、浮動閘極電極、控制閘極電極、第二源極電極及第二汲極電極之第二薄膜電晶體；含有第一電極及第二電極之電容器；以及接觸第一電極之一部分之覆蓋層，且覆蓋層與第二電極是在相同層上。
薄膜電晶體陣列基板可進一步包含：介於第一主動層與閘極電極之間且介於第二主動層與浮動閘極電極之間之第一絕緣層；以及介於浮動閘極電極與控制閘極電極之間之第二絕緣層。
電容器之第一電極與閘極電極可在相同層，且電容器之第二電極與控制閘極電極可在相同層。
第一電極可包含低電阻係數材料。
低電阻係數材料可包含鋁合金。
覆蓋層可包含鉬。
第二絕緣層可介於電容器之第一電極與第二電極之間，且覆蓋層可通過在第二絕緣層之接觸孔而電性連接於第一電極。
第一絕緣層及第二絕緣層之每一個可包含無機絕緣材料。
高介電係數材料可包含在介於電容器之第一電極與第二電極之間之至少一部份當中。
薄膜電晶體陣列基板可進一步包含通過接觸孔而電性連接於覆蓋層之連接構件。
根據本揭露之一或多個實施例，製造薄膜電晶體陣列基板之方法包含：形成第一薄膜電晶體之第一主動層及第二薄膜電晶體之第二主動層；形成第一主動層之上之閘極電極、第二主動層上之浮動閘極電極、及電容器之第一電極；以及形成浮動閘極電極上之控制閘極電極、第一電極上之第二電極、及接觸第一電極部分之覆蓋層。
製造方法可進一步包含：形成在介於第一主動層與閘極電極之間、且在介於第二主動層與浮動閘極電極之間之第一絕緣層；以及形成在介於浮動閘極電極與控制閘極電極之間之第二絕緣層。
製造方法可進一步包含在形成閘極電極及浮動閘極電極與形成控制閘極電極之間摻雜及熱處理第一主動層及第二主動層。
第一電極可包含低電阻係數材料，且低電阻係數材料可包含鋁合金。
覆蓋層可包含鉬。
第二絕緣層之形成可包含在電容器之第一電極與第二電極之間形成第二絕緣層，且覆蓋層之形成可包含：在第二絕緣層中形成露出部分之第一電極之接觸孔；以及通過形成在第二絕緣層中之接觸孔而形成電性連接於第一電極之覆蓋層。
製造方法可進一步包含：形成在覆蓋層上之第三絕緣層；形成在第三絕緣層中露出部分覆蓋層之接觸孔；以及形成通過接觸孔而電性連接於覆蓋層之連接線。
接觸孔之形成可進一步包含：塗佈光阻劑材料在第三絕緣層上、乾蝕刻光阻劑材料以形成接觸孔；以及清潔接觸孔。
露出部分第一電極之接觸孔之形成可進一步包含形成在第二絕緣層中露出部分第一電極之開口，及在形成覆蓋層之前形成在開口中之高介電係數材料層。
現在將參照特定實施例，在附圖中示出其範例，其中相同參考符號在整份說明書中指代相同元件，且不提供一些重複的解釋。那些所屬技術領域中具有通常知識者將理解，所述之實施例可以許多方式修改且可具有不同形式，並且不應被解釋為其限制。據此，藉由參照附圖，以下所描述之實施例僅用來解釋本描述之樣態。
將被理解的是，用詞「第一(first)」、「第二(second)」等可使用於本文以描述各種組件，這些組件不應該被這些用詞所限制。這些用詞僅用來區分一個組件與另一個組件。在本文中所用之單數形式「一(a)」、「一(an)」及「該(the)」也旨在包含複數形式，除非上下文另有明確地指示。
將進一步被理解的是，本文中所使用之用詞「包含(comprises)」及/或「包含(comprising)」指所述特徵或組件之存在，但不排除一或多個其他特徵或組件之存在或增加。
將被理解的是，當一層、區域、或組件被指在另一層、區域、或組件「上(on)」，或者「形成在(formed on)」另一層、區域、或組件上時，其能直接在其他層、區域、或組件上，或者間接在其他層、區域、或組件上或間接形成在其他層、區域、或組件上，在其之間有一或多個中間元件。例如，可能存在中間層、區域、或組件。
圖式中之元件尺寸為了便於解釋可能被誇大。換言之，因為圖式中組件之尺寸及厚度為了便於解釋可任意地示出，以下之實施例不侷限於此。
當某些實施例可以被不同地實施，特定的製程順序可以與所述順序不同地來執行。例如，兩個連續地描述之製程可同時(或基本上同時)執行，或者與所述順序相反的順序執行。
本文中所使用之用詞「及/或(and/or)」包含一或多個相關所列項目之任一及所有組合。當表達式例如「…中之至少一個(at least one of)」前綴於一系列元件時，修改整列元件而非修改系列中之單一元件。另外，當描述本揭露之實施例時，「可能(may)」的使用指的是「本揭露之一或多個實施例」。
第1圖係為根據本揭露之實施例之用於顯示設備之像素之等效電路圖；
根據本揭露之實施例之顯示設備之像素1包含像素電路2，像素電路2包含複數個薄膜電晶體(TFTs)及電容器Cst。像素1還包含通過像素電路2而接收驅動電流並發光之有機發光二極體(OLED)。
複數個薄膜電晶體T1至T6為第一至第六薄膜電晶體。
像素1包括傳送第一掃描訊號Sn到第二薄膜電晶體T2及第三薄膜電晶體T3之第一掃描線SLn，以及傳送前一掃描訊號之第二掃描訊號Sn-1到第四薄膜電晶體T4之第二掃描線SLn-1。像素1進一步包含傳送發射控制訊號EMn到第五薄膜電晶體T5及第六薄膜電晶體T6之發射控制線EMLn，以及與第一掃描線SLn交叉並傳送資料訊號Dm之資料線DLm。像素1也進一步包含幾乎與資料線DLm平行(或基本上平行)形成並且傳送第一電源電壓ELVDD之驅動電壓線PL，以及傳送用於初始化第一薄膜電晶體T1之初始化電壓VINT之初始化電壓線VL。
第一薄膜電晶體T1之閘極電極G1連接到電容器Cst之第一電極Cst1。第一薄膜電晶體T1之源極電極S1經由第五薄膜電晶體T5連接到驅動電壓線PL。第一薄膜電晶體T1之汲極電極D1經由第六薄膜電晶體T6電性連接到OLED之陽極電極。第一薄膜電晶體T1根據第二薄膜電晶體T2之開關操作而接收資料訊號Dm以提供驅動電流Ioled到OLED。
第二薄膜電晶體T2之閘極電極G2連接到第一掃描線SLn。第二薄膜電晶體T2之源極電極S2連接到資料線DLm。第二薄膜電晶體T2之汲極電極D2連接到第一薄膜電晶體T1之源極電極S1，並經由第五薄膜電晶體T5連接到驅動電壓線PL。第二薄膜電晶體T2根據通過第一掃描線SLn接收之第一掃描訊號Sn而導通，並執行將通過資料線DLm接收之資料訊號Dm傳送到第一薄膜電晶體T1之源極電極S1的開關操作。
第三薄膜電晶體T3之閘極電極G3連接到第一掃描線SLn。第三薄膜電晶體T3之源極電極S3連接到第一薄膜電晶體T1之汲極電極D1，並經由第六薄膜電晶體T6連接到OLED之陽極電極。第三薄膜電晶體T3之汲極電極D3同時連接到電容器Cst之第一電極Cst1、第四薄膜電晶體T4之汲極電極D4以及第一薄膜電晶體T1之閘極電極G1。第三薄膜電晶體T3根據通過第一掃描線SLn接收之第一掃描訊號Sn而導通，藉由經過第三薄膜電晶體T3連接第一薄膜電晶體T1之閘極電極G1及汲極電極D1而二極體地連接到第一薄膜電晶體T1。
第四薄膜電晶體T4之閘極電極G4連接到第二掃描線SLn-1。第四薄膜電晶體T4之源極電極S4連接到初始化電壓線VL。第四薄膜電晶體T4之汲極電極D4同時連接到電容器Cst之第一電極Cst1、第三薄膜電晶體T3之汲極電極D3、及第一薄膜電晶體T1之閘極電極G1。第四薄膜電晶體T4根據通過第二掃描線SLn-1接收之第二掃描訊號Sn-1而導通，且當導通時，藉由傳送初始化電壓VINT到第一薄膜電晶體T1之閘極電極G1而初始化第一薄膜電晶體T1之閘極電極G1之電壓。
第五薄膜電晶體T5之閘極電極G5連接到發射控制線EMLn。第五薄膜電晶體T5之源極電極S5連接到驅動電壓線PL。第五薄膜電晶體T5之汲極電極D5連接到第一薄膜電晶體T1之源極電極S1及第二薄膜電晶體T2之汲極電極D2。
第六薄膜電晶體T6之閘極電極G6連接到發射控制線EMLn。第六薄膜電晶體T6之源極電極S6連接到第一薄膜電晶體T1之汲極電極D1及第三薄膜電晶體T3之源極電極S3。第六薄膜電晶體T6之汲極電極D6電性連接到OLED之陽極電極。第五薄膜電晶體T5及第六薄膜電晶體T6根據通過發射控制線EMLn接收之發射控制訊號EMn而同時地(或同時發生地)導通，且當導通時，傳送第一電源電壓ELVDD到OLED。然後，驅動電流Ioled流動到OLED。
電容器Cst之第二電極Cst2連接到驅動電壓線PL。電容器Cst之第一電極Cst1同時連接到第一薄膜電晶體T1之閘極電極G1、第三薄膜電晶體T3之汲極電極D3、及第四薄膜電晶體T4之汲極電極D4。
OLED之陰極電極連接到第二電源電壓ELVSS。OLED藉由從第一薄膜電晶體T1接收驅動電流Ioled並發光而顯示圖像。
第2圖係為根據本揭露之實施例之第1圖之像素之平面示意圖。
如第2圖所示，根據本揭露之實施例之顯示裝置之像素1包含沿著水平方向延伸的第一掃描線SLn、第二掃描線SLn-1、發射控制線EMLn及初始化電壓線VL，且分別施加(例如提供)第一掃描訊號Sn、第二掃描訊號Sn-1、發射控制訊號EMn及初始化電壓VINT到像素1。在第2圖中，像素1也包含資料線DLm及驅動電壓線PL，其與第一掃描線SLn、第二掃描線SLn-1、發射控制線EMLn及初始化電壓線VL中之每個相交。資料線DLm及驅動電壓線PL分別施加(例如提供)資料訊號Dm及第一電源電壓ELVDD到像素1。
在這個實施例中，第一掃描線SLn、第二掃描線SLn-1、發射控制線EMLn、電容器Cst之第一電極Cst1、第一薄膜電晶體T1之浮動閘極電極(例如，第二閘極電極G12)係由相同之(或基本上相同之)第一導電材料形成在相同層上。電容器Cst之第二電極Cst2、第一薄膜電晶體T1之控制閘極電極(例如，第一閘極電極G11)、電容器Cst之覆蓋層係由相同之(或基本上相同之)第二導電材料形成在相同層上。
由第一導電材料形成之線路及由第二導電材料形成之線路是在不同層(例如，有區別之層)上，在其之間具有絕緣層。位於不同層上之相鄰線路之間之距離，相較於位於相同層上之其他相鄰線路之間之距離可能更窄。據此，相較於其他線路，在相同區域上可以形成較大數量之像素。例如，可以使用(利用)本揭露之實施例形成高解析度顯示裝置。
根據本揭露之實施例之像素1具有形成在其中之第一薄膜電晶體T1至第六薄膜電晶體T6及電容器Cst。OLED可以在對應於通孔VIA之區域。
如第2圖所示，第一薄膜電晶體T1包含作為控制電極之第一閘極電極G11、作為浮動電極之第二閘極電極G12、源極電極S1及汲極電極D1。源極電極S1對應於雜質被摻雜到半導體層中之源極區，而汲極電極D1對應於雜質被摻雜到半導體層中之汲極區。第一閘極電極G11藉由通過接觸孔41至44之連接構件40而連接到電容器Cst之第一電極Cst1、第三薄膜電晶體T3之汲極電極D3、及第四薄膜電晶體T4之汲極電極D4。
第二薄膜電晶體T2包括閘極電極G2、源極電極S2及汲極電極D2。源極電極S2對應於雜質被摻雜到半導體層中之源極區，汲極電極D2對應於雜質被摻雜到半導體層中之汲極區。源極電極S2通過接觸孔46連接到資料線DLm。汲極電極D2連接到第一薄膜電晶體T1之源極電極S1及第五薄膜電晶體T5之汲極電極D5。閘極電極G2係藉由(或對應於)第一掃描線SLn之一部分而形成。
第三薄膜電晶體T3包括閘極電極G3、源極電極S3、及汲極電極D3。源極電極S3對應於雜質被摻雜到半導體層中之源極區，而汲極電極D3對應於雜質被摻雜到半導體層中之汲極區。閘極電極G3係藉由(或對應於)第一掃描線SLn之一部分而形成。
第四薄膜電晶體T4包含閘極電極G4、源極電極S4、及汲極電極D4。源極電極S4對應於雜質被摻雜到半導體層中之源極區，而汲極電極D4對應於雜質被摻雜到半導體層中之汲極區。源極電極S4可以通過接觸孔45(在第2圖左邊)而連接到初始化電壓線VL。閘極電極G4係藉由(或對應於)第二掃描線SLn-1之一部分而由雙閘極電極形成，且防止(或减少)漏電流。
第五薄膜電晶體T5包含閘極電極G5、源極電極S5、及汲極電極D5。源極電極S5對應於雜質被摻雜到半導體層中之源極區，而汲極電極D5對應於雜質被摻雜到半導體層中之汲極區。源極電極S5可通過接觸孔47而連接到驅動電壓線PL。閘極電極G5係藉由發射控制線EMLn之一部分而形成。
第六薄膜電晶體T6包含閘極電極G6、源極電極S6、及汲極電極D6。源極電極S6對應於雜質被摻雜到半導體層中之源極區，而汲極電極D6對應於雜質被摻雜到半導體層中之汲極區。汲極電極D6係通過連接到接觸孔48之通孔VIA而連接到OLED之陽極電極。閘極電極G6是藉由(或對應於)發射控制線EMLn之一部分而形成。
電容器Cst之第一電極Cst1在其頂表面上連接到覆蓋層53，且覆蓋層53藉由通過接觸孔43之連接構件40而同時連接到第三薄膜電晶體T3之汲極電極D3、第四薄膜電晶體T4之汲極電極D4、及第一薄膜電晶體T1之第一閘極電極G11。連接構件40是在(例如形成在)與資料線DLm相同之層上。
電容器Cst之第二電極Cst2通過接觸孔49而連接到驅動電壓線PL，並從驅動電壓線PL接收第一電源電壓ELVDD。
第3圖係為第2圖之薄膜電晶體陣列基板沿著線A-A’及B-B’所截取之剖面示意圖。
薄膜電晶體陣列基板包含在複數個像素1中之複數個掃描線，例如第一掃描線SLn及第二掃描線SLn-1，以及複數個資料線DLm。包含在複數個像素1之每一個當中之薄膜電晶體、發光裝置、及電容器之陣列被稱作爲薄膜電晶體陣列。
薄膜電晶體陣列基板100可包含第一薄膜電晶體T1至第六薄膜電晶體T6及電容器Cst。下文中，第一薄膜電晶體T1是被表示爲(或被稱爲)驅動薄膜電晶體DT，而第二薄膜電晶體T2至第六薄膜電晶體T6是被表示爲(或被稱爲)開關薄膜電晶體ST。爲了方便起見，第3圖示出對應於第一薄膜電晶體T1之驅動薄膜電晶體DT、對應於第二薄膜電晶體T2至第六薄膜電晶體T6當中之第三薄膜電晶體T3之開關薄膜電晶體ST、以及電容器Cst。
驅動薄膜電晶體DT可包含：是半導體層之主動層31；對應於第一薄膜電晶體T1之第二閘極電極G12之浮動閘極電極33；對應於第一閘極電極G11之控制閘極電極35；以及對應於第一薄膜電晶體T1之源極/汲極電極S1/D1之源極/汲極電極31s/31d。第一絕緣層GI1可位於驅動薄膜電晶體DT之主動層31與浮動閘極電極33之間，而第二絕緣層GI2可位於浮動閘極電極33與控制閘極電極35之間。雜質被摻雜到其中之源極/汲極區是在(例如形成在)主動層31之兩個邊緣上，且作用為源極/汲極電極31s/31d。浮動閘極電極33可包含含有低電阻材料(例如低電阻係數材料)之單層或複數層(例如，由單層或複數層形成)。控制閘極電極35是由與浮動閘極電極33不同之材料形成，且可包含(例如由以下所形成)含有具有優良的耐熱性或耐化學性材料之單層或複數層。
開關薄膜電晶體ST可包含：是半導體層之主動層11；對應於第三薄膜電晶體T3之閘極電極G3之閘極電極13；以及對應於第三薄膜電晶體T3之源極/汲極電極S3/D3之源極/汲極電極11s/11d。第一絕緣層GI1可位於開關薄膜電晶體ST之主動層11與閘極電極13之間。雜質被摻雜到其中之源極/汲極區是在(例如形成在)主動層11之兩個邊緣上，且作用為源極/汲極電極11s/11d。閘極電極13可包含(例如由以下所形成)含有低電阻材料(例如低電阻係數材料)之單層或者含有低電阻材料(例如低電阻係數材料)之複數層。
電容器Cst包含(例如由以下所形成)分別對應於電容器Cst之第一電極Cst1及第二電極Cst2之第一電極(例如底電極51)及第二電極(例如頂電極55)，並包含在其之間之第二絕緣層GI2。底電極51可在(例如形成在)與開關薄膜電晶體ST之閘極電極13及驅動薄膜電晶體DT之浮動閘極電極33相同之層上。底電極51可包含(例如由以下所形成)含有低電阻材料(例如低電阻係數材料)之單層或複數層。頂電極55可在(例如形成在)與作為驅動薄膜電晶體DT之控制閘極電極35相同之層上。頂電極55可由與底電極51不同之材料形成，且可包含(例如由以下所形成)含有具有優良之耐熱性或耐化學性之材料之單層或複數層。底電極51之一部分可接觸覆蓋層53以電性連接到覆蓋層53。覆蓋層53可以與頂電極55相同(或基本上相同)之材料形成且在相同層上。覆蓋層53可以通過接觸孔43而連接到可在(例如形成在)第三絕緣層102上之連接構件(線路)40。因此，底電極51可通過接觸孔42經由連接構件40而電性連接到開關薄膜電晶體ST之汲極電極11d。此外，底電極51通過連接構件40及接觸孔41而電性連接到驅動薄膜電晶體DT之控制閘極電極35。此外，電容器Cst可包含介於底電極51與頂電極55之間，替代第二絕緣層GI2之高介電係數(高K值)材料。
第四絕緣層103及第五絕緣層104可在(例如形成在)驅動薄膜電晶體DT、開關薄膜電晶體ST、及電容器Cst上。通過接觸孔49而電性連接到電容器Cst之頂電極55之驅動電壓線PL，可位在第四絕緣層103與第五絕緣層104之間。
OLED可在第五絕緣層104上，在(或形成在)如圖2所示之通孔VIA之區域中。OLED包含像素電極(陽極電極)、面對像素電極之相對電極(陰極電極)、及在其之間之中間層。像素電極可連接到第一薄膜電晶體T1至第六薄膜電晶體T6中之一個。中間層包含有機發射層。作爲非限制的範例，中間層包含有機發射層，並且可進一步包含電洞注入層(HIL)、電洞傳輸層(HTL)、電子傳輸層(ETL)、及電子注入層(EIL)中之至少一個。然而，本揭露不侷限於此，且中間層可包含有機發射層，並且進一步包含其他各種功能層。相對電極可在(例如形成在)薄膜電晶體陣列基板100之整個表面上以作用為共同電極。
此外，根據本揭露實施例之第一薄膜電晶體T1至第六薄膜電晶體T6中每一個之源極電極及汲極電極係為雜質被摻雜到其中之源極區及汲極區，但是源極電極及汲極電極不侷限於此。根據本揭露之另一實施例之第一薄膜電晶體T1至第六薄膜電晶體T6中每一個之源極電極及汲極電極可以連接到與主動層不同層上(或不同層中)之源極區及汲極區。
第4圖係為根據本揭露之實施例示意性地示出薄膜電晶體陣列基板之製造過程之流程圖。第5圖至第9圖係為示意性地示出第3圖中所示之薄膜電晶體陣列基板之製造過程之剖面圖。下文中，在第5圖至第9圖所示之薄膜電晶體陣列基板之製造過程係示意性地描述。
參照第4圖及第5圖，在薄膜電晶體陣列基板(下文中稱為「陣列基板」)100上形成開關薄膜電晶體ST之主動層11及驅動薄膜電晶體DT之主動層31(操作S201)。
陣列基板100可由具有SiO2 作爲主要成分之透明材料之玻璃材料形成。然而，陣列基板100不侷限於此，而各種材料之基板，例如透明塑料或金屬都可被使用(利用)。
例如阻障層、阻擋層及/或緩衝層之輔助層101(也在第5圖中示出)可形成在陣列基板100上，其防止雜質離子擴散(或减少這樣的擴散)、防止濕氣或空氣滲透(或减少這樣的滲透)、及使其表面平坦。輔助層101可藉由使用(利用)SiO2 及/或SiNx之各種適當之沉積方法而形成。輔助層101可被省略。
開關薄膜電晶體ST之主動層11及驅動薄膜電晶體DT之主動層31形成在輔助層101上。主動層11及31可藉由圖案化非晶矽層而形成。主動層11及31可包含半導體或氧化物半導體。
第一絕緣層GI1是形成在其上形成主動層11及31之陣列基板100上。第一絕緣層GI1可包含(例如由以下形成)選自SiO2 、SiNx、Al2 O3 、CuOx、Tb4 O7 、Y2 O3 、Nb2 O5 和Pr2 O3 之無機絕緣材料、或者選自由聚醯亞胺、聚醯胺、丙烯酸樹脂、苯並環丁烯和酚醛樹脂組成之群組中之至少一種有機絕緣材料、或者有機絕緣材料及無機絕緣材料交替之多層結構。
然後，參照第4圖及第6圖，在第一絕緣層GI1上形成第一導電線路(操作S202)。
第一導電線路可以包含開關薄膜電晶體ST之閘極電極13、驅動薄膜電晶體DT之浮動閘極電極33、以及電容器Cst之底電極51。第一導電線路可包含(例如由以下形成)含有例如鋁(Al)、鋁合金(Al-alloy)、或銅(Cu)之低電阻金屬材料(例如低電阻係數材料)之單層，或者具有包括選自鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)及鎢(W)當中之一種或多種金屬之複數層之結構。例如，第一導電線路可包含(例如由以下形成)鋁合金之單層，或者鋁合金/TiN或者TiN/鋁合金/TiN之複數層結構。
在實現高解析度之顯示器當中，例如能夠作為全高清或超高清之顯示器，低電阻之線路是適合用於減小掃描延遲。
當第一導電線路包含(或由其形成)具有高耐熱性之鋁合金像是AlNd(例如鋁釹合金)時，在適用於低溫多晶矽(LTPS)製程之熱處理中(或期間)，防止例如小丘(或可能導致各層之間短路之生長)之問題發生(或者減少這樣的發生)。
在形成第一導電線路後，摻雜且熱處理主動層11、31(操作S203)。
在本揭露之實施例中，開關薄膜電晶體ST之閘極電極13及驅動薄膜電晶體DT之浮動閘極電極33一起(例如同時發生地或同時地)形成，然後對主動層11及31進行摻雜及熱處理。
將在之後描述的在形成覆蓋層53及驅動薄膜電晶體DT之控制閘極電極35之後，對主動層11及31執行摻雜及熱處理會導致褪色，以及電容器Cst之底電極51與覆蓋層53之間之電阻係數增加。在本揭露之實施例中，在形成覆蓋層53及驅動薄膜電晶體DT之控制閘極電極35之前，對主動層11及31執行摻雜及熱處理，因而能夠減少這樣的發生。
另一方面，驅動薄膜電晶體DT包含浮動閘極電極33作爲(例如形成爲)非揮發性記憶體裝置。據此，驅動薄膜電晶體DT在浮動閘極電極33中儲存(例如能夠儲存)用於臨界電壓之補償值，以補償用於驅動薄膜電晶體DT之臨界電壓。
n型或p型雜質分別藉由利用開關薄膜電晶體ST之閘極電極13及驅動薄膜電晶體DT的浮動閘極電極33作爲自對準遮罩而被摻雜到主動層11及31當中。據此，源極/汲極區11s/11d，具有在其之間之通道區11c(也在第3圖中示出)，是形成在主動層11對應於開關薄膜電晶體ST之閘極電極13之兩側(例如兩側)之邊緣處。源極/汲極區11s/11d作用為源極/汲極電極。此外，源極/汲極區31s/31d，具有在其之間之通道區31c(也在第3圖中示出)，是形成在主動層31對應於驅動薄膜電晶體DT之浮動閘極電極33兩側(例如兩側)之邊緣處。源極/汲極區11s/11d及31s/31d可以作用為源極/汲極電極，因此下文中源極/汲極區可稱作為源極/汲極電極。
當例如硼(B)之III族元素(例如第III族元素)被摻雜在層中時，主動層11及31可形成爲p型層，當例如氮(N)之V族元素(例如第V族元素)被摻雜在層中時，主動層11、31可形成爲n型層。在一些實施例中，藉由一次摻雜，n型或p型雜質注入到電容器Cst之底電極51中，且電容器Cst之底電極51與主動層11及31可以被同時地(或同時發生地)摻雜。
在摻雜主動層11及31之後，藉由熱處理主動層11及31，主動層11及31之非晶矽層被結晶化成結晶矽層。主動層11及31之結晶係藉由通過各種方法在約580℃或更高溫度之熱處理來執行，例如快速熱退火(RTA)法、固相結晶化(SPC)法、準分子雷射退火(ELA)法、金屬誘發結晶(MIC)法、金屬誘發橫向結晶(MILC)法、順序橫向固化(SLS)法、及/或先進順序橫向固化(ASLS)法，但本揭露不侷限於此。
電容器Cst之底電極51可依序地電性連接到開關薄膜電晶體ST之汲極電極及驅動薄膜電晶體DT之閘極電極。爲此，接觸孔係形成以露出電容器Cst之底電極51之一部分。
然而，因爲鋁合金對於在清潔中單獨或組合使用(利用)之氟化氫或緩衝之氧化物蝕刻劑(BOE)沒有(或基本上沒有或者很少)耐酸性，鋁合金可被清潔程序損傷或蝕刻(或被完全蝕刻)。據此，在本揭露之實施例中，覆蓋層係形成以保護鋁合金，如後所述。
第10圖係為示出根據摻雜及熱處理之電阻係數變化之曲線圖。
第10圖之左側是示出根據對於鋁合金之單膜(例如單層)之摻雜及熱處理之電阻係數變化之圖形。第10圖之右側是示出根據對具有鉬作爲覆蓋層之鋁合金/鉬之雙膜(例如包含兩層之膜)之摻雜及熱處理之電阻係數變化之圖形。
參照第10圖之左側圖形，在執行非晶矽沉積(AS-Depo)及摻雜之後，隨著熱處理溫度升高，鋁合金單膜之電阻係數(Rs)變得降低。另一方面，參照第10圖之右側圖形，在執行AS-Depo及摻雜之後，當溫度升高到480℃時，鋁合金/鉬雙膜之電阻係數(Rs)變得降低。並且，隨著溫度進一步升高，電阻率變得更高，且由於在580℃之熱處理溫度下鋁合金與鉬之反應而褪色及電阻係數增加。
據此，在本揭露之實施例中，在形成覆蓋層之前，在第一導電線路之單膜，例如鋁合金單膜上執行熱處理。
然後，第二絕緣層GI2形成在陣列基板100上。第二絕緣層GI2可包含(例如由以下形成)選自SiO2 、SiNx、Al2 O3 、CuOx、Tb4 O7 、Y2 O3 、Nb2 O5 及Pr2 O3 當中之無機絕緣材料，或者選自由聚醯亞胺、聚醯胺、丙烯酸樹脂、苯並環丁烯及酚醛樹脂組成之群組中之至少一個有機絕緣材料，或是有機絕緣材料及無機絕緣材料交替之多層結構。
然後，參照第4圖及第7圖，在第二絕緣層GI2中形成接觸孔H1，其露出電容器Cst之底電極51之一部分(操作S204)。
在整個第二絕緣層GI2上均勻地塗覆光阻劑材料後，接觸孔H1通過經由遮罩之曝光(例如遮罩曝光)，及顯影、蝕刻、及剝離或灰化之遮罩製程而形成，但本揭露不侷限於此。例如，蝕刻可為乾蝕刻，但是本揭露不侷限於此。
然後，參照第4圖及第8圖，在第二絕緣層GI2上形成第二導電線路(操作S205)。
第二導電線路可包含驅動薄膜電晶體DT之控制閘極電極35、覆蓋層53、及電容器Cst之頂電極55。第二導電線路可形成爲包含具有選自鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)及銅(Cu)當中之一種或多種金屬之單層或複數層之結構。例如，第二導電線路可以形成爲包含含有鉬之單層結構，或者含有鋁合金/鉬(例如鋁合金層及鉬層)或鉬/鋁合金/鉬(例如第一鉬層、鋁合金層及第二鉬層)之複數層結構。
在本揭露之實施例中，在驅動薄膜電晶體DT中，介於主動層31與控制閘極電極35之間之絕緣層形成得比介於主動層11與閘極電極13之間之絕緣層厚。例如，在驅動薄膜電晶體DT中，第一絕緣層GI1係介於主動層31與浮動閘極電極33之間，第二絕緣層GI2係介於浮動閘極電極33與控制閘極電極35之間。在開關薄膜電晶體ST中，僅第一絕緣層GI1是介於主動層11與閘極電極13之間。
當驅動薄膜電晶體DT包含厚的絕緣層，且從發光裝置發射之光係根據流過發光裝置之驅動電流而被表現爲黑色及白色時，施加到驅動薄膜電晶體DT之閘極電極之閘極電壓之驅動範圍變得更寬。例如，當驅動薄膜電晶體DT之驅動範圍寬時，藉由不同化(例如改變)施加到驅動薄膜電晶體DT之閘極電極之閘極電壓之大小，從發光裝置發射之光可控制以具有豐富之層次。
由於顯示設備之每英寸像素(pixels per inch, PPI)增加並且實現高解度之顯示設備，高驅動範圍對於從發光裝置發射以具有豐富之層次的光是有利的。
據此，在本揭露之實施例當中，因為第一絕緣層GI1及第二絕緣層GI2是介於驅動薄膜電晶體DT之主動層31與控制閘極電極35之間，以形成厚的絕緣層，發光裝置係控制以發射具有豐富層次之光。例如，根據本揭露之實施例，提供具有高解析度以及提升之顯示品質之顯示裝置。
覆蓋層53填充接觸孔H1並接觸電容器Cst之底電極51以電性連接到底電極51，並且與電容器Cst之頂電極55形成在相同層上。覆蓋層53保護包含(例如由以下所形成)低電阻之線路之電容器Cst之底電極51不受到乾蝕刻及清潔之影響。
因爲當之後形成接觸孔時，覆蓋層53可能會因乾蝕刻而損壞，具有適當選擇比之金屬是有利於覆蓋層53。作爲一個範例，具有優良之耐熱性及耐化學性之鉬，可以被使用(利用)在覆蓋層53。
電容器Cst包含與第一導電線路形成之底電極51以及與第二導電線路形成之頂電極55。據此，因爲電容器Cst不需要含有具有不均勻之(例如不平坦之)表面輪廓的多晶矽，儲存容量不會根據電極之表面區域之不期望之修改而有不期望之變化。例如，電容器Cst能夠儲存初始地設計(或設定)之精確儲存容量，因此藉由精確地控制被驅動薄膜電晶體DT控制之驅動電流，可以防止顯示品質之劣化(或減少這樣之劣化)。例如，根據本揭露之實施例，可以提供具有高解析度以及提高顯示品質之顯示設備。
在一些實施例中，電容器Cst藉由在底電極51與頂電極55之間僅包含作爲絕緣層之單一第二絕緣層GI2而具有薄的絕緣層，以提高儲存容量。
在其上形成有第二導電線路之陣列基板100上形成第三絕緣層102。第三絕緣層102是藉由旋塗法以選自由聚醯亞胺、聚醯胺、丙烯酸樹脂、苯並環丁烯及酚醛樹脂所組成之群組中之一種或多種有機絕緣材料而形成，但第三絕緣層102不侷限於此。第三絕緣層102不僅可由有機絕緣材料形成，也可以由選自SiO2 、SiNx、Al2 O3 、CuOx、Tb4 O7 、Y2 O3 、Nb2 O5 及Pr2 O3 當中之無機絕緣材料形成，但是第三絕緣層不侷限於此。同樣的，第三絕緣層102可以藉由交替有機絕緣材料及無機絕緣材料而形成。
然後，參照第4圖及第9圖，在第三絕緣層102中形成複數個接觸孔41、42、43、49(操作S206)。接觸孔41、42、43、49分別露出驅動薄膜電晶體DT之部分控制閘極電極35、開關薄膜電晶體ST之部分汲極電極11d、部分覆蓋層53、以及電容器Cst之部分頂電極55。
接觸孔41、42、43、49可藉由在整個陣列基板100上均勻地塗覆光阻劑材料、對遮罩曝光以及顯影、蝕刻及剝離或灰化之遮罩製程而形成，但是本揭露不侷限於此。例如，蝕刻可以是乾刻蝕。
接觸孔42可以在與形成其他接觸孔41、43、49相同的(或基本上相同的)時間或在其之後，藉由蝕刻第一絕緣層GI1、第二絕緣層GI2、以及第三絕緣層102而形成。
藉由使用(利用)氟化氫(HF)或緩衝之氧化物蝕刻劑(BOE)來清潔接觸孔41、42、43、49(操作S207)。例如，藉由在主動層11上層疊無機層而形成之自然氧化物膜可以藉由清潔露出主動層11之部分汲極區之接觸孔42而移除。
因爲分別藉由接觸孔43、49及41暴露之覆蓋層53、電容器Cst之頂電極55、以及驅動薄膜電晶體DT之控制閘極電極35是由具有優良耐熱性及耐化學性之材料形成，由於乾蝕刻及清潔所導致之損壞是小的(或可忽略的)。此外，覆蓋層53可保護電容器Cst之底電極51不受到乾蝕刻及清潔所導致之損壞。
然後，藉由填充複數個接觸孔41、42、43、49在第三絕緣層102上而形成連接構件40 (操作S208)。連接構件40可以形成爲包含選自銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)及銅(Cu)中之一種或多種材料之單層或複數層之結構。開關薄膜電晶體ST之汲極電極11d、驅動薄膜電晶體DT之控制閘極電極35、以及電容器Cst之底電極51通過連接構件40而電性連接。
第11圖係為根據本揭露之另一實施例之薄膜電晶體陣列基板之示意性剖面圖。
第11圖所示之實施例與第9圖所示的實施例之不同在於，高介電係數(高K值)材料是在電容器Cst之底電極51與頂電極55之間。第11圖之其餘特徵與上述相應之特徵相同(或基本上相同)。據此，這裡將不提供那些重複特徵之描述。
參照第11圖，開關薄膜電晶體ST之主動層11及驅動薄膜電晶體DT之主動層31是在(例如形成在)陣列基板100上，且第一絕緣層GI1是在(例如形成在)主動層11及31上。輔助層101可進一步在(例如形成在)陣列基板100上。
然後，第一導電線路在(例如，形成在)第一絕緣層GI1上。第一導電線路可以包括開關薄膜電晶體ST之閘極電極13、驅動薄膜電晶體DT之浮動閘極電極33、以及電容器Cst之底電極51。第一導電線路可以形成爲包含例如鋁(Al)、鋁合金(Al-alloy)或銅(Cu)之低電阻材料(例如低電阻係數材料)之單層或複數層之結構，但是本揭露不侷限於此。
在形成第一導電線路後，摻雜及熱處理主動層11及31。
然後，在陣列基板100上形成第二絕緣層GI2，且在第二絕緣層GI2中形成露出電容器Cst之部分底電極51之接觸孔H1。此外，在形成接觸孔H1之同時(或基本上同時)或者在形成接觸孔H1之後，藉由移除對應於頂電極55之區域中之第二絕緣層GI2而形成露出電容器Cst之部分底電極51之開口70。
然後，藉由通過遮罩製程在開口70上沉積及圖樣化例如ZrO2 、HfO3 及Y2 O3 之高介電係數(高K值)材料而形成高介電係數層71，但是本揭露不侷限於此。高介電係數層71在熱處理之高溫中不(或基本上不)改變裝置之特性，並可防止(或減少)漏電流。據此，電容器Cst之特性變得更為優秀。
然後，在第二絕緣層GI2及高介電係數層71上形成第二導電線路。第二導電線路可包含驅動薄膜電晶體DT之控制閘極電極35、覆蓋層53、以及電容器Cst之頂電極55。第二導電線路可形成爲具有單層或複數層之結構，且包含選自鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)及銅(Cu)當中之一種或多種金屬，但是本揭露不侷限於此。
然後，在其上形成有第二導電線路之陣列基板100上形成第三絕緣層102。此外，複數個接觸孔41、42、43、49形成在第三絕緣層102中並清潔。然後，藉由填充複數個接觸孔41、42、43、49在第三絕緣層102上形成連接構件40。開關薄膜電晶體ST之汲極電極11d、驅動薄膜電晶體DT之控制閘極電極35、以及電容器Cst之底電極51通過連接構件40而電性連接。
根據以上描述實施例之薄膜電晶體陣列基板可以最小化(或減少)由於熱處理、清潔、及接觸孔之乾蝕刻之對低電阻線路之損壞，其藉由應用低電阻線路以提供用於高解析度顯示設備之基板，且在低電阻線路上形成覆蓋層，是適合用於形成基板。
上述之實施例不侷限於上述之像素結構，且可應用於應用低電阻線路(或其中包含低電阻係數線路)之任何適當之像素結構。每個像素可包含複數個薄膜電晶體以及一或多個電容器。像素可具有進一步形成的分隔之線路且可藉由省略現有之線路而形成爲具有各種結構。
根據上述實施例之薄膜電晶體陣列基板不侷限於包含上述有機發光裝置之OLED顯示裝置，且可應用於包含例如液晶顯示設備之各種顯示設備。
如上所述，根據本揭露以上實施例之一個或多個樣態，應用了低電阻互連且對於熱處理及清潔是健全之薄膜電晶體陣列基板可被製造。
應當理解的是，本文中所描述之實施例應當僅被認爲是描述性之意義而不是爲了限制之目的。在每個實施例中之特徵或樣態之描述通常應當被認爲是適用於其他實施例中之類似特徵或樣態。
雖然已參考附圖描述本揭露之一個或多個實施例，所屬技術領域之通常知識者將理解的是，在沒有背離由下列申請專利範圍及其等同物所定義本揭露之精神及範疇下，可以在形式上及細節上做各種改變。
1‧‧‧像素
2‧‧‧像素電路
11、31‧‧‧主動層
11c、31c‧‧‧通道區
11d、31d‧‧‧汲極區
11s、31s‧‧‧源極區
13‧‧‧閘極電極
33‧‧‧浮動閘極電極
35‧‧‧控制閘極電極
40‧‧‧連接構件
41~49、H1‧‧‧接觸孔
51‧‧‧底電極
53‧‧‧覆蓋層
55‧‧‧頂電極
100‧‧‧陣列基板
101‧‧‧輔助層
102‧‧‧第三絕緣層
103‧‧‧第四絕緣層
104‧‧‧第五絕緣層
Cst‧‧‧電容器
Cst1‧‧‧第一電極
Cst2‧‧‧第二電極
D1~D6‧‧‧汲極電極
DLm‧‧‧資料線
Dm‧‧‧資料訊號
DT‧‧‧驅動薄膜電晶體
ELVDD‧‧‧第一電源電壓
ELVSS‧‧‧第二電源電壓
EMLn‧‧‧發射控制線
EMn‧‧‧發射控制訊號
G1~G6‧‧‧閘極電極
G11‧‧‧第一閘極電極
G12‧‧‧第二閘極電極
GI1‧‧‧第一絕緣層
GI2‧‧‧第二絕緣層
Ioled‧‧‧驅動電流
PL‧‧‧驅動電壓線
S1~S6‧‧‧源極電極
SLn‧‧‧第一掃描線
SLn-1‧‧‧第二掃描線
Sn‧‧‧第一掃描訊號
Sn-1‧‧‧第二掃描訊號
ST‧‧‧開關薄膜電晶體
T1~T6‧‧‧第一~第六薄膜電晶體
VIA‧‧‧通孔
VINT‧‧‧初始化電壓
VL‧‧‧初始化電壓線
S201~S208‧‧‧操作
71‧‧‧高介電係數層
70‧‧‧開口
藉由參考以下與附圖一同考慮之描述，這些及/或其他樣態將變得明顯且更易於理解，其中：
第1圖係為根據本揭露之實施例之用於顯示設備之像素之等效電路圖；
第2圖係為根據本揭露之實施例示出第1圖之像素之平面示意圖；
第3圖係為第2圖之薄膜電晶體陣列基板沿著線A-A’及B-B’所截取之剖面示意圖；
第4圖係為根據本揭露之實施例示意性地示出薄膜電晶體陣列基板之製造過程之流程圖；
第5圖至第9圖係為示意性地示出第3圖中所示之薄膜電晶體陣列基板之製造過程之剖面圖；
第10圖係為示出根據摻雜及熱處理之電阻係數之變化之曲線圖；以及
第11圖係為示意性地示出根據本揭露之另一實施例之薄膜電晶體陣列基板之剖面圖。
11、31‧‧‧主動層
11c、31c‧‧‧通道區
11d、31d‧‧‧汲極區
11s、31s‧‧‧源極區
13‧‧‧閘極電極
33‧‧‧浮動閘極電極
35‧‧‧控制閘極電極
40‧‧‧連接構件
41~43、49‧‧‧接觸孔
51‧‧‧底電極
53‧‧‧覆蓋層
55‧‧‧頂電極
100‧‧‧陣列基板
101‧‧‧輔助層
102‧‧‧第三絕緣層
103‧‧‧第四絕緣層
104‧‧‧第五絕緣層
Cst‧‧‧電容器
GI1‧‧‧第一絕緣層
GI2‧‧‧第二絕緣層
PL‧‧‧驅動電壓線
DT‧‧‧驅動薄膜電晶體
ST‧‧‧開關薄膜電晶體

Claims (10)

  1. 一種薄膜電晶體陣列基板，其包含： 一第一薄膜電晶體，包含一第一主動層、一閘極電極、一第一源極電極及一第一汲極電極； 一第二薄膜電晶體，包含一第二主動層、一浮動閘極電極、一控制閘極電極、一第二源極電極及一第二汲極電極； 一電容器，包含一第一電極及一第二電極；以及 一覆蓋層，接觸該第一電極之一部分，且該覆蓋層與該第二電極係在相同層上。
  2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其進一步包含： 一第一絕緣層，介於該第一主動層與該閘極電極之間，且介於該第二主動層與該浮動閘極電極之間；以及 一第二絕緣層，介於該浮動閘極電極與該控制閘極電極之間。
  3. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中該第二絕緣層係介於該電容器之該第一電極與該第二電極之間，且該覆蓋層係通過在該第二絕緣層之一接觸孔而電性連接於該第一電極。
  4. 如申請專利範圍第3項所述之薄膜電晶體陣列基板，進一步包含介於該電容器之該第一電極與該第二電極之間之至少一部份當中之一高介電係數材料。
  5. 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中該第一絕緣層及該第二絕緣層之每一個包含一無機絕緣材料。
  6. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該電容器之該第一電極與該閘極電極係在相同層，且該電容器之該第二電極與該控制閘極電極係在相同層。
  7. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該第一電極包含一低電阻係數材料。
  8. 如申請專利範圍第7項所述之薄膜電晶體陣列基板，其中該低電阻係數材料包含鋁合金。
  9. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該覆蓋層包含鉬。
  10. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，進一步包含通過一接觸孔而電性連接於該覆蓋層之一連接構件。
TW103118762A 2013-10-16 2014-05-29 薄膜電晶體陣列基板 TW201517279A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130123594A KR20150044324A (ko) 2013-10-16 2013-10-16 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
TW201517279A true TW201517279A (zh) 2015-05-01

Family

ID=52808936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118762A TW201517279A (zh) 2013-10-16 2014-05-29 薄膜電晶體陣列基板

Country Status (4)

Country Link
US (1) US20150102349A1 (zh)
KR (1) KR20150044324A (zh)
CN (1) CN104576653B (zh)
TW (1) TW201517279A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3018944A1 (fr) * 2014-03-21 2015-09-25 St Microelectronics Rousset Dispositif de memoire associant un plan memoire du type sram et un plan-memoire du type non volatil, durci contre des basculements accidentels
KR102304725B1 (ko) * 2014-10-16 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
KR102391347B1 (ko) * 2015-04-09 2022-04-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 디스플레이 장치
KR101917601B1 (ko) * 2016-02-17 2018-11-12 경희대학교 산학협력단 다층 전자 장치 및 그의 제조 방법
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN107068772B (zh) * 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法
KR102525989B1 (ko) * 2017-11-27 2023-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102711213B1 (ko) * 2018-10-15 2024-09-27 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
WO2020087525A1 (zh) * 2018-11-02 2020-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、电子装置
US10978536B2 (en) * 2018-12-07 2021-04-13 Samsung Display Co., Ltd. Organic light emitting diode display including an anode overlapping a voltage line
US11088078B2 (en) 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
CN110416227B (zh) * 2019-07-30 2021-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN210607259U (zh) * 2019-12-13 2020-05-22 北京京东方技术开发有限公司 显示基板和显示装置
CN113097225B (zh) * 2021-03-19 2022-12-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP3991883B2 (ja) * 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100669720B1 (ko) * 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
KR100689316B1 (ko) * 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
JP4858820B2 (ja) * 2006-03-20 2012-01-18 日本電気株式会社 アクティブマトリクス基板及び液晶表示装置並びにその製造方法
KR101479652B1 (ko) * 2006-11-28 2015-01-06 엘지디스플레이 주식회사 유기전계 발광소자의 홀 주입층 형성방법과 이를 포함한유기전계 발광소자의 제조방법
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
TWI380438B (en) * 2009-04-22 2012-12-21 Tpo Displays Corp System for display images and fabrication method thereof
KR20110041107A (ko) * 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
KR101939713B1 (ko) * 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102879963B (zh) * 2012-09-27 2015-02-04 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶面板、液晶显示装置
CN103199116B (zh) * 2013-03-29 2016-04-27 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路

Also Published As

Publication number Publication date
CN104576653A (zh) 2015-04-29
US20150102349A1 (en) 2015-04-16
CN104576653B (zh) 2020-04-07
KR20150044324A (ko) 2015-04-24

Similar Documents

Publication Publication Date Title
CN104576653B (zh) 薄膜晶体管阵列基板及其制造方法
US10050095B2 (en) Transparent organic light-emitting diode display with capacitor overlapping light transmitting region
US9865667B2 (en) Organic light-emitting diode display and manufacturing method thereof
JP4989415B2 (ja) 有機電界発光表示装置
US9147719B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
US9064755B2 (en) Organic light-emitting display device and method of manufacturing the same
US9768240B2 (en) Thin film transistor array substrate and organic light-emitting diode display including the same
US9123594B2 (en) Organic light-emitting display apparatus having high aperture ratio
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
TWI425634B (zh) 有機發光顯示裝置及其製造方法
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
KR102349283B1 (ko) 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US9761649B2 (en) Thin film transistor array substrate, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same
JP2003330387A (ja) 表示装置
KR20100090067A (ko) 유기전계발광소자 및 그의 제조 방법
US20140117323A1 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
TW201301500A (zh) 有機發光顯示裝置及其製造方法
US9373652B2 (en) Display apparatus and method of manufacturing the same
US20060001092A1 (en) Thin film transistor (TFT) and flat panel display including TFT
US9711578B2 (en) Thin film transistor array panel and organic light-emitting display apparatus including the same
US10153334B2 (en) Display apparatus and method of manufacturing the same
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
JP5687448B2 (ja) 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
WO2012172714A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR20080056897A (ko) 유기 전계 발광 표시장치 및 그 제조 방법