CN107068772B - 一种薄膜晶体管及其制备方法 - Google Patents

一种薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN107068772B
CN107068772B CN201710331388.7A CN201710331388A CN107068772B CN 107068772 B CN107068772 B CN 107068772B CN 201710331388 A CN201710331388 A CN 201710331388A CN 107068772 B CN107068772 B CN 107068772B
Authority
CN
China
Prior art keywords
active layer
floating gate
underlay substrate
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710331388.7A
Other languages
English (en)
Other versions
CN107068772A (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710331388.7A priority Critical patent/CN107068772B/zh
Publication of CN107068772A publication Critical patent/CN107068772A/zh
Priority to PCT/CN2018/081386 priority patent/WO2018205770A1/zh
Priority to US16/097,327 priority patent/US10680113B2/en
Application granted granted Critical
Publication of CN107068772B publication Critical patent/CN107068772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Abstract

本发明公开了一种薄膜晶体管及其制备方法，该薄膜晶体管的膜层结构中通过设置具有注入区和氧化区的浮栅结构，且有源层与浮栅之间具有很薄的注入层，可以使得有源层在漏极端通过注入区实现热电子注入到浮栅结构，从而实现薄膜晶体管的阈值电压正漂，以改善薄膜晶体管阈值电压负漂带来的问题；同时，沉积的注入层还能够减少有源层界缺陷，提高薄膜晶体管的开关特性；另外，还可以通过对控制栅加负栅压实现浮栅上存储的电荷清零，将薄膜晶体管初始化，从而保证每次写入数据的准确性。

Description

一种薄膜晶体管及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
随着显示技术的发展，液晶显示面板(LCD，Liquid Crystal Display)、有机电致发光显示面板(Organic Light Emitting Diode，OLED)以及电子纸等显示装置已为人所熟知。在这些显示装置中具有控制各像素开关的薄膜晶体管(TFT，Thin Film Transistor)。TFT作为液晶和有机发光显示器中像素电路必不可少的元器件，发挥着巨大的作用，同时也吸引了业内众多专家学者不断改进TFT设计和制备方案，以求进一步提高显示画面的质量。
目前，TFT应用于显示面板中尚存在一些亟待解决的问题，其主要包括：1、像素电容的电压保持能力较差，液晶依靠电压驱动，因而像素电容的电压保持能力对于得到良好的显示画面至关重要，但是由于TFT在长时间工作下或光照下会发生阈值电压负漂，造成漏电流增加和充电误差的问题，这些问题就会影响显示画面的质量；2、OLED显示面板的像素电路中作为驱动晶体管的TFT阈值电压负漂会造成显示画面模糊不清和静态功耗增大的问题。现有技术中解决TFT阈值电压负漂的方法一般是在底部增加遮光层，并设计复杂的补偿电路对其进行阈值电压的补偿，而这种方案无疑增加了显示面板设计的复杂度，导致显示面板的成本长期居高不下。
因此，如何改善薄膜晶体管的阈值电压漂移，从而提高显示面板的显示画面的质量，是本领域技术人员亟待解决的技术问题
发明内容
本发明实施例提供了一种薄膜晶体管及其制备方法，用以改善薄膜晶体管的阈值电压漂移，从而提高显示面板的显示画面的质量。
本发明实施例提供了一种薄膜晶体管，包括：位于衬底基板之上的控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极；其中，
所述注入层位于所述浮栅与所述有源层之间；
所述有源层位于所述控制栅与所述栅极之间；
所述浮栅位于所述控制栅与所述有源层之间，且所述浮栅包括注入区和氧化区；其中，所述注入区与所述氧化区均包括一个端部和一个延伸部；所述注入区的端部在所述衬底基板上的正投影与所述有源层和所述漏极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的端部在所述衬底基板上的正投影与所述有源层和所述源极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的延伸部位于所述注入区的延伸部面向所述有源层的一面，且所述氧化区的延伸部的厚度大于所述注入区的延伸部的厚度。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述注入层的厚度不超过50纳米。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中：
所述控制栅位于所述衬底基板之上，所述浮栅位于所述控制栅之上，所述有源层位于所述浮栅之上，所述栅极位于所述有源层之上；或，
所述栅极位于所述衬底基板之上，所述有源层位于所述栅极之上，所述浮栅位于所述有源层之上，所述控制栅位于所述浮栅之上。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括：位于所述控制栅与所述浮栅之间的缓冲层，以及位于所述有源层与所述栅极之间的栅绝缘层。
本发明实施例提供了一种本发明实施例提供的上述薄膜晶体管的制备方法，包括：
在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极的图形；其中，
所述注入层位于所述浮栅与所述有源层之间，且所述注入层的厚度不超过50纳米；
所述有源层位于所述控制栅与所述栅极之间；
所述浮栅位于所述控制栅与所述有源层之间，且所述浮栅包括注入区和氧化区；其中，所述注入区与所述氧化区均包括一个端部和一个延伸部；所述注入区的端部在所述衬底基板上的正投影与所述有源层和所述漏极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的端部在所述衬底基板上的正投影与所述有源层和所述源极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的延伸部位于所述注入区的延伸部面向所述有源层的一面，且所述氧化区的延伸部的厚度大于所述注入区的延伸部的厚度。
在一种可能的实施方式中，本发明实施例提供的上述制备方法中，在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极的图形，具体包括：
在衬底基板上形成控制栅的图形；
在形成有所述控制栅的图形的衬底基板上形成所述浮栅的图形；其中，所述控制栅与所述浮栅的图形采用同一掩模板进行构图工艺形成；
在形成有所述浮栅的图形的衬底基板上形成所述注入层的图形；
在形成有所述注入层的图形的衬底基板上形成所述有源层的图形；
在形成有所述有源层的图形的衬底基板上形成所述栅极的图形；
在形成有所述栅极的图形的衬底基板上形成所述源极和所述漏极的图形。
在一种可能的实施方式中，本发明实施例提供的上述制备方法中，在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极的图形，具体包括：
在衬底基板上形成栅极的图形；
在形成有所述栅极的图形的衬底基板上形成所述有源层的图形；
在形成有所述有源层的图形的衬底基板上形成所述注入层的图形；
在形成有所述注入层的图形的衬底基板上形成所述浮栅的图形；
在形成有所述浮栅的图形的衬底基板上形成所述控制栅的图形；其中，所述控制栅与所述浮栅的图形采用同一掩模板进行构图工艺形成；
在形成有所述控制栅的图形的衬底基板上形成所述源极和所述漏极的图形。
在一种可能的实施方式中，本发明实施例提供的上述制备方法中，形成所述浮栅的图形，具体包括：
沉积一层金属层并对所述金属层进行构图工艺形成所述浮栅的图形；
在形成的所述浮栅的图形上涂覆光刻胶并进行曝光显影；
在曝光显影后去除所述浮栅的图形上氧化区对应的光刻胶，保留所述浮栅的图形上注入区对应的光刻胶；
对去除光刻胶区域的所述浮栅施加电压进行阳极氧化，形成所述浮栅的氧化区，所述氧化区之外的区域形成所述浮栅的注入区。
在一种可能的实施方式中，本发明实施例提供的上述制备方法中，还包括：
采用等离子体干刻法对形成的所述有源层的图形进行导体化。
在一种可能的实施方式中，本发明实施例提供的上述制备方法中，还包括：
在衬底基板上形成位于所述控制栅与所述浮栅之间的缓冲层；
在衬底基板上形成位于所述有源层与所述栅极之间的栅绝缘层。
本发明实施例的有益效果包括：
本发明实施例提供了一种薄膜晶体管及其制备方法，该薄膜晶体管包括：位于衬底基板之上的控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与有源层电性相连的源极和漏极；其中，注入层位于浮栅与有源层之间；有源层位于控制栅与栅极之间；浮栅位于控制栅与有源层之间，且浮栅包括注入区和氧化区；其中，注入区与氧化区均包括一个端部和一个延伸部；注入区的端部在所述衬底基板上的正投影与有源层和漏极电性相连的区域在衬底基板上的正投影具有重叠区域；氧化区的端部在衬底基板上的正投影与有源层和源极电性相连的区域在衬底基板上的正投影具有重叠区域；氧化区的延伸部位于注入区的延伸部面向有源层的一面，且氧化区的延伸部的厚度大于注入区的延伸部的厚度。这样薄膜晶体管的膜层结构中通过设置具有注入区和氧化区的浮栅结构，且有源层与浮栅之间具有很薄的注入层，可以使得有源层在漏极端通过注入区实现热电子注入到浮栅结构，从而实现薄膜晶体管的阈值电压正漂，以改善薄膜晶体管阈值电压负漂带来的问题；同时，沉积的注入层还能够减少有源层界缺陷，提高薄膜晶体管的开关特性；另外，还可以通过对控制栅加负栅压实现浮栅上存储的电荷清零，将薄膜晶体管初始化，从而保证每次写入数据的准确性。
附图说明
图1和图2分别为本发明实施例提供的薄膜晶体管的结构示意图；
图3为本发明实施例提供的薄膜晶体管的制备方法流程图之一；
图4a-图4c分别为本发明实施例提供的薄膜晶体管的制备过程示意图；
图5为本发明实施例提供的薄膜晶体管的制备方法流程图之二；
图6为本发明实施例提供的浮栅的制备方法流程图；
图7为本发明实施例提供的形成注入区和氧化区的浮栅结构示意图；
图8为本发明实施例提供的电子注入方式示意图；
图9a为本发明实施例提供的液晶显示面板像素电路结构示意图；
图9b为本发明实施例提供的OLED显示面板的像素电路结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管及其制备方法的具体实施方式进行详细的说明。
本发明实施例提供了一种薄膜晶体管，如图1所示，可以包括：位于衬底基板01之上的控制栅02、浮栅03、注入层04、有源层05(有源层中具有导体化的区域051)、栅极06，以及相对而置且分别与有源层05电性相连的源极07和漏极08；其中，
注入层04位于浮栅03与有源层05之间；
有源层05位于控制栅02与栅极06之间；
浮栅03位于控制栅02与有源层05之间，且浮栅03包括注入区031和氧化区032；其中，注入区031与氧化区032均包括一个端部和一个延伸部；注入区031的端部在衬底基板01上的正投影与有源层05和漏极08电性相连的区域在衬底基板01上的正投影具有重叠区域；氧化区032的端部在衬底基板01上的正投影与有源层05和源极07电性相连的区域在衬底基板01上的正投影具有重叠区域；氧化区032的延伸部位于注入区031的延伸部面向有源层05的一面，且氧化区032的延伸部的厚度大于注入区031的延伸部的厚度。
本发明实施例提供的上述薄膜晶体管中，通过设置具有注入区和氧化区的浮栅结构，且有源层与浮栅之间具有很薄的注入层，可以使得有源层在漏极端通过注入区实现热电子注入到浮栅结构，从而实现薄膜晶体管的阈值电压正漂，以改善薄膜晶体管阈值电压负漂带来的问题；同时，沉积的注入层还能够减少有源层界缺陷，提高薄膜晶体管的开关特性；另外，还可以通过对控制栅加负栅压实现浮栅上存储的电荷清零，将薄膜晶体管初始化，从而保证每次写入数据的准确性。
在具体实施时，本发明实施例提供的上述薄膜晶体管中，注入层的厚度一般不超过50纳米，在实际应用时可以根据实际需要进行相应调整，在此不做限定。
在具体实施时，本发明实施例提供的上述薄膜晶体管，如图1所示可以为顶栅型的薄膜晶体管，其中，控制栅02位于衬底基板01之上，浮栅03位于控制栅02之上，有源层05位于浮栅03之上，栅极06位于有源层05之上；也可以如图2所示为底栅型的薄膜晶体管，其中，栅极06位于衬底基板01之上，有源层05位于栅极06之上，浮栅03位于有源层05之上，控制栅02位于浮栅03之上。本发明实施例提供的薄膜晶体管不限制其类型，顶栅型与底栅型的薄膜晶体管均可以采用本发明的设计思想，从而改善薄膜晶体管阈值电压负漂的问题。在具体实施时，本发明实施例提供的上述薄膜晶体管中，如图1和图2所示，还可以包括：位于控制栅02与浮栅03之间的缓冲层09，以及位于有源层05与栅极06之间的栅绝缘层10。此外，本领域技术人员应该知道薄膜晶体管中还可以包括钝化层等一些其他的功能膜层，该类膜层与现有技术相同，在此不作赘述。
基于同一发明构思，本发明实施例提供了一种本发明实施例提供的上述薄膜晶体管的制备方法，可以包括：
在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与有源层电性相连的源极和漏极的图形；
其中，注入层位于浮栅与有源层之间，且注入层的厚度不超过50纳米；有源层位于控制栅与栅极之间；浮栅位于控制栅与有源层之间，且浮栅包括注入区和氧化区；其中，注入区与氧化区均包括一个端部和一个延伸部；注入区的端部在衬底基板上的正投影与有源层和漏极电性相连的区域在衬底基板上的正投影具有重叠区域；氧化区的端部在衬底基板上的正投影与有源层和源极电性相连的区域在衬底基板上的正投影具有重叠区域；氧化区的延伸部位于注入区的延伸部面向有源层的一面，且氧化区的延伸部的厚度大于注入区的延伸部的厚度。
在具体实施时，本发明实施例提供的上述制备方法中，在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与有源层电性相连的源极和漏极的图形，如图3所示，可以具体包括：
S101、在衬底基板上形成控制栅的图形；形成的控制栅02如图4a所示；
S102、在形成有控制栅的图形的衬底基板上形成浮栅的图形；
其中，控制栅与浮栅的图形采用同一掩模板进行构图工艺形成，这样可以节约成本；形成的浮栅03如图4b所示；另外，控制栅和浮栅实现了对有源层的双重遮光效果，相比较于采用一层争光层而言具有更好的遮光效果；
S103、在形成有浮栅的图形的衬底基板上形成注入层的图形；形成的注入层04如图4c所示；
S104、在形成有注入层的图形的衬底基板上形成有源层的图形；
S105、在形成有有源层的图形的衬底基板上形成栅极的图形；
S106、在形成有栅极的图形的衬底基板上形成源极和漏极的图形。其中，形成的有源层05、栅极06、源极07以及漏极08如图1所示。
需要说明的是，采用以上制作方法形成的薄膜晶体管为顶栅型晶体管；而底栅型的薄膜晶体管可以采用如图5所示的制作方法制作，具体如下：
S201、在衬底基板上形成栅极的图形；
S202、在形成有栅极的图形的衬底基板上形成有源层的图形；
S203、在形成有有源层的图形的衬底基板上形成注入层的图形；
S204、在形成有注入层的图形的衬底基板上形成浮栅的图形；
S205、在形成有浮栅的图形的衬底基板上形成控制栅的图形；其中，控制栅与浮栅的图形采用同一掩模板进行构图工艺形成；
S206、在形成有控制栅的图形的衬底基板上形成源极和漏极的图形。
具体地，无论底栅型还是顶栅型的薄膜晶体管的制作，各膜层的制作工艺均包括膜层的沉积以及刻蚀等制作工艺，各制作工艺与现有技术相同，在此不作详述。
在具体实施时，本发明实施例提供的上述制备方法中，形成浮栅的图形，如图6所示，可以具体包括：
S301、沉积一层金属层并对金属层进行构图工艺形成浮栅的图形；
S302、在形成的浮栅的图形上涂覆光刻胶并进行曝光显影；
S303、在曝光显影后去除浮栅的图形上氧化区对应的光刻胶，保留浮栅的图形上注入区对应的光刻胶；
S304、对去除光刻胶区域的浮栅施加电压进行阳极氧化，形成浮栅的氧化区，氧化区之外的区域形成浮栅的注入区。
具体地，浮栅氧化之后形成的注入区031和氧化区032如图7所示，其中注入区031的端部之上覆盖有光刻胶11。另外，注入区的端部在衬底基板上的正投影与有源层和漏极电性相连的区域在衬底基板上的正投影具有重叠区域，可以保证电子在漏端完成注入，其电子注入方式如图8所示；氧化区的端部在衬底基板上的正投影与有源层和源极电性相连的区域在衬底基板上的正投影具有重叠区域，且氧化区的延伸部位于注入区的延伸部面向有源层的一面，氧化区的延伸部的厚度大于注入区的延伸部的厚度，这样可以减少电子在浮栅的氧化区部分注入的概率，保证器件工作的可靠性。
在具体实施时，本发明实施例提供的上述制备方法中，还可以包括：采用等离子体干刻法对形成的有源层的图形进行导体化，在衬底基板上形成位于控制栅与浮栅之间的缓冲层；在衬底基板上形成位于有源层与栅极之间的栅绝缘层。具体地，对有源层进行到替换可以提高薄膜晶体管的电性性能，其电子经过注入层通过注入区注入浮栅，作用在有源层的导电区域，使薄膜晶体管的阈值电压实现正向漂移，且正向漂移的量与漏电流相关，即注入的电子数量与沉积的注入层的厚度和绝缘性相关，可以通过调整工艺参数精确控制热电子的注入效率。
下面以一个具体实施例详细说明本发明制作薄膜晶体管(以底栅型为例)的工艺过程，具体如下：
a)衬底采用标准方法清洗后，沉积一层金属，并刻蚀出控制栅的图形，之后在其上沉积绝缘材料作为缓冲层；
b)对缓冲层进行预沉积清洗，之后在缓冲层上沉积一层较厚的，易氧化的金属，如Al，Ta，Hf，AlNd等，并使用控制栅的掩模版图形化形成浮栅的图形；
c)在浮栅金属上涂覆光刻胶，显影后使其只有靠近漏极的小部分区域有光刻胶覆盖，在浮栅金属上加电压进行阳极氧化，使其部分氧化成绝缘材料，从而形成注入区和氧化区；
d)采用化学气相淀积法，沉积一层较薄，界面缺陷较少的氧化硅作为注入层；
e)在注入层上沉积常规的氧化物半导体材料，并在该材料上涂覆光刻胶，湿法刻蚀形成有源层的图形；有源层的材料可以包括IGZO，IGZTO，ITO，IZO，IZTO等半导体材料；
f)在有源层上沉积一层绝缘材料，形成栅绝缘层；该栅绝缘层的材料可以使用常规的绝缘材料，也可以使用高k介质材料；
g)通过溅射沉积栅极金属，利用栅极掩模版光刻后，采用湿法和干法刻蚀工艺刻蚀形成栅极的图形；栅极金属材料可以为Mo，AlNd，Hf，Ta，MoNb，Cu等常用金属材料；
h)利用等离子干刻法对有源层进行导体化；
i)沉积绝缘层，并在绝缘层上形成对应源极后漏极的过孔；
j)沉积源漏极金属，并进行光刻使其图形化形成源极和漏极。
具体地，当薄膜晶体管的阈值电压负漂时，在浮栅上积累的热电子数量会随着漏电流的增大而增加，从而实现了对阈值电压的一种负反馈的效果。另外可以通过对底部的控制栅加负栅压实现浮栅上存储的电荷清零，使其恢复到初始状态，从而保证每次写入数据的准确性。当本发明的薄膜晶体管作为开关TFT使用时，在写入数据后，可以使其TFT的VTH有轻微增大，这时顶栅施加0V时可以保证TFT关断，从而实现减小像素电容的漏电流，提高显示质量。
优选的，可以将本发明的薄膜晶体管应用于液晶显示面板和OLED显示面板的像素电路中，电路结构分别如图9a和9b所示。其中，如图9a所示的电路结构主要包括：晶体管T、液晶LC、电容C；如图9b所示的电路结构主要包括：开关管M、驱动管D、像素电容Cst、发光器件OLED；当该薄膜晶体管作为液晶显示面板和OLED显示面板的开关管时，可以使其在写入数据后VTH正向偏移适当数量，从而在栅线Gate和控制线G1的信号为0V时减小漏电流，提高电容C和像素电容Cst的电荷存储能力；另外，在再次写入数据之前，首先通过给控制线G2提供负栅压，将TFT初始化可以保证写入数据的准确性；同时，在OLED显示面板中，如图9b所示，开关管M和驱动管D的栅极均与控制信号线G2相连，可以实现同时初始化；当OLED中的驱动管D由于受光照和器件寿命影响导致VTH发生负漂时，其漏电流增大，电子在漏端成为热电子的数目增加，导致浮栅上积累的电荷数目增大，调节VTH使其正漂，漏电流减小，从而可以抵消VTH负漂的影响；采用本发明的薄膜晶体管设计的OLED像素电路，可以减小VTH的漂移范围，从而使设计像素补偿电路时的难度大大降低。
本发明实施例提供了一种薄膜晶体管及其制备方法，该薄膜晶体管包括：位于衬底基板之上的控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与有源层电性相连的源极和漏极；其中，注入层位于浮栅与有源层之间；有源层位于控制栅与栅极之间；浮栅位于控制栅与有源层之间，且浮栅包括注入区和氧化区；其中，注入区与氧化区均包括一个端部和一个延伸部；注入区的端部在所述衬底基板上的正投影与有源层和漏极电性相连的区域在衬底基板上的正投影具有重叠区域；氧化区的端部在衬底基板上的正投影与有源层和源极电性相连的区域在衬底基板上的正投影具有重叠区域；注入区的延伸部与氧化区的延伸部层叠设置，且氧化区的延伸部的厚度大于注入区的延伸部的厚度。这样薄膜晶体管的膜层结构中通过设置具有注入区和氧化区的浮栅结构，且有源层与浮栅之间具有很薄的注入层，可以使得有源层在漏极端通过注入区实现热电子注入到浮栅结构，从而实现薄膜晶体管的阈值电压正漂，以改善薄膜晶体管阈值电压负漂带来的问题；同时，沉积的注入层还能够减少有源层界缺陷，提高薄膜晶体管的开关特性；另外，还可以通过对控制栅加负栅压实现浮栅上存储的电荷清零，将薄膜晶体管初始化，从而保证每次写入数据的准确性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种薄膜晶体管，其特征在于，包括：位于衬底基板之上的控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极；其中，
所述注入层位于所述浮栅与所述有源层之间；
所述有源层位于所述控制栅与所述栅极之间；
所述浮栅位于所述控制栅与所述有源层之间，且所述浮栅包括注入区和氧化区；其中，所述注入区与所述氧化区均包括一个端部和一个延伸部；所述注入区的端部在所述衬底基板上的正投影与所述有源层和所述漏极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的端部在所述衬底基板上的正投影与所述有源层和所述源极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的延伸部位于所述注入区的延伸部面向所述有源层的一面，且所述氧化区的延伸部的厚度大于所述注入区的延伸部的厚度；
所述注入层的厚度不超过50纳米。
2.如权利要求1所述的薄膜晶体管，其特征在于：
所述控制栅位于所述衬底基板之上，所述浮栅位于所述控制栅之上，所述有源层位于所述浮栅之上，所述栅极位于所述有源层之上；或，
所述栅极位于所述衬底基板之上，所述有源层位于所述栅极之上，所述浮栅位于所述有源层之上，所述控制栅位于所述浮栅之上。
3.如权利要求1-2任一项所述的薄膜晶体管，其特征在于，还包括：位于所述控制栅与所述浮栅之间的缓冲层，以及位于所述有源层与所述栅极之间的栅绝缘层。
4.一种如权利要求1-3任一项所述的薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极的图形；其中，
所述注入层位于所述浮栅与所述有源层之间，且所述注入层的厚度不超过50纳米；
所述有源层位于所述控制栅与所述栅极之间；
所述浮栅位于所述控制栅与所述有源层之间，且所述浮栅包括注入区和氧化区；其中，所述注入区与所述氧化区均包括一个端部和一个延伸部；所述注入区的端部在所述衬底基板上的正投影与所述有源层和所述漏极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的端部在所述衬底基板上的正投影与所述有源层和所述源极电性相连的区域在所述衬底基板上的正投影具有重叠区域；所述氧化区的延伸部位于所述注入区的延伸部面向所述有源层的一面，且所述氧化区的延伸部的厚度大于所述注入区的延伸部的厚度。
5.如权利要求4所述的制备方法，其特征在于，在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极的图形，具体包括：
在衬底基板上形成控制栅的图形；
在形成有所述控制栅的图形的衬底基板上形成所述浮栅的图形；其中，所述控制栅与所述浮栅的图形采用同一掩模板进行构图工艺形成；
在形成有所述浮栅的图形的衬底基板上形成所述注入层的图形；
在形成有所述注入层的图形的衬底基板上形成所述有源层的图形；
在形成有所述有源层的图形的衬底基板上形成所述栅极的图形；
在形成有所述栅极的图形的衬底基板上形成所述源极和所述漏极的图形。
6.如权利要求4所述的制备方法，其特征在于，在衬底基板之上形成包括控制栅、浮栅、注入层、有源层、栅极，以及相对而置且分别与所述有源层电性相连的源极和漏极的图形，具体包括：
在衬底基板上形成栅极的图形；
在形成有所述栅极的图形的衬底基板上形成所述有源层的图形；
在形成有所述有源层的图形的衬底基板上形成所述注入层的图形；
在形成有所述注入层的图形的衬底基板上形成所述浮栅的图形；
在形成有所述浮栅的图形的衬底基板上形成所述控制栅的图形；其中，所述控制栅与所述浮栅的图形采用同一掩模板进行构图工艺形成；
在形成有所述控制栅的图形的衬底基板上形成所述源极和所述漏极的图形。
7.如权利要求5或6所述的制备方法，其特征在于，形成所述浮栅的图形，具体包括：
沉积一层金属层并对所述金属层进行构图工艺形成所述浮栅的图形；
在形成的所述浮栅的图形上涂覆光刻胶并进行曝光显影；
在曝光显影后去除所述浮栅的图形上氧化区对应的光刻胶，保留所述浮栅的图形上注入区对应的光刻胶；
对去除光刻胶区域的所述浮栅施加电压进行阳极氧化，形成所述浮栅的氧化区，所述氧化区之外的区域形成所述浮栅的注入区。
8.如权利要求4所述的制备方法，其特征在于，还包括：
采用等离子体干刻法对形成的所述有源层的图形进行导体化。
9.如权利要求4所述的制备方法，其特征在于，还包括：
在衬底基板上形成位于所述控制栅与所述浮栅之间的缓冲层；
在衬底基板上形成位于所述有源层与所述栅极之间的栅绝缘层。
CN201710331388.7A 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法 Active CN107068772B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710331388.7A CN107068772B (zh) 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法
PCT/CN2018/081386 WO2018205770A1 (zh) 2017-05-11 2018-03-30 薄膜晶体管及其制备方法、显示基板和显示装置
US16/097,327 US10680113B2 (en) 2017-05-11 2018-03-30 Thin-film transistor having a floating gate between a control gate and a gate electrode, manufacturing method thereof, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710331388.7A CN107068772B (zh) 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN107068772A CN107068772A (zh) 2017-08-18
CN107068772B true CN107068772B (zh) 2019-10-18

Family

ID=59596837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710331388.7A Active CN107068772B (zh) 2017-05-11 2017-05-11 一种薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US10680113B2 (zh)
CN (1) CN107068772B (zh)
WO (1) WO2018205770A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN107068772B (zh) * 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法
DE112018005420T5 (de) * 2018-01-10 2020-07-30 Intel Corporation Dünnfilmtransistoren mit niedrigem kontaktwiderstand
JP7153497B2 (ja) * 2018-08-08 2022-10-14 株式会社ジャパンディスプレイ 電子回路
US11929415B2 (en) * 2019-06-20 2024-03-12 Intel Corporation Thin film transistors with offset source and drain structures and process for forming such
US11955561B2 (en) * 2021-07-22 2024-04-09 Taiwan Semiconductor Manufacturing Company Limited Carrier modification devices for avoiding channel length reduction and methods for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions
CN1949536A (zh) * 2005-10-13 2007-04-18 旺宏电子股份有限公司 非挥发性记忆体的操作方法
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN106298793A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 自对准分栅闪存器件及其制造方法
CN106653861A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452250A (en) 1994-06-14 1995-09-19 International Business Machines, Inc. Non-volatile register system utilizing thin-film floating-gate amorphous transistors
JPH08181316A (ja) 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100574948B1 (ko) * 2003-08-23 2006-04-28 삼성전자주식회사 기생 캐패시턴스가 감소된 반도체 메모리 소자 및 그제조방법
US8508994B2 (en) * 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8441009B2 (en) * 2009-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN103594059B (zh) * 2013-11-29 2017-01-11 中国科学院上海高等研究院 有源矩阵有机发光二极管像素驱动电路及其驱动方法
CN107068772B (zh) 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions
CN1949536A (zh) * 2005-10-13 2007-04-18 旺宏电子股份有限公司 非挥发性记忆体的操作方法
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN106298793A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 自对准分栅闪存器件及其制造方法
CN106653861A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法

Also Published As

Publication number Publication date
US20190288118A1 (en) 2019-09-19
US10680113B2 (en) 2020-06-09
CN107068772A (zh) 2017-08-18
WO2018205770A1 (zh) 2018-11-15

Similar Documents

Publication Publication Date Title
CN107068772B (zh) 一种薄膜晶体管及其制备方法
US11348949B2 (en) Semiconductor device
US11695080B2 (en) Semiconductor device and method for manufacturing the same
US10290742B2 (en) Semiconductor device including oxide semiconductor layer
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
JP2020074407A (ja) 表示装置
CN105765729B (zh) 半导体装置
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN109326624A (zh) 像素电路、其制造方法及显示装置
CN103579360A (zh) 氧化物半导体靶和氧化物半导体材料及半导体装置
KR102166272B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN105324848A (zh) 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
CN107146855A (zh) Oled基板及其制备方法、显示装置
CN103972300A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN219267655U (zh) 一种减小寄生电容couple影响的阵列基板
CN108364959A (zh) Oled面板制作方法
CN219267656U (zh) 一种减小Feedthrough电压的阵列基板
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
CN107026208A (zh) 半导体装置和半导体装置的制造方法
Kang et al. Decoder-Type Scan Driver Suitable for Flexible and Stretchable Displays. Electronics 2022, 11, 519
CN116130493A (zh) 一种减小寄生电容couple影响的阵列基板及其制作方法
CN116093115A (zh) 一种减小Feedthrough电压的阵列基板及其制作方法
CN111402816A (zh) 一种像素电路和具有该像素电路的amoled显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant