CN116093115A - 一种减小Feedthrough电压的阵列基板及其制作方法 - Google Patents

一种减小Feedthrough电压的阵列基板及其制作方法 Download PDF

Info

Publication number
CN116093115A
CN116093115A CN202310064469.0A CN202310064469A CN116093115A CN 116093115 A CN116093115 A CN 116093115A CN 202310064469 A CN202310064469 A CN 202310064469A CN 116093115 A CN116093115 A CN 116093115A
Authority
CN
China
Prior art keywords
hole
signal
layer
row
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310064469.0A
Other languages
English (en)
Inventor
毛清平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202310064469.0A priority Critical patent/CN116093115A/zh
Publication of CN116093115A publication Critical patent/CN116093115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示器技术领域，提供一种减小Feedthrough电压的阵列基板及其制作方法，包括：玻璃衬底；第一金属层，镀在所述玻璃衬底的上表面，形成了间隔分布的栅极、第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线；有源层，镀在栅极绝缘层的上表面；第二金属层，镀在所述栅绝缘层的上表面，形成了间隔分布的源极、漏极、第一信号连接线与第二信号连接线；导电层，镀在所述钝化层的上表面，还位于所述漏极的正上方；画素电极，镀在所述钝化层的上表面。本发明的优点在于：导电层的电位高低与栅极的电位高低相反，栅极对于漏极的耦合效应和导电层对于漏极的耦合效应相互抵消，减小Feedthrough电压。

Description

一种减小Feedthrough电压的阵列基板及其制作方法
技术领域
本发明涉及显示器技术领域，具体地涉及一种减小Feedthrough电压的阵列基板及其制作方法。
背景技术
对于TFT-LCD显示器而言，一般把与画素电极相连的TFT一侧叫做漏极，漏极与栅极金属之间形成的电容叫做寄生电容Cgd。TFT器件的栅极与横向分布的栅极线连接，用于控制TFT器件的开与关；TFT器件的源极与纵向分布的数据线连接，用于往TFT器件写入想要显示的数据电压；当TFT打开时，源极与漏极导通，数据电压进入漏极再由画素电极到达液晶电容Cst，调节液晶的透光率；当TFT关闭时，源极与漏极截止断开，源极的数据电压就不能进入漏极。源极的数据电压是呈周期性地正负极性变化，是使液晶产生正负极性的偏转电压。
结合图1与图2，在TFT关闭的瞬间，栅极电压Vg从高电平的Vhigh瞬间下降到低电平的Vlow，由于寄生电容Cgd的存在会将Vg的瞬间变化耦合到漏极，导致漏极电压下降，又由于此时TFT器件已关闭，画素电极与漏极之间产生的电压差会造成画素电极的电压发生跳变，这个跳变量ΔV我们称之为Feedthrough电压。在图2的波形图之中，Vg是栅极电压，Vd是理想状态的漏极电压，
Figure BDA0004061756340000011
是实际提供的公共电极电压即实际提供的正负极性偏转电压的中心点，Vp(t)是实际的像素电极电压，Vcom是当前使液晶在正负极性状态下保持两端电压一样的理想状态的公共电极电压，Voffset是理想状态的公共电极电压与实际提供的公共电极电压的偏离量，Tf是TFT器件的开关周期，Vlc＞Vcom是像素电极电压大于当前理想状态的公共电极电压的区域，Vlc＜Vcom是像素电极电压小于当前理想状态的公共电极电压的区域。
如图2所示，由于Feedthrough电压的存在，会导致理想状态的公共电极Vcom点位偏离实际提供的正负极性偏转电压的中心位置，即理想状态的公共电极电压发生变化，但实际提供正负极性偏转电压不变，这就导致液晶在正负极性状态下的两端电压不一样，这样就会造成正负极性下液晶的偏转角度不一样，从而阵列基板的通光量不一样，造成液晶显示器画面的闪烁。所以减小Feedthrough电压是目前应该解决的问题。
发明内容
本发明要解决的技术问题，在于提供一种减小Feedthrough电压的阵列基板及其制作方法，通过在漏极上方设置导电层，导电层的电位高低与栅极的电位高低相反，栅极对于漏极的耦合效应和导电层对于漏极的耦合效应相互抵消，从而减小Feedthrough电压。
本发明是这样实现的：
一种减小Feedthrough电压的阵列基板
玻璃衬底；
第一金属层，镀在所述玻璃衬底的上表面，形成了间隔分布的栅极、第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反，所述栅极分为第一行栅极与第二行栅极；
栅绝缘层，镀在所述玻璃衬底与所述第一金属层的上表面，所述栅绝缘层在像素显示区面外开设有第一挖孔、第二挖孔、第三挖孔与第四挖孔，所述第一行栅极露出于所述第一挖孔，所述第二行栅极露出于所述第二挖孔，所述第一CK信号走线露出于所述第三挖孔，所述第二CK信号走线露出于所述第四挖孔；
有源层，镀在栅极绝缘层的上表面，所述有源层位于所述栅极的正上方，还位于像素显示区面内；
第二金属层，镀在所述栅绝缘层的上表面，形成了间隔分布的源极、漏极、第一信号连接线与第二信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述源极与漏极都位于像素显示区面内，所述第一信号连接线的右端穿过所述第一挖孔与所述第一行栅极连接，所述第一信号连接线的左端穿过所述第三挖孔与所述第一CK信号走线连接，所述第二信号连接线的右端穿过所述第二挖孔与所述第二行栅极连接，所述第二信号连接线的左端穿过所述第四挖孔与所述第二CK信号走线连接；
钝化层，镀在所述栅绝缘层、有源层、第二金属层的上表面，所述钝化层在像素显示区面外开设有第五挖孔与第六挖孔，在像素显示区面内开设有第七挖孔，所述第五挖孔与第六挖孔都穿透所述栅绝缘层，所述第三CK信号走线露出于所述第五挖孔，所述第四CK信号走线露出于所述第六挖孔，所述漏极露出于所述第七挖孔；
导电层，镀在所述钝化层的上表面，还位于所述漏极的正上方，所述导电层分为第一行导电层与第二行导电层，在所述钝化层的上表面还镀有第三信号连接线与第四信号连接线，所述第一行导电层与所述第三信号连接线的右端连接，所述第三信号连接线的左端穿过所述第五挖孔与所述第三CK信号走线连接，所述第二行导电层与所述第四信号连接线的右端连接，所述第四信号连接线的左端穿过所述第六挖孔与所述第四CK信号走线连接；
画素电极，镀在所述钝化层的上表面，所述画素电极的引线穿过所述第七挖孔与所述漏极连接。
进一步地，还包括：
所述第二金属层还形成了间隔分布的TP走线；
外绝缘层，镀在所述画素电极、导电层、钝化层的上表面，所述外绝缘层在所述像素显示区面内开设有第八挖孔，所述第八挖孔穿透所述钝化层，所述TP走线露出于所述第八挖孔；
公共电极，镀在所述外绝缘层的上表面，所述公共电极的引线还穿过所述第八挖孔与所述TP走线连接。
进一步地，所述第一CK信号走线的信号时序相位比所述第二信号走线的信号时序相位提早四分之一周期，所述第三CK信号走线的信号时序相位比所述第四CK信号走线的信号时序相位提早四分之一周期。
进一步地，还包括驱动IC，所述驱动IC与所述第一CK信号走线、第二CK信号走线、第三CK信号走线、第四CK信号走线连接。
进一步地，所述第一金属层是MO/AL/MO三层结构、Ti/AL/Ti三层结构、AL/MO双层结构、AL/Ti双层结构之中的任意一个，所述第二金属层是MO/AL/MO三层结构或者Ti/AL/Ti三层结构。
进一步地，所述栅绝缘层是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层是SiO2材质，所述外绝缘层是SiOx或者SiNO或者SiNx材质。
进一步地，所述有源层是IGZO材质，所述导电层、画素电极与公共电极都是ITO材质。
一种减小Feedthrough电压的阵列基板的制作方法，包括以下步骤：
S1、将第一金属层镀在玻璃衬底的上表面，形成间隔分布的栅极、第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反，所述栅极分为第一行栅极与第二行栅极；
S2、将栅绝缘层镀在所述玻璃衬底与所述第一金属层的上表面，所述栅绝缘层在像素显示区面外开设有第一挖孔、第二挖孔、第三挖孔与第四挖孔，所述第一行栅极露出于所述第一挖孔，所述第二行栅极露出于所述第二挖孔，所述第一CK信号走线露出于所述第三挖孔，所述第二CK信号走线露出于所述第四挖孔；
S3、将有源层镀在所述栅绝缘层的上表面，所述有源层位于所述栅极的正上方，还位于像素显示区面内；
S4、将第二金属层镀在所述栅绝缘层的上表面，形成间隔分布的源极、漏极、第一信号连接线与第二信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述源极与漏极都位于像素显示区面内，所述第一信号连接线的右端穿过所述第一挖孔与所述第一行栅极连接，所述第一信号连接线的左端穿过所述第三挖孔与所述第一CK信号走线连接，所述第二信号连接线的右端穿过所述第二挖孔与所述第二行栅极连接，所述第二信号连接线的左端穿过所述第四挖孔与所述第二CK信号走线连接；
S5、将钝化层镀在所述栅绝缘层、有源层、第二金属层的上表面，所述钝化层在像素显示区面外开设有第五挖孔与第六挖孔，在像素显示区面内开设有第七挖孔；
所述第五挖孔、第六挖孔与第七挖孔是同时蚀刻，在所述第五挖孔的位置是蚀刻完所述钝化层后继续向下蚀刻所述栅绝缘层直至露出所述第三CK信号走线，在所述第六挖孔的位置是蚀刻完所述钝化层后继续向下蚀刻所述栅绝缘层直至露出所述第四CK信号走线，在所述第七挖孔的位置是蚀刻完所述钝化层后继续蚀刻所述漏极的外层金属；
S6、将导电层、第三信号连接线、第四信号连接线与画素电极镀在所述钝化层的上表面，所述导电层位于所述漏极的正上方，所述导电层分为第一行导电层与第二行导电层，所述第一行导电层与所述第三信号连接线的右端连接，所述第三信号连接线的左端穿过所述第五挖孔与所述第三CK信号走线连接，所述第二行导电层与所述第四信号连接线的右端连接，所述第四信号连接线的左端穿过所述第六挖孔与所述第四CK信号走线连接，所述画素电极的引线穿过所述第七挖孔与所述漏极连接。
进一步地，还包括以下步骤：
在所述S4之中，所述第二金属层还形成了间隔分布的TP走线；
S7、将外绝缘层镀在所述画素电极、导电层、钝化层的上表面，所述外绝缘层在所述像素显示区面内开设有第八挖孔，所述第八挖孔穿透所述钝化层，所述TP走线露出于所述第八挖孔；
S8、将公共电极镀在所述外绝缘层的上表面，所述公共电极的引线穿过所述第八挖孔与所述TP走线连接。
进一步地，在所述S5之中，所述第五挖孔、第六挖孔与第七挖孔的蚀刻方式替换为：先在所述钝化层同时蚀刻第五挖孔、第六挖孔与第七挖孔，直至所述第五挖孔与第六挖孔露出所述栅绝缘层以及所述第七挖孔露出所述漏极，然后停止蚀刻第七挖孔，再同时继续蚀刻所述第五挖孔与第六挖孔，直至所述第三CK信号走线露出于所述第五挖孔以及所述第四CK信号走线露出于所述第六挖孔。
本发明的优点在于：1、在漏极上方设置导电层，导电层与漏极之间形成补充电容，第一行栅极的信号由第一CK信号走线提供，第二行栅极的信号由第二CK信号走线提供，第一行导电层的信号由第三CK信号走线提供，第二行导电层的信号由第四CK信号走线提供，导电层的电位高低与栅极的电位高低相反，栅极对于漏极的耦合效应和导电层对于漏极的耦合效应相互抵消，减小画素电极与漏极之间产生的电压差，从而减小Feedthrough电压，降低液晶显示器的画面闪烁；当补充电容与寄生电容大小相等时，消除Feedthrough电压，提高液晶显示器的画面显示稳定性。2、在第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线控制下，液晶显示屏的第一行TFT器件与第二行TFT器件先后进行打开与关闭，使显示屏第一行像素与第二行像素先后设置亮度，液晶显示屏逐行稳定显示。3、导电层是设置在靠近漏极与有源层接触的位置，该位置的场强会更大，这样就可以降低有源层半导体和漏极的金属线接触形成的肖特基势垒，可以降低接触电阻，从而增大开态电流。4、ITO具有良好的导电性和透光性，本发明的阵列基板的导电层和画素电极的选材都是ITO，所以导电层和画素电极可以在同一道工艺中成膜，这样就可以简化基板结构，提高产能。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是背景技术中TFT器件的栅极与漏极存在寄生电容的示意图。
图2是背景技术中由于Feedthrough电压的存在导致理想状态的公共电极Vcom点位偏离的示意图。
图3是本发明的减小Feedthrough电压的阵列基板的设计简图。
图4是图3之中阵列基板的第一行TFT器件的电路示意图。
图5是图3之中阵列基板的第二行TFT器件的电路示意图。
图6是本发明中第一CK信号走线、第二CK信号走线、第三CK信号走线以及第四CK信号走线的时序图。
图7是本发明的减小Feedthrough电压的阵列基板的俯视示意图。
图8.1是本发明的减小Feedthrough电压的阵列基板的制作流程图一。
图8.2是本发明的减小Feedthrough电压的阵列基板的制作流程图二。
图8.3是本发明的减小Feedthrough电压的阵列基板的制作流程图三。
图8.4是本发明的减小Feedthrough电压的阵列基板的制作流程图四。
图8.5是本发明的减小Feedthrough电压的阵列基板的制作流程图五。
图8.6是本发明的减小Feedthrough电压的阵列基板的制作流程图六。
图8.7是本发明的减小Feedthrough电压的阵列基板的制作流程图七。
图8.8是本发明的减小Feedthrough电压的阵列基板的制作流程图八。
图8.9是本发明的减小Feedthrough电压的阵列基板的制作流程图九。
图8.10是本发明的减小Feedthrough电压的阵列基板的制作流程图十。
图8.11是本发明的减小Feedthrough电压的阵列基板的制作流程图十一。
图8.12是本发明的减小Feedthrough电压的阵列基板的制作流程图十二。
图8.13是本发明的减小Feedthrough电压的阵列基板的制作流程图十三。
图8.14是本发明的减小Feedthrough电压的阵列基板的制作流程图十四。
图8.15是本发明的减小Feedthrough电压的阵列基板的制作流程图十五。
图8.16是本发明的减小Feedthrough电压的阵列基板的制作流程图十六。
附图标记：玻璃衬底1；像素显示区11；
栅极2；第一行栅极21；第二行栅极22；
第一CK信号走线31；第二CK信号走线32；第三CK信号走线33；第四CK信号走线34；
栅绝缘层4；第一挖孔41；第二挖孔42；第三挖孔43；第四挖孔44；
有源层5；
源极6；
漏极7；
第一信号连接线81；第二信号连接线82；第三信号连接线83；第四信号连接线84；
钝化层9；第五挖孔91；第六挖孔92；第七挖孔93；
导电层10；第一行导电层101；第二行导电层102；
画素电极20；
TP走线30；
外绝缘层40；第八挖孔401；
公共电极50。
具体实施方式
本发明实施例通过提供一种减小Feedthrough电压的阵列基板及其制作方法，解决了背景技术中由于Feedthrough电压的存在导致液晶显示器画面的闪烁的缺点，实现了减小Feedthrough电压，液晶显示器画面稳定的技术效果。
本发明实施例中的技术方案为解决上述缺点，总体思路如下：
本发明主要的改进是在钝化层镀完之后，在漏极的上方镀导电层，导电层与漏极形成一个补充电容C补充，然后该导电层的电位高低与TFT阵列基板的栅极的电位高低无论任何时候都正好相反。TFT器件的漏极与栅极之间存在寄生电容Cgd，这样栅极对于漏极的耦合效应就会和导电层对于漏极的耦合效应相互抵消，从而减小画素电极与漏极之间产生的电压差，减小造成画素电极的电压发生跳变，达到减小Feedthrough电压的目的。第一行栅极的信号由第一CK信号走线提供，第二行栅极的信号由第二CK信号走线提供，第一行导电层的信号由第三CK信号走线提供，第二行导电层的信号由第四CK信号走线提供；当补充电容C补充与寄生电容Cgd的大小一致时，可消除栅极的信号变化引起的Feedthrough电压。可通过调控导电层与漏极之间正对面积和膜层距离做到补充电容C补充与寄生电容Cgd的大小一致。
在第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线控制下，液晶显示屏的第一行TFT器件与第二行TFT器件先后进行打开与关闭，使显示屏第一行像素与第二行像素先后设置亮度，液晶显示屏逐行稳定显示。
为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参阅图1至图8.16，本发明的优选实施例。
一种减小Feedthrough电压的阵列基板，包括：
玻璃衬底1；
第一金属层，镀在所述玻璃衬底1的上表面，形成了间隔分布的栅极2、第一CK信号走线31(CK1)、第二CK信号走线32(CK2)、第三CK信号走线33(CK3)与第四CK信号走线34(CK4)，所述第一CK信号走线31的电位高低与所述第三CK信号走线33的电位高低相反，所述第二CK信号走线32的电位高低与所述第四CK信号走线34的电位高低相反，所述栅极2分为第一行栅极21与第二行栅极22；
栅绝缘层4，镀在所述玻璃衬底1与所述第一金属层的上表面，所述栅绝缘层4在像素显示区11面外开设有第一挖孔41、第二挖孔42、第三挖孔43与第四挖孔44，所述第一行栅极21露出于所述第一挖孔41，所述第二行栅极22露出于所述第二挖孔42，所述第一CK信号走线31露出于所述第三挖孔43，所述第二CK信号走线32露出于所述第四挖孔44；
有源层5，镀在栅极2绝缘层的上表面，所述有源层5位于所述栅极2的正上方，还位于像素显示区11面内；
第二金属层，镀在所述栅绝缘层4的上表面，形成了间隔分布的源极6、漏极7、第一信号连接线81与第二信号连接线82，所述源极6与所述有源层5的左端连接，所述漏极7与所述有源层5的右端连接，所述源极6与漏极7都位于像素显示区11面内，所述第一信号连接线81的右端穿过所述第一挖孔41与所述第一行栅极21连接，所述第一信号连接线81的左端穿过所述第三挖孔43与所述第一CK信号走线31连接，所述第二信号连接线82的右端穿过所述第二挖孔42与所述第二行栅极22连接，所述第二信号连接线82的左端穿过所述第四挖孔44与所述第二CK信号走线32连接；
钝化层9，镀在所述栅绝缘层4、有源层5、第二金属层的上表面，所述钝化层9在像素显示区11面外开设有第五挖孔91与第六挖孔92，在像素显示区11面内开设有第七挖孔93，所述第五挖孔91与第六挖孔92都穿透所述栅绝缘层4，所述第三CK信号走线33露出于所述第五挖孔91，所述第四CK信号走线34露出于所述第六挖孔92，所述漏极7露出于所述第七挖孔93；
导电层10，镀在所述钝化层9的上表面，还位于所述漏极7的正上方，所述导电层10分为第一行导电层101与第二行导电层102，在所述钝化层9的上表面还镀有第三信号连接线83与第四信号连接线84，所述第一行导电层101与所述第三信号连接线83的右端连接，所述第三信号连接线83的左端穿过所述第五挖孔91与所述第三CK信号走线33连接，所述第二行导电层102与所述第四信号连接线84的右端连接，所述第四信号连接线84的左端穿过所述第六挖孔92与所述第四CK信号走线34连接；
画素电极20，镀在所述钝化层9的上表面，所述画素电极20的引线穿过所述第七挖孔93与所述漏极7连接。
本发明之中，在漏极7上方设置导电层10，导电层10与漏极7之间形成补充电容，第一行栅极21的信号由第一CK信号走线31提供，第二行栅极22的信号由第二CK信号走线32提供，第一行导电层101的信号由第三CK信号走线33提供，第二行导电层102的信号由第四CK信号走线34提供，在同一行TFT器件之中，导电层10的电位高低与栅极2的电位高低相反，栅极2对于漏极7的耦合效应和导电层10对于漏极7的耦合效应相互抵消，减小画素电极20与漏极7之间产生的电压差，从而减小Feedthrough电压，当补充电容与寄生电容大小相等时，消除Feedthrough电压；有效地防止理想状态下的公共电极50的Vcom点位偏离实际提供的正负极性偏转电压的中心位置；使液晶在正负极性状态下的两端电压值保持一样，使正负极性下液晶的偏转角度一样，从而阵列基板的通光量一样，液晶显示器画面稳定。
在第一CK信号走线31、第二CK信号走线32、第三CK信号走线33与第四CK信号走线34控制下，液晶显示屏的第一行TFT器件与第二行TFT器件先后进行打开与关闭，使显示屏第一行像素与第二行像素先后设置亮度，液晶显示屏逐行稳定显示。
导电层10是设置在靠近漏极7与有源层5接触的位置，该位置的场强会更大，这样就可以降低有源层5半导体和漏极7的金属线接触形成的肖特基势垒，可以降低接触电阻，从而增大开态电流。
还包括：所述第二金属层还形成了间隔分布的TP走线30；
外绝缘层40，镀在所述画素电极20、导电层10、钝化层9的上表面，所述外绝缘层40在所述像素显示区11面内开设有第八挖孔401，所述第八挖孔401穿透所述钝化层9，所述TP走线30露出于所述第八挖孔401；
公共电极50，镀在所述外绝缘层40的上表面，所述公共电极50的引线还穿过所述第八挖孔401与所述TP走线30连接。液晶显示器的液晶Cst的一端连接画素电极20，另一端连接公共电极50。TP走线的全称是Touch Panel Senser Line；TP走线30是给公共电极50提供电压信号。
所述第一CK信号走线31的信号时序相位比所述第二信号走线的信号时序相位提早四分之一周期，所述第三CK信号走线33的信号时序相位比所述第四CK信号走线34的信号时序相位提早四分之一周期。在第一CK信号走线31驱动第一行TFT器件的栅极2变为高电位时，第一行TFT器件的源极6与漏极7导通，数据电压信号写入到画素电极20，经过四分之一周期的时间后，第二CK信号走线32驱动第二行TFT器件的栅极2变为高电位，第二行TFT器件的源极6与漏极7导通，数据电压信号写入到画素电极20。当第一CK信号走线31为高电位时，第三CK信号走线33为低电位，当第一CK信号走线31为低电位时，第三CK信号走线33为高电位；相同地第二CK信号走线32的电位高低与第四CK信号走线34的电位高低相反。在第一CK信号走线31、第二CK信号走线32、第三CK信号走线33与第四CK信号走线34的控制下，阵列基板使显示屏由一行一行的像素从上到下或者从下到上有序地被点亮。例如，当第一CK信号走线31为10V时，第三CK信号走线33为-15V；当第一CK信号走线31为-15V时，第三CK信号走线33为10V。
还包括驱动IC，所述驱动IC与所述第一CK信号走线31、第二CK信号走线32、第三CK信号走线33、第四CK信号走线34连接。驱动IC用于给予第一CK信号走线31、第二CK信号走线32、第三CK信号走线33、第四CK信号走线34不同的时序信号。
所述第一金属层是MO/AL/MO三层结构、Ti/AL/Ti三层结构、AL/MO双层结构、AL/Ti双层结构之中的任意一个，所述第二金属层是MO/AL/MO三层结构或者Ti/AL/Ti三层结构。
所述栅绝缘层4是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层9是SiO2材质，所述外绝缘层40是SiOx或者SiNO或者SiNx材质。
所述有源层5是IGZO材质，所述导电层10、画素电极20与公共电极50都是ITO材质。第三信号连接线83与第四信号连接线84也是ITO材质。
本发明的减小Feedthrough电压的阵列基板的工作原理：
这里本实施例是以单边级传4CK的设计为例进行说明(注意此发明的电路设计不仅限于单边集传4CK，也可以是双边级传)，时序图如图6所示，图4是图3中第一行所有像素TFT对应的电路示图，图5是图3中第二行所有像素TFT对应的电路示图。简单来说，画面的显示是由一行一行的像素从上到下或者从下到上一行一行有序被点亮来实现。而像素的点亮需要这一行像素TFT器件对应的栅极2处于高电位，然后TFT器件打开，数据信号才能写入到画素电极20，从而控制液晶扭转，像素被点亮。以第一行像素显示为例，当第一CK信号走线31处于高电位时，第三CK信号走线33处于低电位，第一CK信号走线31的高电位传到第一行栅极21，第一行的TFT器件打开，画素电极20信号写入，第三CK信号走线33的低电位传到第一行的导电层10；当第一CK信号走线31切换为低电位时，第三CK信号走线33切换为高电位，栅极2由高电位切换为低电位，栅极2与漏极7形成的寄生电容会发生耦合效应，从而拉低漏极7电压，但是由于此时第三CK信号走线33是由低电位切换为高电位，即第一行的导电层10由低电位切换到高电位，导电层10与漏极7形成的补充电容也会发生耦合效应，从而拉高漏极7电压，所以漏极7电压不会因为栅极2发生跳变而改变，那也就是说画素电极20的电压也就不会发生改变。注意这里设计上要求C补充与Cgs大小相等，这样设计的目的是使得在漏极7有一增一减的两个Feedthrough电压且大小相等。以此类推，每一行的TFT器件都可以避免因栅极2生产跳变引起的Feedthrough电压。
微观层面来讲，其实就是漏极7和画素电极20之间发生了电荷的迁移，导致画素电极20上储存的电荷量发生了改变从而导致电压发生改变。画素电极20在充电结束后，漏极7和画素电极20之间电势大小是相等的，它们之间也就不会发生电子的迁移，但是由于此时栅极2电压会有一个高电位切换为低电位的瞬间，这个变化量就会通过栅极2和漏极7形成的寄生电容耦合到漏极7，这时漏极7和画素电极20之间就会产生电压差，导致漏极7和画素电极20之间发生了电荷的迁移，从而导致画素电极20发生变化。本发明解决这个问题的出发点就是添加一个导电层10，该导电层10和漏极7形成一个补充电容C补充，然后通过第一CK信号走线31与第三CK信号走线33分别给予第一行栅极21和第一行导电层101相反的电位信号，通过第二CK信号走线32与第四CK信号走线34分别给予第二行栅极22和第二行导电层102相反的电位信号，抵消了寄生电容与补充电容的耦合效应，也提高了器件的工作性能。
一种减小Feedthrough电压的阵列基板的制作方法，包括以下步骤：
S1、参阅图8.1，将第一金属层镀在玻璃衬底1的上表面，形成间隔分布的栅极2、第一CK信号走线31、第二CK信号走线32、第三CK信号走线33与第四CK信号走线34，所述第一CK信号走线31的电位高低与所述第三CK信号走线33的电位高低相反，所述第二CK信号走线32的电位高低与所述第四CK信号走线34的电位高低相反，所述栅极2分为第一行栅极21与第二行栅极22；
栅极2用于开启和关闭TFT器件，第一CK信号走线31用于传输第一行栅极21信号，第二CK信号走线32用于传输第二行栅极22信号，第三CK信号走线33用于传输第一行导电层101信号，第四CK信号走线34用于传输第二行导电层102信号；第一金属层的材料可以选择MO/AL/MO三层结构、Ti/AL/Ti三层结构、AL/MO双层结构(MO作为顶层)、AL/Ti双层结构(Ti作为顶层)等，PVD成膜。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次利用MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。
S2、参阅图8.2至图8.4，将栅绝缘层4镀在所述玻璃衬底1与所述第一金属层的上表面，所述栅绝缘层4在像素显示区11面外开设有第一挖孔41、第二挖孔42、第三挖孔43与第四挖孔44，所述第一行栅极21露出于所述第一挖孔41，所述第二行栅极22露出于所述第二挖孔42，所述第一CK信号走线31露出于所述第三挖孔43，所述第二CK信号走线32露出于所述第四挖孔44；
栅绝缘层4的作用是充当绝缘介质也是栅极2与有源层5之间的电容介质，材质用SiOx单层或者SiNx/SiOx双层，CVD成膜。考虑到目前对TFT器件的要求是反应快，低功耗，而这些都是通过缩小TFT器件的方式来实现，而为了实现器件的小型化栅绝缘层4就需要选择合适的高K材料(比如HfO2)，但是考虑到HfO2的界面存在较多的缺陷，如果直接与有源层5或者栅极2金属接触的话可能会影响器件的稳定性，所以可以考虑利用界面比较好的SiOx或SiNx(SiNx只能作为与栅金属层的接触膜层，如果作为与IGZO的接触面，SiNx膜层中成膜过程残留的H会破坏IGZO特性)充当接触面，比如SiOx/HfO2/SiOx三层结构作为GI绝缘层，其中为了保证体现高K材料的优势，HfO2在三层结构中的厚度需要相对SiOx更大。
以干式蚀刻的方式在栅绝缘层4挖出第一挖孔41、第二挖孔42、第三挖孔43与第四挖孔44。
S3、参阅图8.5，将有源层5镀在所述栅绝缘层4的上表面，所述有源层5位于所述栅极2的正上方，还位于像素显示区11面内；
有源层5的材料选择为IGZO等金属氧化物半导体，PVD成膜，蚀刻方式为湿刻。
S4、图8.6至图8.8，将第二金属层镀在所述栅绝缘层4的上表面，形成间隔分布的源极6、漏极7、第一信号连接线81与第二信号连接线82，所述源极6与所述有源层5的左端连接，所述漏极7与所述有源层5的右端连接，所述源极6与漏极7都位于像素显示区11面内，所述第一信号连接线81的右端穿过所述第一挖孔41与所述第一行栅极21连接，所述第一信号连接线81的左端穿过所述第三挖孔43与所述第一CK信号走线31连接，所述第二信号连接线82的右端穿过所述第二挖孔42与所述第二行栅极22连接，所述第二信号连接线82的左端穿过所述第四挖孔44与所述第二CK信号走线32连接；
第二金属层的材料可以选择MO/AL/MO叠层、Ti/AL/Ti叠层，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。
S5、参阅图8.9至图8.11，将钝化层9镀在所述栅绝缘层4、有源层5、第二金属层的上表面，所述钝化层9在像素显示区11面外开设有第五挖孔91与第六挖孔92，在像素显示区11面内开设有第七挖孔93；
所述第五挖孔91、第六挖孔92与第七挖孔93是同时蚀刻，在所述第五挖孔91的位置是蚀刻完所述钝化层9后继续向下蚀刻所述栅绝缘层4直至露出所述第三CK信号走线33，在所述第六挖孔92的位置是蚀刻完所述钝化层9后继续向下蚀刻所述栅绝缘层4直至露出所述第四CK信号走线34，在所述第七挖孔93的位置是蚀刻完所述钝化层9后继续蚀刻所述漏极7的外层金属；由于第五挖孔91、第六挖孔92与第七挖孔93是同时蚀刻，在第七挖孔93的位置蚀刻漏极7外层金属的深度等于第五挖孔91蚀刻栅绝缘层4的深度。
此处第五挖孔91、第六挖孔92与第七挖孔93选择同时蚀刻的优点是，节省一道光罩；缺点是会造成漏极7的MO或Ti缺失，可能会出现AL暴露在空气中被氧化，导致接触电阻偏大等问题。
由于漏极7的位置高于第三CK信号走线33的位置，当选择同时蚀刻第五挖孔91、第六挖孔92与第七挖孔93时，在第七挖孔93到达漏极7的上表面时，第五挖孔91与第六挖孔92才到达栅绝缘层4的上表面；在第五挖孔91、第六挖孔92继续向下蚀刻分别到达第三CK信号走线33与第四CK信号走线34的上表面时，第七挖孔93也要继续向下蚀刻相同的深度，这就会造成漏极7的MO/AL/MO三层结构或者Ti/AL/Ti三层结构的外层保护金属MO或者Ti缺失，能会出现AL暴露在空气中被氧化，导致接触电阻偏大。
钝化层9的材料选择为SiO2，CVD成膜。第五挖孔91的作用是提供第三CK信号走线33与第一行导电层101的连接处，第六挖孔92的作用是提供第四CK信号走线34与第二行导电层102的连接处，第七挖孔93的作用是提供画素电极20和漏极7的连接处。
S6、参阅图8.12至图8.14，将导电层10、第三信号连接线83、第四信号连接线84与画素电极20镀在所述钝化层9的上表面，所述导电层10位于所述漏极7的正上方，所述导电层10分为第一行导电层101与第二行导电层102，所述第一行导电层101与所述第三信号连接线83的右端连接，所述第三信号连接线83的左端穿过所述第五挖孔91与所述第三CK信号走线33连接，所述第二行导电层102与所述第四信号连接线84的右端连接，所述第四信号连接线84的左端穿过所述第六挖孔92与所述第四CK信号走线34连接，所述画素电极20的引线穿过所述第七挖孔93与所述漏极7连接。
导电层10是没有覆盖到有源层56的沟道；导电层10与画素电极20的材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。要求导电层10设计在漏极7的正上方，目的是导电层10与漏极7形成一个补充电容，并且要求补充电容的大小与栅极2和漏极7形成的寄生电容的大小一致，这个可以通过调控导电层10正对面积和膜层距离做到大小相等。
还包括以下步骤：
参阅图8.6，在所述S4之中，所述第二金属层还形成了间隔分布的TP走线30；
S7、参阅图8.15，将外绝缘层40镀在所述画素电极20、导电层10、钝化层9的上表面，所述外绝缘层40在所述像素显示区11面内开设有第八挖孔401，所述第八挖孔401穿透所述钝化层9，所述TP走线30露出于所述第八挖孔401；
外绝缘层40的材料选择可为SiOx、SiNO、SiNx等，CVD成膜。通过干刻挖通外绝缘层40和钝化层9直至露出TP走线30，得到第八挖孔401，目的是提供公共电极50和TP走线30的连接处。
S8、参阅图8.16，将公共电极50镀在所述外绝缘层40的上表面，所述公共电极50的引线穿过所述第八挖孔401与所述TP走线30连接。
公共电极50的材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。
液晶显示器的液晶Cst的一端连接画素电极20，另一端连接公共电极50。TP走线30的全称是Touch Panel Senser Line；TP走线30是给公共电极50提供电压信号。
本实施例的另一种实现方式，在所述S5之中，所述第五挖孔91、第六挖孔92与第七挖孔93的蚀刻方式替换为：先在所述钝化层9同时蚀刻第五挖孔91、第六挖孔92与第七挖孔93，直至所述第五挖孔91与第六挖孔92露出所述栅绝缘层4以及所述第七挖孔93露出所述漏极7，然后停止蚀刻第七挖孔93，再同时继续蚀刻所述第五挖孔91与第六挖孔92，直至所述第三CK信号走线33露出于所述第五挖孔91以及所述第四CK信号走线34露出于所述第六挖孔92。此处的优点是漏极7不会存在MO或Ti缺失引起的AL被氧化，阻抗增大的问题；缺点是由于第六挖孔92与第七挖孔93分两次蚀刻，这就多一道蚀刻工艺和一道光罩成本。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (10)

1.一种减小Feedthrough电压的阵列基板，其特征在于，包括：
玻璃衬底；
第一金属层，镀在所述玻璃衬底的上表面，形成了间隔分布的栅极、第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反，所述栅极分为第一行栅极与第二行栅极；
栅绝缘层，镀在所述玻璃衬底与所述第一金属层的上表面，所述栅绝缘层在像素显示区面外开设有第一挖孔、第二挖孔、第三挖孔与第四挖孔，所述第一行栅极露出于所述第一挖孔，所述第二行栅极露出于所述第二挖孔，所述第一CK信号走线露出于所述第三挖孔，所述第二CK信号走线露出于所述第四挖孔；
有源层，镀在栅极绝缘层的上表面，所述有源层位于所述栅极的正上方，还位于像素显示区面内；
第二金属层，镀在所述栅绝缘层的上表面，形成了间隔分布的源极、漏极、第一信号连接线与第二信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述源极与漏极都位于像素显示区面内，所述第一信号连接线的右端穿过所述第一挖孔与所述第一行栅极连接，所述第一信号连接线的左端穿过所述第三挖孔与所述第一CK信号走线连接，所述第二信号连接线的右端穿过所述第二挖孔与所述第二行栅极连接，所述第二信号连接线的左端穿过所述第四挖孔与所述第二CK信号走线连接；
钝化层，镀在所述栅绝缘层、有源层、第二金属层的上表面，所述钝化层在像素显示区面外开设有第五挖孔与第六挖孔，在像素显示区面内开设有第七挖孔，所述第五挖孔与第六挖孔都穿透所述栅绝缘层，所述第三CK信号走线露出于所述第五挖孔，所述第四CK信号走线露出于所述第六挖孔，所述漏极露出于所述第七挖孔；
导电层，镀在所述钝化层的上表面，还位于所述漏极的正上方，所述导电层分为第一行导电层与第二行导电层，在所述钝化层的上表面还镀有第三信号连接线与第四信号连接线，所述第一行导电层与所述第三信号连接线的右端连接，所述第三信号连接线的左端穿过所述第五挖孔与所述第三CK信号走线连接，所述第二行导电层与所述第四信号连接线的右端连接，所述第四信号连接线的左端穿过所述第六挖孔与所述第四CK信号走线连接；
画素电极，镀在所述钝化层的上表面，所述画素电极的引线穿过所述第七挖孔与所述漏极连接。
2.根据权利要求1所述的一种减小Feedthrough电压的阵列基板，其特征在于，还包括：
所述第二金属层还形成了间隔分布的TP走线；
外绝缘层，镀在所述画素电极、导电层、钝化层的上表面，所述外绝缘层在所述像素显示区面内开设有第八挖孔，所述第八挖孔穿透所述钝化层，所述TP走线露出于所述第八挖孔；
公共电极，镀在所述外绝缘层的上表面，所述公共电极的引线还穿过所述第八挖孔与所述TP走线连接。
3.根据权利要求1所述的一种减小Feedthrough电压的阵列基板，其特征在于，所述第一CK信号走线的信号时序相位比所述第二信号走线的信号时序相位提早四分之一周期，所述第三CK信号走线的信号时序相位比所述第四CK信号走线的信号时序相位提早四分之一周期。
4.根据权利要求3所述的一种减小Feedthrough电压的阵列基板，其特征在于，还包括驱动IC，所述驱动IC与所述第一CK信号走线、第二CK信号走线、第三CK信号走线、第四CK信号走线连接。
5.根据权利要求2所述的一种减小Feedthrough电压的阵列基板，其特征在于，所述第一金属层是MO/AL/MO三层结构、Ti/AL/Ti三层结构、AL/MO双层结构、AL/Ti双层结构之中的任意一个，所述第二金属层是MO/AL/MO三层结构或者Ti/AL/Ti三层结构。
6.根据权利要求2所述的一种减小Feedthrough电压的阵列基板，其特征在于，所述栅绝缘层是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层是SiO2材质，所述外绝缘层是SiOx或者SiNO或者SiNx材质。
7.根据权利要求2所述的一种减小Feedthrough电压的阵列基板，其特征在于，所述有源层是IGZO材质，所述导电层、画素电极与公共电极都是ITO材质。
8.一种减小Feedthrough电压的阵列基板的制作方法，其特征在于，包括以下步骤：
S1、将第一金属层镀在玻璃衬底的上表面，形成间隔分布的栅极、第一CK信号走线、第二CK信号走线、第三CK信号走线与第四CK信号走线，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反，所述栅极分为第一行栅极与第二行栅极；
S2、将栅绝缘层镀在所述玻璃衬底与所述第一金属层的上表面，所述栅绝缘层在像素显示区面外开设有第一挖孔、第二挖孔、第三挖孔与第四挖孔，所述第一行栅极露出于所述第一挖孔，所述第二行栅极露出于所述第二挖孔，所述第一CK信号走线露出于所述第三挖孔，所述第二CK信号走线露出于所述第四挖孔；
S3、将有源层镀在所述栅绝缘层的上表面，所述有源层位于所述栅极的正上方，还位于像素显示区面内；
S4、将第二金属层镀在所述栅绝缘层的上表面，形成间隔分布的源极、漏极、第一信号连接线与第二信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述源极与漏极都位于像素显示区面内，所述第一信号连接线的右端穿过所述第一挖孔与所述第一行栅极连接，所述第一信号连接线的左端穿过所述第三挖孔与所述第一CK信号走线连接，所述第二信号连接线的右端穿过所述第二挖孔与所述第二行栅极连接，所述第二信号连接线的左端穿过所述第四挖孔与所述第二CK信号走线连接；
S5、将钝化层镀在所述栅绝缘层、有源层、第二金属层的上表面，所述钝化层在像素显示区面外开设有第五挖孔与第六挖孔，在像素显示区面内开设有第七挖孔；
所述第五挖孔、第六挖孔与第七挖孔是同时蚀刻，在所述第五挖孔的位置是蚀刻完所述钝化层后继续向下蚀刻所述栅绝缘层直至露出所述第三CK信号走线，在所述第六挖孔的位置是蚀刻完所述钝化层后继续向下蚀刻所述栅绝缘层直至露出所述第四CK信号走线，在所述第七挖孔的位置是蚀刻完所述钝化层后继续蚀刻所述漏极的外层金属；
S6、将导电层、第三信号连接线、第四信号连接线与画素电极镀在所述钝化层的上表面，所述导电层位于所述漏极的正上方，所述导电层分为第一行导电层与第二行导电层，所述第一行导电层与所述第三信号连接线的右端连接，所述第三信号连接线的左端穿过所述第五挖孔与所述第三CK信号走线连接，所述第二行导电层与所述第四信号连接线的右端连接，所述第四信号连接线的左端穿过所述第六挖孔与所述第四CK信号走线连接，所述画素电极的引线穿过所述第七挖孔与所述漏极连接。
9.根据权利要求8所述的一种减小Feedthrough电压的阵列基板的制作方法，其特征在于，还包括以下步骤：
在所述S4之中，所述第二金属层还形成了间隔分布的TP走线；
S7、将外绝缘层镀在所述画素电极、导电层、钝化层的上表面，所述外绝缘层在所述像素显示区面内开设有第八挖孔，所述第八挖孔穿透所述钝化层，所述TP走线露出于所述第八挖孔；
S8、将公共电极镀在所述外绝缘层的上表面，所述公共电极的引线穿过所述第八挖孔与所述TP走线连接。
10.根据权利要求9所述的一种减小Feedthrough电压的阵列基板的制作方法，其特征在于，在所述S5之中，所述第五挖孔、第六挖孔与第七挖孔的蚀刻方式替换为：先在所述钝化层同时蚀刻第五挖孔、第六挖孔与第七挖孔，直至所述第五挖孔与第六挖孔露出所述栅绝缘层以及所述第七挖孔露出所述漏极，然后停止蚀刻第七挖孔，再同时继续蚀刻所述第五挖孔与第六挖孔，直至所述第三CK信号走线露出于所述第五挖孔以及所述第四CK信号走线露出于所述第六挖孔。
CN202310064469.0A 2023-01-28 2023-01-28 一种减小Feedthrough电压的阵列基板及其制作方法 Pending CN116093115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310064469.0A CN116093115A (zh) 2023-01-28 2023-01-28 一种减小Feedthrough电压的阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310064469.0A CN116093115A (zh) 2023-01-28 2023-01-28 一种减小Feedthrough电压的阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN116093115A true CN116093115A (zh) 2023-05-09

Family

ID=86200588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310064469.0A Pending CN116093115A (zh) 2023-01-28 2023-01-28 一种减小Feedthrough电压的阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN116093115A (zh)

Similar Documents

Publication Publication Date Title
CN108598087B (zh) 阵列基板及其制造方法、显示面板、电子装置
US11545088B2 (en) Display panel and display device
CN100538796C (zh) 晶体管电路、显示面板和电子装置
CN104881179A (zh) 一种内嵌式触摸显示屏、其驱动方法及显示装置
CN108231904A (zh) 薄膜晶体管及其驱动方法、显示装置和晶体管电路
CN104898887A (zh) 一种内嵌式触摸显示屏、其驱动方法及显示装置
CN107004682A (zh) 具有多种类型的薄膜晶体管的显示器背板
CN104898888A (zh) 一种内嵌式触摸显示屏、其驱动方法及显示装置
US20220367730A1 (en) Array substrate and fabrication method therefor, shift register unit, and display panel
US11990090B2 (en) Display substrate and manufacturing method thereof, display device
WO2024011951A1 (zh) 一种显示面板及显示装置
CN109509793A (zh) 薄膜晶体管、其制造方法及电子装置
CN112993041B (zh) 一种液晶显示面板、薄膜晶体管及其制作方法
CN219267656U (zh) 一种减小Feedthrough电压的阵列基板
CN219267658U (zh) 一种维持画素电极电势准位的阵列基板
CN219267655U (zh) 一种减小寄生电容couple影响的阵列基板
CN219286412U (zh) 一种减小Feedthrough电压的高开口率阵列基板
CN219267657U (zh) 一种避免金属过刻的画素稳压阵列基板
US20130100005A1 (en) LCD Panel and Method of Manufacturing the Same
CN116093115A (zh) 一种减小Feedthrough电压的阵列基板及其制作方法
US11705460B2 (en) Panel, electronic device and transistor
CN113433747B (zh) 阵列基板及制作方法、移动终端
US11538395B2 (en) Shift register unit and driving method thereof, gate drive circuit, and display device
CN116130493A (zh) 一种减小寄生电容couple影响的阵列基板及其制作方法
CN116153942A (zh) 一种维持画素电极电势准位的阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination