CN219286412U - 一种减小Feedthrough电压的高开口率阵列基板 - Google Patents

Abstract

本实用新型涉及显示器技术领域，提供一种减小Feedthrough电压的高开口率阵列基板，包括：玻璃衬底；第一金属层，镀在玻璃衬底的上表面，形成栅极；第一栅绝缘层，镀在玻璃衬底与第一金属层的上表面；第二金属层，形成间隔分布的第一CK信号走线、第三CK信号走线与TP走线；有源层，镀在第二栅绝缘层的上表面；第三金属层，形成了间隔分布的源极、漏极与第一信号连接线；导电层，镀在钝化层的上表面；公共电极，镀在钝化层的上表面；画素电极，镀在外绝缘层。本实用新型的优点在于：导电层的电位高低与栅极的电位高低相反，栅极对于漏极的耦合效应和导电层对于漏极的耦合效应相互抵消，减小Feedthrough电压。

Description

一种减小Feedthrough电压的高开口率阵列基板

技术领域

本实用新型涉及显示器技术领域，具体地涉及一种减小Feedthrough电压的高开口率阵列基板。

背景技术

对于TFT-LCD显示器而言，一般把与画素电极相连的TFT一侧叫做漏极，漏极与栅极金属之间形成的电容叫做寄生电容C_gd。TFT器件的栅极与横向分布的栅极线连接，用于控制TFT器件的开与关；TFT器件的源极与纵向分布的数据线连接，用于往TFT器件写入想要显示的数据电压；当TFT打开时，源极与漏极导通，数据电压进入漏极再由画素电极到达液晶电容Cst，调节液晶的透光率；当TFT关闭时，源极与漏极截止断开，源极的数据电压就不能进入漏极。源极的数据电压是呈周期性地正负极性变化，是使液晶产生正负极性的偏转电压。

结合图1与图2，在TFT关闭的瞬间，栅极电压V_g从高电平的V_high瞬间下降到低电平的V_low，由于寄生电容C_gd的存在会将V_g的瞬间变化耦合到漏极，导致漏极电压下降，又由于此时TFT器件已关闭，画素电极与漏极之间产生的电压差会造成画素电极的电压发生跳变，这个跳变量ΔV我们称之为Feedthrough电压。在图2的波形图之中，V_g是栅极电压，V_d是理想状态的漏极电压，

是实际提供的公共电极电压即实际提供的正负极性偏转电压的中心点，V_p(t)是实际的像素电极电压，V_com是当前使液晶在正负极性状态下保持两端电压一样的理想状态的公共电极电压，V_offset是理想状态的公共电极电压与实际提供的公共电极电压的偏离量，T_f是TFT器件的开关周期，V_lc＞V_com是像素电极电压大于当前理想状态的公共电极电压的区域，V_lc＜V_com是像素电极电压小于当前理想状态的公共电极电压的区域。

如图2所示，由于Feedthrough电压的存在，会导致理想状态的公共电极V_com点位偏离实际提供的正负极性偏转电压的中心位置，即理想状态的公共电极电压发生变化，但实际提供正负极性偏转电压不变，这就导致液晶在正负极性状态下的两端电压不一样，这样就会造成正负极性下液晶的偏转角度不一样，从而阵列基板的通光量不一样，造成液晶显示器画面的闪烁。所以减小Feedthrough电压是目前应该解决的问题。

实用新型内容

本实用新型要解决的技术问题，在于提供一种减小Feedthrough电压的高开口率阵列基板，通过在漏极上方设置导电层，导电层的电位高低与栅极的电位高低相反，栅极对于漏极的耦合效应和导电层对于漏极的耦合效应相互抵消，从而减小Feedthrough电压。

本实用新型是这样实现的：

一种减小Feedthrough电压的高开口率阵列基板，包括：

玻璃衬底；

第一金属层，镀在所述玻璃衬底的上表面，形成栅极；

第一栅绝缘层，镀在所述玻璃衬底与所述第一金属层的上表面；

第二金属层，镀在所述第一栅绝缘层的上表面，形成间隔分布的第一CK信号走线、第三CK信号走线与TP走线，所述第一CK信号走线、第三CK信号走线位于所述栅极的左方，所述TP走线位于所述栅极的右方，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反；

第二栅绝缘层，镀在所述第二金属层与第一栅绝缘层的上表面，所述第二栅绝缘层开设有第一挖孔与第二挖孔，所述第一挖孔穿透所述第一栅绝缘层，所述栅极露出于所述第一挖孔，所述第一CK信号走线露出于所述第二挖孔；

有源层，镀在所述第二栅绝缘层的上表面，还位于所述栅极的正上方；

第三金属层，镀在所述第二栅绝缘层的上表面，形成了间隔分布的源极、漏极与第一信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述第一信号连接线的右端穿过所述第一挖孔与所述栅极连接，所述第一信号连接线的左端穿过所述第二挖孔与所述第一CK信号走线连接；

钝化层，镀在所述第二栅绝缘层、有源层、第三金属层的上表面，所述钝化层开设有第三挖孔与第四挖孔，所述第三挖孔与第四挖孔都穿透所述第二栅绝缘层，所述第三CK信号走线露出于所述第三挖孔，所述TP走线露出于所述第四挖孔；

导电层，镀在所述钝化层的上表面，还位于所述漏极的正上方，所述钝化层的上表面还镀有第二信号连接线，所述导电层与所述第二信号连接线的右端连接，所述第二信号连接线的左端穿过所述第三挖孔与所述第三CK信号走线连接；

公共电极，镀在所述钝化层的上表面，还与所述导电层间隔设置，所述公共电极的引线穿过所述第四挖孔与所述TP走线连接；

外绝缘层，镀在所述钝化层、导电层、公共电极的上表面，所述外绝缘层开设有第五挖孔，所述第五挖孔穿透所述钝化层，所述漏极露出于所述第五挖孔；

画素电极，镀在所述外绝缘层，所述画素电极的引线穿过所述第五挖孔与所述漏极连接。

进一步地，所述TP走线的上表面与所述第三CK信号走线的上表面是相同高度，所述TP走线的上表面低于所述漏极的上表面。

进一步地，所述第一金属层、第二金属层、第三金属层都是MO/AL/MO三层结构或者Ti/AL/Ti三层结构。

进一步地，所述栅绝缘层是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层是SiO₂材质，所述外绝缘层是SiOx或者SiNO或者SiNx材质。

进一步地，所述有源层是IGZO材质，所述导电层、画素电极与公共电极都是ITO材质。

进一步地，所述第二金属层还形成了间隔分布的第二CK信号走线与第四CK信号走线，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反；

所述第一CK信号走线是与第一行的阵列基板的栅极连接，所述第二CK信号走线是与第二行的阵列基板的栅极连接，所述第三CK信号走线是与第一行的阵列基板的导电层连接，所述第四CK信号走线是与第二行的阵列基板的导电层连接。

进一步地，所述第一CK信号走线的信号时序相位比所述第二CK信号走线的信号时序相位提早四分之一周期，所述第三CK信号走线的信号时序相位比所述第四CK信号走线的信号时序相位提早四分之一周期。

本实用新型的优点在于：1、在漏极上方设置导电层，导电层与漏极之间形成补充电容，栅极的信号由第一CK信号走线提供，导电层的信号由第三CK信号走线提供，导电层的电位高低与栅极的电位高低相反，栅极对于漏极的耦合效应和导电层对于漏极的耦合效应相互抵消，减小画素电极与漏极之间产生的电压差，从而减小Feedthrough电压，降低液晶显示器的画面闪烁；当补充电容与寄生电容大小相等时，消除Feedthrough电压，提高液晶显示器的画面显示稳定性。2、导电层是设置在靠近漏极与有源层接触的位置，该位置的场强会更大，这样就可以降低有源层半导体和漏极的金属线接触形成的肖特基势垒，可以降低接触电阻，从而增大开态电流。3、ITO具有良好的导电性和透光性，本实用新型的阵列基板的导电层和公共电极的选材都是ITO，所以导电层和公共电极可以在同一道工艺中成膜，这样就可以简化基板结构，提高产能。4、TP走线和源漏极金属线在不同制程下成膜，这样TP走线可以作在源漏极金属线的下方，可以提高阵列基板的开口率。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是背景技术中TFT器件的栅极与漏极存在寄生电容的示意图。

图2是背景技术中由于Feedthrough电压的存在导致理想状态的公共电极V_com点位偏离的示意图。

图3是本实用新型的维持画素电极电势准位的阵列基板的设计简图。

图4是图3之中阵列基板的第一行TFT器件的电路示意图。

图5是图3之中阵列基板的第二行TFT器件的电路示意图。

图6是本实用新型中第一CK信号走线、第二CK信号走线、第三CK信号走线以及第四CK信号走线的时序图。

图7是本实用新型的维持画素电极电势准位的阵列基板的俯视示意图。

图8是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图一。

图9是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图二。

图10是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图三。

图11是本实用新型的避免减小Feedthrough电压的高开口率阵列基板的制作流程图四。

图12是本实用新型的避免减小Feedthrough电压的高开口率阵列基板的制作流程图五。

图13是本实用新型的避免减小Feedthrough电压的高开口率阵列基板的制作流程图六。

图14是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图七。

图15是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图八。

图16是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图九。

图17是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图十。

图18是本实用新型的减小Feedthrough电压的高开口率阵列基板的制作流程图十一。

附图标记：

玻璃衬底1；像素显示区11；

栅极2；

第一栅绝缘层3；第一CK信号走线31；第二CK信号走线32；第三CK信号走线33；第四CK信号走线34；TP走线35；

第二栅绝缘层4；第一挖孔41；第二挖孔42；

有源层5；

源极6；

漏极7；

第一信号连接线81；第一信号连接线的右端811；第一信号连接线的左端812；第二信号连接线82；

钝化层9；第三挖孔91；第四挖孔92；

导电层10；

公共电极20；

外绝缘层30；第五挖孔301；

画素电极40。

具体实施方式

本实用新型实施例通过提供一种减小Feedthrough电压的高开口率阵列基板，解决了背景技术中由于Feedthrough电压的存在导致液晶显示器画面的闪烁的缺点，实现了减小Feedthrough电压，液晶显示器画面稳定的技术效果。

本实用新型实施例中的技术方案为解决上述缺点，总体思路如下：

本实用新型主要的改进是在钝化层镀完之后，在漏极的上方镀导电层，导电层与漏极形成一个补充电容C_补充，然后该导电层的电位高低与TFT阵列基板的栅极的电位高低无论任何时候都正好相反。漏极与栅极之间存在寄生电容C_gd，这样栅极对于漏极的耦合效应就会和导电层对于漏极的耦合效应相互抵消，从而减小画素电极与漏极之间产生的电压差会，减小造成画素电极的电压发生跳变，达到减小Feedthrough电压的目的。栅极的信号由第一CK信号走线提供，导电层的信号由第三CK信号走线提供，当补充电容C_补充与寄生电容C_gd的大小一致时，可消除栅极的信号变化引起的Feedthrough电压。可通过调控导电层与漏极之间正对面积和膜层距离做到补充电容C_补充与寄生电容C_gd的大小一致。

TP走线和源漏极金属线在不同制程下成膜，TP走线与第一CK信号走线、第三CK信号走线先完成制作，之后再制作源漏极，这样TP走线可以作在源漏极金属线的下方，可以提高阵列基板的开口率。

为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

参阅图1至图18，本实用新型的优选实施例。

一种减小Feedthrough电压的高开口率阵列基板，包括：

玻璃衬底1；

第一金属层，镀在所述玻璃衬底1的上表面，形成栅极2；

第一栅绝缘层3，镀在所述玻璃衬底1与所述第一金属层的上表面；

第二金属层，镀在所述第一栅绝缘层3的上表面，形成间隔分布的第一CK信号走线31、第三CK信号走线33与TP走线35，所述第一CK信号走线31、第三CK信号走线33位于所述栅极2的左方，所述TP走线35位于所述栅极2的右方，所述第一CK信号走线31的电位高低与所述第三CK信号走线的电位高低相反；

第二栅绝缘层4，镀在所述第二金属层与第一栅绝缘层3的上表面，所述第二栅绝缘层4开设有第一挖孔41与第二挖孔42，所述第一挖孔穿透所述第一栅绝缘层，所述栅极2露出于所述第一挖孔41，所述第一CK信号走线31露出于所述第二挖孔42；

有源层5，镀在所述第二栅绝缘层4的上表面，还位于所述栅极2的正上方；

第三金属层，镀在所述第二栅绝缘层4的上表面，形成了间隔分布的源极6、漏极7与第一信号连接线81，所述源极6与所述有源层5的左端连接，所述漏极7与所述有源层5的右端连接，所述第一信号连接线的右端811穿过所述第一挖孔与所述栅极连接，所述第一信号连接线的左端812穿过所述第二挖孔与所述第一CK信号走线31连接；

钝化层9，镀在所述第二栅绝缘层4、有源层5、第三金属层的上表面，所述钝化层9开设有第三挖孔91与第四挖孔92，所述第三91挖孔与第四挖孔92都穿透所述第二栅绝缘层4，所述第三CK信号走线33露出于所述第三挖孔91，所述TP走线35露出于所述第四挖孔92；

导电层10，镀在所述钝化层9的上表面，还位于所述漏极7的正上方，所述钝化层9的上表面还镀有第二信号连接线82，所述导电层10与所述第二信号连接线82的右端连接，所述第二信号连接线82的左端穿过所述第三挖孔91与所述第三CK信号走线33连接；

公共电极20，镀在所述钝化层9的上表面，还与所述导电层10间隔设置，所述公共电极20的引线穿过所述第四挖孔92与所述TP走线35连接；

外绝缘层30，镀在所述钝化层9、导电层10、公共电极20的上表面，所述外绝缘层30开设有第五挖孔301，所述第五挖孔301穿透所述钝化层9所述漏极7露出于所述第五挖孔301；

画素电极40，镀在所述外绝缘层30，所述画素电极40的引线穿过所述第五挖孔301与所述漏极7连接。

本实用新型之中，在漏极7上方设置导电层10，导电层10与漏极7之间形成补充电容，栅极2的信号由第一CK信号走线31提供，导电层10的信号由第三CK信号走线33提供，导电层10的电位高低与栅极2的电位高低相反，栅极2对于漏极7的耦合效应和导电层10对于漏极7的耦合效应相互抵消，减小画素电极40与漏极7之间产生的电压差，从而减小Feedthrough电压，降低液晶显示器的画面闪烁；当补充电容与寄生电容大小相等时，消除Feedthrough电压，提高液晶显示器的画面显示稳定性；有效地防止理想状态下的公共电极20的V_com点位就会偏离实际提供的正负极性偏转电压的中心位置；使液晶在正负极性状态下的两端电压值保持一样，使正负极性下液晶的偏转角度一样，从而阵列基板的通光量一样，液晶显示器画面稳定。

导电层10是设置在靠近漏极7与有源层5接触的位置，该位置的场强会更大，这样就可以降低有源层5半导体和漏极7的金属线接触形成的肖特基势垒，可以降低接触电阻，从而增大开态电流。

TP走线35和源漏极7金属线在不同制程下成膜，TP走线35与第一CK信号走线31、第三CK信号走线33先完成制作，之后再制作源漏极7，这样TP走线35可以作在源漏极7金属线的下方，可以提高阵列基板的开口率。

所述TP走线35的上表面与所述第三CK信号走线33的上表面是相同高度，这样在钝化层9同时蚀刻第三挖孔91与第四挖孔92，第三挖孔91与第四挖孔92的蚀刻深度一样，蚀刻深度都为钝化层9和第二栅绝缘层4两层厚度。

所述TP走线35的上表面低于所述漏极7的上表面，有助于使TP走线35设置在源漏极7金属线的下方，有助于提高阵列基板的开口率。

所述第一金属层、第二金属层、第三金属层都是MO/AL/MO三层结构或者Ti/AL/Ti三层结构。

所述栅绝缘层是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层9是SiO₂材质，所述外绝缘层30是SiOx或者SiNO或者SiNx材质。

所述有源层5是IGZO材质，所述导电层10、画素电极40与公共电极20都是ITO材质。ITO具有良好的导电性和透光性，本实用新型的阵列基板的导电层和公共电极的选材都是ITO，所以导电层和公共电极可以在同一道工艺中成膜，这样就可以简化基板结构，提高产能。

所述第二金属层还形成了间隔分布的第二CK信号走线32与第四CK信号走线34，所述第二CK信号走线32的电位高低与所述第四CK信号走线34的电位高低相反；

所述第一CK信号走线(CK1)是与第一行的阵列基板的栅极连接，所述第二CK信号走线(CK2)是与第二行的阵列基板的栅极连接，所述第三CK信号走线(CK3)是与第三行的阵列基板的导电层连接，所述第四CK信号走线(CK4)是与第四行的阵列基板的导电层连接。

对于阵列基板的第一行，是在第一行栅极2的位置开设第一挖孔41，在第一CK信号走线31的位置开设第二挖孔42，在第三CK信号走线33的位置开设第三挖孔91，阵列基板的第一行具有第一信号连接线81与第二信号连接线82；对于阵列基板的第二行，是在第二行栅极2的位置开设第一挖孔41，在第二CK信号走线32的位置开设第二挖孔42，在第四CK信号走线34的位置开设第三挖孔91，阵列基板的第二行也具有第一信号连接线81与第二信号连接线82。

所述第一CK信号走线31的信号时序相位比所述第二CK信号走线32的信号时序相位提早四分之一周期，所述第三CK信号走线33的信号时序相位比所述第四CK信号走线34的信号时序相位提早四分之一周期。在第一CK信号走线31驱动第一行TFT器件的栅极2变为高电位时，第一行TFT器件的源极6与漏极7导通，数据电压信号写入到画素电极5，经过四分之一周期的时间后，第二CK信号走线32驱动第二行TFT器件的栅极2变为高电位，第二行TFT器件的源极6与漏极7导通，数据电压信号写入到画素电极5。当第一CK信号走线31为高电位时，第三CK信号走线33为低电位，当第一CK信号走线31为低电位时，第三CK信号走线33为高电位；相同地第二CK信号走线32的电位高低与第四CK信号走线34的电位高低相反。在第一CK信号走线31、第二CK信号走线32、第三CK信号走线33与第四CK信号走线34的控制下，阵列基板使显示屏由一行一行的像素从上到下或者从下到上有序地被点亮。例如，当第一CK信号走线为10V时，第三CK信号走线为-15V；当第一CK信号走线为-15V时，第三CK信号走线为10V。

还包括驱动IC，所述驱动IC与所述第一CK信号走线31、第二CK信号走线32、第三CK信号走线33、第四CK信号走线34连接。驱动IC用于给予第一CK信号走线31、第二CK信号走线32、第三CK信号走线33、第四CK信号走线34不同的时序信号。

本实用新型的减小Feedthrough电压的高开口率阵列基板的工作原理：

这里本实施例是以单边级传4CK的设计为例进行说明(注意此实用新型的电路设计不仅限于单边集传4CK，也可以是双边级传)，时序图如图5所示，图4是图3中第一行所有像素的电路图示。简单来说，画面的显示是由一行一行的像素从上到下或者从下到上一行一行有序被点亮来实现。而像素的点亮需要这一行像素TFT器件对应的栅极2处于高电位，然后TFT器件打开，数据信号才能写入到画素电极40，从而控制液晶扭转，像素被点亮。以第一行像素显示为例，当第一CK信号走线31处于高电位时，第三CK信号走线33处于低电位，第一CK信号走线31的高电位传到第一行栅极2，第一行的TFT器件打开，画素电极40信号写入，第三CK信号走线33的低电位传到第一行的导电层10；当第一CK信号走线31切换为低电位时，第三CK信号走线33切换为高电位，栅极2由高电位切换为低电位，栅极2与漏极7形成的寄生电容会发生耦合效应，从而拉低漏极7电压，但是由于此时第三CK信号走线33是由低电位切换为高电位，即第一行的导电层10由低电位切换到高电位，导电层10与漏极7形成的补充电容也会发生耦合效应，从而拉高漏极7电压，所以漏极7电压不会因为栅极2发生跳变而改变，那也就是说画素电极40的电压也就不会发生改变。注意这里设计上要求C_补充与C_gd大小相等，这样设计的目的是使得在漏极7有一增一减的两个Feedthrough电压且大小相等。以此类推，每一行的TFT器件都可以避免因栅极2生产跳变引起的Feedthrough电压。

微观层面来讲，其实就是漏极7和画素电极40之间发生了电荷的迁移，导致画素电极40上储存的电荷量发生了改变从而导致电压发生改变。画素电极40在充电结束后，漏极7和画素电极40之间电势大小是相等的，它们之间也就不会发生电子的迁移，但是由于此时栅极2电压会有一个高电位切换为低电位的瞬间，这个变化量就会通过栅极2和漏极7形成的寄生电容耦合到漏极7，这时漏极7和画素电极40之间就会产生电压差，导致漏极7和画素电极40之间发生了电荷的迁移，从而导致画素电极40发生变化。本实用新型解决这个问题的出发点就是添加一个导电层10，该导电层10和漏极7形成一个补充电容C_补充，然后通过第一CK信号走线31与第三CK信号走线33分别给予栅极2和导电层10相反的电位信号，抵消了寄生电容与补充电容的耦合效应，也提高了器件的工作性能。

一种减小Feedthrough电压的高开口率阵列基板的制作方法，包括以下步骤：

S1、参阅图8，将第一金属层镀在玻璃衬底1的上表面，形成栅极2；栅极2用于开启和关闭TFT器件。

第一金属层的材料可以选择MO/AL/MO三层结构、Ti/AL/Ti三层结构、AL/MO双层结构(MO作为顶层)、AL/Ti双层结构(Ti作为顶层)等，PVD成膜。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次利用MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。

S2、参阅图9，将第一栅绝缘层3镀在所述玻璃衬底1与所述第一金属层的上表面；

第一栅绝缘层3的作用是充当绝缘介质也是栅极2与有源层5之间的电容介质，材质用SiOx单层或者SiNx/SiOx双层，CVD成膜，干式蚀刻。考虑到目前对TFT器件的要求是反应快，低功耗，而这些都是通过缩小TFT器件的方式来实现，而为了实现器件的小型化栅绝缘层就需要选择合适的高K材料(比如HfO2)，但是考虑到HfO2的界面存在较多的缺陷，如果直接与有源层5或者栅极2金属接触的话可能会影响器件的稳定性，所以可以考虑利用界面比较好的SiOx或SiNx(SiNx只能作为与栅金属层的接触膜层，如果作为与IGZO的接触面，SiNx膜层中成膜过程残留的H会破坏IGZO特性)充当接触面，比如SiOx/HfO2/SiOx三层结构作为GI绝缘层，其中为了保证体现高K材料的优势，HfO2在三层结构中的厚度需要相对SiOx更大。

S3、参阅图10，将第二金属层镀在所述第一栅绝缘层3的上表面，形成间隔分布的第一CK信号走线31、第二CK信号走线32、第三CK信号走线33、第四CK信号走线34与TP走线35，所述第一CK信号走线31、第二CK信号走线32、第三CK信号走线33、第四CK信号走线34位于所述栅极2的左方，所述TP走线35位于所述栅极2的右方；第一CK信号走线31用于传输第一行栅极2信号，第二CK信号走线32用于传输第二行栅极信号，第三CK信号走线33用于传输第一行导电层20信号，第四CK信号走线34用于传输第二行导电层信号。TP走线的全称是Touch Panel Senser Line；TP走线是给公共电极提供电压信号。

第二金属层的材料可以选择MO/AL/MO三层结构对、Ti/AL/Ti三层结构、AL/MO双层结构(MO作为顶层)、AL/Ti双层结构(Ti作为顶层)等，PVD成膜。

S4、参阅图11，将第二栅绝缘层4镀在所述第二金属层与第一栅绝缘层3的上表面；

第二栅绝缘层4的材料用SiOx单层或者SiNx/SiOx双层，CVD成膜，干式蚀刻。

S5、参阅图12，将有源层5镀在所述第二栅绝缘层4的上表面，所述有源层5位于所述栅极2的正上方；

有源层5的材料选择为IGZO等金属氧化物半导体，PVD成膜，蚀刻方式为湿刻。

S6、参阅图13，所述第二栅绝缘层4开设有第一挖孔41与第二挖孔42，所述第一挖孔41穿透所述第一栅绝缘层3，所述栅极2露出于所述第一挖孔41，所述第一CK信号走线31露出于所述第二挖孔42；

对于阵列基板的第一行，是在第一行栅极2的位置开设第一挖孔41，在第一CK信号走线31的位置开设第二挖孔42；对于阵列基板的第二行，是在第二行栅极2的位置开设第一挖孔41，在第二CK信号走线32的位置开设第二挖孔42。第一挖孔41与第二挖孔42都是在像素显示区11面外。

干式蚀刻挖出第一挖孔41和第二挖孔42，第一挖孔41与第二挖孔42的作用是提供第一CK信号走线31(或第二CK信号走线32)与栅极2的连接处，需要注意的是此处第一挖孔41和第二挖孔42的深度是不一样的，如果同时蚀刻第一挖孔41与第二挖孔42，蚀刻的时候第一挖孔41的位置处栅极2的顶层金属可能会存在过刻的情况发生，所以该方案在实现减小Feedthrough电压的前提下，以牺牲阻抗的方法提高了面板的开口率。

S7、参阅图14，将第三金属层镀在所述第二栅绝缘层4的上表面，形成了间隔分布的源极6、漏极7与第一信号连接线81，所述源极6与所述有源层5的左端连接，所述漏极7与所述有源层5的右端连接，所述第一信号连接线的右端811穿过所述第一挖孔41与所述栅极2连接，所述第一信号连接线的左端812穿过所述第二挖孔42与所述第一CK信号走线31连接；源极6与漏极7都在像素显示区11面内。

第三金属层的材料可以选择MO/AL/MO三层结构、Ti/AL/Ti三层结构，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。

S8、参阅图15，将钝化层9镀在所述第二栅绝缘层4、有源层5、第三金属层的上表面，所述钝化层9蚀刻出第三挖孔91与第四挖孔92，所述第三挖孔91与第四挖孔92都穿透所述第二栅绝缘层4，所述第三CK信号走线33露出于所述第三挖孔91，所述TP走线35露出于所述第四挖孔92；第三挖孔101是在像素显示区11面外，第四挖孔102是在像素显示区11面内。

对于阵列基板的第一行，是在第三CK信号走线33的位置开设第三挖孔91；对于阵列基板的第二行，是在第四CK信号走线34的位置开设第三挖孔91。

钝化层9的材料选择为SiO₂，CVD成膜，干式蚀刻挖出第三挖孔91与第四挖孔92。第三挖孔91的作用提供第三CK信号走线33与导电层10连接处，第四挖孔92的作用是提供公共电极20和TP走线35的连接处。所述TP走线35的上表面与所述第三CK信号走线33的上表面是相同高度，第三挖孔91与第四挖孔92的蚀刻深度为钝化层9和第二栅绝缘层4两层厚度，蚀刻深度都是一样的。

所述TP走线35的上表面低于所述漏极7的上表面。有助于使TP走线35设置在源漏极7金属线的下方，有助于提高阵列基板的开口率。

S9、参阅图16，将导电层10、第二信号连接线82与公共电极20镀在所述钝化层9的上表面，所述导电层10还位于所述漏极7的正上方，所述导电层10与所述第二信号连接线82的右端连接，所述第二信号连接线82的左端穿过所述第三挖孔91与所述第三CK信号走线33连接，所述公共电极20还与所述导电层10、第二信号连接线82间隔设置，所述公共电极20的引线穿过所述第四挖孔92与所述TP走线34连接；

液晶显示器的液晶Cst的一端连接画素电极40，另一端连接公共电极20。TP走线是给公共电极提供电压信号。

导电层10和公共电极20的材料都选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。要求导电层10设计在漏极7正上方，目的是与源极6形成一个电容结构即补充电容，并且要求补充电容的电容大小与栅极2和漏极7形成的寄生电容的电容大小一致，这个可以通过调控导电层10正对面积和膜层距离做到电容相等。

S10、参阅图17，将外绝缘层30镀在所述钝化层9、导电层10、公共电极20的上表面；

所述外绝缘层30开设有第五挖孔301，所述第五挖孔穿透所述钝化层，所述漏极7露出于所述第五挖孔301；第五挖孔301是在像素显示区11面内。

外绝缘层30的材料选择可为SiOx、SiNO、SiNx等，CVD成膜。通过干刻挖通外绝缘层30和钝化层9直至露出漏极7，目的是提供画素电极40和漏极7的连接处。

S11、参阅图18，将画素电极40镀在所述外绝缘层30，所述画素电极40的引线穿过所述第五挖孔301与所述漏极7连接。

画素电极40的材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (7)

1.一种减小Feedthrough电压的高开口率阵列基板，其特征在于，包括：

玻璃衬底；

第一金属层，镀在所述玻璃衬底的上表面，形成栅极；

第一栅绝缘层，镀在所述玻璃衬底与所述第一金属层的上表面；

第二金属层，镀在所述第一栅绝缘层的上表面，形成间隔分布的第一CK信号走线、第三CK信号走线与TP走线，所述第一CK信号走线、第三CK信号走线位于所述栅极的左方，所述TP走线位于所述栅极的右方，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反；

第二栅绝缘层，镀在所述第二金属层与第一栅绝缘层的上表面，所述第二栅绝缘层开设有第一挖孔与第二挖孔，所述第一挖孔穿透所述第一栅绝缘层，所述栅极露出于所述第一挖孔，所述第一CK信号走线露出于所述第二挖孔；

有源层，镀在所述第二栅绝缘层的上表面，还位于所述栅极的正上方；

第三金属层，镀在所述第二栅绝缘层的上表面，形成了间隔分布的源极、漏极与第一信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述第一信号连接线的右端穿过所述第一挖孔与所述栅极连接，所述第一信号连接线的左端穿过所述第二挖孔与所述第一CK信号走线连接；

钝化层，镀在所述第二栅绝缘层、有源层、第三金属层的上表面，所述钝化层开设有第三挖孔与第四挖孔，所述第三挖孔与第四挖孔都穿透所述第二栅绝缘层，所述第三CK信号走线露出于所述第三挖孔，所述TP走线露出于所述第四挖孔；

导电层，镀在所述钝化层的上表面，还位于所述漏极的正上方，所述钝化层的上表面还镀有第二信号连接线，所述导电层与所述第二信号连接线的右端连接，所述第二信号连接线的左端穿过所述第三挖孔与所述第三CK信号走线连接；

公共电极，镀在所述钝化层的上表面，还与所述导电层间隔设置，所述公共电极的引线穿过所述第四挖孔与所述TP走线连接；

外绝缘层，镀在所述钝化层、导电层、公共电极的上表面，所述外绝缘层开设有第五挖孔，所述第五挖孔穿透所述钝化层，所述漏极露出于所述第五挖孔；

画素电极，镀在所述外绝缘层，所述画素电极的引线穿过所述第五挖孔与所述漏极连接。

2.根据权利要求1所述的一种减小Feedthrough电压的高开口率阵列基板，其特征在于，所述TP走线的上表面与所述第三CK信号走线的上表面是相同高度，所述TP走线的上表面低于所述漏极的上表面。

3.根据权利要求2所述的一种减小Feedthrough电压的高开口率阵列基板，其特征在于，所述第一金属层、第二金属层、第三金属层都是MO/AL/MO三层结构或者Ti/AL/Ti三层结构。

4.根据权利要求2所述的一种减小Feedthrough电压的高开口率阵列基板，其特征在于，所述栅绝缘层是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层是SiO₂材质，所述外绝缘层是SiOx或者SiNO或者SiNx材质。

5.根据权利要求2所述的一种减小Feedthrough电压的高开口率阵列基板，其特征在于，所述有源层是IGZO材质，所述导电层、画素电极与公共电极都是ITO材质。

6.根据权利要求1所述的一种减小Feedthrough电压的高开口率阵列基板，其特征在于，所述第二金属层还形成了间隔分布的第二CK信号走线与第四CK信号走线，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反；

所述第一CK信号走线是与第一行的阵列基板的栅极连接，所述第二CK信号走线是与第二行的阵列基板的栅极连接，所述第三CK信号走线是与第一行的阵列基板的导电层连接，所述第四CK信号走线是与第二行的阵列基板的导电层连接。

7.根据权利要求6所述的一种减小Feedthrough电压的高开口率阵列基板，其特征在于，所述第一CK信号走线的信号时序相位比所述第二CK信号走线的信号时序相位提早四分之一周期，所述第三CK信号走线的信号时序相位比所述第四CK信号走线的信号时序相位提早四分之一周期。

Images