CN106298793A - 自对准分栅闪存器件及其制造方法 - Google Patents
自对准分栅闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN106298793A CN106298793A CN201610874555.8A CN201610874555A CN106298793A CN 106298793 A CN106298793 A CN 106298793A CN 201610874555 A CN201610874555 A CN 201610874555A CN 106298793 A CN106298793 A CN 106298793A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- crystal silicon
- side wall
- floating boom
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000007667 floating Methods 0.000 claims abstract description 235
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 153
- 229920005591 polysilicon Polymers 0.000 claims abstract description 152
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 143
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 143
- 239000010703 silicon Substances 0.000 claims abstract description 143
- 239000013078 crystal Substances 0.000 claims abstract description 120
- 239000000463 material Substances 0.000 claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 28
- 230000001413 cellular effect Effects 0.000 claims abstract description 27
- 238000010276 construction Methods 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 162
- 239000000758 substrate Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 238000010009 beating Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种自对准分栅闪存器件，单元结构包括：多晶硅字线，多晶硅浮栅，源极多晶硅；第一浮栅侧墙覆盖多晶硅浮栅的顶部表面以及多晶硅字线的第一侧面；在多晶硅浮栅的第一侧面形成有第二浮栅侧墙；由相邻两个单元结构的第一和第二浮栅侧墙自对准定义出源极多晶硅的形成区域，且源极多晶硅的底部宽度由第二浮栅侧墙自对准定义；第二浮栅侧墙材料包括通过对多晶硅浮栅的第一侧面的硅进行热氧化形成的第一氧化层以及采用CVD HTO形成的第二氧化层。本发明还公开了一种自对准分栅闪存器件的制造方法。本发明能够提高器件的数据保持能力，能保证对源极多晶硅的底部宽度以及多晶硅浮栅的长度进行良好的控制。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种自对准分栅闪存器件；本发明还涉及一种自对准分栅闪存器件的制造方法。
背景技术
如图1所示，是现有自对准分栅闪存器件的单元结构的剖面示意图，以N型器件为例，现有自对准分栅闪存器件的单元结构形成于P型掺杂的半导体衬底如硅衬底101上，半导体衬底101的表面形成有耦合氧化层102和多晶硅浮栅(FG)103，栅氧化层104和多晶硅字线105；
所述多晶硅浮栅103的第二侧面和所述多晶硅字线105的第一侧面的底部之间隔离有隧穿氧化层106。
第一浮栅侧墙(FGSP1)107通过沉积和刻蚀工艺自对准形成于所述多晶硅字线105的第一侧面；第一浮栅侧墙107的底部还覆盖所述多晶硅浮栅103的顶部表面。
所述多晶硅浮栅103的侧面由所述第一浮栅侧墙107自对准定义。
在所述多晶硅浮栅103的第一侧面形成有第二浮栅侧墙108，所述第二浮栅侧墙(FGSP2)108由第二浮栅侧墙材料形成后再进行自对准刻蚀形成。所述第二浮栅侧墙108的材料为CVD HTO形成的氧化层。
由相邻两个所述单元结构的所述第一浮栅侧墙107和所述第二浮栅侧墙108自对准定义出源极多晶硅109的形成区域，且所述源极多晶硅109的底部宽度由所述第二浮栅侧墙108自对准定义。
在所述源极多晶硅109底部的所述半导体衬底101表面形成有N型重掺杂的源区111，所述源极多晶硅109和所述源区111直接接触；
所述多晶硅字线105的第二侧面形成有第三侧墙110，N型重掺杂的漏区112形成于所述半导体衬底101表面并和所述第三侧墙110自对准。
通常，所述第一浮栅侧墙107的组成材料为氧化硅。所述第三侧墙110的组成材料为氮化硅。
所述源极多晶硅109的顶部连接到由正面金属层图形组成的源极线(SL)，所述多晶硅字线105的顶部连接到由正面金属层图形组成的字线(WL)，所述漏区112的顶部连接到由正面金属层图形组成的位线(BL)。
在所述源极多晶硅109、所述多晶硅字线105和所述漏区112的表面都形成有金属硅化物。
器件擦除(Erase)时，存储于多晶硅浮栅103中的电荷通过FN隧穿的方式穿过隧穿氧化层106进入到多晶硅字线105中实现擦除。器件编程(Program)时，通过热电子注入的方式从多晶硅浮栅103底部形成的沟道注入到都多晶硅浮栅103中。
所述第二浮栅侧墙108主要用于实现SL即源极多晶硅109和FG即多晶硅浮栅103之间的隔离，现有技术中，所述第二浮栅侧墙108的材料采用CVD HTO形成的氧化层，CVD HTO的反应方程为：
SiH2Cl2(g)+2N2O(g)---SiO2(s)+N2(g)+HCl(g)。
FG到SL之间的漏电是影响分栅闪存数据保持能力(Data retention，DR)的可靠性一个因素，所以所述第二浮栅侧墙108的氧化硅的质量和厚度非常重要；现有方法中采用CVD HTO氧化层虽然能够对厚度进行比较好的控制且不会对所述源极多晶硅109的底部宽度以及多晶硅浮栅103的长度产生影响。但是由CVD HTO的反应方程可以看出，在反应过程中会有Cl离子的存在，这样在第二浮栅侧墙108也会引入Cl，Cl的存在可能会形成漏电路径(leakage path)，这会影响氧化层质量从而影响到器件的DR性能。
发明内容
本发明所要解决的技术问题是提供一种自对准分栅闪存器件，能够提高器件的数据保持能力，能保证对源极多晶硅的底部宽度以及多晶硅浮栅的长度进行良好的控制。为此，本发明还提供一种自对准分栅闪存器件的制造方法。
为解决上述技术问题，本发明提供的自对准分栅闪存器件的单元结构包括：多晶硅字线，多晶硅浮栅，源极多晶硅。
所述多晶硅浮栅的第二侧面具有一厚度逐渐增加的倾斜结构，所述多晶硅字线的厚度大于所述多晶硅浮栅的厚度，所述多晶硅字线的第一侧面通过隧穿氧化层从侧面覆盖所述多晶硅浮栅的第二侧面并延伸到所述多晶硅浮栅的第二侧面的顶部。
第一浮栅侧墙覆盖所述多晶硅浮栅的顶部表面以及所述多晶硅字线的第一侧面；所述多晶硅浮栅的第一侧面由所述第一浮栅侧墙自对准定义。
在所述多晶硅浮栅的第一侧面形成有第二浮栅侧墙，所述第二浮栅侧墙由第二浮栅侧墙材料形成后再进行自对准刻蚀形成。
由相邻两个所述单元结构的所述第一浮栅侧墙和所述第二浮栅侧墙自对准定义出所述源极多晶硅的形成区域，且所述源极多晶硅的底部宽度由所述第二浮栅侧墙自对准定义。
所述第二浮栅侧墙材料包括通过对所述多晶硅浮栅的第一侧面的硅进行热氧化形成的第一氧化层以及采用CVD HTO形成的第二氧化层。
所述第一氧化层直接和所述多晶硅浮栅的第一侧面接触并防止所述第二氧化层和所述多晶硅浮栅直接接触，从而避免所述第二氧化层中所含氯产生漏电路径并提高器件的数据保持能力。
所述第二氧化层叠加在所述第一氧化层的表面用于在增加所述第二浮栅侧墙的厚度时防止对所述多晶硅浮栅的过度消耗，减少所述第一氧化层对所述源极多晶硅的底部宽度以及所述多晶硅浮栅的长度的减少的影响。
进一步的改进是，单元结构形成于P型掺杂的半导体衬底上，所述多晶硅浮栅和所述半导体衬底隔离有耦合氧化层，所述多晶硅字线和所述半导体衬底隔离有栅氧化层。
在所述源极多晶硅底部的所述半导体衬底表面形成有N型重掺杂的源区，所述源极多晶硅和所述源区直接接触。
所述多晶硅字线的第二侧面形成有第三侧墙，N型重掺杂的漏区形成于所述半导体衬底表面并和所述第三侧墙自对准。
进一步的改进是，所述第一浮栅侧墙的组成材料为氧化硅。
进一步的改进是，所述第三侧墙的材料由氧化硅叠加氮化硅组成。
进一步的改进是，所述源极多晶硅的顶部连接到由正面金属层图形组成的源极线，所述多晶硅字线的顶部连接到由正面金属层图形组成的字线，所述漏区的顶部连接到由正面金属层图形组成的位线。
进一步的改进是，在所述源极多晶硅、所述多晶硅字线和所述漏区的表面都形成有金属硅化物。
进一步的改进是，所述第一氧化层的热氧化工艺为快速热氧化，温度为1000摄氏度，时间为10秒～60秒。
进一步的改进是，所述第二氧化层的CVD HTO的工艺气体为SiH2Cl2和N2O，工艺温度为800摄氏度。
进一步的改进是，所述半导体衬底为硅衬底。
为解决上述技术问题，本发明提供的自对准分栅闪存器件的制造方法中单元结构形成工艺包括如下步骤：
步骤一、在P型掺杂的半导体衬底上表面依次形成耦合氧化层、第一多晶硅层和第一氮化硅层。
步骤二、采用光刻工艺将后续相邻两个单元结构的多晶硅字线之间的区域打开，并将打开区域的所述第一氮化硅层完全去除，以所述第一氮化硅层为掩模对打开区域的所述第一多晶硅层进行部分刻蚀形成多晶硅浮栅所需要的厚度，所述第一多晶硅层被刻蚀区域还横向延伸到打开区域两侧的所述第一氮化硅层的底部并形成一厚度逐渐增加的倾斜结构。
步骤三、进行第一浮栅侧墙材料淀积，对所述第一浮栅侧墙材料进行自对准刻蚀在打开区域的所述第一氮化硅层的侧面形成第一浮栅侧墙。
以所述第一浮栅侧墙和所述第一氮化硅层为掩模对所述第一多晶硅层进行刻蚀形成多晶硅浮栅的第一侧面，所述多晶硅浮栅的第一侧面和所述第一浮栅侧墙的第一侧面自对准。
步骤四、进行硅的热氧化工艺从而在所述多晶硅浮栅的第一侧面形成第一氧化层。
步骤五、进行CVD HTO工艺形成第二氧化层，所述第二氧化层叠加在所述第一氧化层表面并一起组成第二浮栅侧墙材料。
步骤六、对所述第二浮栅侧墙材料进行自对准刻蚀形成第二浮栅侧墙。
由相邻两个所述单元结构的所述第一浮栅侧墙和所述第二浮栅侧墙自对准定义出源极多晶硅的形成区域，且所述源极多晶硅的底部宽度由所述第二浮栅侧墙自对准定义。
所述第一氧化层直接和所述多晶硅浮栅的第一侧面接触并防止所述第二氧化层和所述多晶硅浮栅直接接触，从而避免所述第二氧化层中所含氯产生漏电路径并提高器件的数据保持能力。
所述第二氧化层叠加在所述第一氧化层的表面用于在增加所述第二浮栅侧墙的厚度时防止对所述多晶硅浮栅的过度消耗，减少所述第一氧化层对所述源极多晶硅的底部宽度以及所述多晶硅浮栅的长度的减少的影响。
步骤七、在所述源极多晶硅的形成区域中形成所述源极多晶硅。
步骤八、去除所述第一氮化硅层并露出所述第一浮栅侧墙的第二侧面；对所述源极多晶硅和所述第一浮栅侧墙外的所述第一多晶硅层进行刻蚀形成所述多晶硅浮栅的第二侧面，所述第一浮栅侧墙的第二侧面呈L型使厚度逐渐增加的倾斜结构位于所述多晶硅浮栅的第二侧面。
步骤九、同时形成栅氧化层和隧穿氧化层，所述隧穿氧化层覆盖在所述多晶硅浮栅的第二侧面和所述第一浮栅侧墙的第二侧面，所述栅氧化层覆盖在所述多晶硅浮栅的第二侧面外的所述半导体衬底表面。
步骤十、形成第二多晶硅层，对所述第二多晶硅层进行光刻刻蚀形成多晶硅字线，所述多晶硅字线的厚度大于所述多晶硅浮栅的厚度，所述多晶硅字线的第一侧面通过隧穿氧化层从侧面覆盖所述多晶硅浮栅的第二侧面并延伸到所述多晶硅浮栅的第二侧面的顶部。
步骤十一、在所述多晶硅字线的第二侧面形成第三侧墙。
进一步的改进是，在步骤七中形成所述源极多晶硅之前还包括在所述源极多晶硅底部的所述半导体衬底表面形成N型重掺杂的源区的步骤，所述源极多晶硅和所述源区直接接触。
步骤十一形成所述第三侧墙之后还包括步骤：进行N型重掺杂注入形成漏区，所述漏区形成于所述半导体衬底表面并和所述第三侧墙自对准。
进一步的改进是，还包括步骤：
形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极线、字线和位线；所述源极多晶硅的顶部连接到所述源极线，所述多晶硅字线的顶部连接所述字线，所述漏区的顶部连接到所述位线。
进一步的改进是，形成所述层间膜之前还包括在所述源极多晶硅、所述多晶硅字线和所述漏区的表面都形成金属硅化物的步骤。
进一步的改进是，步骤九中采用相同的工艺同时形成所述栅氧化层和所述隧穿氧化层。
本发明综合考虑到了第二浮栅侧墙的用于实现源极多晶硅和多晶硅浮栅之间的隔离以及实现对源极多晶硅的底部宽度的自对准定义的两个功能作用，对第二浮栅侧墙材料进行了特别设置，第二浮栅侧墙材料由通过对多晶硅浮栅的第一侧面的硅进行热氧化形成的第一氧化层以及采用CVD HTO形成的第二氧化层叠加形成。其中，第一氧化层直接和多晶硅浮栅的第一侧面接触，能防止所述第二氧化层和多晶硅浮栅直接接触，从而能避免第二氧化层中所含氯产生漏电路径并提高器件的数据保持能力。
而第二氧化层是采用CVD HTO工艺形成，并不需要消耗硅且能实现对厚度的精确控制，故通过设置第二氧化层能够实现在增加第二浮栅侧墙的厚度时防止对多晶硅浮栅的过度消耗，减少第一氧化层对源极多晶硅的底部宽度以及多晶硅浮栅的长度的减少的影响，最后使得器件的单元结构的尺寸得到保证。也即本发明既能够提高器件的数据保持能力，又能保证对源极多晶硅的底部宽度以及多晶硅浮栅的长度进行良好的控制。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有自对准分栅闪存器件的单元结构的剖面示意图；
图2是本发明实施例自对准分栅闪存器件的单元结构的剖面示意图；
图3A-图3J本发明实施例自对准分栅闪存器件的制造方法各步骤中的器件剖面示意图。
具体实施方式
如图2所示，是本发明实施例自对准分栅闪存器件的单元结构的剖面示意图，本发明实施例自对准分栅闪存器件的单元结构包括：形成于P型掺杂的半导体衬底如硅衬底1上的多晶硅字线5、多晶硅浮栅3和源极多晶硅9。
所述多晶硅浮栅3的第二侧面具有一厚度逐渐增加的倾斜结构，所述多晶硅字线5的厚度大于所述多晶硅浮栅3的厚度，所述多晶硅字线5的第一侧面通过隧穿氧化层6从侧面覆盖所述多晶硅浮栅3的第二侧面并延伸到所述多晶硅浮栅3的第二侧面的顶部。
第一浮栅侧墙7覆盖所述多晶硅浮栅3的顶部表面以及所述多晶硅字线5的第一侧面；所述多晶硅浮栅3的第一侧面由所述第一浮栅侧墙自对准定义。
所述多晶硅浮栅3和所述半导体衬底1隔离有耦合氧化层2，所述多晶硅字线5和所述半导体衬底1隔离有栅氧化层4。
在所述多晶硅浮栅3的第一侧面形成有第二浮栅侧墙，所述第二浮栅侧墙由第二浮栅侧墙材料形成后再进行自对准刻蚀形成。
由相邻两个所述单元结构的所述第一浮栅侧墙7和所述第二浮栅侧墙自对准定义出所述源极多晶硅9的形成区域，且所述源极多晶硅9的底部宽度由所述第二浮栅侧墙自对准定义。
所述第二浮栅侧墙材料包括通过对所述多晶硅浮栅3的第一侧面的硅进行热氧化形成的第一氧化层8a以及采用CVD HTO形成的第二氧化层8b。较佳为，所述第一氧化层8a的热氧化工艺为快速热氧化，温度为1000摄氏度，时间为10秒～60秒。所述第二氧化层8b的CVD HTO的工艺气体为SiH2Cl2和N2O，工艺温度为800摄氏度。
所述第一氧化层8a直接和所述多晶硅浮栅3的第一侧面接触并防止所述第二氧化层8b和所述多晶硅浮栅3直接接触，从而避免所述第二氧化层8b中所含氯产生漏电路径并提高器件的数据保持能力。
所述第二氧化层8b叠加在所述第一氧化层8a的表面用于在增加所述第二浮栅侧墙的厚度时防止对所述多晶硅浮栅3的过度消耗，减少所述第一氧化层8a对所述源极多晶硅9的底部宽度以及所述多晶硅浮栅3的长度的减少的影响。
在所述源极多晶硅9底部的所述半导体衬底1表面形成有N型重掺杂的源区11，所述源极多晶硅9和所述源区11直接接触。
所述多晶硅字线5的第二侧面形成有第三侧墙10，N型重掺杂的漏区12形成于所述半导体衬底1表面并和所述第三侧墙10自对准。
较佳为，所述第一浮栅侧墙7的组成材料为氧化硅。所述第三侧墙10的材料由氧化硅叠加氮化硅组成。
所述源极多晶硅9的顶部连接到由正面金属层图形组成的源极线，所述多晶硅字线5的顶部连接到由正面金属层图形组成的字线，所述漏区12的顶部连接到由正面金属层图形组成的位线。
在所述源极多晶硅9、所述多晶硅字线5和所述漏区12的表面都形成有金属硅化物。
为了更清楚的说明本发明实施例，在一个具体实施方式中可以取如下参数：第一浮栅侧墙7的沉积厚度为3000埃。所述第一氧化层8a的厚度约为100埃，所述第二氧化层8b的厚度约为500埃。这些具体参数仅为了更详细说明本发明实施例，并不用于对本发明实施例的限制，这些参数能够根据实际情况进行改变或调整。
所述第二浮栅侧墙主要用于实现SL即源极多晶硅9和FG即多晶硅浮栅3之间的隔离；另一个比较重要作用是实现对源极多晶硅9的底部宽度的自对准定义。实现SL和FG之间的隔离主要是减少SL和FG之间的漏电，而实现对源极多晶硅9的底部宽度的自对准定义则需要对第二浮栅侧墙的厚度进行很好的控制。本领域技术人员知道，如果单独采用CVD HTO工艺形成第二浮栅侧墙，则CVD HTO工艺带来的Cl会产生漏电通道，从而降低SL和FG之间的隔离性能，进而降低器件的DR性能。而如果单独采用热氧化工艺形成第二浮栅侧墙，热氧化质量虽然较好但是会消耗多晶硅浮栅3的硅，且生长速度慢，热预算(thermal budget)大。所以热氧化工艺会对多晶硅浮栅3的长度造成影响同时最后也会影响到源极多晶硅9的宽度。
本发明实施例则综合考虑到了第二浮栅侧墙的用于实现源极多晶硅和多晶硅浮栅之间的隔离以及实现对源极多晶硅的底部宽度的自对准定义的两个功能作用，对第二浮栅侧墙材料进行了特别设置，第二浮栅侧墙材料由通过对多晶硅浮栅3的第一侧面的硅进行热氧化形成的第一氧化层8a以及采用CVD HTO形成的第二氧化层8b叠加形成，也即本发明实施例综合材料和热氧化层和CVD HTO氧化层。第一氧化层8a直接和多晶硅浮栅3的第一侧面接触，能防止所述第二氧化层8b和多晶硅浮栅3直接接触，从而能避免第二氧化层8b中所含氯产生漏电路径并提高器件的数据保持能力。
而第二氧化层8b是采用CVD HTO工艺形成，并不需要消耗硅且能实现对厚度的精确控制，故通过设置第二氧化层8b能够实现在增加第二浮栅侧墙的厚度时防止对多晶硅浮栅3的过度消耗，减少第一氧化层8a对源极多晶硅9的底部宽度以及多晶硅浮栅3的长度的减少的影响，最后使得器件的单元结构的尺寸得到保证。也即本发明实施例既能够提高器件的数据保持能力，又能保证对源极多晶硅9的底部宽度以及多晶硅浮栅3的长度进行良好的控制。
如图3A至图3J所示，本发明实施例自对准分栅闪存器件的制造方法各步骤中的器件剖面示意图，本发明实施例自对准分栅闪存器件的制造方法的单元结构形成工艺包括如下步骤：
步骤一、如图3A所示，在P型掺杂的半导体衬底如硅衬底1上表面依次形成耦合氧化层2、第一多晶硅层3和第一氮化硅层201。
步骤二、如图3B所示，采用光刻工艺将后续相邻两个单元结构的多晶硅字线5之间的区域打开，并将打开区域202的所述第一氮化硅层201完全去除，以所述第一氮化硅层201为掩模对打开区域202的所述第一多晶硅层3进行部分刻蚀形成多晶硅浮栅3所需要的厚度，所述第一多晶硅层3被刻蚀区域还横向延伸到打开区域202两侧的所述第一氮化硅层201的底部并形成一厚度逐渐增加的倾斜结构，倾斜结构如虚线框203所示。
在其它实施例中，还能在进行打开区域202的光刻刻蚀之前，在需要形成浅沟槽隔离的区域形成浅沟槽隔离结构。
步骤三、如图3C所示，进行第一浮栅侧墙材料淀积，对所述第一浮栅侧墙材料进行自对准刻蚀在打开区域202的所述第一氮化硅层201的侧面形成第一浮栅侧墙7。较佳为，所述第一浮栅侧墙7的组成材料为氧化硅。
如图3D所示，以所述第一浮栅侧墙7和所述第一氮化硅层201为掩模对所述第一多晶硅层3进行刻蚀形成多晶硅浮栅3的第一侧面，所述多晶硅浮栅3的第一侧面和所述第一浮栅侧墙7的第一侧面自对准。
如图3E所示，进行表面清洗，该清洗工艺会去除打开区域202的所述耦合氧化层2。
步骤四、如图3F所示，进行硅的热氧化工艺从而在所述多晶硅浮栅3的第一侧面形成第一氧化层8a。较佳为，所述第一氧化层8a的热氧化工艺为快速热氧化，温度为1000摄氏度，时间为10秒～60秒。
步骤五、如图3G所示，进行CVD HTO工艺形成第二氧化层8b，所述第二氧化层8b叠加在所述第一氧化层8a表面并一起组成第二浮栅侧墙材料。较佳为，所述第二氧化层8b的CVD HTO的工艺气体为SiH2Cl2和N2O，工艺温度为800摄氏度。
步骤六、如图3H所示，对所述第二浮栅侧墙材料进行自对准刻蚀形成第二浮栅侧墙。
由相邻两个所述单元结构的所述第一浮栅侧墙7和所述第二浮栅侧墙自对准定义出源极多晶硅9的形成区域，且所述源极多晶硅9的底部宽度由所述第二浮栅侧墙自对准定义。
所述第一氧化层8a直接和所述多晶硅浮栅3的第一侧面接触并防止所述第二氧化层8b和所述多晶硅浮栅3直接接触，从而避免所述第二氧化层8b中所含氯产生漏电路径并提高器件的数据保持能力。
所述第二氧化层8b叠加在所述第一氧化层8a的表面用于在增加所述第二浮栅侧墙的厚度时防止对所述多晶硅浮栅3的过度消耗，减少所述第一氧化层8a对所述源极多晶硅9的底部宽度以及所述多晶硅浮栅3的长度的减少的影响。
步骤七、如图3I所示，进行N型重掺杂的自对准源漏注入分别在所述源极多晶硅9底部的所述半导体衬底1表面形成源区11。在所述源极多晶硅9的形成区域中形成所述源极多晶硅9。所述源极多晶硅9和所述源区11直接接触。
步骤八、如图3J所示，去除所述第一氮化硅层201并露出所述第一浮栅侧墙7的第二侧面；对所述源极多晶硅9和所述第一浮栅侧墙7外的所述第一多晶硅层3进行刻蚀形成所述多晶硅浮栅3的第二侧面，所述第一浮栅侧墙7的第二侧面呈L型使厚度逐渐增加的倾斜结构位于所述多晶硅浮栅3的第二侧面。
步骤九、如图2所示，形成栅氧化层4和隧穿氧化层6，较佳为，本发明实施例方法中采用相同的工艺同时形成栅氧化层4和隧穿氧化层6。
所述隧穿氧化层6覆盖在所述多晶硅浮栅3的第二侧面和所述第一浮栅侧墙7的第二侧面，所述栅氧化层4覆盖在所述多晶硅浮栅3的第二侧面外的所述半导体衬底1表面。
步骤十、如图2所示，形成第二多晶硅层5，对所述第二多晶硅层5进行光刻刻蚀形成多晶硅字线5，所述多晶硅字线5的厚度大于所述多晶硅浮栅3的厚度，所述多晶硅字线5的第一侧面通过隧穿氧化层6从侧面覆盖所述多晶硅浮栅3的第二侧面并延伸到所述多晶硅浮栅3的第二侧面的顶部。
步骤十一、如图2所示，在所述多晶硅字线5的第二侧面形成第三侧墙10。
较佳为，所述第三侧墙10的材料由氧化硅叠加氮化硅组成。
进行N型重掺杂的自对准源漏注入在所述半导体衬底1表面形成和所述第三侧墙10自对准的漏区12。
在所述源极多晶硅9、所述多晶硅字线5和所述漏区12的表面都形成金属硅化物。
形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极线、字线和位线；所述源极多晶硅9的顶部连接到所述源极线，所述多晶硅字线5的顶部连接所述字线，所述漏区12的顶部连接到所述位线。
为了更清楚的说明本发明实施例方法，在一个具体实施方式中可以取如下参数：第一浮栅侧墙7的沉积厚度为3000埃。所述第一氧化层8a的厚度约为100埃，所述第二氧化层8b的厚度约为500埃。这些具体参数仅为了更详细说明本发明实施例，并不用于对本发明实施例的限制，这些参数能够根据实际情况进行改变或调整。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (19)
1.一种自对准分栅闪存器件，其特征在于，单元结构包括：多晶硅字线，多晶硅浮栅，源极多晶硅；
所述多晶硅浮栅的第二侧面具有一厚度逐渐增加的倾斜结构，所述多晶硅字线的厚度大于所述多晶硅浮栅的厚度，所述多晶硅字线的第一侧面通过隧穿氧化层从侧面覆盖所述多晶硅浮栅的第二侧面并延伸到所述多晶硅浮栅的第二侧面的顶部；
第一浮栅侧墙覆盖所述多晶硅浮栅的顶部表面以及所述多晶硅字线的第一侧面；所述多晶硅浮栅的第一侧面由所述第一浮栅侧墙自对准定义；
在所述多晶硅浮栅的第一侧面形成有第二浮栅侧墙，所述第二浮栅侧墙由第二浮栅侧墙材料形成后再进行自对准刻蚀形成；
由相邻两个所述单元结构的所述第一浮栅侧墙和所述第二浮栅侧墙自对准定义出所述源极多晶硅的形成区域，且所述源极多晶硅的底部宽度由所述第二浮栅侧墙自对准定义；
所述第二浮栅侧墙材料包括通过对所述多晶硅浮栅的第一侧面的硅进行热氧化形成的第一氧化层以及采用CVD HTO形成的第二氧化层；
所述第一氧化层直接和所述多晶硅浮栅的第一侧面接触并防止所述第二氧化层和所述多晶硅浮栅直接接触，从而避免所述第二氧化层中所含氯产生漏电路径并提高器件的数据保持能力；
所述第二氧化层叠加在所述第一氧化层的表面用于在增加所述第二浮栅侧墙的厚度时防止对所述多晶硅浮栅的过度消耗，减少所述第一氧化层对所述源极多晶硅的底部宽度以及所述多晶硅浮栅的长度的减少的影响。
2.如权利要求1所述的自对准分栅闪存器件，其特征在于：单元结构形成于P型掺杂的半导体衬底上，所述多晶硅浮栅和所述半导体衬底隔离有耦合氧化层，所述多晶硅字线和所述半导体衬底隔离有栅氧化层；
在所述源极多晶硅底部的所述半导体衬底表面形成有N型重掺杂的源区，所述源极多晶硅和所述源区直接接触；
所述多晶硅字线的第二侧面形成有第三侧墙，N型重掺杂的漏区形成于所述半导体衬底表面并和所述第三侧墙自对准。
3.如权利要求1或2所述的自对准分栅闪存器件，其特征在于：所述第一浮栅侧墙的组成材料为氧化硅。
4.如权利要求2所述的自对准分栅闪存器件，其特征在于：所述第三侧墙的材料由氧化硅叠加氮化硅组成。
5.如权利要求2所述的自对准分栅闪存器件，其特征在于：所述源极多晶硅的顶部连接到由正面金属层图形组成的源极线，所述多晶硅字线的顶部连接到由正面金属层图形组成的字线，所述漏区的顶部连接到由正面金属层图形组成的位线。
6.如权利要求5所述的自对准分栅闪存器件，其特征在于：在所述源极多晶硅、所述多晶硅字线和所述漏区的表面都形成有金属硅化物。
7.如权利要求1所述的自对准分栅闪存器件，其特征在于：所述第一氧化层的热氧化工艺为快速热氧化，温度为1000摄氏度，时间为10秒～60秒。
8.如权利要求1所述的自对准分栅闪存器件，其特征在于：所述第二氧化层的CVD HTO的工艺气体为SiH2Cl2和N2O，工艺温度为800摄氏度。
9.如权利要求2所述的自对准分栅闪存器件，其特征在于：所述半导体衬底为硅衬底。
10.一种自对准分栅闪存器件的制造方法，其特征在于，单元结构形成工艺包括如下步骤：
步骤一、在P型掺杂的半导体衬底上表面依次形成耦合氧化层、第一多晶硅层和第一氮化硅层；
步骤二、采用光刻工艺将后续相邻两个单元结构的多晶硅字线之间的区域打开，并将打开区域的所述第一氮化硅层完全去除，以所述第一氮化硅层为掩模对打开区域的所述第一多晶硅层进行部分刻蚀形成多晶硅浮栅所需要的厚度，所述第一多晶硅层被刻蚀区域还横向延伸到打开区域两侧的所述第一氮化硅层的底部并形成一厚度逐渐增加的倾斜结构；
步骤三、进行第一浮栅侧墙材料淀积，对所述第一浮栅侧墙材料进行自对准刻蚀在打开区域的所述第一氮化硅层的侧面形成第一浮栅侧墙；
以所述第一浮栅侧墙和所述第一氮化硅层为掩模对所述第一多晶硅层进行刻蚀形成多晶硅浮栅的第一侧面，所述多晶硅浮栅的第一侧面和所述第一浮栅侧墙的第一侧面自对准；
步骤四、进行硅的热氧化工艺从而在所述多晶硅浮栅的第一侧面形成第一氧化层；
步骤五、进行CVD HTO工艺形成第二氧化层，所述第二氧化层叠加在所述第一氧化层表面并一起组成第二浮栅侧墙材料；
步骤六、对所述第二浮栅侧墙材料进行自对准刻蚀形成第二浮栅侧墙；
由相邻两个所述单元结构的所述第一浮栅侧墙和所述第二浮栅侧墙自对准定义出源极多晶硅的形成区域，且所述源极多晶硅的底部宽度由所述第二浮栅侧墙自对准定义；
所述第一氧化层直接和所述多晶硅浮栅的第一侧面接触并防止所述第二氧化层和所述多晶硅浮栅直接接触，从而避免所述第二氧化层中所含氯产生漏电路径并提高器件的数据保持能力；
所述第二氧化层叠加在所述第一氧化层的表面用于在增加所述第二浮栅侧墙的厚度时防止对所述多晶硅浮栅的过度消耗，减少所述第一氧化层对所述源极多晶硅的底部宽度以及所述多晶硅浮栅的长度的减少的影响；
步骤七、在所述源极多晶硅的形成区域中形成所述源极多晶硅；
步骤八、去除所述第一氮化硅层并露出所述第一浮栅侧墙的第二侧面；对所述源极多晶硅和所述第一浮栅侧墙外的所述第一多晶硅层进行刻蚀形成所述多晶硅浮栅的第二侧面，所述第一浮栅侧墙的第二侧面呈L型使厚度逐渐增加的倾斜结构位于所述多晶硅浮栅的第二侧面；
步骤九、形成栅氧化层和隧穿氧化层，所述隧穿氧化层覆盖在所述多晶硅浮栅的第二侧面和所述第一浮栅侧墙的第二侧面，所述栅氧化层覆盖在所述多晶硅浮栅的第二侧面外的所述半导体衬底表面；
步骤十、形成第二多晶硅层，对所述第二多晶硅层进行光刻刻蚀形成多晶硅字线，所述多晶硅字线的厚度大于所述多晶硅浮栅的厚度，所述多晶硅字线的第一侧面通过隧穿氧化层从侧面覆盖所述多晶硅浮栅的第二侧面并延伸到所述多晶硅浮栅的第二侧面的顶部；
步骤十一、在所述多晶硅字线的第二侧面形成第三侧墙。
11.如权利要求10所述的自对准分栅闪存器件的制造方法，其特征在于：
在步骤七中形成所述源极多晶硅之前还包括在所述源极多晶硅底部的所述半导体衬底表面形成N型重掺杂的源区的步骤，所述源极多晶硅和所述源区直接接触；
步骤十一形成所述第三侧墙之后还包括步骤：进行N型重掺杂注入形成漏区，所述漏区形成于所述半导体衬底表面并和所述第三侧墙自对准。
12.如权利要求10或11所述的自对准分栅闪存器件的制造方法，其特征在于：所述第一浮栅侧墙的组成材料为氧化硅。
13.如权利要求11所述的自对准分栅闪存器件的制造方法，其特征在于：所述第三侧墙的材料由氧化硅叠加氮化硅组成。
14.如权利要求11所述的自对准分栅闪存器件的制造方法，其特征在于：还包括步骤：
形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极线、字线和位线；所述源极多晶硅的顶部连接到所述源极线，所述多晶硅字线的顶部连接所述字线，所述漏区的顶部连接到所述位线。
15.如权利要求14所述的自对准分栅闪存器件的制造方法，其特征在于：形成所述层间膜之前还包括在所述源极多晶硅、所述多晶硅字线和所述漏区的表面都形成金属硅化物的步骤。
16.如权利要求10所述的自对准分栅闪存器件的制造方法，其特征在于：所述第一氧化层的热氧化工艺为快速热氧化，温度为1000摄氏度，时间为10秒～60秒。
17.如权利要求10所述的自对准分栅闪存器件的制造方法，其特征在于：所述第二氧化层的CVD HTO的工艺气体为SiH2Cl2和N2O，工艺温度为800摄氏度。
18.如权利要求11所述的自对准分栅闪存器件，其特征在于：所述半导体衬底为硅衬底。
19.如权利要求10所述的自对准分栅闪存器件，其特征在于：步骤九中采用相同的工艺同时形成所述栅氧化层和所述隧穿氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610874555.8A CN106298793B (zh) | 2016-09-30 | 2016-09-30 | 自对准分栅闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610874555.8A CN106298793B (zh) | 2016-09-30 | 2016-09-30 | 自对准分栅闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298793A true CN106298793A (zh) | 2017-01-04 |
| CN106298793B CN106298793B (zh) | 2019-02-05 |
Family
ID=57717045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610874555.8A Active CN106298793B (zh) | 2016-09-30 | 2016-09-30 | 自对准分栅闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298793B (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609506A (zh) * | 2016-01-27 | 2016-05-25 | 武汉新芯集成电路制造有限公司 | 分离式栅闪存结构 |
| CN107068772A (zh) * | 2017-05-11 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法 |
| CN107221533A (zh) * | 2017-05-23 | 2017-09-29 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的制造方法 |
| CN108807396A (zh) * | 2018-05-17 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 二比特分栅sonos闪存存储器的制造方法 |
| CN108878440A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN109148464A (zh) * | 2018-07-26 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 分栅sonos的制造方法 |
| CN109273449A (zh) * | 2018-09-11 | 2019-01-25 | 上海华虹宏力半导体制造有限公司 | 存储器及其制造方法 |
| CN109427885A (zh) * | 2017-08-25 | 2019-03-05 | 宁波比亚迪半导体有限公司 | 半导体功率器件及其制备方法 |
| CN109712981A (zh) * | 2019-01-02 | 2019-05-03 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法 |
| CN109727986A (zh) * | 2018-12-29 | 2019-05-07 | 上海华力微电子有限公司 | 分栅闪存的制造方法 |
| CN109801916A (zh) * | 2019-01-22 | 2019-05-24 | 上海华虹宏力半导体制造有限公司 | 一种擦除增强型nord闪存及其制备方法 |
| WO2020078275A1 (zh) * | 2018-10-15 | 2020-04-23 | 无锡华润上华科技有限公司 | Flash器件及其制备方法 |
| CN111712900A (zh) * | 2018-02-13 | 2020-09-25 | 微芯片技术股份有限公司 | 用于控制存储器单元中的源极区形成的浮栅间隔部 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1622309A (zh) * | 2003-11-24 | 2005-06-01 | 海力士半导体有限公司 | 隔离半导体元件的方法 |
| CN103050446A (zh) * | 2012-12-20 | 2013-04-17 | 上海宏力半导体制造有限公司 | 分栅快闪存储器及其形成方法 |
| CN103278518A (zh) * | 2013-04-28 | 2013-09-04 | 上海宏力半导体制造有限公司 | 氧化层中的氯含量的检测方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
-
2016
- 2016-09-30 CN CN201610874555.8A patent/CN106298793B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1622309A (zh) * | 2003-11-24 | 2005-06-01 | 海力士半导体有限公司 | 隔离半导体元件的方法 |
| CN103050446A (zh) * | 2012-12-20 | 2013-04-17 | 上海宏力半导体制造有限公司 | 分栅快闪存储器及其形成方法 |
| CN103278518A (zh) * | 2013-04-28 | 2013-09-04 | 上海宏力半导体制造有限公司 | 氧化层中的氯含量的检测方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609506B (zh) * | 2016-01-27 | 2018-09-21 | 武汉新芯集成电路制造有限公司 | 分离式栅闪存结构 |
| CN105609506A (zh) * | 2016-01-27 | 2016-05-25 | 武汉新芯集成电路制造有限公司 | 分离式栅闪存结构 |
| CN107068772B (zh) * | 2017-05-11 | 2019-10-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法 |
| CN107068772A (zh) * | 2017-05-11 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法 |
| CN107221533A (zh) * | 2017-05-23 | 2017-09-29 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的制造方法 |
| CN107221533B (zh) * | 2017-05-23 | 2019-11-26 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的制造方法 |
| CN109427885A (zh) * | 2017-08-25 | 2019-03-05 | 宁波比亚迪半导体有限公司 | 半导体功率器件及其制备方法 |
| CN111712900B (zh) * | 2018-02-13 | 2023-09-15 | 微芯片技术股份有限公司 | 用于控制存储器单元中的源极区形成的浮栅间隔部 |
| CN111712900A (zh) * | 2018-02-13 | 2020-09-25 | 微芯片技术股份有限公司 | 用于控制存储器单元中的源极区形成的浮栅间隔部 |
| CN108807396A (zh) * | 2018-05-17 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 二比特分栅sonos闪存存储器的制造方法 |
| CN108878440A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN109148464A (zh) * | 2018-07-26 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 分栅sonos的制造方法 |
| CN109273449B (zh) * | 2018-09-11 | 2020-09-25 | 上海华虹宏力半导体制造有限公司 | 存储器及其制造方法 |
| CN109273449A (zh) * | 2018-09-11 | 2019-01-25 | 上海华虹宏力半导体制造有限公司 | 存储器及其制造方法 |
| WO2020078275A1 (zh) * | 2018-10-15 | 2020-04-23 | 无锡华润上华科技有限公司 | Flash器件及其制备方法 |
| US11605641B2 (en) | 2018-10-15 | 2023-03-14 | Csmc Technologies Fab2 Co., Ltd. | Flash device and manufacturing method thereof |
| CN109727986A (zh) * | 2018-12-29 | 2019-05-07 | 上海华力微电子有限公司 | 分栅闪存的制造方法 |
| CN109727986B (zh) * | 2018-12-29 | 2021-04-13 | 上海华力微电子有限公司 | 分栅闪存的制造方法 |
| CN109712981A (zh) * | 2019-01-02 | 2019-05-03 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法 |
| CN109801916A (zh) * | 2019-01-22 | 2019-05-24 | 上海华虹宏力半导体制造有限公司 | 一种擦除增强型nord闪存及其制备方法 |
| CN109801916B (zh) * | 2019-01-22 | 2020-10-27 | 上海华虹宏力半导体制造有限公司 | 一种擦除增强型nord闪存及其制备方法 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298793B (zh) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298793B (zh) | 自对准分栅闪存器件及其制造方法 | |
| US7087955B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US9361981B2 (en) | Methods of forming and programming memory devices with isolation structures | |
| JP2008053498A (ja) | 半導体装置およびその製造方法 | |
| US10192879B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20080035799A (ko) | 노어형 불 휘발성 메모리 소자 및 이를 형성하기 위한 형성방법 | |
| US7368345B2 (en) | Flash memory devices and methods of fabricating the same | |
| US6399466B2 (en) | Method of manufacturing non-volatile semiconductor memory device storing charge in gate insulating layer therein | |
| US6674133B2 (en) | Twin bit cell flash memory device | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| US20030178671A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN106024792A (zh) | 半导体器件及其制造方法 | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| KR100654359B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
| CN105118832B (zh) | Sonos存储器及其制造方法 | |
| KR20080021885A (ko) | 이이피롬 장치 및 그 제조 방법 | |
| CN102569303A (zh) | 浮栅型半导体存储器件及其制造方法 | |
| WO2016157393A1 (ja) | 半導体装置およびその製造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| JP2004266203A (ja) | 半導体装置及びその製造方法 | |
| CN102034762A (zh) | Nor型闪存的制作方法 | |
| KR101057744B1 (ko) | 비휘발성 메모리 소자의 게이트 전극 형성방법 | |
| KR20080084188A (ko) | 비휘발성 메모리 및 그의 소자의 제조 방법 | |
| JPH1140681A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |