CN109727986B - 分栅闪存的制造方法 - Google Patents

Abstract

本发明公开了一种分栅闪存的制造方法，包括：在半导体衬底中形成场氧并隔离出多个有源区，各有源区包括多条呈条形结构且互相平行的有源区行，源区对应的各行有源区行在列方向上连通成一整条并形成有源区列；形成选择栅，各选择栅呈条形列结构且互相平行；形成浮栅，浮栅形成在对应的选择栅的第一侧的有源区行上；形成擦除栅，各擦除栅覆盖在选择栅第一侧的顶部表面并延伸到浮栅的顶部；将各浮栅的和有源区列垂直的两侧面用介质层覆盖；形成光刻胶图形将有源区列、擦除栅的靠近第一侧的部分区域和第一侧外的各浮栅也打开；进行源注入。本发明能在源注入中对浮栅进行保护，防止源注入对沟道穿通产生影响，从而提高器件的性能。

Description

分栅闪存的制造方法

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种分栅(split-gate)闪存(Flash)的制造方法。

背景技术

随着时代的发展，Flash作为一种低价格、易于编程、擦除的非易失性内存，已被越来越广泛的应用。最近，基于分离栅极即分栅或称为分裂栅技术的超级(Super)Flash受到人们的广泛关注，相对于常规Flash，分栅Flash结构更加复杂，具有多层多晶硅(Ploy)的特殊结构，如硅存储技术公司(SST)的ESF3型号的Flash。相比于传统Flash，这种新颖的的分栅Flash由于采用较厚的隧道电介质层，具有卓越的可靠性，以及无过擦除等优点。目前典型的SST ESF3在汽车电子、微程序控制器、以及物联网等领域展现出瞩目的应用前景。

为了实现更加优越的性能，在SST ESF3的基础上，一种新型的SuperFlash如SilvoFlash被构想处来，作为一种新型的分栅Flash，相对于ESF3，它在结构上做了更多的优化。首先Silvo Flash的整体是一个哨型结构，拥有四种不同功能的栅极，分别为：选择栅(SG)、浮栅(FG)、擦除栅(EP)，控制栅(CG)，并且在栅极上做了更多的优化，像擦除栅和控制栅的位置进行了替换。Silvo Flash基本性能的实现往往需要不同栅极之间的协调合作，而这很容易产生沟道间的穿通现象，极大的影响了器件的基本性能。

发明内容

本发明所要解决的技术问题是提供一种分栅闪存的制造方法，能在源注入中对浮栅进行保护，防止源注入对沟道穿通产生影响，从而提高器件的性能。

为解决上述技术问题，本发明提供的分栅闪存的制造方法包括如下步骤：

步骤一、在半导体衬底中形成场氧，由所述场氧隔离出多个有源区，各所述有源区包括多条呈条形结构且互相平行的有源区行，各所述场氧也呈条形行结构；所述分栅闪存包括源区，所述源区的区域中的各行所述有源区行在列方向上连通成一整条并形成有源区列，同一行上的各所述场氧在所述有源区列处断开。

步骤二、依次形成第一栅介质层和第一导电材料层，采用光刻加刻蚀工艺对所述第一导电材料层进行图形化形成多个选择栅；各所述选择栅呈条形列结构且互相平行，各所述选择栅覆盖同一列上的各所述有源区行和各所述场氧，所述第一栅介质层隔离在对应的所述选择栅和所述有源区行之间。

步骤三、依次形成第二栅介质层和第二导电材料层，采用光刻加刻蚀工艺对所述第二导电材料层进行图形化形成多个浮栅；各所述浮栅形成在对应的所述选择栅的第一侧的所述有源区行上，所述选择栅的第一侧的所述场氧、所述选择栅的顶部表面、所述选择栅的第二侧外部以及所述有源区列上的所述第二导电材料层被去除。

所述第二栅介质层隔离在对应的所述浮栅和底部的所述有源区行之间以及所述浮栅和所述选择栅之间。

步骤四、依次形成第三栅介质层和第三导电材料层，采用光刻加刻蚀工艺对所述第三导电材料层进行图形化形成多个擦除栅。

各所述擦除栅呈条形列结构且互相平行，各所述擦除栅覆盖在对应列的所述选择栅的靠近第一侧的顶部表面并延伸到对应的所述浮栅的顶部，各所述选择栅的靠近第二侧的顶部表面露出。

所述第三栅介质层隔离在对应的所述擦除栅和所述选择栅之间以及所述擦除栅和所述浮栅之间。

步骤五、将各所述浮栅的位于对应的所述有源区行一侧的两侧面用第一介质层覆盖，各所述浮栅的位于对应的所述有源区列一侧的侧面打开。

步骤六、采用光刻工艺形成光刻胶图形，所述光刻胶图形将所述选择栅的全部区域以及所述擦除栅的靠近第二侧的部分区域以及所述选择栅的第二侧外的区域覆盖，所述擦除栅的靠近第一侧的部分区域以及所述擦除栅的第一侧外的各所述浮栅以及所述有源区列打开。

步骤七、以所述光刻胶图形为掩模进行源注入在所述有源区列中形成源区，通过步骤五中形成的所述第一介质层对各所述浮栅的两个侧面的覆盖，能减少所述源注入对所述浮栅的掺杂产生影响并从而能防止所述浮栅底部的沟道产生穿通。

进一步改进是，所述半导体衬底为硅衬底。

进一步改进是，所述场氧为浅沟槽场，采用浅沟槽隔离工艺形成。

进一步改进是，所述第一导电材料层、所述第二导电材料层和所述第三导电材料层的材料都为多晶硅。

进一步改进是，所述第一栅介质层包括氧化硅。

进一步改进是，所述第二栅介质层的材料包括氧化硅。

进一步改进是，所述第三栅介质层的材料包括氧化硅。

进一步改进是，步骤五中所述第一介质层的材料为氮化硅。

进一步改进是，所述第一介质层通过在形成所述擦除栅之后通过全面沉积再加刻蚀工艺形成在所述浮栅的对应的侧面。

进一步改进是，所述第一介质层对应的刻蚀工艺为湿法刻蚀。

进一步改进是，在步骤二至步骤四中，采用了氮化硅作为对应的刻蚀工艺的掩模或停止层，在步骤四完成之后具有氮化硅残留，步骤五中对残留的氮化硅进行刻蚀在所述浮栅的对应的侧面形成所述第一介质层。

进一步改进是，所述第一介质层对应的刻蚀工艺为湿法刻蚀。

进一步改进是，还包括步骤：

去除所述光刻胶图形，形成有所述源区的所述有源区列的顶部依次形成第四栅介质层和第四导电材料层，对所述第四导电材料层进行刻蚀形成控制栅，所述控制栅呈条形列结构，所述控制栅覆盖对应列上的各所述浮栅并延伸到相邻的所述擦除栅的顶部；

进一步改进是，还包括步骤：

在所述选择栅的第二侧外的各所述有源区行中形成漏区。

进一步改进是，还包括步骤：

形成层间膜，接触孔，正面金属层，对所述正面金属层进行图形化形成对应的电极线。

所述电极线包括位线，同一行上的各所述漏区都通过对应的接触孔连接到对应行的所述位数。

所述电极线包括源线，呈列结构的各所述源区通过对应的接触孔连接到对应的所述源线。

所述电极线包括字线，各所述选择栅通过对应的接触孔连接到对应的所述字线。

本发明在选择栅、浮栅和擦除栅形成之后，在进行源注入之前在浮栅的和源区所在有源区列垂直的方向上的两个侧面形成由第一介质层覆盖形成的保护层，从而能在源注入中对浮栅进行保护，能有效减少或避免源注入的杂质进入到浮栅中，并从而能避免源注入的杂质对沟道产生影响，能改善沟道的穿通性能，从而提高器件的性能。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有分栅闪存的单元结构的示意图；

图2A是现有分栅闪存的制造方法的源注入中器件的立体图；

图2B是现有分栅闪存的制造方法的源注入中器件的俯视图；

图2C是现有分栅闪存的制造方法的源注入对浮栅影响的示意图；

图3是本发明实施例分栅闪存的制造方法的流程图；

图4A是本发明实施例分栅闪存的制造方法的源注入中器件的立体图；

图4B是本发明实施例分栅闪存的制造方法的源注入中器件的俯视图；

图4C是本发明实施例分栅闪存的制造方法的源注入对浮栅影响的示意图。

具体实施方式

现有分栅闪存的制造方法：

由于本发明实施例方法是在对现有方法所存在的技术问题做进一步的分析得到的，故在详细介绍现有方法之前先介绍一下现有方法，如图1所示，是现有方法形成的分栅闪存的单元结构的示意图；如图2A所示，是现有分栅闪存的制造方法的源注入中器件的立体图；如图2B所示，是现有分栅闪存的制造方法的源注入中器件的俯视图，现有方法形成的分栅闪存的单元结构请参考图1所示，现有分栅闪存的制造方法包括如下步骤：

步骤一、如图1所示，在半导体衬底1中形成场氧101，由所述场氧101隔离出多个有源区102，各所述有源区102包括多条呈条形结构且互相平行的有源区行，各所述场氧101也呈条形行结构；所述分栅闪存包括源区9，所述源区9的区域中的各行所述有源区行在列方向上连通成一整条并形成有源区列，同一行上的各所述场氧101在所述有源区列处断开。所述有源区列的沿图2A中的线CC方向延伸。图1所示的单元结构图是沿图2A中的线BB方向的剖面。

所述半导体衬底1为硅衬底。

所述场氧101为浅沟槽场，采用浅沟槽隔离工艺形成。

步骤二、如图1所示，依次形成第一栅介质层4和第一导电材料层6，采用光刻加刻蚀工艺对所述第一导电材料层6进行图形化形成多个选择栅6；各所述选择栅6呈条形列结构且互相平行，各所述选择栅6覆盖同一列上的各所述有源区行和各所述场氧101，所述第一栅介质层4隔离在对应的所述选择栅6和所述有源区行之间。图2A中，所述选择栅6也用SG标出。

步骤三、如图1所示，依次形成第二栅介质层2和第二导电材料层3，采用光刻加刻蚀工艺对所述第二导电材料层3进行图形化形成多个浮栅3；各所述浮栅3形成在对应的所述选择栅6的第一侧的所述有源区行上，所述选择栅6的第一侧的所述场氧101、所述选择栅6的顶部表面、所述选择栅6的第二侧外部以及所述有源区列上的所述第二导电材料层3被去除。图2A中，所述浮栅3也用FG标出。

所述第二栅介质层2隔离在对应的所述浮栅3和底部的所述有源区行之间以及所述浮栅3和所述选择栅6之间，图1中所述浮栅3和所述选择栅6之间的隔离介质层用标记5表示，介质层5也能单独形成，所述第二栅介质层2会叠加或不叠加在所述介质层5中。

步骤四、如图1所示，依次形成第三栅介质层7和第三导电材料层8，采用光刻加刻蚀工艺对所述第三导电材料层8进行图形化形成多个擦除栅8。图2A中，所述擦除栅8也用EP标出。

各所述擦除栅8呈条形列结构且互相平行，各所述擦除栅8覆盖在对应列的所述选择栅6的靠近第一侧的顶部表面并延伸到对应的所述浮栅3的顶部，各所述选择栅6的靠近第二侧的顶部表面露出。

所述第三栅介质层7隔离在对应的所述擦除栅8和所述选择栅6之间以及所述擦除栅8和所述浮栅3之间。

通常，所述第一导电材料层6、所述第二导电材料层3和所述第三导电材料层8的材料都为多晶硅。

所述第一栅介质层4包括氧化硅。

所述第二栅介质层2的材料包括氧化硅。

所述第三栅介质层7的材料包括氧化硅。

步骤五、如图2A和图2B所示，采用光刻工艺形成光刻胶图形103，光刻胶图形103也用Mask标出；AA表示有源区(Active Area)。所述光刻胶图形103将所述选择栅6的全部区域以及所述擦除栅8的靠近第二侧的部分区域以及所述选择栅6的第二侧外的区域覆盖，所述擦除栅8的靠近第一侧的部分区域以及所述擦除栅8的第一侧外的各所述浮栅3以及所述有源区列打开。

步骤六、以所述光刻胶图形103为掩模进行如标记104所示对的源注入在所述有源区列中形成源区9，源注入也用implant标出。由图4A所示可知，所述源注入会注入到所述浮栅3在对应的有源区行一侧的侧面即虚线圈105所示的侧面中，这会影响器件的沟道穿通性能。

本发明实施例分栅闪存的制造方法：

如图3所示，是本发明实施例分栅闪存的制造方法的流程图，如图4A所示，是本发明实施例分栅闪存的制造方法的源注入中器件的立体图，如图4B所示，是本发明实施例分栅闪存的制造方法的源注入中器件的俯视图，本发明实施例方法形成的分栅闪存的单元结构请参考图1所示，本发明实施例分栅闪存的制造方法包括如下步骤：

步骤一、如图1所示，在半导体衬底1中形成场氧101，由所述场氧101隔离出多个有源区102，各所述有源区102包括多条呈条形结构且互相平行的有源区行，各所述场氧101也呈条形行结构；所述分栅闪存包括源区9，所述源区9的区域中的各行所述有源区行在列方向上连通成一整条并形成有源区列，同一行上的各所述场氧101在所述有源区列处断开。所述有源区列的沿图4A中的线CC方向延伸。图1所示的单元结构图是沿图4A中的线BB方向的剖面。

所述半导体衬底1为硅衬底。

所述场氧101为浅沟槽场，采用浅沟槽隔离工艺形成。

步骤二、如图1所示，依次形成第一栅介质层4和第一导电材料层6，采用光刻加刻蚀工艺对所述第一导电材料层6进行图形化形成多个选择栅6；各所述选择栅6呈条形列结构且互相平行，各所述选择栅6覆盖同一列上的各所述有源区行和各所述场氧101，所述第一栅介质层4隔离在对应的所述选择栅6和所述有源区行之间。图4A中，所述选择栅6也用SG标出。

步骤三、如图1所示，依次形成第二栅介质层2和第二导电材料层3，采用光刻加刻蚀工艺对所述第二导电材料层3进行图形化形成多个浮栅3；各所述浮栅3形成在对应的所述选择栅6的第一侧的所述有源区行上，所述选择栅6的第一侧的所述场氧101、所述选择栅6的顶部表面、所述选择栅6的第二侧外部以及所述有源区列上的所述第二导电材料层3被去除。图4A中，所述浮栅3也用FG标出。

所述第二栅介质层2隔离在对应的所述浮栅3和底部的所述有源区行之间以及所述浮栅3和所述选择栅6之间，图1中所述浮栅3和所述选择栅6之间的隔离介质层用标记5表示，介质层5也能单独形成，所述第二栅介质层2会叠加或不叠加在所述介质层5中。

步骤四、如图1所示，依次形成第三栅介质层7和第三导电材料层8，采用光刻加刻蚀工艺对所述第三导电材料层8进行图形化形成多个擦除栅8。图4A中，所述擦除栅8也用EP标出。

各所述擦除栅8呈条形列结构且互相平行，各所述擦除栅8覆盖在对应列的所述选择栅6的靠近第一侧的顶部表面并延伸到对应的所述浮栅3的顶部，各所述选择栅6的靠近第二侧的顶部表面露出。

所述第三栅介质层7隔离在对应的所述擦除栅8和所述选择栅6之间以及所述擦除栅8和所述浮栅3之间。

本发明实施例方法中，所述第一导电材料层6、所述第二导电材料层3和所述第三导电材料层8的材料都为多晶硅。

所述第一栅介质层4包括氧化硅。

所述第二栅介质层2的材料包括氧化硅。

所述第三栅介质层7的材料包括氧化硅。

步骤五、如图4A和图4B所示，将各所述浮栅3的位于对应的所述有源区行一侧的两侧面用第一介质层106覆盖，各所述浮栅3的位于对应的所述有源区列一侧的侧面打开。各所述浮栅3的位于对应的所述有源区行一侧的两侧面的位置如虚线圈105所示。

本发明实施例方法中，步骤五中所述第一介质层106的材料为氮化硅，图4A中，所述第一介质层6也用SIN标出。

在步骤二至步骤四中，采用了氮化硅作为对应的刻蚀工艺的掩模或停止层，在步骤四完成之后具有氮化硅残留，步骤五中对残留的氮化硅进行刻蚀在所述浮栅3的对应的侧面形成所述第一介质层106。所述第一介质层106对应的刻蚀工艺为湿法刻蚀。

在其他实施例方法中也能为：所述第一介质层106通过在形成所述擦除栅8之后通过全面沉积再加刻蚀工艺形成在所述浮栅3的对应的侧面。

步骤六、如图4A和图4B所示，采用光刻工艺形成光刻胶图形103，光刻胶图形103也用Mask标出；所述光刻胶图形103将所述选择栅6的全部区域以及所述擦除栅8的靠近第二侧的部分区域以及所述选择栅6的第二侧外的区域覆盖，所述擦除栅8的靠近第一侧的部分区域以及所述擦除栅8的第一侧外的各所述浮栅3以及所述有源区列打开。

步骤七、以所述光刻胶图形103为掩模进行如标记104所示对的源注入在所述有源区列中形成源区9，源注入也用implant标出；通过步骤五中形成的所述第一介质层106对各所述浮栅3的两个侧面的覆盖，能减少所述源注入对所述浮栅3的掺杂产生影响并从而能防止所述浮栅3底部的沟道产生穿通。

之后，还包括步骤：

如图1所示，去除所述光刻胶图形103，形成有所述源区9的所述有源区列的顶部依次形成第四栅介质层和第四导电材料层10，对所述第四导电材料层10进行刻蚀形成控制栅10，所述控制栅10呈条形列结构，所述控制栅10覆盖对应列上的各所述浮栅3并延伸到相邻的所述擦除栅8的顶部。

在所述选择栅6的第二侧外的各所述有源区行中形成漏区11。

形成层间膜，接触孔，正面金属层，对所述正面金属层进行图形化形成对应的电极线。

所述电极线包括位线，同一行上的各所述漏区11都通过对应的接触孔连接到对应行的所述位数。

所述电极线包括源线，呈列结构的各所述源区9通过对应的接触孔连接到对应的所述源线。

所述电极线包括字线，各所述选择栅6通过对应的接触孔连接到对应的所述字线。

本发明实施例在选择栅6、浮栅3和擦除栅8形成之后，在进行源注入之前在浮栅3的和源区9所在有源区列垂直的方向上的两个侧面形成由第一介质层106覆盖形成的保护层，从而能在源注入中对浮栅3进行保护；比较图4C和图2C所示可知，在虚线圈105所示的所述浮栅3的侧面处，本发明实施例能避免进行标记104所示的源注入，所以，本发明实施例能有效减少或避免源注入的杂质进入到浮栅3中，并从而能避免源注入的杂质对沟道产生影响，能改善沟道的穿通性能，从而提高器件的性能。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种分栅闪存的制造方法，其特征在于，包括如下步骤：

步骤一、在半导体衬底中形成场氧，由所述场氧隔离出多个有源区，各所述有源区包括多条呈条形结构且互相平行的有源区行，各所述场氧也呈条形行结构；所述分栅闪存包括源区，所述源区的区域中的各行所述有源区行在列方向上连通成一整条并形成有源区列，同一行上的各所述场氧在所述有源区列处断开；

步骤二、依次形成第一栅介质层和第一导电材料层，采用光刻加刻蚀工艺对所述第一导电材料层进行图形化形成多个选择栅；各所述选择栅呈条形列结构且互相平行，各所述选择栅覆盖同一列上的各所述有源区行和各所述场氧，所述第一栅介质层隔离在对应的所述选择栅和所述有源区行之间；

步骤三、依次形成第二栅介质层和第二导电材料层，采用光刻加刻蚀工艺对所述第二导电材料层进行图形化形成多个浮栅；各所述浮栅形成在对应的所述选择栅的第一侧的所述有源区行上，所述选择栅的第一侧的所述场氧、所述选择栅的顶部表面、所述选择栅的第二侧外部以及所述有源区列上的所述第二导电材料层被去除；

所述第二栅介质层隔离在对应的所述浮栅和底部的所述有源区行之间以及所述浮栅和所述选择栅之间；

步骤四、依次形成第三栅介质层和第三导电材料层，采用光刻加刻蚀工艺对所述第三导电材料层进行图形化形成多个擦除栅；

各所述擦除栅呈条形列结构且互相平行，各所述擦除栅覆盖在对应列的所述选择栅的靠近第一侧的顶部表面并延伸到对应的所述浮栅的顶部，各所述选择栅的靠近第二侧的顶部表面露出；

所述第三栅介质层隔离在对应的所述擦除栅和所述选择栅之间以及所述擦除栅和所述浮栅之间；

步骤五、将各所述浮栅的位于对应的所述有源区行一侧的两侧面用第一介质层覆盖，各所述浮栅的位于对应的所述有源区列一侧的侧面打开；

步骤六、采用光刻工艺形成光刻胶图形，所述光刻胶图形将所述选择栅的全部区域以及所述擦除栅的靠近第二侧的部分区域以及所述选择栅的第二侧外的区域覆盖，所述擦除栅的靠近第一侧的部分区域以及所述擦除栅的第一侧外的各所述浮栅以及所述有源区列打开；

步骤七、以所述光刻胶图形为掩模进行源注入在所述有源区列中形成源区，通过步骤五中形成的所述第一介质层对各所述浮栅的两个侧面的覆盖，能减少所述源注入对所述浮栅的掺杂产生影响并从而能防止所述浮栅底部的沟道产生穿通。

2.如权利要求1所述的分栅闪存的制造方法，其特征在于：所述半导体衬底为硅衬底。

3.如权利要求2所述的分栅闪存的制造方法，其特征在于：所述场氧为浅沟槽场氧，采用浅沟槽隔离工艺形成。

4.如权利要求2所述的分栅闪存的制造方法，其特征在于：所述第一导电材料层、所述第二导电材料层和所述第三导电材料层的材料都为多晶硅。

5.如权利要求4所述的分栅闪存的制造方法，其特征在于：所述第一栅介质层包括氧化硅。

6.如权利要求4所述的分栅闪存的制造方法，其特征在于：所述第二栅介质层的材料包括氧化硅。

7.如权利要求4所述的分栅闪存的制造方法，其特征在于：所述第三栅介质层的材料包括氧化硅。

8.如权利要求4所述的分栅闪存的制造方法，其特征在于：步骤五中所述第一介质层的材料为氮化硅。

9.如权利要求8所述的分栅闪存的制造方法，其特征在于：所述第一介质层通过在形成所述擦除栅之后通过全面沉积再加刻蚀工艺形成在所述浮栅的对应的侧面。

10.如权利要求9所述的分栅闪存的制造方法，其特征在于：所述第一介质层对应的刻蚀工艺为湿法刻蚀。

11.如权利要求8所述的分栅闪存的制造方法，其特征在于：在步骤二至步骤四中，采用了氮化硅作为对应的刻蚀工艺的掩模或停止层，在步骤四完成之后具有氮化硅残留，步骤五中对残留的氮化硅进行刻蚀在所述浮栅的对应的侧面形成所述第一介质层。

12.如权利要求11所述的分栅闪存的制造方法，其特征在于：所述第一介质层对应的刻蚀工艺为湿法刻蚀。

13.如权利要求1所述的分栅闪存的制造方法，其特征在于，还包括步骤：

去除所述光刻胶图形，形成有所述源区的所述有源区列的顶部依次形成第四栅介质层和第四导电材料层，对所述第四导电材料层进行刻蚀形成控制栅，所述控制栅呈条形列结构，所述控制栅覆盖对应列上的各所述浮栅并延伸到相邻的所述擦除栅的顶部。

14.如权利要求13所述的分栅闪存的制造方法，其特征在于，还包括步骤：

在所述选择栅的第二侧外的各所述有源区行中形成漏区。

15.如权利要求14所述的分栅闪存的制造方法，其特征在于，还包括步骤：

形成层间膜，接触孔，正面金属层，对所述正面金属层进行图形化形成对应的电极线；

所述电极线包括位线，同一行上的各所述漏区都通过对应的接触孔连接到对应行的所述位线；

所述电极线包括源线，呈列结构的各所述源区通过对应的接触孔连接到对应的所述源线；

所述电极线包括字线，各所述选择栅通过对应的接触孔连接到对应的所述字线。

Images