CN106876399A - 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 - Google Patents
一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 Download PDFInfo
- Publication number
- CN106876399A CN106876399A CN201710078925.1A CN201710078925A CN106876399A CN 106876399 A CN106876399 A CN 106876399A CN 201710078925 A CN201710078925 A CN 201710078925A CN 106876399 A CN106876399 A CN 106876399A
- Authority
- CN
- China
- Prior art keywords
- wordline
- flash memory
- polycrystalline silicon
- floating boom
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 102
- 230000015654 memory Effects 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000007667 floating Methods 0.000 title claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims abstract description 10
- 230000008859 change Effects 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000005055 memory storage Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
本发明提供了一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其中将多晶硅氧化的工艺处理从在逻辑栅极刻蚀之后执行变化到在闪存单元字线刻蚀之后执行，包括：第一步骤：形成逻辑栅极多晶硅层，并执行逻辑栅极多晶硅刻蚀处理；第二步骤：形成闪存单元字线多晶硅层，并执行字线多晶硅刻蚀处理；第三步骤：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行多晶硅氧化处理。在根据本发明的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，通过改变多晶硅氧化的工艺步骤，不仅可以解决了闪存单元中逻辑器件的短沟道效应，而且可以消除闪存单元的浮栅以及字线多晶硅蚀刻后的残留，避免闪存功能失效。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今，闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势；分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，因此应用尤为广泛。
图1所示是现有技术中的一种分栅结构存储器阵列中相邻存储单元的结构示意图。如图1所示，其为现有技术中的一种分栅结构存储器阵列中相邻存储单元的结构示意图，每个存储单元包括衬底10，形成在衬底中的逻辑区和闪存单元区，闪存单元区中形成源极12和漏极11，在所述漏极11上引出有位线20，在所述源极12上引出有源线30，以及位于所述源线30和位线20之间的字线40。
为了防止字线蚀刻以后，闪存单元具有浮栅以及字线多晶硅残留，已经采取了特殊的光刻及刻蚀步骤来降低存储单元阵列的字线和位线区域的浅沟槽高度来防止多晶硅残留。
在闪存产品的早期阶段，已经发现由于工艺偏移，一些多晶硅残留导致了低成品率问题。如果字线和位线发生桥接，则产品在芯片擦除操作之后会显示出整行失效，而且会出现列编程失效。
因此，希望的是，提供一种能够有效的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够防止分栅快闪存储器浮栅以及字线多晶硅残留的方法。
为了实现上述技术目的，根据本发明，提供了一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其中，将多晶硅氧化的工艺处理从在逻辑栅极刻蚀之后执行变化到在闪存单元字线刻蚀之后执行。
所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法包括：
第一步骤：形成逻辑栅极多晶硅层，并执行栅极多晶硅刻蚀处理；
第二步骤：形成闪存单元字线多晶硅层，并执行字线多晶硅刻蚀处理；
第三步骤：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行多晶硅氧化处理。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，所述防止分栅快闪存储器浮栅以及字线多晶硅残留的方法用于制造闪存存储器。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，所述防止分栅快闪存储器浮栅以及字线多晶硅残留的方法制造分栅快闪存储器存储单元。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，所述分栅快闪存储器存储单元包括：提供衬底，形成在衬底中的逻辑区和闪存单元区，闪存单元区中形成源线和位线以及位于所述源线和位线之间的字线。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，栅极多晶硅刻蚀处理包括：涂覆第一光刻胶，形成第一光刻胶的图案，并且利用第一光刻胶的图案对逻辑栅极多晶硅层执行刻蚀工艺。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，栅极多晶硅刻蚀处理包括：涂覆第二光刻胶，形成第二光刻胶的图案，并且利用第二光刻胶的图案对闪存单元字线多晶硅层执行刻蚀工艺。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，多晶硅氧化处理包括：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行快速热氧化处理。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，在执行快速热氧化之前对晶圆执行预清洗。
优选地，在所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，在第一步骤、第二步骤和第三步骤之后执行轻掺杂注入区的离子注入。
在根据本发明的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，通过改变多晶硅氧化的工艺步骤，不仅可以解决了逻辑器件的短沟道效应，而且可以消除闪存单元浮栅以及字线多晶硅蚀刻后的残留，避免闪存功能失效。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1所示是本技术中分栅结构存储器阵列中相邻存储单元的结构示意图。
图2示意性地示出了根据本发明优选实施例的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
为了降低短沟道效应，逻辑产品使用多晶硅氧化来增大源漏轻掺杂注入区之间的距离，由此本发明的发明人提出可以考虑使用这种多晶硅氧化的方法来避免分栅快闪存储器浮栅以及字线的多晶硅残留。
由此，在根据本发明的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，将多晶硅氧化的工艺处理从在逻辑栅极刻蚀之后执行变化到在闪存单元字线刻蚀之后执行。这样，不仅可以解决了闪存单元中逻辑器件的短沟道效应，而且可以消除闪存单元浮栅以及字线多晶硅蚀刻后的残留，避免闪存功能失效。
下面将结合流程图来具体描述本发明的优选实施例。
图2示意性地示出了根据本发明优选实施例的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法的流程图。
如图2所示，根据本发明优选实施例的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法包括：
第一步骤S1：形成逻辑栅极多晶硅层，并执行逻辑栅极多晶硅刻蚀处理；
具体地，例如，逻辑栅极多晶硅刻蚀处理包括：涂覆第一光刻胶，形成第一光刻胶的图案，并且利用第一光刻胶的图案对逻辑栅极多晶硅层执行刻蚀工艺。
第二步骤S2：形成闪存单元字线多晶硅层，并执行字线多晶硅刻蚀处理；
具体地，例如，栅极多晶硅刻蚀处理包括：涂覆第二光刻胶，形成第二光刻胶的图案，并且利用第二光刻胶的图案对闪存单元字线多晶硅层执行刻蚀工艺。
第三步骤S3：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行多晶硅氧化处理。
具体地，例如，优选地，多晶硅氧化处理包括：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行快速热氧化(Rapid Thermal Oxidation，RTO)。
而且优选地，在执行快速热氧化之前对晶圆执行预清洗。
当然，在第一步骤S1、第二步骤S2和第三步骤S3之间可以执行其它工艺步骤，以形成产品的其它结构。
在第一步骤S1、第二步骤S2和第三步骤S3之后，可以执行轻掺杂注入区的离子注入。
根据本发明优选实施例的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法可以用于制造闪存存储器，尤其是制造分栅快闪存储器存储单元。例如，分栅快闪存储器存储单元包括衬底10，形成在衬底中的逻辑区和闪存单元区，闪存单元区(参考图1)中形成源极12和漏极11，在所述漏极11上引出有位线20，在所述源极12上引出有源线30，以及位于所述源线30和位线20之间的字线40。在根据本发明优选实施例的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法中，通过改变多晶硅氧化的工艺步骤，不仅可以解决了逻辑器件的短沟道效应，而且可以消除闪存单元浮栅以及字线多晶硅蚀刻后的残留，避免闪存功能失效。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
而且，本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或系统的实施例的实际器械和设备，可利用操作系统通过硬件、软件或其组合实现几个所选任务。
Claims (10)
1.一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，将多晶硅氧化的工艺处理从在逻辑栅极刻蚀之后执行变化到在闪存单元字线刻蚀之后执行。
2.根据权利要求1所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于包括：
第一步骤：形成逻辑栅极多晶硅层，并执行栅极多晶硅刻蚀处理；
第二步骤：形成闪存单元字线多晶硅层，并执行字线多晶硅刻蚀处理；
第三步骤：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行多晶硅氧化处理。
3.根据权利要求1或2所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，所述防止分栅快闪存储器浮栅以及字线多晶硅残留的方法用于制造闪存存储器。
4.根据权利要求1或2所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，所述防止分栅快闪存储器浮栅以及字线多晶硅残留的方法制造分栅快闪存储器存储单元。
5.根据权利要求4所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，分栅快闪存储器存储单元包括：提供衬底，形成在衬底中的逻辑区和闪存单元区，闪存单元区中形成源线和位线，以及位于所述源线和位线之间的字线。
6.根据权利要求1或2所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，逻辑栅极多晶硅刻蚀处理包括：涂覆第一光刻胶，形成第一光刻胶的图案，并且利用第一光刻胶的图案对逻辑栅极多晶硅层执行刻蚀工艺。
7.根据权利要求1或2所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，栅极多晶硅刻蚀处理包括：涂覆第二光刻胶，形成第二光刻胶的图案，并且利用第二光刻胶的图案对闪存单元字线多晶硅层执行刻蚀工艺。
8.根据权利要求1或2所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，多晶硅氧化处理包括：对刻蚀后的逻辑栅极多晶硅层和闪存单元字线多晶硅层执行快速热氧化处理。
9.根据权利要求8所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，在执行快速热氧化之前对晶圆执行预清洗。
10.根据权利要求1或2所述的防止分栅快闪存储器浮栅以及字线多晶硅残留的方法，其特征在于，在第一步骤、第二步骤和第三步骤之后执行轻掺杂注入区的离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710078925.1A CN106876399B (zh) | 2017-02-14 | 2017-02-14 | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710078925.1A CN106876399B (zh) | 2017-02-14 | 2017-02-14 | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876399A true CN106876399A (zh) | 2017-06-20 |
| CN106876399B CN106876399B (zh) | 2020-06-16 |
Family
ID=59166125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710078925.1A Active CN106876399B (zh) | 2017-02-14 | 2017-02-14 | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876399B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727986A (zh) * | 2018-12-29 | 2019-05-07 | 上海华力微电子有限公司 | 分栅闪存的制造方法 |
| CN111326416A (zh) * | 2020-04-01 | 2020-06-23 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1434484A (zh) * | 2002-01-23 | 2003-08-06 | 旺宏电子股份有限公司 | 去除多晶硅残留的方法 |
| CN102956553A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
| US20150270273A1 (en) * | 2014-03-19 | 2015-09-24 | Semiconductor Manufacturing International (Shanghai) Corporation | Flash memory device and related manufacturing method |
| CN106158621A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
-
2017
- 2017-02-14 CN CN201710078925.1A patent/CN106876399B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1434484A (zh) * | 2002-01-23 | 2003-08-06 | 旺宏电子股份有限公司 | 去除多晶硅残留的方法 |
| CN102956553A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| US20150270273A1 (en) * | 2014-03-19 | 2015-09-24 | Semiconductor Manufacturing International (Shanghai) Corporation | Flash memory device and related manufacturing method |
| CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
| CN106158621A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727986A (zh) * | 2018-12-29 | 2019-05-07 | 上海华力微电子有限公司 | 分栅闪存的制造方法 |
| CN109727986B (zh) * | 2018-12-29 | 2021-04-13 | 上海华力微电子有限公司 | 分栅闪存的制造方法 |
| CN111326416A (zh) * | 2020-04-01 | 2020-06-23 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876399B (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801078B1 (ko) | 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법 | |
| US7476588B2 (en) | Methods of forming NAND cell units with string gates of various widths | |
| CN100403521C (zh) | 用于制造半导体装置的方法 | |
| US9831354B2 (en) | Split-gate flash memory having mirror structure and method for forming the same | |
| US6720219B2 (en) | Split gate flash memory and formation method thereof | |
| US9343537B2 (en) | Split gate embedded memory technology and manufacturing method thereof | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| CN106876399A (zh) | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US20150255614A1 (en) | Split gate flash memory and manufacturing method thereof | |
| CN106992177A (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| US20080111183A1 (en) | Flash memory device and method of manufacturing the same | |
| CN106803509B (zh) | 一种解决分栅快闪存储器编程串扰失效的工艺制造方法 | |
| KR100788371B1 (ko) | 플래시 메모리 소자 제조 방법 | |
| US10374100B2 (en) | Programmable non-volatile memory with low off current | |
| CN102983080B (zh) | 改进分栅存储器的擦除及编程性能的方法 | |
| KR100660282B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| US7227216B2 (en) | Mono gate memory device and fabricating method thereof | |
| CN110828463A (zh) | 一种分栅快闪存储器的版图、掩膜版及版图制作方法 | |
| KR100850065B1 (ko) | 플래시 메모리장치의 제조방법 | |
| CN106229316B (zh) | 一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法 | |
| KR100731077B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| KR20110042581A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100503368B1 (ko) | 비휘발성 반도체 메모리 소자의 제조 방법 | |
| CN113013175A (zh) | 一种sonos器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |