CN106992177A - 防止闪存单元控制栅极空洞的工艺制造方法 - Google Patents
防止闪存单元控制栅极空洞的工艺制造方法 Download PDFInfo
- Publication number
- CN106992177A CN106992177A CN201710079389.7A CN201710079389A CN106992177A CN 106992177 A CN106992177 A CN 106992177A CN 201710079389 A CN201710079389 A CN 201710079389A CN 106992177 A CN106992177 A CN 106992177A
- Authority
- CN
- China
- Prior art keywords
- control gate
- prevent
- flash cell
- film
- technique manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 32
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 27
- 239000011574 phosphorus Substances 0.000 claims abstract description 27
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 239000002245 particle Substances 0.000 claims abstract description 6
- 238000005260 corrosion Methods 0.000 claims abstract description 4
- 230000007797 corrosion Effects 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 238000006396 nitration reaction Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种防止闪存单元控制栅极空洞的工艺制造方法，包括：第一步骤：执行闪存制造工艺，直到执行完制栅极多晶硅刻蚀；第二步骤：湿法去除控制栅极氮化硅介质层；第三步骤：执行快速热氧化以形成覆盖控制栅极侧墙的保护氧化膜，其中所述保护氧化膜用于防止所述重掺杂控制栅极多晶硅中的磷在空气中形成磷酸对控制栅的腐蚀；第四步骤：执行预清洗处理，以去除所述的热氧化膜以及有关颗粒；第五步骤：执行高温氧化层和氮化层沉积和蚀刻处理以形成外部栅极侧墙。本发明在氮化硅湿法剥离工艺之后执行快速热氧化以形成覆盖控制栅极侧墙的氧化膜；该氧化膜可以防止磷在空气中形成磷酸，从而避免引起控制栅极多晶硅腐蚀，从而最终避免形成控制栅极空洞。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种防止闪存单元控制栅极空洞的工艺制造方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。
如图2所示，其为现有技术中的一种分栅结构存储器阵列中相邻存储单元的结构示意图，每个存储单元包括衬底200，形成在衬底200中的源极280和漏极281，及位于所述衬底上的浮栅极212和控制栅极251结构，在所述漏极281上引出有位线，在所述源极280上引出有源线290，以及位于所述源线290和位线之间的字线304。
标准工艺下的闪存工艺流程受到严重的擦除和编程失效的困扰，而且一些批次还会产生WAT(wafer acceptance test，晶片可接受性测试)失效的情况。其中，WAT指整个晶圆制作完成后，但还未封装之前，对切割道里的测试键(test key)进行测试。
基于测试结果，在某些测试下样本显示出了沿行方向的持续失效。基于这类测试结果，发现了控制栅极的空洞，甚至在更严重的情况下还发现了不连续的控制栅极多晶硅。
由此，在本领域中，期望的是，能够提供一种能够防止闪存单元控制栅极空洞的工艺制造方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够防止闪存单元控制栅极空洞的工艺制造方法。
为了实现上述技术目的，根据本发明，提供了一种防止闪存单元控制栅极空洞的工艺制造方法，包括：第一步骤：执行闪存制造工艺，直到执行完制栅极多晶硅刻蚀；第二步骤：湿法去除控制栅极氮化硅介质层；第三步骤：执行快速热氧化以形成覆盖控制栅极侧墙的保护氧化膜，其中所述保护氧化膜用于防止所述重掺杂控制栅极多晶硅中的磷在空气中形成磷酸对控制栅的腐蚀；第四步骤：执行预清洗处理，以去除所述的热氧化膜以及有关颗粒；第五步骤：执行高温氧化层和氮化层沉积和蚀刻处理以形成外部栅极侧墙。
优选地，在所述的防止闪存单元控制栅极空洞的工艺制造方法中，所述闪存单元是分栅式闪存单元。
优选地，在所述的防止闪存单元控制栅极空洞的工艺制造方法中，所述保护氧化膜用于防止所述控制栅极多晶硅中的磷在空气中形成磷酸。
优选地，在所述的防止闪存单元控制栅极空洞的工艺制造方法中，所述控制栅极多晶硅是磷或者砷重掺杂的多晶硅。
优选地，在所述的防止闪存单元控制栅极空洞的工艺制造方法中，磷重掺杂的浓度为4.0E20at.％。
优选地，在所述的防止闪存单元控制栅极空洞的工艺制造方法中，在第四步骤中不仅去除了有关颗粒，为后面的氧化层和氮化层沉积做准备，而且去除了所述保护氧化膜。
优选地，在所述的防止闪存单元控制栅极空洞的工艺制造方法中，在第五步骤的高温氧化层和氮化层沉积处理中沉积了厚度为70A的高温氧化层和300A的氮化层。
总而言之，控制栅极空洞的形成与控制栅极多晶硅刻蚀之后的氮化硅湿法剥离工艺到高温氧化层沉积之前的预清洗处理之间的等待时间有很强的关联性。对于标准的闪存工艺，控制栅极多晶硅是磷或者砷重掺杂的多晶硅(磷或者砷重掺杂的浓度为例如4.0E20at.％)。在控制栅极等待很长时间的时候，很容易发生磷在空气中形成磷酸并引起控制栅极多晶硅腐蚀，从而最终形成控制栅极空洞。由此，本发明的发明人提出，在氮化硅湿法剥离工艺之后执行快速热氧化(RTO，Rapid Thermal Oxidation)以形成覆盖控制栅极侧墙的氧化膜；该氧化膜可以防止磷在空气中形成磷酸在空气中形成磷酸，从而避免引起控制栅极多晶硅腐蚀，从而最终避免形成控制栅极空洞。
本发明的所述防止闪存单元控制栅极空洞的工艺制造方法可以被有利地用于分栅式闪存存储器的制造。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的防止闪存单元控制栅极空洞的工艺制造方法的流程图。
图2所示是现有技术中的一种分栅结构存储器阵列中相邻存储单元的结构示意图。
图3和图4示意性地示出了根据本发明优选实施例的防止闪存单元控制栅极空洞的工艺制造方法的步骤结构示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明的发明人有利地发现，控制栅极空洞的形成与控制栅极多晶硅刻蚀之后的氮化硅湿法剥离工艺到高温氧化层(high-temperature oxidation，HTO)沉积之前的预清洗处理之间的等待时间有很强的关联性。
对于标准闪存工艺，控制栅极多晶硅是磷或者砷重掺杂的多晶硅(磷重掺杂的浓度为例如4.0E20at.％)。在控制栅极等待很长时间的时候，很容易发生磷在空气中形成磷酸并引起控制栅极多晶硅腐蚀，从而最终形成控制栅极空洞。
基于上述分析和发现，提出缩减控制栅极多晶硅刻蚀之后的氮化硅湿法剥离工艺到高温氧化层沉积之前的预清洗处理之间的等待时间，例如从72小时缩减为40个小时，但是这会给生产带来极大的不便。
由此，本发明的发明人提出，在氮化硅湿法剥离工艺之后执行快速热氧化(RTO，Rapid Thermal Oxidation)以形成覆盖控制栅极侧墙的氧化膜；该氧化膜可以防止磷在空气中形成磷酸在空气中形成磷酸，从而避免引起控制栅极多晶硅腐蚀，从而最终避免形成控制栅极空洞。
下面将结合流程图来具体描述本发明的优选实施例。
图1示意性地示出了根据本发明优选实施例的防止闪存单元控制栅极空洞的工艺制造方法的流程图。
例如，根据本发明优选实施例的防止闪存单元控制栅极空洞的工艺制造方法能够有效地用于闪存工艺。其中，具体地，所述闪存单元是有控制栅极的分栅式闪存单元。
具体地，如图1所示，根据本发明优选实施例的防止闪存单元控制栅极空洞的工艺制造方法包括依次执行的下述步骤：
第一步骤S1：执行闪存制造工艺，直到执行完制栅极多晶硅刻蚀；其中，例如，控制栅极多晶硅是磷或者砷重掺杂的多晶硅。而且例如，磷或者重掺杂的浓度为例如4.0E20at.％。
第二步骤S2：湿法去除控制栅极氮化硅介质层；
例如，第二步骤S2之后得到的结构可以是图3所示的结构。参考图3，半导体衬底200上形成有浮栅极结构膜211以及形成有栅极侧墙270，在半导体衬底200中形成有源区280，浮栅极结构膜211上形成控制栅极结构251和栅极侧墙271，栅极侧墙270中间形成有源线层290，在此需要说明一下，控制栅极251下面、浮栅极211上面具有控制栅极介质层(图中没有显示出来)。
第三步骤S3：执行快速热氧化(RTO，Rapid Thermal Oxidation)以形成覆盖控制栅极侧面251的保护氧化膜(附图中未具体示出保护氧化膜，但是在第三步骤S3中，所有暴露多晶硅表面都覆盖有所形成的保护氧化膜)，其中所述保护氧化膜用于防止所述重掺杂控制栅极多晶硅中的磷在空气中形成磷酸对控制栅的腐蚀；
该保护氧化膜可以防止所述控制栅极多晶硅中的磷在空气中形成磷酸，从而避免引起控制栅极多晶硅腐蚀，从而最终避免形成控制栅极空洞。
第四步骤S4：执行预清洗处理，以去除所述的热氧化膜以及有关颗粒(杂质颗粒)。由此，不会为了去除保护氧化膜而增加新的工艺步骤。
第五步骤S5：执行高温氧化层和氮化层沉积和蚀刻处理以形成外部栅极侧墙；例如，在高温氧化层沉积处理中沉积了厚度为70A的高温氧化层和300A的氮化层。
例如，第五步骤S5之后得到的结构可以是图4所示的结构；参考图4，在控制栅极结构251和栅极侧墙270侧壁形成外部侧墙；而且例如在具体实施例中，所述外部侧墙包括内侧墙301和外侧墙302，内侧墙301位于外侧墙302和控制栅极结构251之间、以及外侧墙302和第一侧墙270之间。
随后执行闪存制造工艺的其它后续步骤以形成闪存。
综上所述，控制栅极空洞的形成与控制栅极多晶硅刻蚀之后的氮化硅湿法剥离工艺到高温氧化层沉积之前的预清洗处理之间的等待时间有很强的关联性。对于闪存工艺，控制栅极多晶硅是磷或者砷重掺杂的多晶硅(磷或者砷重掺杂的浓度为例如4.0E20at.％)。在控制栅极等待很长时间的时候，很容易发生磷在空气中形成磷酸并引起控制栅极多晶硅腐蚀，从而最终形成控制栅极空洞。由此，本发明的发明人提出，在氮化硅湿法剥离工艺之后执行快速热氧化(RTO，Rapid Thermal Oxidation)以形成覆盖控制栅极侧墙的氧化膜；该氧化膜可以防止磷在空气中形成磷酸在空气中形成磷酸，从而避免引起控制栅极多晶硅腐蚀，从而最终避免形成控制栅极空洞。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
本发明的所述防止闪存单元控制栅极空洞的工艺制造方法可以被有效地用于分栅式闪存存储器的制造。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
Claims (10)
1.一种防止闪存单元控制栅极空洞的工艺制造方法，其特征在于包括：
第一步骤：执行闪存制造工艺，直到执行完制栅极多晶硅刻蚀；
第二步骤：湿法去除控制栅极氮化硅介质层；
第三步骤：执行快速热氧化以形成覆盖控制栅极侧墙的保护氧化膜，其中所述保护氧化膜用于防止所述重掺杂控制栅极多晶硅中的磷在空气中形成磷酸对控制栅的腐蚀；
第四步骤：执行预清洗处理，以去除所述的热氧化膜以及有关颗粒；
第五步骤：执行高温氧化层和氮化层沉积和蚀刻处理以形成外部栅极侧墙。
2.根据权利要求1所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，所述闪存单元是分栅式闪存单元。
3.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，所述保护氧化膜用于防止所述控制栅极多晶硅中的磷在空气中形成磷酸。
4.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，所述控制栅极多晶硅是磷的多晶硅。
5.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，所述控制栅极多晶硅是砷重掺杂的多晶硅。
6.根据权利要求4所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，磷重掺杂的浓度为4.0E20at.％。
7.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，在第四步骤中不仅去除了有关颗粒，为后面的氧化层和氮化层沉积做准备，而且去除了所述保护氧化膜。
8.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，在第五步骤的高温氧化层沉积处理中沉积了厚度为70A的高温氧化层。
9.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，在第五步骤的氮化层沉积处理中还沉积了300A的氮化层。
10.根据权利要求1或2所述的防止闪存单元控制栅极空洞的工艺制造方法，其特征在于，所述防止闪存单元控制栅极空洞的工艺制造方法用于分栅式闪存存储器的制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710079389.7A CN106992177B (zh) | 2017-02-14 | 2017-02-14 | 防止闪存单元控制栅极空洞的工艺制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710079389.7A CN106992177B (zh) | 2017-02-14 | 2017-02-14 | 防止闪存单元控制栅极空洞的工艺制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106992177A true CN106992177A (zh) | 2017-07-28 |
| CN106992177B CN106992177B (zh) | 2020-05-01 |
Family
ID=59414174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710079389.7A Active CN106992177B (zh) | 2017-02-14 | 2017-02-14 | 防止闪存单元控制栅极空洞的工艺制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992177B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003901A (zh) * | 2018-07-20 | 2018-12-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| WO2021164622A1 (zh) * | 2020-02-20 | 2021-08-26 | 长鑫存储技术有限公司 | 半导体存储器的制作方法 |
| TWI822143B (zh) * | 2022-06-27 | 2023-11-11 | 華邦電子股份有限公司 | 測試鍵結構及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219290A (zh) * | 2013-04-24 | 2013-07-24 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN104157559A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 控制栅及浮栅的制作方法 |
| CN106206597A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 |
-
2017
- 2017-02-14 CN CN201710079389.7A patent/CN106992177B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219290A (zh) * | 2013-04-24 | 2013-07-24 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN104157559A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 控制栅及浮栅的制作方法 |
| CN106206597A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109003901A (zh) * | 2018-07-20 | 2018-12-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| WO2021164622A1 (zh) * | 2020-02-20 | 2021-08-26 | 长鑫存储技术有限公司 | 半导体存储器的制作方法 |
| US11854797B2 (en) | 2020-02-20 | 2023-12-26 | Changxin Memory Technologies, Inc. | Methods for manufacturing semiconductor memory |
| TWI822143B (zh) * | 2022-06-27 | 2023-11-11 | 華邦電子股份有限公司 | 測試鍵結構及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992177B (zh) | 2020-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101418645B1 (ko) | 비휘발성 메모리 셀들을 위한 방법 및 장치 | |
| JP6432068B2 (ja) | 金属浮遊ゲート複合３次元ｎａｎｄメモリデバイスおよび関連する方法 | |
| KR100801078B1 (ko) | 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법 | |
| US20090134452A1 (en) | Non-volatile memory | |
| CN102368479A (zh) | 快闪存储器及其制作方法 | |
| JP2009016462A (ja) | 半導体装置およびその製造方法 | |
| US7355241B2 (en) | Non-volatile memory | |
| CN106992177A (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| US20070108503A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| JP2005197624A (ja) | 不揮発性記憶装置 | |
| US20050224858A1 (en) | [non-volatile memory structure and manufacturing method thereof] | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| CN102044545B (zh) | 分立栅快闪存储器及其制造方法 | |
| CN112652626B (zh) | NORD flash制造方法、器件和存储介质 | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US8610199B2 (en) | Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process | |
| US20070108504A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| WO2006091341A1 (en) | Control gate profile for flash technology | |
| US20050142752A1 (en) | Method for fabricating flash memory device | |
| CN106876399A (zh) | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 | |
| US10374100B2 (en) | Programmable non-volatile memory with low off current | |
| CN102299076A (zh) | 一种半导体器件的制造方法 | |
| KR20080040214A (ko) | 반도체 메모리 소자의 게이트 전극 제조방법 | |
| KR100660282B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| US20060186481A1 (en) | Non-volatile memory and manufacturing method and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |