CN109003901A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN109003901A CN109003901A CN201810800618.4A CN201810800618A CN109003901A CN 109003901 A CN109003901 A CN 109003901A CN 201810800618 A CN201810800618 A CN 201810800618A CN 109003901 A CN109003901 A CN 109003901A
- Authority
- CN
- China
- Prior art keywords
- control gate
- semiconductor devices
- side wall
- manufacturing
- wordline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000011241 protective layer Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 72
- 239000006227 byproduct Substances 0.000 claims description 14
- 238000003475 lamination Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 13
- 239000000126 substance Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 238000006396 nitration reaction Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括：提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；以所述字线侧墙为掩膜刻蚀所述控制栅；以及在暴露出的所述控制栅的侧壁形成一保护层。本发明提供的通过在暴露出的控制栅的侧壁形成一保护层，及时将控制栅暴露在空气中的部分保护起来。避免了控制栅的侧壁因长时间暴露在空气中而与控制栅刻蚀后产生化学物质发生反应，破坏控制栅结构，进而解决了半导体器件擦除失败以及测试失败的问题，提高了半导体器件的质量。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体器件的制造方法。
背景技术
随着集成电路器件性能的不断提高和技术的飞速发展，对半导体制造工艺条件的要求也越来越严格。业界大多采用等待时间(Q-Time)控制来避免关键工艺步骤在制造过程中因等候时间过长而受到洁净室环境的影响。
在微芯片的制作过程中等待时间(Q-time)和芯片中控制栅电压的最大值、控制栅电压的范围以及晶圆芯片测试有很大的联系。目前，在半导体器件的制造过程中，存在微芯片擦除失败和一些微芯片在晶圆收允测试中出现控制栅电压过大，不符合测试标准的现象，导致生产出的微芯片出现低质量的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决现有方法中因微芯片擦除失败和晶圆收允测试失败导致的微芯片低质量的问题。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括以下步骤：
提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；
以所述字线侧墙为掩膜刻蚀所述控制栅；以及
在暴露出的所述控制栅的侧壁形成一保护层。
可选的，所述前端结构还包括分列于所述字线两侧的介电层，所述控制栅位于所述介电层上；在形成所述保护层之前还包括：刻蚀所述介电层，并保留所述介电层的一部分。
可选的，所述介电层为ONO叠层，在刻蚀完所述ONO叠层中的氮化硅层后，在所述暴露出的所述控制栅的侧壁形成一保护层。
可选的，采用快速氧化的工艺形成所述保护层。
可选的，所述快速氧化的工艺参数包括：形成所述保护层所需的时间范围为10～15秒。
可选的，所述快速氧化的工艺参数包括：形成的所述保护层的厚度范围为3～8埃。
可选的，所述快速氧化的工艺参数包括：形成所述保护层的温度条件为800～900度。
可选的，形成的所述保护层所需的时间范围为10～15秒。
可选的，形成的所述保护层的厚度范围为3～8埃。
可选的，在温度条件为800～900度时，形成所述保护层。
可选的，所述保护层为氧化层。
可选的，所述控制栅为高掺杂磷多晶硅。
可选的，所述高掺杂磷非晶多晶硅的掺杂浓度范围为2.0E20～6.0E20。
可选的，刻蚀所述控制栅采用的刻蚀剂包括氢溴酸气体、氯气和四氟化碳气体。
可选的，刻蚀所述控制栅后产生副产物，所述副产物中包含氟、氯和氢溴酸。
可选的，在所述在暴露出的所述控制栅的侧壁形成一保护层的步骤之后还包括：在形成的整个结构表面沉积一介质层。
综上所述，在本发明提供的半导体器件的制造方法，包括：提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；以所述字线侧墙为掩膜刻蚀所述控制栅；以及在暴露出的所述控制栅的侧壁形成一保护层。本发明提供的通过在暴露出的控制栅的侧壁形成一保护层，及时将控制栅暴露在空气中的部分保护起来。避免了控制栅的侧壁因长时间暴露在空气中而与控制栅刻蚀后产生化学物质发生反应，破坏控制栅结构，进而解决了半导体器件擦除失败以及测试失败的问题，提高了半导体器件的质量。
附图说明
图1为本发明实施例提供的半导体器件的制造方法的流程图；
图2为本发明实施例提供的前端结构的半导体结构示意图；
图3为本发明实施例提供刻蚀控制栅和介电层后形成的半导体结构示意图；
图4为本发明实施例提供的形成所述保护层后形成的半导体结构示意图；
图5为本发明实施例提供的进行预清洗步骤前形成的半导体结构示意图；
图6为本发明实施例提供的形成介质层的后的半导体结构示意图；
其中，11-衬底，12-介质层，13-浮栅，14-介电层，15-控制栅，16-字线侧墙，17-字线，18-保护层，19-介质层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
如背景技术中所述的，在半导体器件的制造过程中，微芯片出现低质量的问题。主要由于微芯片擦除失败和一些微芯片在晶圆收允测试(WAT)中出现控制栅电压过大，不符合测试标准。
发明人对擦除失败和晶圆收允测试不合格的微芯片进行半导体失效分析后发现很可能是由于控制栅中出现了孔洞而导致了上述问题。
进一步的，在半导体失效分析中，在扫描电子显微镜(SEM)得到的半导体器件的截面图中显示控制栅有一部分被消耗，形成孔洞。在透射电子显微镜(TEM)的截面图下发现上述控制栅形成孔洞的地方位于第二次控制栅刻蚀之后形成的侧墙处。同时通过能量色散X射线荧光光谱仪(EDX)的检测发现在孔洞中存在有氮化硅。通过半导体失效分析得到的数据以及半导体器件在线制造过程中的数据，发明人推测上述孔洞的形成可能出现在第二次控制栅刻蚀后至偏移氧化层沉积前这一过程中，而这一过程中的等待时间(Q-time)过长很有可能是导致孔洞形成的根本原因。
更进一步的，发明人对上述想法进行假设验证。发明人对一批微芯片制作过程中的第二次控制栅刻蚀后到偏移氧化层沉积前的等待时间(Q-time)进行了检测，检测后发现，这一批微芯片中出现问题的芯片在第二次控制栅刻蚀后到偏移氧化层沉积前的等待时间(Q-time)都超过了40个小时。接着，发明人对多批不同的微芯片重复了上述检测，芯片中擦除失败以及晶圆收允测试失败的芯片在第二次控制栅刻蚀后到偏移氧化层沉积前的等待时间(Q-time)都超过了40个小时，同时芯片控制栅中出现了孔洞。
由此可知，出现问题的微芯片在第二次控制栅刻蚀后到偏移氧化层沉积前的等待时间(Q-time)都较长，而等待时间(Q-time)和芯片中控制栅电压的最大值、控制栅电压的范围以及晶圆芯片测试有很大的联系。
进一步的，经过发明人研究发现，由于芯片中控制栅的材料为高掺杂的多晶硅，而在第二次控制栅刻蚀步骤之后会产生一些副产物，若这些副产物在清洗过程中没有被完全去除(即清洗不干净)，那么在进行器件制作的下一个步骤前(即氧化层预清洗前)，由于经过一较长的等待时间(Q-time)，则残留的副产物就会与高掺杂的多晶硅反应，损坏(腐蚀)控制栅，最终导致控制栅中出现孔洞，降低了生产出的芯片的质量。
因此，在制造半导体器件时，为了解决上述问题，本发明提供了一种半导体器件的制造方法。
参阅图1，其为本发明实施例提供的半导体器件的制造方法的流程示意图，如图1所示，所述半导体器件的制造方法包括以下步骤：
步骤S1：提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；
步骤S2：以所述字线侧墙为掩膜刻蚀所述控制栅；以及
步骤S3：在暴露出的所述控制栅的侧壁形成一保护层。
具体的，参阅图2，在所述步骤S1中，提供一前端结构，所述前端结构包括衬底11，位于所述衬底11上的字线17，位于所述衬底11上且分列于所述字线17两侧的浮栅13，所述衬底11与所述浮栅13之间形成有一介质层12；位于所述衬底11上且分列于所述字线17两侧的介电层14，所述介电层14位于所述浮栅13之上；位于所述介电层14表面的控制栅15，以及位于所述控制栅15表面的字线侧墙16，所述字线侧墙16暴露出部分所述控制栅15的表面。进一步的，在一个实施例中，所述控制栅层15为多晶硅层，所述介电层14为ONO叠层(氧化层-氮化层-氧化层)。更进一步的，所述多晶硅层为高掺杂磷非晶多晶硅层，所述高掺杂磷多晶硅层中掺杂磷的浓度范围为2.0E20～6.0E20；例如，所述高掺杂磷多晶硅层中掺杂磷的浓度可以是3.0E20、4.0E20或5.0E20。
接着，参阅图3，进行所述步骤S2，所述步骤S2具体包括：以所述字线侧墙16为掩膜刻蚀所述控制栅15以及所述介电层14，并保留所述介电14的一部分。进一步的，在一个实施例中，所述介电层14为ONO叠层(氧化层-氮化层-氧化层)，则所述刻蚀所述介电层14并保留所述介电层14的一部分具体指：刻蚀所述ONO叠层中最表面的氧化层以及中间的氮化层，保留最底部的氧化层。优选的，可采用干法刻蚀的方法刻蚀所述控制栅15。具体的，使用的刻蚀剂主要的包括氢溴酸气体、氯气和四氟化碳气体；进一步的，所述刻蚀剂中还包括较少含量的氩气、三氟甲烷气体、氦气以及氧气。更进一步的，在刻蚀完所述控制栅15之后，会对控制栅刻蚀步骤产生的副产物进行去除。具体的，控制栅刻蚀步骤产生的副产物中主要包含有聚合物、氟、氯和氢溴酸等成分。所述副产物能与高掺杂磷多晶硅发生化学反应。优选的，可采用湿法刻蚀的方法去除所述ONO叠层最表面的氧化层以及中间的氮化层。
进一步的，若是所述控制栅刻蚀后产生的副产物在后续的去胶和清洗步骤中没有完全去除而留有剩余。由于控制栅被刻蚀后的侧壁被完全暴露在空气中，而如果经过一比较长的等待时间，控制栅刻蚀后残留的副产物将与控制栅发生反应腐蚀控制栅的侧壁，在控制栅暴露在空气中的两侧壁处产生孔洞。因此，在控制栅刻蚀之后需要及时对控制栅暴露在空气中的部分进行保护。
虽然，当控制栅暴露在空气中时，由于空气中存在氧气和水分，也会在控制栅的表面形成一层自然氧化层对控制栅进行保护，但是自然氧化层形成的速度太缓慢，可能在形成之前控制栅就已经被损坏掉了。所以需要提前对暴露出的控制栅表面进行保护。
则在刻蚀完ONO叠层中的氮化硅层之后，需要进行步骤S3，快速的在暴露出的所述控制栅的表面形成一保护层。优选的，采用快速氧化的工艺形成所述保护层。具体的，在所述快速氧化工艺中，所述保护层需要在温度为800～900℃的条件下进行；例如，所述温度可以是800℃、850℃或900℃。进一步的，形成所述保护层的时间范围为10～15秒；例如，形成所述保护层的时间可以是10秒、12秒或14秒。进一步的，形成所述保护层的厚度范围为3～8埃；例如，形成的保护层的厚度可以是4埃、5埃或7埃。参阅图4，为形成所述保护层后的半导体结构示意图；优选的，所述保护层18为氧化层，例如可以是二氧化硅。可以理解的是，所述保护层18不限于氧化层，只要是能够隔绝所述副产物与控制栅的侧壁接触的介质层都可以作为所述保护层18。需要说明的是，步骤S3并没有在控制栅15刻蚀完成后进行，而是在刻蚀了一部分ONO叠层后再进行是因为在后续去除ONO叠层中的氮化层时会有一部分氧化层损失，若在控制栅刻蚀完之后便进行步骤S3，则担心在后续去除ONO叠层中的氮化层时会使得形成的保护层损失掉。
进一步的，在所述步骤S3之后还包括一预清洗步骤。参阅图5，所述预清洗步骤之前，ONO叠层最底部的氧化层剩余厚度范围为38～41埃；例如，可以是38埃、39埃或40埃。更进一步的，参阅图6，经过预清洗后还包括在形成的整个结构的表面沉积一介质层19；具体为，在所述字线的表面、所述字线侧墙的表面、所述保护层的表面以及保留的所述介电层的表面沉积一介质层19。具体的，所述介质层包括氧化层和氮化硅层；进一步的，先沉积所述氧化层，然后再沉积所述氮化硅层；其中，沉积的所述氧化层的厚度范围为60～75埃，沉积的所述氮化硅层的厚度范围为270～330埃。
需要说明的是，在使用本发明所提供的方法之后，所述控制栅刻蚀完成后至沉积所述介质层前能够承受大于等于40小时的等待时间。即使用本方法之后，在所述控制栅刻蚀完成后至沉积所述介质层前这一过程中，控制栅的侧壁出现孔洞的现象消失，半导体器件擦除失败以及测试失败的问题得到了解决，从而使得半导体器件的质量得到了提高。
综上所述，在本发明提供的半导体器件的制造方法中，包括：提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；以所述字线侧墙为掩膜刻蚀所述控制栅；以及在暴露出的所述控制栅的侧壁形成一保护层。本发明提供的通过在暴露出的控制栅的侧壁表面形成所述保护层，及时将控制栅暴露在空气中的部分保护起来。避免了控制栅的侧壁因长时间暴露在空气中而与控制栅刻蚀后产生副产物发生反应破坏控制栅结构，进而解决了半导体器件擦除失败以及测试失败的问题，提高了半导体器件的质量。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (13)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一前端结构，所述前端结构包括衬底，位于所述衬底上的字线，位于所述衬底上且分列于所述字线两侧的控制栅，位于所述控制栅上的字线侧墙，所述字线侧墙暴露出部分所述控制栅；
以所述字线侧墙为掩膜刻蚀所述控制栅；以及
在暴露出的所述控制栅的侧壁形成一保护层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述前端结构还包括分列于所述字线两侧的介电层，所述控制栅位于所述介电层上；在形成所述保护层之前还包括：刻蚀所述介电层，并保留所述介电层的一部分。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述介电层为ONO叠层，在刻蚀完所述ONO叠层中的氮化硅层后，在所述暴露出的所述控制栅的侧壁形成一保护层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，采用快速氧化的工艺形成所述保护层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述快速氧化的工艺参数包括：形成所述保护层所需的时间范围为10～15秒。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，所述快速氧化的工艺参数包括：形成的所述保护层的厚度范围为3～8埃。
7.如权利要求4所述的半导体器件的制造方法，其特征在于，所述快速氧化的工艺参数包括：形成所述保护层的温度条件为800～900度。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层为氧化层。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述控制栅为高掺杂磷多晶硅。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述高掺杂磷非晶多晶硅的掺杂浓度范围为2.0E20～6.0E20。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，刻蚀所述控制栅采用的刻蚀剂包括氢溴酸气体、氯气和四氟化碳气体。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，刻蚀所述控制栅后产生副产物，所述副产物中包含氟、氯和氢溴酸。
13.如权利要求2所述的半导体器件的制造方法，其特征在于，所述在暴露出的所述控制栅的侧壁形成一保护层的步骤之后还包括：在所述字线的表面、所述字线侧墙的表面、所述保护层的表面以及保留的所述介电层的表面沉积一介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810800618.4A CN109003901B (zh) | 2018-07-20 | 2018-07-20 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810800618.4A CN109003901B (zh) | 2018-07-20 | 2018-07-20 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003901A true CN109003901A (zh) | 2018-12-14 |
| CN109003901B CN109003901B (zh) | 2019-11-22 |
Family
ID=64597171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810800618.4A Active CN109003901B (zh) | 2018-07-20 | 2018-07-20 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003901B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938406A (zh) * | 2012-11-21 | 2013-02-20 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN103219290A (zh) * | 2013-04-24 | 2013-07-24 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN106992177A (zh) * | 2017-02-14 | 2017-07-28 | 上海华虹宏力半导体制造有限公司 | 防止闪存单元控制栅极空洞的工艺制造方法 |
-
2018
- 2018-07-20 CN CN201810800618.4A patent/CN109003901B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938406A (zh) * | 2012-11-21 | 2013-02-20 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN103219290A (zh) * | 2013-04-24 | 2013-07-24 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN106992177A (zh) * | 2017-02-14 | 2017-07-28 | 上海华虹宏力半导体制造有限公司 | 防止闪存单元控制栅极空洞的工艺制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003901B (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5855310B2 (ja) | 基板処理装置、基板処理方法及び基板処理液 | |
| US10115625B2 (en) | Methods for removal of hard mask | |
| KR100706798B1 (ko) | 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법 | |
| CN106206597B (zh) | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 | |
| US7807580B2 (en) | Triple poly-si replacement scheme for memory devices | |
| KR100757327B1 (ko) | 불 휘발성 메모리 소자의 형성 방법 | |
| US9023724B2 (en) | Method of manufacturing semiconductor memory device | |
| CN100539083C (zh) | 闪存器件的制造方法 | |
| CN109003901B (zh) | 半导体器件的制造方法 | |
| US10784117B2 (en) | Defect relieving method for floating gate, and semiconductor structure | |
| US7727871B2 (en) | Manufacturing method of semiconductor device using etching solution | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| US7745236B2 (en) | Floating gate process methodology | |
| JP2008166529A (ja) | 半導体装置の製造方法 | |
| US20080044981A1 (en) | Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods | |
| CN101969048B (zh) | 存储器件的制作方法 | |
| US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| CN102361018A (zh) | 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法 | |
| CN113113291A (zh) | 基片清洁方法 | |
| KR100482765B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 | |
| CN111354643B (zh) | 存储器的制造方法 | |
| CN113675083B (zh) | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 | |
| CN110534412A (zh) | 避免磷掺杂多晶硅缺陷的方法及存储器单元的制造方法 | |
| CN116544176A (zh) | 闪存器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |