TWI822143B - 測試鍵結構及其形成方法 - Google Patents
測試鍵結構及其形成方法 Download PDFInfo
- Publication number
- TWI822143B TWI822143B TW111123869A TW111123869A TWI822143B TW I822143 B TWI822143 B TW I822143B TW 111123869 A TW111123869 A TW 111123869A TW 111123869 A TW111123869 A TW 111123869A TW I822143 B TWI822143 B TW I822143B
- Authority
- TW
- Taiwan
- Prior art keywords
- control gate
- gate
- region
- memory unit
- dielectric structure
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 51
- 239000000463 material Substances 0.000 description 29
- 238000005137 deposition process Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Road Signs Or Road Markings (AREA)
- Seal Device For Vehicle (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本發明係關於一種測試鍵結構，包含基底、控制閘極、金屬閘極、介電結構、源極線和汲極線。控制閘極設置於基底上方且包含相鄰的第一區域和第二區域。第一區域具有第一導電類型，第二區域具有第二導電類型，並且第一導電類型與第二導電類型不同。金屬閘極設置於控制閘極上方。介電結構埋設於金屬閘極中並將金屬閘極分成第一部分和第二部分，其中介電結構鄰近控制閘極的第一區域和第二區域之間的接面並接觸控制閘極。源極線和汲極線分別設置於控制閘極的兩側。
Description
本發明實施例是關於半導體製造技術，特別是關於測試鍵結構及其形成方法。
為了改善半導體裝置的良率，通常會設置測試鍵結構以便在製造過程隨時監測是否產生缺陷，並可據此調整製程以提升半導體裝置性能。然而，現有的測試鍵結構及其形成方法仍無法滿足既定的需求。
半導體裝置的製程繁複且日新月異，有些製程仍無法被良好地監測，且隨著電子產品小型化趨勢，測試鍵結構的尺寸也會持續縮減。因此，必須進一步改善測試鍵結構及其形成方法，以便在縮減測試鍵結構尺寸的同時，也能夠確切地監測半導體裝置的製程。
根據本發明的一些實施例提供測試鍵結構，包含基底、控制閘極、金屬閘極、介電結構、源極線和汲極線。控制閘極設置於基底上方且包含相鄰的第一區域和第二區域。第一區域具有第一導電類型，第二區域具有第二導電類型，並且第一導電類型與第二導電類型不同。金屬閘極設置於控制閘極上方。介電結構埋設於金屬閘極中並將金屬閘極分成第一部分和第二部分，其中介電結構鄰近控制閘極的第一區域和第二區域之間的接面並接觸控制閘極。源極線和汲極線分別設置於控制閘極的兩側。
根據本發明的一些實施例提供測試鍵結構，包含基底、第一記憶體單元、第二記憶體單元和一導電層。第一記憶體單元設置於基底上方，包含第一控制閘極、第一金屬閘極和第一介電結構。第一控制閘極具有第一PN接面。第一金屬閘極設置於第一控制閘極上方。第一介電結構設置於第一金屬閘極中，位於第一控制閘極的第一PN接面上方且接觸第一控制閘極。第二記憶體單元設置於基底上方，包含第二控制閘極、第二金屬閘極和第二介電結構。第二控制閘極具有第二PN接面。第二金屬閘極設置於第二控制閘極上方。第二介電結構設置於第二金屬閘極中，位於第二控制閘極的第二PN接面上方且接觸第二控制閘極。導電層將第一金屬閘極電性耦接至第二金屬閘極。
根據本發明的一些實施例提供測試鍵結構的形成方法，包含在基底上方形成控制閘極，控制閘極具有第一導電類型；遮蔽控制閘極的第一區域並對控制閘極進行反向摻雜，使控制閘極的第二區域具有第二導電類型，並且第一區域和第二區域形成一PN接面；在控制閘極上方形成金屬閘極；以及在控制閘極的PN接面上方形成開口穿過金屬閘極，其中開口至少暴露出控制閘極的第二區域的一部分。
第1圖是根據一些實施例繪示測試鍵結構100的上視圖。可以在測試鍵結構100中添加額外的部件。對於不同的實施例，可以替換或消除以下描述的一些部件。為了簡化圖式，僅繪示測試鍵結構100的一部分。如第1圖所示，測試鍵結構100可以包含設置在基底102上的複數個記憶體單元，例如第一記憶體單元100a、第二記憶體單元100b、第三記憶體單元100c、以及第四記憶體單元100d。
從第一方向D1觀之，第1圖中的測試鍵結構100的側視圖如第2圖所示，其繪示第一記憶體單元100a和第三記憶體單元100c的側視圖。具體而言，第2圖繪示第一記憶體單元100a和第三記憶體單元100c沿著第二方向D2的剖面圖，並相對設置第一記憶體單元100a和第三記憶體單元100c。第二記憶體單元100b和第四記憶體單元100d具有類似的側視圖，故不再贅述。
參照第2圖，第一記憶體單元100a包含基底102。基底102可以使用任何適用於記憶體單元的基底材料，並且可以是整塊的半導體基底或包含由不同材料形成的複合基底。基底102上可以預先形成有一或多個半導體元件（包含主動元件及/或被動元件），此處為了簡化圖式，僅以平整的基底102表示之。
根據一些實施例，如第2圖所示，在基底102中形成井區104以及隔離結構106。井區104可以具有第一導電類型，例如P型或N型。隔離結構106可以例如為淺溝槽隔離結構，並可用於將多個主動區互相隔開。
隔離結構106的形成可以藉由使用蝕刻製程在基底102中蝕刻出溝槽，然後藉由沉積製程在溝槽中填入隔離結構106的材料。隔離結構106的材料可以包含介電材料，例如氧化矽、氮化矽、氮氧化矽、類似的材料或前述之組合。根據一些實施例，隔離結構106可以包含多層結構，例如具有介電襯層。
根據一些實施例，如第2圖所示，在井區104上方形成閘極介電層108。閘極介電層108的形成可以藉由沉積製程來完成。閘極介電層108的材料可以包含氧化物，例如氧化矽，也可以包含任何合適的材料。根據一些實施例，閘極介電層108可以包含多層結構。
根據一些實施例，如第2圖所示，在閘極介電層108上方依序形成浮動閘極110、閘極間介電層112、以及控制閘極114。控制閘極114使電荷進入或離開浮動閘極110來進行寫入或擦除操作。具體而言，在寫入操作時，可以使電荷從基底102進入浮動閘極110。反之，在擦除操作時，可以從浮動閘極110移除電荷。
浮動閘極110的形成可以藉由沉積製程來完成。浮動閘極110的材料可以包含任何合適的材料，例如多晶矽。可以對浮動閘極110的材料佈植n型或p型摻質，然後進行退火製程以活化佈植的摻質。雖然繪示整塊的浮動閘極110，但浮動閘極110可以包含具有第一導電類型的第一區域和具有第二導電類型的第二區域。舉例來說，第一區域可以是P型，而第二區域可以是N型。
如第2圖所示，閘極間介電層112可以夾設於浮動閘極110和控制閘極114之間並直接接觸浮動閘極110和控制閘極114。閘極間介電層112的形成可以藉由沉積製程來完成。在一些實施例中，閘極間介電層112的材料可以包含任何合適的材料，例如氧化物-氮化物-氧化物結構，其具有氮化矽層夾設在兩層氧化矽層之間。在另一些實施例中，閘極間介電層112的材料可以是單層材料，例如單層的氧化物層或氮化物層。
控制閘極114的形成可以藉由沉積製程來完成。控制閘極114的材料可以包含任何合適的材料，例如多晶矽，並且可以摻雜n型或p型摻質。可以進行退火製程以活化佈植的摻質。
根據一些實施例，可以先形成具有第一導電類型的控制閘極114。然後，可以在控制閘極114的第一區域上方形成遮罩層（未繪示）以遮蔽控制閘極114的第一區域114a，並暴露出控制閘極114的第二區域114b。遮罩層可以包含光阻、硬遮罩或前述之組合，並且可以是單層或多層結構。遮罩層的形成可以藉由沉積製程、光微影製程、其他合適的製程或前述之組合。
接著，可以使用不同的摻質對控制閘極114進行反向摻雜製程，使暴露出的第二區域114b具有第二導電類型。控制閘極114的第一區域114a和第二區域114b可以大致分別設置於浮動閘極110的第一區域和第二區域上方。舉例來說，第一區域可以是P型，而第二區域可以是N型。由於第一導電類型和第二導電類型不同，控制閘極114的第一區域114a和第二區域114b之間形成PN接面116。
根據一些實施例，基底102具有陣列區和周邊區。參照第1圖，反向摻雜製程的範圍如範圍130所示，其大致覆蓋基底102的周邊區。因此，控制閘極114的PN接面116形成於周邊區上。
回到第2圖，閘極間介電層112可以具有複數個開口，並且控制閘極114可以延伸至這些開口中。對應控制閘極114的第一區域114a和第二區域114b，閘極間介電層112中的控制閘極114的一部分可以具有第一導電類型，並且控制閘極114的另一部分可以具第二導電類型。
根據一些實施例，閘極間介電層112中的控制閘極114的底表面可以與閘極間介電層112的底表面對齊，並且控制閘極114可以接觸浮動閘極110。或者，根據另一些實施例，閘極間介電層112中的控制閘極114的底表面可以延伸至低於浮動閘極110的頂表面。
根據一些實施例，如第2圖所示，在控制閘極114上方形成金屬閘極118。金屬閘極118的形成可以藉由沉積製程來完成。金屬閘極118的材料可以包含任何合適的材料，例如鎢。
根據一些實施例，如第2圖所示，在金屬閘極118上方形成保護層119。保護層119的形成可以藉由沉積製程來完成。保護層119的材料可以包含任何合適的材料，例如氮化矽。
然後，在控制閘極114的PN接面116上方形成介電結構120穿過金屬閘極118和保護層119。可以經由介電結構120量測控制閘極114的PN接面116的電性，以監控控制閘極114的反向摻雜製程。具體而言，可以經由介電結構120直接量測進行反向摻雜製程的區域與未進行反向摻雜製程的區域之間的界面。因此，可以只針對需要具有不同導電類型的區域（例如週邊區）進行反向摻雜製程，而不需要為了監測此製程而進行大範圍的反向摻雜製程。結果，可以縮減測試鍵結構100的尺寸。
根據一些實施例，如第2圖所示，介電結構120埋設於金屬閘極118和保護層119中並穿過金屬閘極118和保護層119。具體而言，介電結構120的底表面可以與金屬閘極118的底表面齊平。或者，介電結構120的底表面可以低於金屬閘極118的底表面。由於PN接面116形成於周邊區上，介電結構120也形成於周邊區上。
在上視圖中，如第1圖所示，介電結構120可以連續地從金屬閘極118的一側延伸至相反的另一側。結果，如第2圖所示，金屬閘極118被介電結構120分成第一部分118a和第二部分118b，但本發明不限於此。
介電結構120的形成可以藉由使用蝕刻製程在金屬閘極118和保護層119中蝕刻出開口（或溝槽），然後藉由沉積製程在開口（或溝槽）中填入介電結構120的材料。介電結構120的材料可以包含介電材料，例如氧化矽、氮化矽、氮氧化矽、類似的材料或前述之組合。
如第2圖所示，介電結構120可以接觸控制閘極114的PN接面116以及控制閘極114的第一區域114a和第二區域114b，但本發明不限於此。舉例來說，由於可能存在製程變異，例如控制閘極114的反向摻雜製程及/或介電結構120的形成製程可能產生偏移，介電結構120可能會鄰近控制閘極114的PN接面116但不接觸控制閘極114的PN接面116。在這些實施例中，介電結構120可能會接觸控制閘極114的第二區域114b，而不會接觸控制閘極114的第一區域114a。介電結構120可以在PN接面116的一部分正上方。
根據一些實施例，如第2圖所示，在保護層119上方形成導電層122和導電層124以將第一記憶體單元100a電性耦接至第三記憶體單元100c。導電層122可以將第一記憶體單元100a的金屬閘極118的第一部分118a電性耦接至第三記憶體單元100c的金屬閘極118的第一部分118a，並且導電層124可以將第一記憶體單元100a的金屬閘極118的第二部分118b電性耦接至第三記憶體單元100c的金屬閘極118的第二部分118b。
導電層122和導電層124的形成可以藉由沉積製程來完成。導電層122和導電層124的材料可以包含金屬，例如銅、鋁、類似的材料或前述之組合。
參照回第1圖，測試鍵結構100可以包含第一記憶體單元100a、第二記憶體單元100b、第三記憶體單元100c、以及第四記憶體單元100d。第二記憶體單元100b、第三記憶體單元100c、和第四記憶體單元100d的部件可以類似於第一記憶體單元100a的部件，故不再贅述。測試鍵結構100可以包含更多或更少記憶體單元。
如第1圖所示，導電層122可以在第一方向D1將第一記憶體單元100a電性耦接至第二記憶體單元100b、將第三記憶體單元100c電性耦接至第四記憶體單元100d，並且可以在第二方向D2將第一記憶體單元100a電性耦接至第三記憶體單元100c。第一方向D1與第二方向D2不同。第一方向D1可以大致垂直於第二方向D2。根據一些實施例，第一方向D1與第二方向D2之間的夾角約為85～90度。
如第1圖所示，導電層124可以將第一記憶體單元100a電性耦接至第三記憶體單元100c，並且可以將第二記憶體單元100b電性耦接至第四記憶體單元100d。測試鍵結構100還可以具有額外的導電層（未繪示）電性耦接兩個導電層124，使第一記憶體單元100a和第三記憶體單元100c電性耦接至第二記憶體單元100b和第四記憶體單元100d。
如第1圖所示，介電結構120可以沿著第一方向D1延伸，並且可以鄰近沿著第一方向D1的導電層122和反向摻雜製程的範圍130。根據一些實施例，第一記憶體單元100a的介電結構120可以與第二記憶體單元100b的介電結構120相連，並且第三記憶體單元100c的介電結構120可以與第四記憶體單元100d的介電結構120相連。
如第1圖所示，測試鍵結構100可以包含源極/汲極線128。源極/汲極線128可以在第二方向D2將第一記憶體單元100a電性耦接至第三記憶體單元100c、將第二記憶體單元100b電性耦接至第四記憶體單元100d，並且可以在第一方向D1將第一記憶體單元100a電性耦接至第二記憶體單元100b、將第三記憶體單元100c電性耦接至第四記憶體單元100d。
如第1圖所示，反向摻雜製程的範圍130覆蓋控制閘極114的第二區域114b、覆蓋第一記憶體單元100a和第三記憶體單元100c的源極/汲極線128的一者（例如源極線），並暴露出第一記憶體單元100a和第三記憶體單元100c的源極/汲極線128的另一者（例如汲極線）。同樣地，反向摻雜製程的範圍130覆蓋第二記憶體單元100b和第四記憶體單元100d的源極/汲極線128的一者（例如汲極線），並暴露出第二記憶體單元100b和第四記憶體單元100d的源極/汲極線128的另一者（例如源極線）。相較於需要使反向摻雜製程覆蓋整個記憶體單元（100a、100b、100c、100d）（包含源極線和汲極線兩者）的測試鍵結構，本發明實施例的測試鍵結構100可以縮減反向摻雜製程的範圍130，進而縮減裝置的尺寸。
沿著線I-I’（大致平行於第一方向D1）繪示測試鍵結構100，如第3圖所示。具體而言，第3圖繪示第一記憶體單元100a和第二記憶體單元100b沿著線I-I’的剖面圖。第三記憶體單元100c和第四記憶體單元100d具有類似的剖面圖，故不再贅述。
在第1圖中，反向摻雜製程的範圍130在第一方向D1超過控制閘極114的側壁，因此在第3圖中，僅繪示控制閘極114的第二區域114b，但本發明不限於此。在一些實施例中，反向摻雜製程的範圍130也可能在第一方向D1位於控制閘極114的一或多個側壁內，使得第3圖中的第一記憶體單元100a及/或第二記憶體單元100b出現控制閘極114的第一區域114a、第二區域114b和接面116。
根據一些實施例，如第3圖所示，在井區104中設置源極/汲極區126。井區104可以具有第一導電類型，而源極/汲極區126可以具有與井區104不同的第二導電類型。源極/汲極區126的形成可以藉由摻雜基底102。
然後，分別在源極/汲極區126上方形成源極/汲極線128（包含源極/汲極接觸件）。源極/汲極線128的形成可以藉由沉積製程來完成。源極/汲極線128的材料可以包含金屬，例如銅、鋁、類似的材料或前述之組合。
根據一些實施例，如第3圖所示，第一記憶體單元100a包含設置在基底102上方的介電層132。介電層132可以覆蓋閘極介電層108、浮動閘極110、閘極間介電層112、控制閘極114和金屬閘極118的兩側壁。介電層132的形成可以藉由沉積製程來完成。介電層132的材料可以包含介電材料，例如氧化矽、氮化矽、氮氧化矽、類似的材料或前述之組合。
綜上所述，本發明實施例提供的測試鍵結構藉由在反向摻雜製程的邊界設置介電結構，可以監控反向摻雜製程，同時可以縮減進行反向摻雜製程的範圍，進而可以縮減測試鍵結構的尺寸。
以上概述數個實施例的部件，使得本技術領域中具有通常知識者能理解，並能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與本說明書實施例相同目的及/或優點。此類等效結構能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
100:測試鍵結構
100a:第一記憶體單元
100b:第二記憶體單元
100c:第三記憶體單元
100d:第四記憶體單元
102:基底
104:井區
106:隔離結構
108:閘極介電層
110:浮動閘極
112:閘極間介電層
114:控制閘極
114a:第一區域
114b:第二區域
116:PN接面
118:金屬閘極
118a:第一部分
118b:第二部分
119:保護層
120:介電結構
122,124,134:導電層
126:源極/汲極區
128:源極/汲極線
130:範圍
132:介電層
D1:第一方向
D2:第二方向
I,I’:線
第1圖是根據本發明一些實施例繪示測試鍵結構的上視圖。
第2圖是根據本發明一些實施例繪示第1圖中的測試鍵結構沿著第一方向的側視圖。
第3圖是根據本發明一些實施例繪示第1圖中的測試鍵結構沿著線I-I’的剖面圖。
100:測試鍵結構
100a:第一記憶體單元
100b:第二記憶體單元
100c:第三記憶體單元
100d:第四記憶體單元
102:基底
114:控制閘極
114a:第一區域
114b:第二區域
120:介電結構
122,124,134:導電層
128:源極/汲極線
130:範圍
D1:第一方向
D2:第二方向
I,I’:線
Claims (10)
- 一種測試鍵結構，包括： 一控制閘極，設置於一基底上方且包括相鄰的一第一區域和一第二區域，其中該第一區域具有一第一導電類型，該第二區域具有一第二導電類型，並且該第一導電類型與該第二導電類型不同； 一金屬閘極，設置於該控制閘極上方； 一介電結構，埋設於該金屬閘極中並將該金屬閘極分成一第一部分和一第二部分，其中該介電結構鄰近該控制閘極的該第一區域和該第二區域之間的一接面並接觸該控制閘極；以及 一源極線和一汲極線，分別設置於該控制閘極的兩側。
- 如請求項1之測試鍵結構，其中該介電結構接觸該接面和該控制閘極的該第一區域。
- 如請求項1之測試鍵結構，其中該金屬閘極的該第一部分部分地覆蓋該控制閘極的該第一區域，並且該金屬閘極的該第二部分部分地覆蓋該控制閘極的該第二區域。
- 一種測試鍵結構，包括： 一第一記憶體單元，設置於一基底上方，包括： 一第一控制閘極，具有一第一PN接面； 一第一金屬閘極，設置於該第一控制閘極上方；以及 一第一介電結構，設置於該第一金屬閘極中，位於該第一控制閘極的該第一PN接面上方且接觸該第一控制閘極； 一第二記憶體單元，設置於該基底上方，包括： 一第二控制閘極，具有一第二PN接面； 一第二金屬閘極，設置於該第二控制閘極上方；以及 一第二介電結構，設置於該第二金屬閘極中，位於該第二控制閘極的該第二PN接面上方且接觸該第二控制閘極；以及 一導電層，將該第一金屬閘極電性耦接至該第二金屬閘極。
- 如請求項4之測試鍵結構，其中該基底具有一陣列區和一周邊區，並且該第一介電結構和該第二介電結構位於該周邊區上方。
- 如請求項4之測試鍵結構，其中該導電層沿著一第一方向延伸，並且該第一介電結構和該第二介電結構大致沿著該第一方向延伸。
- 如請求項6之測試鍵結構，其中該第一記憶體單元更包括一源極線和一汲極線，分別設置於該第一控制閘極的兩側且沿著一第二方向延伸，該第二方向與該第一方向不同。
- 如請求項4之測試鍵結構，其中該第一介電結構與該第二介電結構相連。
- 一種測試鍵結構的形成方法，包括： 在一基底上方形成一控制閘極，該控制閘極具有一第一導電類型； 遮蔽該控制閘極的一第一區域並對該控制閘極進行反向摻雜，使該控制閘極的一第二區域具有一第二導電類型，並且該第一區域和該第二區域形成一PN接面； 在該控制閘極上方形成一金屬閘極；以及 在該控制閘極的該PN接面上方形成一開口穿過該金屬閘極，其中該開口至少暴露出該控制閘極的該第二區域的一部分。
- 如請求項9之測試鍵結構的形成方法，更包括在該控制閘極的兩側形成一源極線和一汲極線，其中不在該源極線及/或該汲極線正上方進行該反向摻雜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111123869A TWI822143B (zh) | 2022-06-27 | 2022-06-27 | 測試鍵結構及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111123869A TWI822143B (zh) | 2022-06-27 | 2022-06-27 | 測試鍵結構及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI822143B true TWI822143B (zh) | 2023-11-11 |
| TW202401734A TW202401734A (zh) | 2024-01-01 |
Family
ID=89722390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111123869A TWI822143B (zh) | 2022-06-27 | 2022-06-27 | 測試鍵結構及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI822143B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0890956A2 (en) * | 1997-07-09 | 1999-01-13 | Kabushiki Kaisha Toshiba | Semiconductor device having a security circuit for preventing illegal access |
| TW556302B (en) * | 2002-10-09 | 2003-10-01 | United Microelectronics Corp | Method for monitoring oxide quality |
| CN106992177A (zh) * | 2017-02-14 | 2017-07-28 | 上海华虹宏力半导体制造有限公司 | 防止闪存单元控制栅极空洞的工艺制造方法 |
| US20210066327A1 (en) * | 2018-07-13 | 2021-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for preventing silicide contamination during the manufacture of micro-processors with embedded flash memory |
-
2022
- 2022-06-27 TW TW111123869A patent/TWI822143B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0890956A2 (en) * | 1997-07-09 | 1999-01-13 | Kabushiki Kaisha Toshiba | Semiconductor device having a security circuit for preventing illegal access |
| TW556302B (en) * | 2002-10-09 | 2003-10-01 | United Microelectronics Corp | Method for monitoring oxide quality |
| CN106992177A (zh) * | 2017-02-14 | 2017-07-28 | 上海华虹宏力半导体制造有限公司 | 防止闪存单元控制栅极空洞的工艺制造方法 |
| US20210066327A1 (en) * | 2018-07-13 | 2021-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for preventing silicide contamination during the manufacture of micro-processors with embedded flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202401734A (zh) | 2024-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225697B1 (en) | Semiconductor device and method for manufacturing the same | |
| TWI773243B (zh) | 記憶體元件結構 | |
| TWI717738B (zh) | 整合晶片及整合晶片製造方法 | |
| US8325516B2 (en) | Semiconductor device with split gate memory cell and fabrication method thereof | |
| US7898032B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7061040B2 (en) | Memory device | |
| US11018233B2 (en) | Flash memory cell structure with step-shaped floating gate | |
| US11158377B2 (en) | Device-region layout for embedded flash | |
| CN112582375B (zh) | 带侧壁互连结构的半导体装置及其制造方法及电子设备 | |
| US11791287B2 (en) | Semiconductor device including a cutting region having a height greater than a height of a channel structure | |
| TWI822143B (zh) | 測試鍵結構及其形成方法 | |
| CN108336087B (zh) | 闪存及其制造方法 | |
| JP2023047286A (ja) | 半導体メモリ構造およびその製造方法 | |
| US20240096718A1 (en) | Testkey structure and method for forming the same | |
| CN117497436A (zh) | 测试键结构及其形成方法 | |
| US11699488B2 (en) | Device-region layout for embedded flash | |
| US20240030302A1 (en) | Memory device | |
| CN115884594B (zh) | 半导体结构及半导体结构的制备方法 | |
| US20220068949A1 (en) | Semiconductor storage device | |
| US20230051013A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20230378083A1 (en) | Semiconductor devices and data storage systems including the same | |
| JP2012038756A (ja) | 半導体装置、その製造方法 | |
| JP2024062910A (ja) | ３ｄメモリデバイス及びシール構造を形成する方法 | |
| CN116782642A (zh) | 半导体器件及其制作方法 | |
| CN117915657A (zh) | 半导体器件及其制作方法 |