TWI773243B - 記憶體元件結構 - Google Patents

記憶體元件結構 Download PDF

Info

Publication number
TWI773243B
TWI773243B TW110113077A TW110113077A TWI773243B TW I773243 B TWI773243 B TW I773243B TW 110113077 A TW110113077 A TW 110113077A TW 110113077 A TW110113077 A TW 110113077A TW I773243 B TWI773243 B TW I773243B
Authority
TW
Taiwan
Prior art keywords
layer
stack
contact structure
active region
bit line
Prior art date
Application number
TW110113077A
Other languages
English (en)
Other versions
TW202145455A (zh
Inventor
池田典昭
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202145455A publication Critical patent/TW202145455A/zh
Application granted granted Critical
Publication of TWI773243B publication Critical patent/TWI773243B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Valve Device For Special Equipments (AREA)

Abstract

一種記憶體元件結構，包含基底。基底包含第一主動區、第二主動區以及位於第一主動區與第二主動區之間的第一淺溝槽隔離（STI）結構，其中，第一主動區低於第二主動區。第一接觸結構設置於第一主動區上。第一堆疊結構位於第一接觸結構上。第二接觸結構位於基底上，其中，基底的底部位於第二主動區與第一淺溝槽隔離結構之間的介面處。介電層間隔物至少位於第一接觸結構的側壁上。絕緣層設置於介電層間隔物上並且設置於第二接觸結構與具有第一堆疊結構的第一接觸結構之間，其中介電層間隔物的介電常數小於絕緣層的介電常數。

Description

記憶體元件結構
本發明是關於半導體製造技術，且特別是關於記憶體元件結構。
動態隨機存取記憶體（dynamic random access memory，DRAM）裝置的記憶胞結構經過持續地發展，主要以減小記憶胞尺寸大小以及提高操作速度為目標。DRAM記憶胞通常包含電晶體和儲存電容器。閘極連接到字元線，汲極/源極連接到位元線，且源極/汲極連接到儲存電容器。字元線上的字元線電壓可用於導通電晶體，位元線電壓可以提供電荷給電晶體源極。電荷儲存於儲存電容器中。另外，使用位元線接觸和電容器接觸來將儲存電容器與位元線進行連接。
當記憶胞尺寸大小大幅地減小時，位元線寄生電容會在各接觸之間變得嚴重。位元線寄生電容將造成信號延遲並且降低操作速度，並造成感測裕度縮小。
本發明提供一種記憶體元件結構（如DRAM記憶胞）結構以減少各接觸之間的位元線寄生電容。
在一實施例中，一種記憶體元件結構，包含基底。基底包含第一主動區、第二主動區以及位於第一主動區與第二主動區之間的第一淺溝槽隔離（shallow trench isolation，STI）結構，其中第一主動區低於第二主動區。第一接觸結構設置於第一主動區上。第一堆疊結構位於第一接觸結構上。第二接觸結構位於基底上，其中基底的底部位於第二主動區與第一淺溝槽隔離結構之間的介面處。介電層間隔物至少位於第一接觸結構的側壁上。絕緣層設置在介電層間隔物上並且設置於第二接觸結構與具有第一堆疊結構的第一接觸結構之間，其仲介電層間隔物的介電常數小於絕緣層的介電常數。
本發明涉及一種儲存元件（如DRAM元件）結構。DRAM元件利用多晶矽金屬位元線結構減少位元線電阻。當儲存元件大幅地減小時，導電路徑中導電結構之間的距離相應地減小許多。在導電結構側壁處使用氮化物介電材料使其充分隔離。但寄生電容將會變得更嚴重。
在一實施例中，位元線接觸與記憶胞結構中的電容器接觸非常接近。為了防止位元線接觸與電容器接觸之間的短路或漏電，通常利用SiN層來覆蓋位元線接觸。為了減少寄生電容，可以針對位元線實現多個側壁層（如SiN/SiO2 /SiN或SiN/空氣間隙/SiN）來減少位元線寄生電容，其中SiO2 介電常數約3.9小於SiN介電常數約7.0。
在另一實施例中，提出一種絕緣介電層的結構於位元線接觸與位元線多晶矽的側壁處以減少位元線寄生電容。
圖1是根據本發明的實施例的基底中儲存記憶胞主動區的結構的示意性圖式。參考圖1，主動區52配置在基底50中。主動區52在傾斜方向上延伸並且在傾斜方向上的兩行主動區之間移位。在這種佈局中，記憶胞區20保留在主動區52的中心部分處。記憶胞區20的位置是交替移位的。
圖2是根據本發明的實施例的圖1中基底上DRAM記憶胞的部分結構的示意性圖式。參考圖2，如部分所示，位元線接觸結構60形成在對應記憶胞區20內。電容器區22內的電容器接觸結構62也鄰近於對應位元線接觸結構60形成，以便隨後電耦合到儲存電容器。字元線方向一直沿著線I-I延伸，且位元線一直沿著垂直於線I-I的方向延伸。形成絕緣層24以至少將位元線接觸結構60與電容器接觸結構62隔離，並且還將位元線與電容器接觸62隔離。
圖2中所示的結構只是DRAM記憶胞的一部分，但與本發明相關。另外，位元線接觸結構60通常可以被稱作第一接觸結構，並且電容器接觸結構62通常可以被稱作第二接觸結構。由於位元線接觸結構60與電容器接觸結構62之間的距離非常小，因此它們之間的隔離和寄生電容都應一起進行考慮，以具有充分的隔離能力和較少的寄生電容。
圖3是根據本發明中一實施例的DRAM記憶胞的結構的橫截面視圖形式的示意性圖式。參考圖3和圖2，觀察到在圖2中的線I-I處切割時在橫截面視圖處所見的結構。基底50具有淺溝槽隔離（STI）結構54。主動區52形成在STI結構54之間的基底50中。位元線接觸結構60形成在低於鄰近的主動區52的主動區52上。在位元線接觸結構60下方的主動區52通常可以被稱作第一主動區，而在電容器接觸結構62下方的主動區52通常可以被稱作第二主動區。STI結構54（第一STI結構）位於位元線接觸結構60下方的第一主動區52與電容器接觸結構62下方的第二主動區52之間。鄰近於第一STI結構54的STI結構54通常可以被稱作第二STI結構。
電容器接觸結構62通常設置在基底50上，其中基底50中的底部部分位於第二主動區52與STI結構54之間的介面處。多個介電層66、介電層70、介電層72的堆疊結構中的絕緣層24位於電容器接觸結構62與位元線接觸結構60之間以用於一般隔離。導電堆疊層包含阻擋層74，且金屬層64設置在位元線接觸結構60上。阻擋層74是作為實施例的TiN。隨後，金屬層64，如鎢，可以形成在阻擋層74上，以具有堆疊層。然而，本發明不限於所提供的堆疊層。罩幕層72，如SiN，可以進一步堆疊在金屬層64上，作為位元線接觸結構60上的堆疊層的一部分。此外，包含各種導電層的另一堆疊層可以形成在電容器接觸結構62上。各種導電層包含呈堆疊形式的TiN層82。互連層84隨後形成在電容器接觸結構62上方。形成切割部分80以與其它電路元件相連的儲存記憶胞隔離。
如圖3的結構，至少涉及電容器接觸結構62與位元線接觸結構60之間的絕緣層24。絕緣層24以氮化物材料為主以用於更好的隔離。然而，所述氮化物材料的介電常數高於氧化物材料的介電常數。由於電容器接觸結構62與位元線接觸結構60之間的距離較短，因此寄生電容可在電容器接觸結構62與位元線接觸結構60之間變得嚴重。
圖4是根據本發明的一實施例的DRAM記憶胞結構的橫截面視圖形式的示意性圖式。參考圖4，在實施例中，根據所觀察到的圖3中的結構來修改DRAM記憶胞的結構。
基底50中的主動區52和STI結構54相對於圖1到圖3是相同的，其為將一個儲存記憶胞視為用於描述的一實施例。為了易於描述，採用第一主動區52a和第二主動區52b。另外，採用了第一STI結構54a和第二STI結構54b。位元線接觸結構154（圖3中的位元線接觸結構60）設置在第一主動區52a上。第一堆疊層380設置在第一主動區52a上。第二堆疊層390設置在電容器接觸結構180（電容器接觸結構62）上。另一位元線堆疊152設置在第二STI結構54b上方。在一實施例中，位元線堆疊152包含多晶矽層152b。另外，絕緣底部152a設置在位元線堆疊152下方。TiN 152c可當作阻擋層，以形成金屬層156，如鎢。
絕緣堆疊層370至少位於位元線接觸結構154與電容器接觸結構180之間以便進行隔離。在一實施例中，絕緣堆疊層370可以包含介電層間隔物170和絕緣層270。在一實施例中，介電層間隔物170（如氧化物）除了設置在位元線多晶（bit line poly）152b的側壁上，還設置在位元線接觸結構154的側壁上。絕緣層270以氮化矽為主並且呈堆疊形式的各層組成，以便具有充分的隔離能力。然而，介電層間隔物170的介電常數小於絕緣層270的介電常數。因此，可使位元線接觸結構154和位元線堆疊152的寄生電容減少。
在一實例中，堆疊層380可以包含各種導電層，所述各種導電層包含堆疊形式的TiN層152c、金屬層156、介電層158、介電層160、介電層162。在一實例中，堆疊層390呈堆疊形式的CoSix層182、TiN層184以及互連層186。在一實施例中，絕緣層270於位元線接觸結構154與電容器接觸結構180之間的頂部部分處具有豎直結構，豎直結構包含介電層172、介電層174、介電層176所標示的多個介電層，但本發明不限於此。
絕緣層270的底部部分包含呈雙重堆疊形式的氮化物襯裡層或僅包含單一氮化物層。介電層間隔物170可以是氧化物或空氣間隙。
圖4中的結構，進一步提供了製造流程。圖5A到圖5L是根據本發明的一實施例示意性圖示，係透過在圖2中的線I-I處切割的橫截面結構所看到的製造儲存記憶胞的製程流程。
參考圖5A，基底50包含主動區52。其中，基底還配置成具有由較大STI結構分離的記憶胞陣列區30和週邊區35。週邊區35包含電晶體470、STI結構454以及層間介電層472。但本發明不限於週邊區35處的特定結構。
在基底50的記憶胞陣列區30中，STI結構54形成在基底50中以限定STI結構54之間的主動區52。初步結構（preliminary structure）中的位元線接觸結構154形成在第一主動區52a上。在初步堆疊中，位元線堆疊152形成在基底50上。金屬層156（如鎢層）形成在位元線堆疊152上。呈堆疊形式的用以當作罩幕的介電層158、介電層160、介電層162形成在金屬層156上方。
參考圖5B，在記憶胞陣列區30處執行圖案化製程以形成開口164，同時形成位元線接觸結構154和位元線堆疊168/位元線堆疊168'。如在圖案化製程之後的橫截面結構中所看到的，具有寬度（如位元線寬度）的位元線堆疊168保留在第一主動區52a上，且具有相同寬度的另一位元線堆疊168'位於第二STI結構54b之上。溝槽166形成在位元線接觸結構154的側壁處，在第一STI結構54a與第一主動區52a的介面處延伸到基底50中。在一實施例中，位元線接觸結構154的材料為具有磷摻雜的多晶矽。
參考圖5C，執行氧化製程以在位元線接觸結構154的側壁上、在主動區52上以及在位元線堆疊168'中的多晶矽層152b的側壁上形成介電層間隔物170。
參考圖5D，氮化物襯裡層172形成在基底上方。氮化物襯裡層172與頂部處的拓撲表面共形。氮化物襯裡層172的部分172'仍覆蓋在介電層間隔物170上，部分172'較薄。
參考圖5E，氮化物層179形成在氮化物襯裡層172上。這種氮化物層179還填充如先前所形成的溝槽166。
參考圖5F，執行回蝕製程或濕法刻蝕（如在實施例中為H3 PO4 ）以移除氮化物層179的頂部部分，而氮化物襯裡層172仍然保留。氮化物層179的剩餘部分也仍填充到溝槽166中。在一實施例中，具有氮化物襯裡層172可作為雙層堆疊的氮化物層179填充位元線接觸結構154側壁處的溝槽166。
參考圖5G，介電層174（如氧化物間隔物）進一步形成在氮化物層179上的堆疊部分168、堆疊部分168'的側壁處的氮化物襯裡層172上。
參考圖5H，介電層176（如氮化物間隔物）進一步形成在介電層174上。作為堆疊結構的氮化物襯裡層172，介電層174以及介電層176可以當作絕緣層270的一部分，以將位元線接觸結構154與位元線接觸結構154上的堆疊層380隔離，如另外參考圖4。開口164在此階段中改變成開口178。在後續製程中所描述的開口178用於稍後形成電容器接觸結構180。
參考圖5I，具有磷摻雜層180'的初步多晶矽形成於基底上方以填充圖5H中的開口178。
參考圖5J，在一實施例中，執行回蝕製程以移除初步多晶矽層180'的頂部部分。多晶矽層180'的剩餘部分當作電容器接觸結構180。電容器接觸結構180設置在第一主動區52a與第一STI結構54a之間的介面處的基底50上。電容器接觸結構180與位元線接觸結構154之間的絕緣層以氮化物為主，在一實施例中，也可作為氧化物的介電層間隔物170，以減少位元線接觸結構154的寄生電容，並且電容器接觸結構180與位元線168'之間的絕緣以氮化物襯裡層172（SiN）/介電層174（SiO2 ）/介電層176（SiN）為主。
參考圖5K，後續製程用以形成相互連接。在一實施例中，CoSix 層182可以形成在電容器接觸結構180上。阻擋層184（如TiN層）共形地形成在基底50的頂部表面上方。金屬層186形成在阻擋層184上，其中金屬層186填充電容器接觸結構180之上的空間。金屬層186電連接到電容器接觸結構180。
參考圖5L，阻擋層184和金屬層186經過圖案化後具有切割部分188，並且經由與絕緣堆疊層370的絕緣層270隔離單獨地連接到電容器接觸結構180。
在一實施例中，金屬層186是互連結構的一部分。
在一實施例中，不限於位元線接觸結構154和電容器接觸結構180上的堆疊結構。在一實施例中，具有比絕緣層270的介電常數小的介電常數的介電層170，可以減少位元線的寄生電容。
位元線堆疊152也可以形成於在側壁處具有介電層間隔物170的第二STI結構54b上方。在一實施例中，多晶矽層152b實際上用作位元線。
在一實施例中，絕緣層270由不具有氮化物襯裡的單一氮化物形成。圖6A到圖6P是透過在圖2中的線I-I處切割的橫截面結構看到的用以製造儲存記憶胞方法的製程流程的示意性圖式。
參考圖6B，執行圖案化製程以形成位元線接觸結構154上的位元線堆疊168和STI結構54b上的位元線堆疊168'。與圖5B不同，圖案化製程實質上停止於位元線接觸結構154上，即並未蝕刻位元線堆疊152b和位元線接觸結構154。
參考圖6C，氮化物襯裡層172共形地形成在基底50的頂部表面上方。
參考圖6D，在一實施例中，蝕刻部分168和部分168'的側壁上形成當作氮化物間隔物的氮化物襯裡層172，而不在位元線接觸結構154的側壁上並不會在位元線部分152b的側壁上形成所述氮化物襯裡層172。此外，還形成與圖5B類似的溝槽166。此外，位元線接觸結構154的側壁被暴露出來，而未被氮化物襯裡層172覆蓋的位元線部分152b也被暴露出來。
參考圖6E，在一實施例中，對位元線接觸結構154和位元線堆疊152b的側壁執行氧化製程，以形成介電層間隔物170（如在一實施例中為氧化物間隔物）。
參考圖6F，與圖5E類似，氮化物層179形成在至少覆蓋氮化物襯裡層172的基底的拓撲表面上方。這種氮化物層179還填充如先前所形成的溝槽166。
參考圖6G，利用H3 PO4 執行濕法蝕刻來移除氮化物層179的頂部部分。因此，保留氮化物層179的剩餘部分並且填充溝槽166。在一實施例中，當與圖5F進行比較時，氮化物層179是不與氮化物襯裡層172堆疊的單一層。
參考圖6H，介電層174（如氧化物層）進一步位於基底的拓撲表面上方，從而至少覆蓋在堆疊部分168、堆疊部分168'的側壁處的氮化物襯裡層172上。
參考圖6I，在一實施例中執行回蝕製程以蝕刻介電層174。介電層174的剩餘部分是氮化物襯裡層172上和氮化物層179之上的介電層間隔物。
參考圖6J，介電層176（如氮化物層）進一步形成在介電層174上的基底的拓撲表面上方。作為堆疊結構的氮化物襯裡層172，介電層174以及介電層176可以當作絕緣層270的一部分，以將位元線接觸結構154與位元線接觸結構154上的堆疊層380隔離，如另外參考圖4。開口164在此階段中改變成開口178。
參考圖6K，形成氧化物層240以填充開口178，其中，包含塗布氧化物層和使氧化物層固化。在一實施例中，對氧化物層執行研磨製程。研磨製程對頂部處的材料進行研磨，直到暴露介電質176為止。
參考圖6L，隨後執行電容器接觸蝕刻製程以形成氧化物層240的開口250。保留開口250以便形成電容器接觸結構。開口250的底部部分延伸到主動區和第一STI結構54a以及第二主動區52b的介面處的基底中。
參考圖6M，形成磷摻雜，由磷摻雜層180所標示的多晶矽層以填充開口250。參考圖6N，作為一實施例的回蝕製程以蝕刻多晶矽層。多晶矽層的剩餘部分當作電容器接觸結構180。電容器接觸結構180僅填充開口250的底部部分。開口250隨後變成開口252。
參考圖6O，與圖5K類似，形成電容器接觸結構180上的堆疊層。在一實施例中，形成呈堆疊形式的CoSix 層182、TiN層184以及互連層186。進一步對週邊區35執行相同製程以進行互連使用。然而，本發明不限於本實施例。
參考圖6P，與圖5L類似，TiN層184和具有絕緣層的互連層186經過圖案化以形成具有切割部分188，並且隨後經由與絕緣堆疊層370的絕緣層270隔離並單獨地連接到電容器接觸結構180。
在一實施例中，絕緣堆疊層370包含介電層間隔物170和絕緣層270。在一實施例中，電容器接觸結構180與位元線接觸結構154之間的絕緣層270的一部分含有單一氮化物層179（參見圖6G）。然而，氧化物的介電層間隔物170具有較小介電常數並且可以減少電容器接觸結構180與位元線接觸結構154之間的寄生電容。另外，電容器接觸結構180與位元線168'之間的絕緣以氮化物襯裡層172（SiN）/介電層174（SiO2 ）/介電層176（SiN）的介電部分為主，但在一實施例中，還包含作為氧化物的介電層間隔物170，以減少位元線寄生電容。
在一實施例中，進一步減少電容器接觸結構180與位元線接觸結構154之間的寄生電容，介電層間隔物170可以由空氣間隙替代，也可以將所述空氣間隙視為具有接近於1的介電常數的介電層。
圖7A到圖7B是透過在圖2中的線I-I處切割的橫截面結構看到的用以製造儲存記憶胞方法的製程流程的示意性圖式。參考圖7A，繼續參考圖6N中的結構作為實施例，執行氧化物刻蝕製程以移除作為先前所述的氧化物的介電層174。此外，介電層間隔物170還使介電層174氧化並且與介電層174接觸。因此，形成包含電容器接觸結構180與位元線接觸結構154之間的底部部分的空氣間隙254。介電層間隔物170為具有接近於1的介電常數的空氣間隙。
參考圖7B，執行圖6O中的相同製程以形成呈堆疊形式的CoSix層182、TiN層184以及互連層186。由於空氣間隙254較窄，因此TiN層184將在開口端部處密封空氣間隙254。圖6P中的相同製程隨後可以執行。
此外，空氣間隙254也形成在位元線堆疊152的多晶矽層152b的側壁和部分168'的介電層172處，如圖6B中所標示。
圖7A和圖7B是針對圖6O中結構的製程。也可以將相同製程應用到圖5J中的結構。在位元線接觸結構154和位元線堆疊152b的側壁處形成介電層間隔物170。介電層間隔物170具有較小介電常數並且可以減少電容器接觸結構180與位元線接觸結構154之間的寄生電容，此外，也減少在結構方面相當接近的電容器接觸結構180與位元線168'之間的位元線寄生電容。
20:記憶胞區 22:電容器區 24、270:絕緣層 30:記憶胞陣列區 35:週邊區 50:基底 52:主動區 52a:第一主動區 52b:第二主動區 54、454:淺溝槽隔離結構 54a:第一STI結構 54b:第二STI結構 60、154:位元線接觸結構 62、180:電容器接觸結構 64、156:金屬層 66、70、72、158、160、162、174、176:介電層 74:阻擋層 80、188:切割部分 82、152c、184:TiN層 84、186:互連層 152、168、168':位元線堆疊 152a:絕緣底部 152b:多晶矽層/位元線多晶 164、178、250、252:開口 166:溝槽 170:介電層間隔物 172:介電層/氮化物襯裡層 172':部分 179:氮化物層 180':磷摻雜層/初步多晶矽層 182:CoSix層 240:氧化物層 254:空氣間隙 270:絕緣層 370:絕緣堆疊層 380:第一堆疊層 390:第二堆疊層 470:電晶體 472:層間介電層
圖1是根據本發明的實施例的基底中儲存記憶胞主動區結構的示意性圖式。 圖2是根據本發明實施例圖1中基底上DRAM記憶胞的部分結構的示意性圖式。 圖3是根據本發明實施例DRAM記憶胞結構的橫截面視圖形式的示意性圖式。 圖4是根據本發明實施例DRAM記憶胞結構的橫截面視圖形式的示意性圖式。 圖5A到圖5L是透過在圖2中線I-I處切割的橫截面結構看到的用以製造儲存記憶胞方法的製程流程示意性圖式。 圖6A到圖6P是透過在圖2中線I-I處切割的橫截面結構看到的用以製造儲存記憶胞方法的製程流程示意性圖式。 圖7A到圖7B是地示出如通過在圖2中的線I-I處切割的橫截面結構看到的用以製造儲存記憶胞的方法的製程流程的示意性圖式。
50:基底
52:主動區
52a:第一主動區
52b:第二主動區
54:淺溝槽隔離結構
54a:第一淺溝槽隔離結構
54b:第二淺溝槽隔離結構
60、154:位元線接觸結構
62、180:電容器接觸結構
156:金屬層
158、160、162、174、176:介電層
152c、184:TiN層
152:位元線堆疊
152a:絕緣底部
152b:多晶矽層
170:介電層間隔物
172:介電層/氮化物襯裡層
182:CoSix 層
186:互連層
188:切割部分
270:絕緣層
370:絕緣堆疊層
380:第一堆疊層
390:第二堆疊層

Claims (10)

  1. 一種記憶體元件結構，包括：基底，包含第一主動區、第二主動區以及位於所述第一主動區與所述第二主動區之間的第一淺溝槽隔離結構，其中以所述記憶體元件結構的剖面來看，所述第一主動區的頂部表面低於所述第二主動區的頂部表面；第一接觸結構，設置在所述第一主動區上；第一堆疊結構，位於所述第一接觸結構上；第二接觸結構，位於所述基底上，其中所述基底中的底部部分位於所述第二主動區與所述第一淺溝槽隔離結構之間的介面處；介電層間隔物，至少位於所述第一接觸結構的側壁上；以及絕緣層，設置在所述介電層間隔物上並且設置在所述第二接觸結構與具有所述第一堆疊結構的所述第一接觸結構之間，其中所述介電層間隔物的介電常數小於所述絕緣層的介電常數。
  2. 如請求項1所述的記憶體元件結構，其中所述介電層間隔物包括氧化物間隔物或空氣間隔物，且所述絕緣層包括氮化物並且具有下部部分和上部部分。
  3. 如請求項2所述的記憶體元件結構，其中所述絕緣層包括所述上部部分，所述上部部分還與所述介電層間隔物鄰接並且位於具有所述第一堆疊結構的所述第一接觸結構與所述第二接觸結構之間。
  4. 如請求項3所述的記憶體元件結構，其中所述上部部分包括所述介電層間隔物上的氮化物部分或堆疊氮化物部分和所述第一堆疊結構的側壁。
  5. 如請求項1所述的記憶體元件結構，其中所述第一接觸結構是位元線接觸結構，且所述第二接觸結構是電容器接觸結構。
  6. 如請求項1所述的記憶體元件結構，其中所述第一堆疊層包括位於底部的導電堆疊部分和位於頂部的罩幕部分。
  7. 如請求項6所述的記憶體元件結構，其中所述導電堆疊部分包括呈堆疊形式的阻擋層和鎢層。
  8. 如請求項1所述的記憶體元件結構，其中更包括所述第二接觸結構上的第二堆疊結構。
  9. 如請求項8所述的記憶體元件結構，其中所述第二堆疊結構包括CoSix層、阻擋層、鎢層以及互連結構的一部分。
  10. 如請求項1所述的記憶體元件結構，其中更包括：所述基底中的第二淺溝槽隔離結構，位於所述第二主動區的一側；位元線堆疊，位於所述第二淺溝槽隔離結構上方；以及堆疊間隔物，位於所述位元線堆疊的側壁上。
TW110113077A 2020-05-15 2021-04-12 記憶體元件結構 TWI773243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/874,680 2020-05-15
US16/874,680 US11121135B1 (en) 2020-05-15 2020-05-15 Structure of memory device

Publications (2)

Publication Number Publication Date
TW202145455A TW202145455A (zh) 2021-12-01
TWI773243B true TWI773243B (zh) 2022-08-01

Family

ID=77665747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113077A TWI773243B (zh) 2020-05-15 2021-04-12 記憶體元件結構

Country Status (3)

Country Link
US (1) US11121135B1 (zh)
CN (1) CN113675198A (zh)
TW (1) TWI773243B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109700A (ko) * 2020-02-27 2021-09-07 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20210155697A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 집적회로 소자
KR20220014587A (ko) * 2020-07-29 2022-02-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN115513367A (zh) * 2021-06-22 2022-12-23 联华电子股份有限公司 存储装置的制作方法
KR20230046783A (ko) * 2021-09-30 2023-04-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11830762B2 (en) * 2021-12-09 2023-11-28 Nanya Technology Corporation Method of manufacturing semiconductor structure
US11948991B2 (en) 2021-12-09 2024-04-02 Nanya Technology Corporation Semiconductor structure having an electrical contact

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170005166A1 (en) * 2015-06-30 2017-01-05 SK Hynix Inc. Semiconductor device with air gap and method for fabricating the same
US20180342517A1 (en) * 2017-05-25 2018-11-29 Winbond Electronics Corp. Dynamic random access memory and method of manufacturing the same
US20190348418A1 (en) * 2013-11-07 2019-11-14 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
US20200105772A1 (en) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
TW502400B (en) * 2002-01-09 2002-09-11 Winbond Electronics Corp DRAM having deep-trench capacitor and the process thereof
US6828219B2 (en) * 2002-03-22 2004-12-07 Winbond Electronics Corporation Stacked spacer structure and process
KR102180050B1 (ko) * 2014-02-14 2020-11-18 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102289376B1 (ko) * 2015-01-19 2021-08-17 에스케이하이닉스 주식회사 에어갭을 구비한 반도체 장치 및 그 제조방법
KR102235120B1 (ko) * 2015-06-30 2021-04-02 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102495914B1 (ko) * 2016-08-11 2023-02-03 삼성전자 주식회사 반도체 소자
CN108010883B (zh) * 2016-11-01 2020-07-14 华邦电子股份有限公司 动态随机存取存储器结构及其制造方法
KR102321868B1 (ko) * 2017-04-03 2021-11-08 삼성전자주식회사 반도체 메모리 장치
CN108695325B (zh) * 2017-04-07 2019-08-23 联华电子股份有限公司 动态随机存取存储器元件
CN109256382B (zh) * 2017-07-12 2021-06-22 华邦电子股份有限公司 动态随机存取存储器及其制造方法
US10636796B2 (en) * 2017-08-02 2020-04-28 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
KR102490277B1 (ko) * 2017-09-26 2023-01-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI689050B (zh) * 2018-05-14 2020-03-21 華邦電子股份有限公司 記憶體裝置及其製造方法
CN110718550B (zh) * 2018-07-12 2023-11-28 三星电子株式会社 半导体器件及制造其的方法
CN209216973U (zh) 2018-11-27 2019-08-06 长鑫存储技术有限公司 半导体器件
US10734390B1 (en) * 2019-03-15 2020-08-04 Winbond Electronics Corp. Method of manufacturing memory device
US10957576B2 (en) * 2019-03-22 2021-03-23 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
US11018140B2 (en) * 2019-04-19 2021-05-25 Winbond Electronics Corp. Semiconductor device and method for manufacturing the same
US11139306B2 (en) * 2019-05-28 2021-10-05 Winbond Electronics Corp. Memory device and method for fabricating the same
US11217587B2 (en) * 2019-06-05 2022-01-04 Winbond Electronics Corp. Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device
TWI702711B (zh) * 2019-07-04 2020-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190348418A1 (en) * 2013-11-07 2019-11-14 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
US20170005166A1 (en) * 2015-06-30 2017-01-05 SK Hynix Inc. Semiconductor device with air gap and method for fabricating the same
US20180342517A1 (en) * 2017-05-25 2018-11-29 Winbond Electronics Corp. Dynamic random access memory and method of manufacturing the same
US20200105772A1 (en) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)

Also Published As

Publication number Publication date
CN113675198A (zh) 2021-11-19
US11121135B1 (en) 2021-09-14
TW202145455A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
TWI773243B (zh) 記憶體元件結構
US7153727B2 (en) Semiconductor device and method of manufacturing the same
US6870268B2 (en) Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region
US8294236B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
US7153745B2 (en) Recessed gate transistor structure and method of forming the same
US7807569B2 (en) Method of manufacturing a contact structure for a semiconductor device
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
US6885052B2 (en) Semiconductor memory device having self-aligned contacts and method of fabricating the same
CN110061001B (zh) 半导体元件及其制作方法
JP2005079576A (ja) 半導体装置及びこれの製造方法
US6953744B2 (en) Methods of fabricating integrated circuit devices providing improved short prevention
US20220384449A1 (en) Semiconductor memory device and method of fabricating the same
KR20120126433A (ko) 반도체 소자 및 그 제조 방법
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
US6903022B2 (en) Method of forming contact hole
US5753549A (en) Method for fabricating capacitor of semiconductor device
CN110246841B (zh) 半导体元件及其制作方法
KR100439038B1 (ko) 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법
CN220629948U (zh) 一种半导体存储器件
US20230320080A1 (en) Semiconductor memory device
US20240074165A1 (en) Semiconductor device and method for fabricating the same
KR20230046783A (ko) 반도체 장치 및 그 제조 방법
CN116761425A (zh) 一种半导体存储器件及其制作方法
CN114597175A (zh) 半导体存储装置及其制作方法
KR20080097644A (ko) 반도체 장치 및 이의 제조 방법