CN112735950A - NOR Flash的工艺方法 - Google Patents

NOR Flash的工艺方法 Download PDF

Info

Publication number
CN112735950A
CN112735950A CN202011576202.2A CN202011576202A CN112735950A CN 112735950 A CN112735950 A CN 112735950A CN 202011576202 A CN202011576202 A CN 202011576202A CN 112735950 A CN112735950 A CN 112735950A
Authority
CN
China
Prior art keywords
self
source electrode
aligned
temperature
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011576202.2A
Other languages
English (en)
Inventor
齐翔羽
李志林
顾林
何应春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011576202.2A priority Critical patent/CN112735950A/zh
Publication of CN112735950A publication Critical patent/CN112735950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种NOR Flash的工艺方法，包含：首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD离子注入，形成自对准源极；在自对准源极两侧沉积氧化层形成自对准源极的侧墙并进行1000摄氏度温度下的退火；沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。本发明所述的工艺方法，提高了器件的循环擦除特性，提高Flash的擦除能力。

Description

NOR Flash的工艺方法
技术领域
本发明涉及半导体制造领域，特别是指一种55nm节点工艺的NOR Flash的工艺方法。
背景技术
NOR和NAND Flash是市场上两种主要的非易失闪存技术之一。Intel于1988年首先开发出NOR Flash 技术。1989年东芝公司发表了NAND Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。如果只是用来存储少量的代码，NOR闪存更适合一些。而NAND则是高数据存储密度的理想解决方案。NOR Flash 的特点是芯片内执行（XIP，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。NAND的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于Flash的管理需要特殊的系统接口。通常读取NOR的速度比NAND稍快一些，而NAND的写入速度比NOR快很多。Flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何Flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除（ERS）。
循环擦写测试（Cycle）是55nm节点工艺的Nor Flash晶圆标准的可靠性测试的一项重要测试项目，存储单元Cell经过多次擦写之后，擦除时间（ERS）的分布表征了Flash器件的衰退性能。
通过对比100K次的循环测试过程，ERS时间的统计分布如图1及图2所示，从图中可以得出：
1.ERS电流约为30uA时（如图1所示），相比ERS 电流约为26uA时（如图2所示），ERS电流越大，擦除越稳定，衰退特性优于ERS电流小的情况，ERS时间离群跳高的情况相对偏少，而ERS电流小的情况下，从图2中可以看出，在纵轴上整体分布不如图1集中，显示衰退特性较差。
2.ERS 电流越大，Cycle性能越高，器件擦除能力越强。
因此，对于存储器擦除性能的提高方面来说，提高擦除电流，能显著提高擦除效率及擦除的稳定性。
现有的工艺步骤包含：多晶硅沉积，控制栅的回刻，存储管栅极回刻，N/P型LDD注入，自对准源极的光刻及刻蚀，自对准源极的氧化层沉积，接触孔侧墙的膜层沉积，重掺杂离子注入以及热退火。
为了提高擦除稳定性而提高擦除电流，目前业内的常规做法是对重掺杂离子注入的步骤中调整P型重掺杂的注入剂量，但这种做法并不完善，有可能带来器件的可靠性负面影响。
发明内容
本发明所要解决的技术问题在于提供一种基于55nm节点工艺的NOR Flash的工艺方法。
为解决上述问题，本发明所述的一种NOR Flash的工艺方法，包含如下的工艺步骤：
首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD 离子注入，形成自对准源极；
在自对准源极两侧沉积氧化层形成自对准源极的侧墙并进行1000摄氏度温度下的退火，沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。
进一步地改进是，所述的自对准源极两侧沉积氧化层以及1000摄氏度高温热退火时，高温过程对源极多晶硅同步形成热退火效应。
进一步地改进是，源极多晶硅在高温下多晶硅晶粒增大，电阻减小，载流子迁移速率增大，提高器件速度。
进一步地改进是，所述衬底为硅衬底，或者是锗硅、砷化镓衬底。
进一步地改进是，所述重掺杂离子注入以自对准源极两侧的侧墙为遮挡形成自对准离子注入。
进一步地改进是，所述自对准多晶硅源极的侧墙采用快速热氧化法形成工艺制备。
本发明所述的NOR Flash的工艺方法，通过提高自对准源极（SAS）氧化层退火温度，进而提高了器件的循环擦除特性，提高Flash的擦除能力。
附图说明
图1 是擦除电流为30uA时衰退特性分布图。
图2 是擦除电流为26uA时衰退特征分布图。
图3 是900摄氏度下多晶硅薄膜的表面形貌图。
图4 是1170摄氏度下多晶硅薄膜的表面形貌及截面图。
图5 是不同多晶硅晶粒大小的载流子迁移率曲线图。
图6 是自对准源极多晶硅氧化膜不同退火温度下擦除电流的对比曲线。
图7 是自对准源极多晶硅氧化膜不同退火温度下漏电流Ioff的对比曲线。
图8 是本发明工艺后循环擦除测试及擦除时间曲线图。
图9 是本发明工艺流程图。
具体实施方式
对于NOR Flash器件来说，增加擦除电流能带来很多方面的好处，比如能提高擦除效率，能提升器件的稳定性（衰退特性），但是提升擦除电流在现有的工艺下很难达到比较好的效果，常规的一些技术手段在提升了擦除电流的同时往往会带来一些负面的效果，甚至会严重影响器件的其他性能，因此器件的擦除电流的提升往往不是单一方面的问题。
本发明提出一种NOR Flash器件的工艺方法，包含：首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD 离子注入，形成自对准多晶硅源极；
在自对准源极两侧沉积氧化层形成自对准源极的侧墙并进行1000摄氏度温度下的退火，沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。
上述工艺中，在自对准多晶硅源极形成之后，在源极多晶硅上采用快速热氧化法沉积氧化膜层并刻蚀形成侧墙，然后进行高温热退火。传统工艺采用退火温度为900摄氏度，本发明提高退火温度到1000摄氏度，通过提高退火温度，能进一步实现热氧化增加多晶硅源极侧墙的厚度。
在提高退火温度的同时，还带了另一方面的积极效果，对于多晶硅源极来说，通过提高退火温度以及之前的快速热氧化时的温度，对多晶硅演技同步产生了作用，高温改善多晶硅的结构，多晶硅晶粒增大，如图3～图5所示，图3是实验验证下900摄氏度制备的多晶硅薄膜的表面形貌，图4是1170摄氏度下制备的多晶硅薄膜的表面形貌及截面图。减小电阻，载流子迁移速率增大，能提高擦除电流。图5是不同多晶硅平均晶粒大小的情况下（横坐标）电子迁移率的曲线图，随着晶粒的增大，电子迁移率也同步提高。对比常规做法来调整注入剂量，减少了对器件可靠性的影响。
通过上述55nm节点工艺的Nor Flash 制备中对自对准源极侧墙(SAS side wall)的工艺过程，通过提升退火从900摄氏度增加到1000摄氏度，改善多晶硅电阻，提升擦除电流，改善器件性能，具体参考图6～7，图6中所示的不同退货温度带来的擦除电流的曲线图，图中横坐标是退火温度，纵坐标代表擦除电流，图中显示1000摄氏度退火温度下的擦除电流高于900摄氏度下的擦除电流，提高擦除电流至30uA以上。同时如图7所示，不同退火温度下的漏电流Ioff电流基本维持在同一水平，进而提高了器件的循环擦写测试特性，提高Flash的擦除能力。如图8所示，图中在本发明新的工艺下，擦除电流得到提高，同时循环次数测试100K次后衰退特征也较为稳定，擦除时间较为集中。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种NOR Flash的工艺方法，其特征在于：包含：首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD 离子注入；形成自对准多晶硅源极；
在自对准多晶硅源极两侧沉积氧化层形成自对准多晶硅源极的侧墙并进行1000摄氏度温度下的高温热退火；沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。
2.如权利要求1所述的NOR Flash的工艺方法，其特征在于：所述的自对准多晶硅源极两侧沉积氧化层以及1000摄氏度高温热退火时，高温过程对自对准多晶硅源极同步形成热退火效应。
3.如权利要求2所述的NOR Flash的工艺方法，其特征在于：所述自对准多晶硅源极在高温下多晶硅晶粒增大，电阻减小，载流子迁移速率增大，提高器件速度。
4.如权利要求1所述的NOR Flash的工艺方法，其特征在于：所述衬底为硅衬底，或者是锗硅、砷化镓衬底。
5.如权利要求1所述的NOR Flash的工艺方法，其特征在于：所述重掺杂离子注入以自对准多晶硅源极两侧的侧墙为遮挡形成自对准离子注入。
6.如权利要求1所述的NOR Flash的工艺方法，其特征在于：所述的对自对准多晶硅源极的侧墙进行1000摄氏度温度下的退火，能增加侧墙的厚度。
7.如权利要求1所述的NOR Flash的工艺方法，其特征在于：所述自对准多晶硅源极的侧墙采用快速热氧化法形成工艺制备。
CN202011576202.2A 2020-12-28 2020-12-28 NOR Flash的工艺方法 Pending CN112735950A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011576202.2A CN112735950A (zh) 2020-12-28 2020-12-28 NOR Flash的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011576202.2A CN112735950A (zh) 2020-12-28 2020-12-28 NOR Flash的工艺方法

Publications (1)

Publication Number Publication Date
CN112735950A true CN112735950A (zh) 2021-04-30

Family

ID=75606095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011576202.2A Pending CN112735950A (zh) 2020-12-28 2020-12-28 NOR Flash的工艺方法

Country Status (1)

Country Link
CN (1) CN112735950A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107175A (en) * 1998-01-14 2000-08-22 United Microelectronics Corp. Method of fabricating self-aligned contact
CN101882594A (zh) * 2009-05-05 2010-11-10 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN102034709A (zh) * 2009-09-25 2011-04-27 中芯国际集成电路制造(上海)有限公司 增大pmos核心器件的工艺窗口的方法
CN102054695A (zh) * 2009-10-29 2011-05-11 中芯国际集成电路制造(上海)有限公司 提高半导体元器件的性能的方法
CN102637604A (zh) * 2012-04-25 2012-08-15 上海宏力半导体制造有限公司 侧墙、形成侧墙、半导体器件的方法
CN102800583A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 平面型功率mos晶体管及其制造方法
CN103560087A (zh) * 2013-10-29 2014-02-05 中南林业科技大学 具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法
CN106298793A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 自对准分栅闪存器件及其制造方法
CN107863345A (zh) * 2017-11-09 2018-03-30 上海华力微电子有限公司 一种省去CLDD光罩的NorFlash器件集成工艺方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107175A (en) * 1998-01-14 2000-08-22 United Microelectronics Corp. Method of fabricating self-aligned contact
CN101882594A (zh) * 2009-05-05 2010-11-10 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN102034709A (zh) * 2009-09-25 2011-04-27 中芯国际集成电路制造(上海)有限公司 增大pmos核心器件的工艺窗口的方法
CN102054695A (zh) * 2009-10-29 2011-05-11 中芯国际集成电路制造(上海)有限公司 提高半导体元器件的性能的方法
CN102637604A (zh) * 2012-04-25 2012-08-15 上海宏力半导体制造有限公司 侧墙、形成侧墙、半导体器件的方法
CN102800583A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 平面型功率mos晶体管及其制造方法
CN103560087A (zh) * 2013-10-29 2014-02-05 中南林业科技大学 具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法
CN106298793A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 自对准分栅闪存器件及其制造方法
CN107863345A (zh) * 2017-11-09 2018-03-30 上海华力微电子有限公司 一种省去CLDD光罩的NorFlash器件集成工艺方法

Similar Documents

Publication Publication Date Title
US7879674B2 (en) Germanium-silicon-carbide floating gates in memories
TWI358834B (zh)
US6400610B1 (en) Memory device including isolated storage elements that utilize hole conduction and method therefor
EP0915479A2 (en) Nonvolatile semiconductor memory device and method of reading data therefrom
JPH1140682A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009054707A (ja) 半導体記憶装置およびその製造方法
US20020003252A1 (en) Flash memory circuit with with resistance to disturb effect
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
CN102460706B (zh) 存储器单元、阵列、以及制造存储器单元的方法
CN106024889A (zh) 半导体器件及其制造方法
TWI697777B (zh) 快閃記憶體的程式設計電路、程式設計方法及快閃記憶體
KR101037775B1 (ko) 측면 도핑 채널 제조 방법
US6249021B1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR101188551B1 (ko) 플래시 메모리 소자 및 플래시 메모리 소자의 제조 방법
CN112735950A (zh) NOR Flash的工艺方法
US10153381B1 (en) Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate
US7160740B2 (en) Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same
WO2006095890A1 (ja) 半導体装置およびその製造方法
US9425055B2 (en) Split gate memory cell with a layer of nanocrystals with improved erase performance
US20200365596A1 (en) Semiconductor formation using hybrid oxidation
Chang Silicon nanocrystal memory-technology and applications
US6743677B1 (en) Method for fabricating nitride memory cells using a floating gate fabrication process
Beug 2D NAND Flash Technology
CN109427797B (zh) 半导体结构及其形成方法
JPH10256403A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination