CN101882594A - 导电插塞的形成方法 - Google Patents
导电插塞的形成方法 Download PDFInfo
- Publication number
- CN101882594A CN101882594A CN2009100506648A CN200910050664A CN101882594A CN 101882594 A CN101882594 A CN 101882594A CN 2009100506648 A CN2009100506648 A CN 2009100506648A CN 200910050664 A CN200910050664 A CN 200910050664A CN 101882594 A CN101882594 A CN 101882594A
- Authority
- CN
- China
- Prior art keywords
- side wall
- contact hole
- substrate
- ion
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种导电插塞的形成方法，包括：提供衬底，所述衬底上形成有MOS晶体管，所述MOS晶体管包括：位于衬底内的源极区、漏极区；所述衬底上还形成有层间介质层；刻蚀层间介质层形成暴露出衬底的接触孔，所述接触孔位置与源极区或者漏极区对应；在所述接触孔侧壁形成侧墙；沿形成有侧墙的接触孔向衬底进行离子注入，形成高掺杂区；去除侧墙；对所述高掺杂区退火；采用导电物质填充接触孔。本发明降低了导电插塞的电阻，降低了扩散的离子进入MOS单元的沟道区域的可能性，而且侧墙可以为聚合物侧墙，在刻蚀设备中形成，减少了工艺步骤。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种导电插塞的形成方法。
背景技术
随着先进的集成电路器件等比例缩小的持续发展，在获得稳定一致的临界点学参数中，优良的制程控制变得越来越重要。接触电阻(Rc)在高速电路性能中起到一个很重要的作用，这是因为延迟时间是决定电路速度的重要因素，而延迟时间的影响因素之一是接触电阻。随着器件的等比例缩小，接触电阻值也呈指数级增长。
为了降低接触电阻，自对准硅化物(self-aligned silicide)工艺已经成为近期的超高速CMOS逻辑大规模集成电路的关键制造工艺之一，它给高性能逻辑器件的制造提供了诸多好处，主要因为该工艺减小了源/漏电极和栅电极的薄膜电阻，降低了接触电阻，从而缩短了与栅相关的接触电阻延迟。在申请号为200510106939.7的中国专利申请中还能发现更多关于自对准硅化物工艺的相关信息。
但是在动态随机存储器(DRAM)和CMOS图像传感器(CMOS Image Sensor，CIS)等器件中，硅化物会严重影响记忆单元的资料保存能力或者像素单元的图像感应能力，并且会造成器件的漏电流大的缺点。
发明内容
本发明提供一种导电插塞的形成方法，不但降低了导电插塞的电阻并且降低了制备过程中离子扩散导致器件失效的可能性。
为解决上述问题，本发明提供一种导电插塞的形成方法，包括：提供衬底，所述衬底上形成有MOS晶体管，所述MOS晶体管包括：位于衬底内的源极区、漏极区；所述衬底上还形成有层间介质层；刻蚀层间介质层形成暴露出衬底的接触孔，所述接触孔位置与源极区或者漏极区对应；在所述接触孔侧壁形成侧墙；沿形成有侧墙的接触孔向衬底进行离子注入，形成高掺杂区；去除侧墙；对所述高掺杂区退火；采用导电物质填充接触孔。
与现有技术相比，本发明具有以下优点：在所述接触孔侧壁形成侧墙；沿形成有侧墙的接触孔向衬底进行离子注入，形成高掺杂区，限定了离子注入区的面积，使得离子注入区在后续的高温退火步骤中面积扩大也相应减小，从而提高了离子注入区的离子浓度，降低了导电插塞的电阻，降低了扩散的离子进入MOS单元的沟道区域的可能性，而且侧墙可以为聚合物侧墙，在刻蚀设备中形成，减少了工艺步骤。
附图说明
图1是本发明的形成导电插塞的方法的流程示意图；
图2至图10是发明的形成导电插塞的结构示意图。
具体实施方式
本发明的发明人发现，在DRAM和CMOS图像传感器(CIS)等器件中，硅化物会严重影响记忆单元的资料保存能力或者像素单元的图像感应能力，并且硅化物会造成器件的漏电流大，因此在DRAM和CMOS图像传感器(CIS)等器件不能采用硅化物工艺，而是通过对源极区、漏极区进行高掺杂以减少接触电阻，具体工艺包括：形成暴露出硅衬底的接触孔；沿所述接触孔对硅衬底进行高浓度的离子注入，形成离子注入区；对离子注入区高温退火；用导电材料例如钛(Ti)、铜(Cu)、钨(W)填充所述接触孔，形成导电插塞。
同时本发明的发明人在实验中还发现，上述通过对源极区、漏极区进行高掺杂以减少接触电阻的方法中，高浓度的离子注入形成的离子注入区相对于整个单元面积较大，在高温退火步骤中，注入的离子会扩散，因此离子注入区的面积会扩大，导致离子注入区的离子浓度降低，导电插塞电阻增大；而且扩散的离子有可能进入MOS晶体管的沟道区域，导致器件失效。
经过大量研究，本发明的发明人通过在接触孔侧壁形成侧墙，可以限定离子注入区的面积，能够使得离子注入区在后续的高温退火步骤中扩散面积也相应减小，以避免现有技术的由于扩散面积较大导致离子浓度降低的缺陷；同时由于扩散面积较小，不会进入MOS晶体管的沟道区域，因此降低了MOS晶体管失效的可能性。
为此，本发明提供了一种导电插塞的形成方法，其流程如图1所示，具体包括如下步骤：
步骤S101，提供衬底，所述衬底上形成有MOS晶体管，所述MOS晶体管包括：位于衬底内的源极区、漏极区以及位于衬底上的栅极结构；所述衬底上还形成有层间介质层；
步骤S102，刻蚀层间介质层形成暴露出衬底的接触孔，所述接触孔位置与源极区或者漏极区对应；
步骤S103，在所述接触孔侧壁形成侧墙；
步骤S104，沿形成有侧墙的接触孔向衬底进行离子注入，形成高掺杂区；
步骤S105，去除侧墙；
步骤S106，对所述高掺杂区退火；
步骤S107，采用导电物质填充接触孔。
下面结合附图，对于本发明的形成导电插塞的方法进行详细说明。
首先，参考图2，包括：衬底100，位于衬底100内的源极区101、漏极区102以及位于衬底100上的栅极结构103，所述源极区101、漏极区102以及栅极结构103构成MOS晶体管；所述衬底100上还形成有层间介质层110，所述层间介质层110覆盖源极区101、漏极区102以及栅极结构103。
所述衬底100可以选自硅衬底或者绝缘层上硅(SOI)。
所述栅极结构包括栅介质层、位于栅介质层上的多晶硅层、以及位于栅介质层和多晶硅层两侧的侧墙等，形成所述栅极结构为本领域技术人员公知技术。
参考图3，在所述层间介质层110上形成光刻胶层120，具体工艺包括，在所述层间介质层110上旋涂光刻胶，接着通过曝光将掩膜版上的接触孔图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除以形成接触孔形状，形成光刻胶层120。
参考图4，以所述光刻胶层120为掩膜，刻蚀层间介质层110直至暴露出硅衬底100，形成接触孔111，所述接触孔111暴露出源极区101或者漏极区102。
在本实施例中，以所述接触孔111暴露出的衬底为对应漏极区102做示范性说明，所述刻蚀层间介质层110可以采用等离子刻蚀工艺，在电感耦合等离子刻蚀设备(ICP)中进行，所述刻蚀气体包括C4F8、CO、Ar、O2。
具体刻蚀层间介质层110的工艺条件为：刻蚀设备的腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。采用上述刻蚀工艺条件，刻蚀层间介质层110直至暴露出硅衬底100。
通常的接触孔刻蚀工艺会过刻一部分硅衬底100，用于保证接触孔洞中所有的介质材料已经完全去除，所述过刻工艺可以采用等离子刻蚀方法，在电感耦合等离子刻蚀设备(ICP)中进行，所述过刻蚀气体包括CHF3、CH2F2以及O2。
具体过刻蚀工艺条件为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至150瓦，CHF3流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CH2F2流量为每分钟25标准立方厘米至每分钟50标准立方厘米，O2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，采用该工艺用以去除100埃至200埃的硅衬底100。
在上述的刻蚀和过刻蚀过程中会产生一些副产物，因此一般还会采用清除工艺以去除这些副产物，所述清除工艺在电感耦合等离子刻蚀设备(ICP)中进行，所述清除工艺的气体包括O2和Ar。
具体清除工艺参数可以为：刻蚀设备腔体压力为20毫托至40毫托，顶部射频功率为300瓦至600瓦，底部射频功率为100瓦至300瓦，O2流量为每分钟30标准立方厘米至60标准立方厘米，Ar流量为每分钟80标准立方厘米至120标准立方厘米，时间为5秒至30秒。
作为一个优选实施例，所述清除工艺参数为：刻蚀设备腔体压力为35毫托，顶部射频功率为400瓦，底部射频功率为200瓦，O2流量为每分钟40标准立方厘米，Ar流量为每分钟100标准立方厘米，时间为15秒。
参考图5、图6，在所述接触孔111侧壁形成侧墙131。所述侧墙131可以为聚合物，所述接触孔111侧壁形成聚合物侧墙131工艺包括：在光刻胶层120上、接触孔侧壁和底部形成聚合物层130，所述聚合物层130可以为多层堆叠结构；各向异性刻蚀去除光刻胶层120上和接触孔111底部的聚合物层130，形成聚合物侧墙131。
本发明中，在光刻胶层120、接触孔111侧壁、接触孔111底部形成聚合物层130的工艺在刻蚀设备中进行，因此形成聚合物层130的工艺可以与上述形成接触孔的工艺相结合，节约了制程。
进一步地，可以选用电感耦合等离子刻蚀设备(ICP)形成聚合物层130，反应气体包括C4F6、C3F8、CH2F2以及CO。
具体形成聚合物层130的工艺参数可以为：刻蚀设备腔体压力为200毫托至400毫托，顶部射频功率为1000瓦至1300瓦，底部射频功率为100瓦至400瓦，C4F6流量为每分钟60标准立方厘米至80标准立方厘米，C3F8流量为每分钟5标准立方厘米至14标准立方厘米，CH2F2流量为每分钟20标准立方厘米至60标准立方厘米，CO流量为每分钟200标准立方厘米至300标准立方厘米。
作为本发明的一个实施例，形成所述侧墙层130的工艺参数为：刻蚀设备腔体压力为300毫托，顶部射频功率为1150瓦，底部射频功率为200瓦，C4F6流量为每分钟80标准立方厘米，C3F8流量为每分钟12标准立方厘米，CH2F2流量为每分钟40标准立方厘米，CO流量为每分钟250标准立方厘米。
同样，可以选用电感耦合等离子刻蚀设备(ICP)刻蚀聚合物层130形成聚合物侧墙131。各向异性刻蚀去除光刻胶层120上和接触孔111底部上的聚合物层130，形成聚合物侧墙131的工艺可以为：刻蚀设备腔体压力为30毫托至60毫托，顶部射频功率为1000瓦至2000瓦，底部射频功率为500瓦至1000瓦，CO流量为每分钟100标准立方厘米至140标准立方厘米，N2流量为每分钟20标准立方厘米至60标准立方厘米，He流量为每分钟80标准立方厘米至120标准立方厘米，直至去除光刻胶图形120上和接触孔底部上的聚合物层，形成聚合物侧墙131。
作为本发明的一个实施例，刻蚀所述侧墙层130形成侧墙131的工艺参数为：刻蚀设备腔体压力为50毫托，顶部射频功率为1500瓦，底部射频功率为800瓦，CO流量为每分钟120标准立方厘米，N2流量为每分钟40标准立方厘米，He流量为每分钟100标准立方厘米。
上述形成的聚合物侧墙131可以根据接触孔的规格选用合适的厚度，以0.18微米工艺的MOS晶体管为例，形成的聚合物侧墙131的厚度为150埃至200埃。
参考图7，沿形成有聚合物侧墙131的接触孔111向衬底100进行离子注入140，形成高掺杂区150。
所述离子注入140可以为由至少一道离子注入步骤构成，主要目的为通过在源极区或者漏极区形成一个相对小面积的高浓度掺杂区，降低后续填充在接触孔内的导电材料的接触电阻。
所述离子注入140与MOS晶体管的沟道的导电类型相关，如果MOS类型为NMOS，所述离子为N型离子，可以为P离子、As离子以及Sb离子；如果MOS类型为PMOS，所述离子为P型离子，可以为B离子或者In离子。以PMOS为例，所述离子注入140的离子为B离子，能量为5KeV，剂量1.0E15cm-2。
参考图8，去除聚合物侧墙131。所述去除聚合物侧墙131工艺可以采用公知的灰化工艺去除或者采用化学试剂法去除。
以灰化工艺为例，选用O2和N2作为反应气体，灰化温度可以为270度至280度，采用上述工艺去除聚合物侧墙131。
参考图9，对所述高掺杂区150退火，目的是恢复离子注入对硅衬底100的晶体结构造成的损伤。
对所述高掺杂区150退火后，所述高掺杂区150的面积会有一定的扩大，但是由于本发明的接触孔111的侧壁形成有聚合物侧墙131，因此在源极区或者漏极区形成的高掺杂区150面积相对较小，在后续退火中，所述高掺杂区150的面积的扩大也相应的减少，高掺杂区150的离子不会扩散到MOS晶体管的沟道区域。
所述退火工艺可以选用管式炉退火或者快速退火，具体退火参数为：退火温度范围是700度至1250度，退火时间与退火设备有关，管式炉退火时间为1小时至5小时，快速退火时间为几个毫秒至60秒。
参考图10，采用导电物质填充接触孔111。具体工艺包括，去除光刻胶层120，采用导电物质填充接触孔111。
去除光刻胶图形120可以采用公知的光刻胶去除工艺，包括可以采用光刻胶去除溶液去除或者等离子轰击去除等等。
所述采用导电物质填充接触孔111工艺可以采用CVD或者PVD等方法。具体工艺包括：采用PVD工艺或者CVD工艺填充一层缓冲层，所述缓冲层可以为Ti或者TiN，目的是使得后续的导电物质与接触孔侧壁更好地粘附在一起；接着，采用CVD工艺填充导电物质，所述导电物质可以选用金属W，形成所述金属W可以利用WF6气体和H2反应生成。
本发明通过在接触孔侧壁形成聚合物侧墙，限定了离子注入区的面积，使得离子注入区在后续的高温退火步骤中面积扩大相应减小，从而提高了离子注入区的离子浓度并且降低了单元失效的可能性；而且形成的聚合物侧墙可以与形成聚合物层均在刻蚀设备中形成，无需先在沉积设备中沉积然后在刻蚀设备中刻蚀，减少了工艺步骤。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种导电插塞的形成方法，包括：
提供衬底，所述衬底上形成有MOS晶体管，所述MOS晶体管包括：位于衬底内的源极区、漏极区；所述衬底上还形成有层间介质层；
刻蚀层间介质层形成暴露出衬底的接触孔，所述接触孔位置与源极区或者漏极区对应；
其特征在于，还包括：
在所述接触孔侧壁形成侧墙；
沿形成有侧墙的接触孔向衬底进行离子注入，形成高掺杂区；
去除侧墙；
对所述高掺杂区退火；
采用导电物质填充接触孔。
2.如权利要求1所述的导电插塞的形成方法，所述在接触孔侧壁形成侧墙工艺包括在接触孔底部和侧壁以及层间介质层表面沉积侧墙层以及刻蚀所述侧墙层形成侧墙的步骤。
3.如权利要求2所述的导电插塞的形成方法，所述侧墙层为聚合物，沉积所述侧墙层在刻蚀所述侧墙层的刻蚀设备中进行。
4.如权利要求3所述的导电插塞的形成方法，所述刻蚀设备为电感耦合等离子刻蚀设备。
5.如权利要求4所述的导电插塞的形成方法，沉积所述侧墙层的反应气体选自C4F6、C3F8、CH2F2以及CO中的一种或者多种。
6.如权利要求4所述的导电插塞的形成方法，刻蚀所述侧墙层形成侧墙的反应气体选自CO、N2以及He中的一种或者多种。
7.如权利要求4所述的导电插塞的形成方法，所述刻蚀为等离子体刻蚀。
8.如权利要求1所述的导电插塞的形成方法，所述高掺杂区退火工艺为管式炉退火或者快速退火，退火温度范围是700度至1250度。
9.如权利要求1所述的导电插塞的形成方法，所述的MOS晶体管为NMOS，注入的离子为P离子、As离子或者Sb离子。
10.如权利要求1所述的导电插塞的形成方法，所述的MOS晶体管为PMOS，所述离子注入为B离子或者In离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100506648A CN101882594B (zh) | 2009-05-05 | 2009-05-05 | 导电插塞的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100506648A CN101882594B (zh) | 2009-05-05 | 2009-05-05 | 导电插塞的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101882594A true CN101882594A (zh) | 2010-11-10 |
| CN101882594B CN101882594B (zh) | 2012-08-22 |
Family
ID=43054561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100506648A Expired - Fee Related CN101882594B (zh) | 2009-05-05 | 2009-05-05 | 导电插塞的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101882594B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448911A (zh) * | 2014-09-23 | 2016-03-30 | 三星电子株式会社 | 具有接触插塞的半导体器件 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140719B1 (ko) * | 1995-03-08 | 1998-07-15 | 김주용 | 모스 전계효과 트랜지스터의 제조방법 |
| US5573961A (en) * | 1995-11-09 | 1996-11-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contact for a MOSFET device fabricated in an SOI layer |
| CN2726076Y (zh) * | 2004-06-29 | 2005-09-14 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 电感耦合线圈及其电感耦合等离子体装置 |
| US20070200179A1 (en) * | 2006-02-24 | 2007-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same |
| CN100539048C (zh) * | 2007-10-24 | 2009-09-09 | 北京大学 | 一种制作准双栅mosfet晶体管的方法 |
-
2009
- 2009-05-05 CN CN2009100506648A patent/CN101882594B/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448911A (zh) * | 2014-09-23 | 2016-03-30 | 三星电子株式会社 | 具有接触插塞的半导体器件 |
| KR20160035453A (ko) * | 2014-09-23 | 2016-03-31 | 삼성전자주식회사 | 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법 |
| CN105448911B (zh) * | 2014-09-23 | 2021-03-02 | 三星电子株式会社 | 具有接触插塞的半导体器件 |
| KR102311937B1 (ko) * | 2014-09-23 | 2021-10-14 | 삼성전자주식회사 | 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101882594B (zh) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| US10438854B2 (en) | Method for manufacturing CMOS structure | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| CN114121659B (zh) | 半导体器件的制备方法 | |
| CN104517902A (zh) | 简化的先栅极hkmg制造流程 | |
| US6218251B1 (en) | Asymmetrical IGFET devices with spacers formed by HDP techniques | |
| US6403426B1 (en) | Method of manufacturing a semiconductor device | |
| WO1998035380A1 (en) | A method of fabricating cmos devices with ultra-shallow junctions and reduced drain area | |
| US8133781B2 (en) | Method of forming a buried plate by ion implantation | |
| US6544888B2 (en) | Advanced contact integration scheme for deep-sub-150 nm devices | |
| US6482688B2 (en) | Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate | |
| CN101882594B (zh) | 导电插塞的形成方法 | |
| EP1186020B1 (en) | A method of manufacturing a semiconductor device | |
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| WO2004051728A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| CN102097376B (zh) | 半导体器件的制作方法 | |
| JP2002543609A (ja) | シャロージャンクション半導体デバイスの製造方法 | |
| CN101866878A (zh) | 导电插塞的形成方法 | |
| EP0939974B1 (en) | Manufacture of a semiconductor device with a mos transistor having an ldd structure | |
| CN102543701B (zh) | 制作金属硅化物的方法 | |
| US6638829B1 (en) | Semiconductor structure having a metal gate electrode and elevated salicided source/drain regions and a method for manufacture | |
| CN106935553B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US7767577B2 (en) | Nested and isolated transistors with reduced impedance difference | |
| CN101577230B (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120822 Termination date: 20200505 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |