CN101577230B

CN101577230B - 半导体器件的制造方法

Info

Publication number: CN101577230B
Application number: CN2008101059007A
Authority: CN
Inventors: 李煜; 居建华
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2008-05-05
Filing date: 2008-05-05
Publication date: 2011-10-05
Anticipated expiration: 2028-05-05
Also published as: CN101577230A

Abstract

半导体器件的制造方法，包括：在半导体衬底中形成阱区；在阱区上形成栅极介质层和栅极，在栅极侧壁形成侧壁层；对侧壁层侧壁的阱区执行第一步离子注入，在栅极侧壁的阱区中形成源极和漏极；在第一步离子注入工艺之后，执行第二步离子注入；第二步和第一步离子注入的离子同为N型或P型；第二步离子注入的注入能量大于第一步的能量，剂量小于第一步离子注入的剂量；还包括：在形成栅极介质层之前，形成阱区之后，对阱区执行预掺杂工艺，用于中和第二步离子注入工艺中穿透所述栅极介质层而进入N阱区的离子。本发明可减小形成的器件源、漏极的结电容，且能够改善由于掺杂离子击穿栅极介质层引起的半导体器件的稳定性下降的问题。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

金属氧化物半导体(MOS)器件由于其低功耗、快速响应等特性而被广泛的应用。典型的MOS器件包括栅极、源极和漏极。

随着半导体制造工艺的不断进步，栅极尺寸越来越小，源漏极尺寸和结深越来越浅，形成源漏极的离子注入工艺的能量不断减小，导致形成的源漏极与半导体衬底交界处的离子浓度梯度增大，使得形成的源漏结电容(Junction Capacitance)变大，导致器件的漏电流更加严重。

为消除MOS器件结电容较大，改善漏电流的问题，提高MOS器件的性能，在专利号为US 6,767,778B2的美国专利中，公开了一种MOS器件中的源极和漏极的形成方法，能够减小源极和漏极的结电容。图1为与所述的美国专利公开的方法相应的MOS器件的剖面结构示意图。

请参考图1，提供半导体衬底10，在所述半导体衬底10上形成有栅极氧化层14，在所述栅极氧化层14上形成有多晶硅层16和硅化物层17，在所述硅化物层17上形成有覆盖氧化层18。在所述多晶硅层16、硅化物层17和覆盖氧化层18形成的栅极结构侧壁和顶部形成有薄氧化层20。

接着，通过离子注入在所述栅极结构侧壁的半导体衬底10中形成轻掺杂区域30，其掺杂离子是磷或砷。

然后，在所述栅极结构侧壁形成侧壁层22，所述侧壁层22为氮化硅。

再接着，以所述栅极结构和侧壁层22作为掩膜层，执行第一步重掺杂工艺，形成重掺杂区域24。掺杂离子为N型离子，掺杂的剂量为1e¹⁴至1e¹⁶cm^-2，能量为1至50KeV。执行第一步重掺杂工艺后，执行第二步掺杂工艺，形成掺杂区26，掺杂离子与第一步掺杂工艺相同，掺杂的剂量为1e¹²至1e¹⁴cm^-2，能量为30至100KeV。

所述的两步源极和漏极的掺杂工艺中，第二步掺杂工艺的能量较第一步大，而剂量较源漏的离子注入工艺小，以此减小源漏极与半导体衬底交界处的离子浓度梯度，然而，由于第二步掺杂工艺能量较大，而栅极介质层(栅极氧化层14)较薄(例如，在90纳米技术节点，所述栅极介质层的厚度已经小于30A)，所述的第二步掺杂工艺中的掺杂离子会击穿所述的栅极介质层进入导电沟道中，导致形成的半导体器件的稳定性下降。

发明内容

本发明提供一种半导体器件的制造方法，能够减小形成的器件的源极和漏极的结电容，且能够改善由于掺杂离子击穿栅极介质层引起的半导体器件的稳定性下降的问题。

本发明提供的一种半导体器件的制造方法，包括：

在半导体衬底中形成阱区；

在所述阱区上形成栅极介质层和栅极，在所述栅极侧壁形成侧壁层；

对所述侧壁层侧壁的阱区执行第一步离子注入，在所述栅极侧壁的阱区中形成源极和漏极；

在第一步离子注入工艺之后，执行第二步离子注入；

其中，所述第二步离子注入工艺中注入的离子与第一步注入的离子同为N型或P型；

所述第二步离子注入工艺的注入能量大于所述第一步能量，剂量小于所述第一步的剂量；

其中，在形成栅极介质层之前，形成阱区之后，进一步包括对所述阱区执行预掺杂工艺，用于中和抵消所述第二步离子注入工艺中穿透所述栅极介质层而进入N阱区的离子。

可选的，所述第二步离子注入工艺中注入的离子与所述预掺杂工艺注入的离子为不同类型的离子。

可选的，所述预掺杂工艺中掺杂的剂量值为第二步的剂量值的五分之一至二十分之一。

可选的，在所述半导体衬底中形成阱区之后、形成栅极介质层之前，进一步包括：调整阈值电压的离子注入工艺。

可选的，所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行，或所述预掺杂工艺与所述调整阈值电压的离子注入工艺分别进行。

可选的，所述预掺杂工艺中离子注入的能量与调整阈值电压的离子注入工艺中的能量相同。

可选的，当所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行时，所述预掺杂工艺与所述调整阈值电压的离子注入工艺原位进行或在不同的工艺腔中分别进行。

可选的，所述第二步离子注入工艺分为至少两次执行，随着次数增加，注入的能量增大，剂量减小；

且相应的，预掺杂工艺也分为至少两次执行，所述预掺杂工艺的次数与第二步离子注入工艺的次数相同。

可选的，所述预掺杂工艺中注入的离子为硼。

可选的，所述预掺杂工艺中注入的能量为6至12KeV，剂量为0.1至0.2e¹³cm^-2。

可选的，所述第二步离子注入工艺中注入的离子为磷。

可选的，所述第二步离子注入工艺中注入的能量为20至30KeV。

可选的，所述第二步离子注入与所述第一步离子注入工艺原位进行或在不同的工艺腔中分别进行。

可选的，所述阱区为N阱区或P阱区。

与现有技术相比，上述技术方案的其中一个具有以下优点：

将源极和漏极的离子注入工艺分为两步进行，第二步离子注入的能量大于第一步离子注入的能量，因而注入的深度较深，但由于第二步离子注入的剂量小于所述第一步离子注入的剂量，因而注入的离子的浓度较小，从而在源漏极区域与半导体衬底之间形成浓度过度区域，可减小源漏区域与半导体衬底之间的浓度梯度，从而可减小源极和漏极的结电容和漏电流，可提高形成的NMOS晶体管的性能；而且，由于执行预掺杂工艺，可以中和抵消第二步离子注入工艺中穿过栅极介质层的离子，减少或消除击穿栅极介质层而进入导电沟道中的第二步离子注入的掺杂离子对器件的影响，提高形成的NMOS晶体管的稳定性。

附图说明

图1为与现有技术中的一种源漏极形成方法相应的MOS器件的剖面结构示意图；

图2为本发明的半导体器件的制造方法的实施例的流程图；

图3为本发明的半导体器件的制造方法的实施例中具有N阱和浅沟槽隔离的半导体衬底的剖面结构示意图；

图4为在图3所示的结构上形成介质层和多晶硅层后的剖面结构示意图；

图5为图形化图4所示的多晶硅层形成栅极以及在半导体衬底中形成轻掺杂区域后的剖面结构示意图；

图6为在图5所示的栅极侧壁形成侧壁层后的剖面结构示意图；

图7为对图6所示的侧壁层侧壁的半导体衬底执行第一次离子注入工艺后的剖面结构示意图；

图8为对图6所示的侧壁层侧壁的半导体衬底执行第一次离子注入工艺后的剖面结构示意图；

图9为对图8所示的侧壁层侧壁的半导体衬底执行第二步离子注入工艺后的剖面结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供一种半导体器件的制造方法，不但能够减小源漏结电容，还能够改善栅极介质层击穿的问题。

图2为本发明的半导体器件的制造方法的实施例的流程图。

请参考图2，步骤S100为在半导体衬底中形成阱区。

步骤S110为对所述阱区执行预掺杂工艺。

步骤S120为在所述阱区上形成栅极介质层和栅极，在所述栅极侧壁形成侧壁层。

步骤S130为对所述侧壁层侧壁的阱区执行第一步离子注入，在所述栅极侧壁的阱区中形成源极和漏极。

步骤S140为在第一步离子注入工艺之后，执行第二步离子注入。其中，所述第二步离子注入的离子与第一步的离子同为N型或P型；所述第二步离子注入的注入能量大于所述第一步离子注入的能量，剂量小于第一步离子注入的剂量。

所述的预掺杂工艺用于中和抵消所述第二步离子注入工艺中穿透所述栅极介质层而进入N阱区的离子。

通过第二步离子注入工艺，减小形成的半导体器件的源漏区与半导体衬底交界处的离子浓度梯度，从而减小源漏结电容和漏电流；通过预掺杂工艺中和在第二步离子注入工艺中穿透栅极介质层而进入导电沟道的离子，从而减小或消除进入导电沟道的离子，提高形成的半导体器件的稳定性。

下面结合NMOS晶体管的制造方法对本发明的半导体器件的制造方法进行详细描述，需要说明的是，本发明的制造方法还可以用于PMOS晶体管以及CMOS晶体管的制造。

请参考图3，提供一半导体衬底100，所述半导体衬底100可以是硅、锗、砷化镓或硅锗化合物；该半导体衬底100还可以具有外延层或绝缘层上硅结构。

对所述半导体衬底100执行P型离子注入，形成P阱102。在其中的一个实施例中，形成所述P阱102的步骤如下：

首先通过光刻工艺形成P阱区的光刻胶图案(未示出)；

然后对未被所述光刻胶图案覆盖的半导体衬底100进行离子注入，形成P阱102，注入的离子为P型离子，例如硼；注入的能量可以是250至300KeV，剂量为3e¹³cm^-2；

接着通过灰化和湿法清洗去除所述光刻胶图案。

形成所述的P阱102之后，对所述P阱102执行预掺杂工艺，该预掺杂工艺用于中和后续的第二步离子注入工艺中穿透栅极介质层而进入P阱102中的离子。

所述预掺杂工艺中掺杂离子和形成P阱102时注入的离子为同种类型的离子(本发明中所述的类型为N型或P型，同为N型或P型的离子成为同种类型的离子)，即同为P型离子。但是注入的能量较形成P阱102是注入工艺的能量要小，掺入的杂质离子主要集中于P阱102的表面或接近表面的衬底中，例如，其浓度峰值可位于所述P阱102表面以下0至0.1um。

由于在后续工艺中，形成源极和漏极之后，要引入第二步离子注入工艺，而第二步离子注入工艺的能量较大，注入时的会有离子击穿栅极介质层而进入导电沟道，引起形成的NMOS晶体管的稳定性下降，通过本步骤的预掺杂工艺，预先在P阱102中掺入与所述的第二步掺杂离子电性相反的离子，用于中和抵消所述第二步离子注入工艺中击穿栅极介质层而进入导电沟道中的离子，可改善形成的半导体器件的稳定性。因而，所述预掺杂工艺的注入的剂量与所述第二步离子注入工艺、栅极介质层的厚度等有关，需要根据该第二步离子注入工艺的能量和剂量、栅极介质层的厚度调整预掺杂工艺时注入的剂量。

在其中的一个实施例中，所述预掺杂工艺中掺杂的剂量值为所述的第二步离子注入工艺中的剂量值的五分之一至二十分之一。

在本发明的另外的实施例中，可以在形成所述P阱102后、去除所述光刻胶图案之前，向所述P阱102中进行改善抗击穿能力的离子注入工艺。其注入的离子与形成所述P阱102时注入的离子相同，但注入的能量和剂量均小于形成所述P阱102的离子注入工艺的能量和剂量。例如，注入的能量为130至150KeV，剂量为4e¹²cm^-2。

在本发明的另外的实施例中，完成所述改善抗击穿能力的离子注入工艺后，可以向所述P阱102中进行调整阈值电压的离子注入工艺。

该调整阈值电压的离子注入工艺用于调整形成的NMOS晶体管的阈值电压，其注入的离子与前两次离子注入工艺注入的离子相同；或注入的离子与前两次离子注入工艺注入的离子类型相同(同为P型)，且可以为同种离子，例如硼；该调整阈值电压的离子注入工艺中注入的离子也可以为质量更大的离子，例如铟。

所述调整阈值电压的离子注入工艺的能量小于所述改善抗击穿能力的离子注入工艺的能量，注入的剂量比所述改善抗击穿能力的离子注入工艺的剂量大，但小于形成P阱102的离子注入的剂量。例如，当所述的调整阈值电压的离子注入工艺为硼时，注入的能量为6至12KeV，剂量为3.5e¹²cm^-2。

形成P阱102的离子注入工艺与所述改善抗击穿能力的离子注入工艺、调整阈值电压的离子注入工艺可以在同一离子注入设备中原位进行，也可以分别在不同的离子注入设备中分别进行。

在其中的一个实施例中，所述的预掺杂工艺可以在所述的调整阈值电压的离子注入工艺之前或之后执行，也可以与所述调整阈值电压的离子注入工艺同时进行。

在其中的一个实施例中，所述预掺杂工艺与所述调整阈值电压的离子注入工艺中的能量相同。

当所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行时，预掺杂工艺与调整阈值电压的离子注入工艺可以原位进行或在不同的工艺腔中分别进行。

当所述预掺杂工艺与所述调整阈值电压的离子注入工艺为同种离子时，可以同时进行时，掺杂时的剂量为预掺杂工艺与调整阈值电压的离子注入工艺的剂量之和。

在其中的一个实施例中，所述预掺杂工艺与所述调整阈值电压的离子注入工艺同时进行，掺杂的离子为硼，注入的能量为6至12KeV，剂量为3.6e¹²至3.7e¹²cm^-2，其中，3.5e¹²cm^-2的剂量用于调整阈值电压，0.1e¹²至0.2e¹²cm^-2用于预掺杂工艺。在后续的工艺中，所述的第二步离子注入工艺中穿透栅极介质层的离子会与所述预掺杂工艺的离子进行中和抵消，所述预掺杂工艺不会影响形成的NMOS晶体管的电性。

接着，在所述半导体衬底100中形成浅沟槽隔离结构104。在其中的一个实施例中，形成所述的浅沟槽隔离结构104的步骤如下：

在所述半导体衬底100上依次形成衬垫氧化层和硬掩膜层(未示出)；

在所述硬掩膜层上旋涂光刻胶层，通过曝光显影形成浅沟槽隔离区的图案；

刻蚀所述浅沟槽隔离区图案下的硬掩膜层，将所述浅沟槽隔离区的图案转移到所述硬掩膜层上，继续刻蚀所述衬垫氧化层和所述P阱102区域的半导体衬底，在所述P阱102中形成沟槽，去除所述光刻胶层；

在所述沟槽中填充氧化硅材料，通过化学机械研磨去除所述硬掩膜层上的氧化硅材料，进一步的去除所述硬掩膜层和所述衬垫氧化层。

请参考图4，在所述半导体衬底100上形成介质层106。其中，所述介质层106可以是氧化硅或氮氧化硅。形成所述氧化硅的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生(In-Situ Stream Generation，ISSG)氧化法中的一种，对所述氧化硅进行氮化处理可以形成氮氧化硅，所述氮化处理工艺可以是炉管氮化、快速热氮化、等离子体氮化(例如DPN)中的一种。

在所述介质层106上形成多晶硅层108，所述多晶硅层108的厚度可以为100nm至500nm。

形成所述多晶硅层108的方法可以是物理气相沉积或化学气相沉积或原子层沉积。

此外，为降低形成的金属氧化物半导体器件的栅极的电阻率，可通过离子注入或扩散或原位离子注入工艺对所述多晶硅层108进行掺杂。掺入的杂质是磷。

然后，在所述多晶硅层108上旋涂光刻胶层(未图示)，并进行曝光显影形成栅极图案。

以所述栅极图案作为刻蚀阻挡层，刻蚀去除未被所述栅极图案覆盖的多晶硅层108，将所述栅极图案转移到所述多晶硅层108中，形成栅极108a；继续刻蚀去除未被所述栅极108a覆盖的介质层106的材料，形成栅极介质层106a，如图5所示。

形成所述栅极108a后，可通过氧气等离子体灰化和腐蚀液湿法清洗去除所述光刻胶的栅极图案。

请继续参考图5，对所述栅极108a侧壁的半导体衬底100执行N型轻掺杂工艺，在所述栅极108a侧壁的P阱102中形成轻掺杂层110。

其中，所述轻掺杂工艺以所述栅极108a作为掩膜阻挡层，自对准进行。

在其中的一个实施例中，该N型轻掺杂工艺掺入的杂质为砷，注入的能量为1至2KeV，剂量为e¹⁵cm^-2。

在另外的实施例中，还包括再次执行N型轻掺杂工艺，且该次N型轻掺杂工艺中掺杂的能量大于前述的N型轻掺杂工艺的能量，但剂量小于所述的前述的N型轻掺杂工艺的剂量。

完成所述的两次N型轻掺杂工艺后，对所述半导体衬底100执行退火工艺，该退火工艺用于激活掺入到所述P阱102中的杂质离子，并使得掺入的杂质离子向所述栅极介质层106下面的P阱中扩散，此外，通过所述的退火工艺还可以修复在上述的两次N型轻掺杂工艺中对半导体衬底100造成的注入损伤。

在其中的一个实施例中，所述退火可以是本领域技术人员所习知的快速热退火(RTA)，进一步的，可以是尖峰快速热退火(spike anneal)。

请参考图6，在所述栅极侧壁形成侧壁层116，其中，所述侧壁层116为氧化硅或氮化硅，或氧化硅-氮化硅(ON)叠层或氧化硅-氮化硅-氧化硅(ONO)叠层，形成侧壁层116的工艺可以采用本领域技术人员所习知的工艺形成该侧壁层116，这里不再赘述。

然后，以所述栅极108a和侧壁层116作为阻挡层，执行第一步离子注入工艺，在所述栅极108a和侧壁层116侧壁的P阱102中形成源极和漏极。

在其中的一个实施例中，所述第一步离子注入工艺分为两次执行，请参考图7和图8，首先执行第一次离子注入工艺，形成第一掺杂区118，接着执行第二次离子注入工艺，形成第二掺杂区域120，其中，所述第二次离子注入工艺中的能量大于所述第一次离子注入工艺中的能量，但剂量小于所述第一次离子注入工艺的剂量。

其中，所述第一次离子注入工艺和第二次离子注入工艺注入的离子均为N型离子，所述第一次离子注入工艺和第二次离子注入工艺中注入的离子可以相同，也可以不相同；相同时可以均为磷。不同时，第一次可以是磷，第二次可以是砷。

请参考图9，完成所述第一步离子注入工艺之后，执行第二步离子注入工艺，形成掺杂区域122。其中，所述第二步离子注入工艺注入的离子与所述第一步离子注入的离子为同种类型，即同为N型，但与所述预掺杂工艺注入的离子为不同类型的离子。

其中，所述第二步离子注入的注入能量大于所述第一步离子注入的能量，剂量小于第一步离子注入的剂量。当所述第一步离子注入工艺分为两次或两次以上的步骤进行时，所述第二步离子注入的注入能量大于所述第一步离子注入的能量中的最大值，剂量小于第一步离子注入中的剂量的最小值。

在其中的一个实施例中，所述第二步离子注入工艺注入的离子为磷，注入的能量为20至30KeV，注入的剂量为2e¹³cm^-2至4e¹³cm^-2。

由于第二步离子注入的能量大于所述第一步离子注入的能量，因而注入的深度较深，但由于第二步离子注入的剂量小于所述第一步离子注入的剂量，因而注入的离子的浓度较小，在所述源漏极区域与半导体衬底之间形成浓度的过度区域，可减小源漏区域与半导体衬底之间的浓度梯度，从而可减小源极和漏极的结电容和漏电流，可提高了形成的NMOS晶体管的性能。而且，由于执行预掺杂工艺，可以中和抵消第二步离子注入工艺中穿过栅极介质层的离子，减少或消除击穿栅极介质层而进入导电沟道中的第二步离子注入的掺杂离子对器件的影响，提高形成的NMOS晶体管的稳定性。

此外，所述第二步离子注入与所述第一步离子注入工艺可原位进行，也可以在不同的工艺腔中分别进行。

在其它的实施例中，所述第二步离子注入工艺分为至少两次执行，随着次数增加，注入的能量增大，剂量减小；且相应的，预掺杂工艺也分为至少两次执行，所述预掺杂工艺的次数与第二步离子注入工艺的次数相同。这里不再赘述。

执行完所述的第一步离子注入工艺和第二步离子注入工艺后，可执行退火工艺，激活注入的离子。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种半导体器件的制造方法，其特征在于，包括：

在半导体衬底中形成阱区；

在第一步离子注入工艺之后，执行第二步离子注入；

2.如权利要求1所述的半导体器件的制造方法，其特征在于：所述第二步离子注入工艺中注入的离子与所述预掺杂工艺注入的离子为不同类型的离子。

3.如权利要求2所述的半导体器件的制造方法，其特征在于：所述预掺杂工艺中掺杂的剂量值为第二步的剂量值的五分之一至二十分之一。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体衬底中形成阱区之后、形成栅极介质层之前，进一步包括：调整阈值电压的离子注入工艺。

5.如权利要求4所述的半导体器件的制造方法，其特征在于：所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行，或所述预掺杂工艺与所述调整阈值电压的离子注入工艺同时进行。

6.如权利要求4或5所述的半导体器件的制造方法，其特征在于：所述预掺杂工艺中离子注入的能量与调整阈值电压的离子注入工艺中的能量相同。

7.如权利要求5所述的半导体器件的制造方法，其特征在于：当所述预掺杂工艺在所述调整阈值电压的离子注入工艺之前或之后进行时，所述预掺杂工艺与所述调整阈值电压的离子注入工艺原位进行或在不同的工艺腔中分别进行。

8.如权利要求1所述的半导体器件的制造方法，其特征在于：所述第二步离子注入工艺分为至少两次执行，随着次数增加，注入的能量增大，剂量减小；

9.如权利要求1所述的半导体器件的制造方法，其特征在于：所述预掺杂工艺中注入的离子为硼。

10.如权利要求9所述的半导体器件的制造方法，其特征在于：所述预掺杂工艺中注入的能量为6至12KeV，剂量为0.1e¹²至0.2e¹²cm^-2。

11.如权利要求9所述的半导体器件的制造方法，其特征在于：所述第二步离子注入工艺中注入的离子为磷。

12.如权利要求11所述的半导体器件的制造方法，其特征在于：所述第二步离子注入工艺中注入的能量为20至30KeV。

13.如权利要求1所述的半导体器件的制造方法，其特征在于：所述第二步离子注入与所述第一步离子注入工艺原位进行或在不同的工艺腔中分别进行。