CN103560087A - 具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法 - Google Patents

Abstract

本发明公开了一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法为：标准清洗流程，场氧LPCVD方法淀积场区二氧化硅；光刻有源区，HF漂洗；淀积多晶硅标准LPCVD多晶硅淀积工艺；多晶硅掺杂磷离子注入；刻蚀多晶硅，等离子体刻蚀；牺牲氧化样片1：离子注入退火1050度N₂气氛退火；腐蚀牺牲氧化层样片1，HF漂洗；清洗标准清洗流程；形成栅氧和侧墙；氧化后退火1050度N₂气氛退火；光刻源漏接触区，HF漂沈；光刻金属引线，形成金属电极蒸发Ti，150nm，剥离；合金退火700度N₂气氛退火；器件为衬底和外延层。本发明较好的解决了4H-SiCMOSFET存在反型层迁移率过低，导致器件跨导、导通电阻输出特性变差的问题。

Description

具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法

技术领域

本发明属于高压半导体器件技术领域，尤其涉及一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法。 

背景技术

基于整个微电子领域的基石——硅材料的高压MOSFET半导体器件的研究应用半个多世纪以来，使高压半导体器件得到长足发展，极大地促进了电力电子技术的进步。20世纪80年代以来，硅材料本身的物理特性对硅基功率器件性能的限制被认识得越来越清晰，基硅高压MOSFET器件在导通压降与耐压之间存在严重矛盾，要进一步发展存在瓶颈。 

目前限制SiCMOSFET发展的主要因素是反型层迁移率过低，导致器件跨导、导通电阻等输出特性变差。据报道n沟SiCMOSFET的表面迁移率不到体迁移率的一半，这一点严重影响了SiCMOSFET的进一步发展。造成SiCMOS器件表面迁移率低的主要原因是：高密度的界面态电荷和非理想平面造成的表面粗糙。源漏区高掺杂的离子注入工艺是导致SiO₂/SiC界面不平整和界面态密度高的主要原因。 SiC材料离子注入的工艺难度较大，离子注入后杂质需要在1600℃左右的高温下进行退火，注入及退火过程会在SiC表面及体内产生大量缺陷。注入在表面产生缺陷又会直接影响到栅氧化层的质量，导致SiO₂/SiC界面态密度增大。离子注入后的杂质在常温下不能完全离化，也会导致源漏区的电阻变大、跨导减小。另外，随着4H-SiCMOSFET器件的耐压不断提高，该器件的终端会存在严重的电场集中问题。 

现有的SiCMOSFET存在反型层迁移率过低，导致器件跨导、导通电阻输出特性变差的问题。 

发明内容

本发明实施例的目的在于提供一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法，旨在解决现有的SiCMOSFET存在反型层迁移率过低，导致器件跨导、导通电阻输出特性变差的问题。 

本发明实施例是这样实现的，一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法包括以下步骤： 

步骤一，标准清洗流程，场氧LPCVD方法淀积场区二氧化硅，淀积厚度500nm； 

步骤二，光刻有源区1，HF漂洗；淀积多晶硅标准LPCVD多晶硅 淀积工艺，厚度在600nm；多晶硅掺杂磷离子注入，剂量4×1015cm，能量120keV； 

步骤三，刻蚀多晶硅，等离子体刻蚀；牺牲氧化样片1，1050度干氧氧化l0分钟：离子注入退火1050度N₂气氛退火，40分钟； 

步骤四，腐蚀牺牲氧化层样片1，光刻版，HF漂洗；清洗标准清沈流程；形成栅氧和侧墙，1050度干氧氧化90分钟； 

步骤五，氧化后退火1050度N₂气氛退火，30分钟；光刻源漏接触区，HF漂沈；光刻会属引线，形成金属电极蒸发Ti，150nm，剥离； 

步骤六，合金退火700度N₂气氛退火，30秒。 

进一步，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法需要四块光刻掩模版，基本描述如下： 

有源区光刻掩模版，去掉有源区的二氧化硅；源漏区掩模版，刻蚀掉源漏区以外的多晶硅；源漏接触孔掩模版，去掉源漏接触孔的二氧化硅，形成接触窗口；源漏栅金属掩模版，形成源漏栅接触和压焊点。 

本发明实施例的另一目的在于提供一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件包括：衬底和外延层；外延层设置在衬底的上面。 

进一步，外延层的厚度为2μm的掺硼外延层，硼的掺杂浓度为1.4×10¹⁶cm^-3。 

进一步，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的单管栅长分别1.5μm，栅宽为30μm。 

进一步，室温下不同侧墙厚度对MOSFET器件特性的影响，小于0.12μm的侧墙使器件的饱和电流有减小，器件的跨导降低，侧墙大于0.12μm后，器件不能正常开启，饱和电流急剧减小，sidewall＝0.3μm时器件的饱和电流不到1μA/μm； 

表面反型后n型沟道和侧墙下的p型区形成pn结，沟道的打开寄希望于pn结空间电荷区的横向扩展，下式给出了pn结势垒宽度的表达式： 

$x_D=\sqrt{(V_D-V)\frac{{2\mathrm{\ϵ}}_{\mathrm{SiC}}}{q}}(\frac{1}{n}+\frac{1}{N_A})$

式中V_D为pn结的自建势，V表示加在pn结上的电压，n为沟道中的电子浓度，对于N沟MOSFET，源极接低电位，源端pn结反偏（V<0），源漏电压增大pn结的势垒区变宽，所以在侧墙大于0.12μm后需要增大源漏电压器件才能开启。 

本发明提供的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件及其制备方法，采用肖特基金属代替了高掺杂的pn结做MOSFET的源漏，简化了工艺，避免了离子注入和高温退火会对材 料的晶格产生的影响，金属接触的高电导性可以最大限度的减小源漏串联电阻。本发明通过仿真及试验得出侧墙厚度小于0.12μm的侧墙使器件的饱和电流略有减小，器件的跨导降低，较好的解决了现有的SiCMOSFET存在反型层迁移率过低，导致器件跨导、导通电阻输出特性变差的问题。 

附图说明

图1是本发明实施例提供的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法流程图； 

图2是本发明实施例提供的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的结构示意图； 

图中： 

图3是本发明实施例提供的不同侧墙厚度下4H-SiCSBSD-NMOSFET的输出特性示意图。 

图4为实验温度升高，器件的驱动电流增大。这是因为温度升高分布在高能级上的电子数增多，这些电子更容易穿过源极的势垒进入沟道；另外温度升高4H-SiC的杂质离化率增大导致阈值电压减小，增大了饱和电流； 

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具 体实施例仅仅用以解释本发明，并不用于限定本发明。 

下面结合附图及具体实施例对本发明的应用原理作进一步描述。 

如图1所示，本发明实施例的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法包括以下步骤： 

本发明的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法需要四块光刻掩模版，基本描述如下： 

有源区光刻掩模版，去掉有源区的二氧化硅；源漏区掩模版，刻蚀掉源漏区以外的多晶硅；源漏接触孔掩模版，去掉源漏接触孔的二氧化硅，形成接触窗口；源漏栅金属掩模版，形成源漏栅接触和压焊点。 

本发明的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法具体步骤为： 

步骤一，清洗标准清洗流程，场氧LPCVD方法淀积场区二氧化硅，淀积厚度约500nm； 

步骤二，光刻有源区1，光刻版，HF漂洗；淀积多晶硅标准LPCVD多晶硅淀积工艺，厚度在600nm左右；多晶硅掺杂磷离子注入，剂量4×10¹⁵cm，能量120keV； 

步骤三，刻蚀多晶硅光刻版，等离子体刻蚀；牺牲氧化样片1，1050度干氧氧化l0分钟：离子注入退火1050度N₂气氛退火，40分钟； 

步骤四，腐蚀牺牲氧化层样片1，光刻版，HF漂洗；清洗标准清 沈流程；形成栅氧和侧墙，1050度干氧氧化90分钟； 

步骤五，氧化后退火1050度N₂气氛退火，30分钟；光刻源漏接触区，HF漂沈；光刻会属引线，形成金属电极蒸发Ti，150nm，剥离； 

步骤六，合金退火700度N₂气氛退火，30秒。 

如图2所示，本发明实施例的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件主要由衬底1和外延层2组成；外延层2设置在衬底1的上面，外延层2的厚度约2μm的掺硼外延层，硼的掺杂浓度为1.4×10¹⁶cm^-3； 

具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的单管栅长分别1.5μm，栅宽为30μm。 

结合以下分析对本发明做进一步的说明： 

图3为实验采用4H－SiC的相应参数，取肖特基金属功函数W_m=3.9V，栅长1.5μm，氧化层厚度20nm，固定氧化物电荷密度1×10¹²cm^－2，衬底受主掺杂浓度N_A＝5×10¹⁶cm^－3； 

图4为实验温度升高，器件的驱动电流增大。这是因为温度升高分布在高能级上的电子数增多，这些电子更容易穿过源极的势垒进入沟道；另外温度升高4H-SiC的杂质离化率增大导致阈值电压减小，增大了饱和电流； 

图3比较了室温下不同侧墙厚度对器件特性的影响，可以看出小于0.12μm的侧墙使器件的饱和电流略有减小，器件的跨导降低，侧墙大于0.12μm后，器件不能正常开启，饱和电流急剧减小，sidewall＝0.3μm时器件的饱和电流不到1μA/μm； 

表面反型后n型沟道和侧墙下的p型区形成pn结，沟道的打开寄希望于pn结空间电荷区的横向扩展，式（1）给出了pn结势垒宽度的表达式： 

$x_D=\sqrt{(V_D-V)\frac{{2\mathrm{\&epsiv;}}_{\mathrm{SiC}}}{q}}(\frac{1}{n}+\frac{1}{N_A})---\left(1\right)$

式中V_D为pn结的自建势，V表示加在pn结上的电压，n为沟道中的电子浓度，对于N沟MOSFET，源极接低电位，源端pn结反偏（V<0），源漏电压增大pn结的势垒区变宽，所以在侧墙大于0.12μm后需要增大源漏电压器件才能开启。 

多晶硅作为源漏接触代替了源漏的高能离子注入，简化了工艺的复杂性，避免了高温过程（一般的杂质激活退火需要1000～1700度）；4H-SiC表面形成栅氧的热氧化过程中，多晶硅表面形成厚氧，被厚氧覆盖的多晶硅源漏和栅形成自对准;先形成源漏接触，后进行氧化，避免了高温退火对氧化层的影响，氧化过程形成的厚氧自然形成了源漏和栅的隔离，不需要再做侧墙，栅电极与源漏厚氧有重叠保证了沟道的导通;金属做栅接触可以降低栅的串联电阻。侧墙的厚度取决于多晶硅的氧化速度。重磷掺杂多晶硅氧化层厚度与轻掺杂单晶硅氧化 层厚度的比值随氧化温度的增加的而迅速减小，750℃湿氧氧化得到的比值为3.6,850℃干氧氧化可达3.02，1200℃则等于1；随着氧化时间的延长这个比值也逐渐减小，直至趋于1。多晶硅刻蚀必然会引起4H-SiC片表面的损伤,而被损伤的区域恰恰是将来的栅区。为此采用了如此方法：在RIE刻蚀多晶硅时,不把多晶硅全部刻蚀干净,然后进行热氧化，这层多晶硅氧化生成的SiO₂全部采用湿法腐蚀的方法去掉。另外，场板终端保护使该器件的终端不会存在严重的电场集中问题。 

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。 

Claims (6)

1.一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的

制备方法，

该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法包括以下主要步骤：

步骤一，标准清洗流程，场氧LPCVD方法淀积场区二氧化硅，淀积厚度500nm；

步骤二，光刻有源区1，光刻版，HF漂洗；淀积多晶硅标准LPCVD多晶硅淀积工艺，厚度在600nm；多晶硅掺杂磷离子注入，剂量4×10¹⁵cm，能量120keV；

步骤三，刻蚀多晶硅，等离子体刻蚀；牺牲氧化样片1，1050度干氧氧化l0分钟：离子注入退火1050度N₂气氛退火，40分钟；

步骤四，腐蚀牺牲氧化层样片1，光刻版，HF漂洗；标准清洗流程；形成栅氧和侧墙，1050度干氧氧化90分钟；

步骤五，氧化后退火1050度N₂气氛退火，30分钟；光刻源漏接触区，HF漂沈；光刻会属引线44光刻版，形成金属电极蒸发Ti，150nm，剥离；

步骤六，合金退火700度N₂气氛退火，30秒。

2.如权利要求1所述的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法，其特征在于，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的制备方法需要四块光刻掩模版，基本描述如下：

有源区光刻掩模版，去掉有源区的二氧化硅；源漏区掩模版，刻蚀掉源漏区以外的多晶硅；源漏接触孔掩模版，去掉源漏接触孔的二氧化硅，形成接触窗口；源漏栅金属掩模版，形成源漏栅接触和压焊点。

3.一种具有场板终端保护的4H-SiC肖特基源漏MOSFET器件，其特征在于，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件包括：衬底和外延层；外延层设置在衬底的上面。

4.如权利要求3所述的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件，其特征在于，外延层的厚度为2μm的掺硼外延层，硼的掺杂浓度为1.4×10¹⁶cm^-3。

5.如权利要求3所述的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件，其特征在于，该具有场板终端保护的4H-SiC肖特基源漏MOSFET器件的单管栅长分别1.5μm，栅宽为30μm。

6.如权利要求3所述的具有场板终端保护的4H-SiC肖特基源漏MOSFET器件，其特征在于，室温下不同侧墙厚度对MOSFET器件特性的影响，小于0.12μm的侧墙使器件的饱和电流有减小，器件的跨导降低，侧墙大于0.12μm后，器件不能正常开启，饱和电流急剧减小，sidewall＝0.3μm时器件的饱和电流不到1μA/μm；

表面反型后n型沟道和侧墙下的p型区形成pn结，沟道的打开寄希望于pn结空间电荷区的横向扩展，下式给出了pn结势垒宽度的表达式：

$x_D=\sqrt{(V_D-V)\frac{{2\mathrm{\&epsiv;}}_{\mathrm{SiC}}}{q}}(\frac{1}{n}+\frac{1}{N_A})$

式中V_D为pn结的自建势，V表示加在pn结上的电压，n为沟道中的电子浓度，对于N沟MOSFET，源极接低电位，源端pn结反偏（V<0），源漏电压增大pn结的势垒区变宽，所以在侧墙大于0.12μm后需要增大源漏电压器件才能开启。

Images