KR101037775B1 - 측면 도핑 채널 제조 방법 - Google Patents

측면 도핑 채널 제조 방법 Download PDF

Info

Publication number
KR101037775B1
KR101037775B1 KR1020057008789A KR20057008789A KR101037775B1 KR 101037775 B1 KR101037775 B1 KR 101037775B1 KR 1020057008789 A KR1020057008789 A KR 1020057008789A KR 20057008789 A KR20057008789 A KR 20057008789A KR 101037775 B1 KR101037775 B1 KR 101037775B1
Authority
KR
South Korea
Prior art keywords
region
channel
doping material
gate structure
doping
Prior art date
Application number
KR1020057008789A
Other languages
English (en)
Other versions
KR20050085007A (ko
Inventor
나-칭 웡
티모시 더게이트
새미어 에스. 하다드
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20050085007A publication Critical patent/KR20050085007A/ko
Application granted granted Critical
Publication of KR101037775B1 publication Critical patent/KR101037775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 메모리 셀 특히 MOSFET의 측면 도핑 채널에 관한 것이다. 제1도핑 물질(210)을 게이트 구조물 인접 영역(220)에 실질적으로 수직으로 이온주입한다. 확산 공정으로 상기 제1도핑 물질을 게이트 구조물 하부 채널 영역으로 확산시킨다. 제2도핑 물질(240)을 게이트 구조물 인접 영역(220)에 실질적으로 수직으로 이온주입한다. 상기 제2 이온주입으로 소스/드레인 영역(250)이 형성되며 채널 영역을 종결시킨다. 상기 채널 영역은 측면 비균일 도핑 프로파일을 가지며 이로 인하여 단채널 효과가 경감되는 이점이 있고 채널 길이에 대한 공정상의 변화를 보상하는 장점이 있다. 이 메모리 셀은 플로팅 게이트형 또는 질화물 타입(SONOS)의 비휘발성 메모리이다.

Description

측면 도핑 채널 제조 방법{METHOD OF PRODUCING A LATERALLY DOPED CHANNEL}
본 발명은 서브 마이크론 금속 산화물 반도체의 설계에 관련된다. 더 상세하게, 본 발명은 단채널 효과를 개선시키는 측면 도핑 채널을 제공한다.
플래시 메모리는 반도체 컴퓨터 메모리의 일종으로 많은 장점을 갖고 있다. 읽기 전용 메모리인 ROM과 마찬가지로 비휘발성 특성을 가지므로 메모리에 저장된 정보가 안정적이며 전원이 인가되지 않더라도 정보를 보유할 수 있다.
플래시 메모리 장치는 전자 소자 시장에서 큰 상업적 성공을 거두고 있는 것으로 알려져 있다. ROM에 비하여 플래시 메모리의 주된 이점은 장치를 제조한 후에도 메모리 정보를 변화시킬 수 있다는 점이다. 플래시 메모리는 데스크탑 컴퓨터, 휴대폰, 휴대용 컴퓨터 등을 포함하여 다양한 형태의 컴퓨터에서 널리 사용되고 있다. 플래시 메모리는 또한 디지탈 카메라, MP3 등의 휴대용 디지탈 음악 재생기에도 널리 사용된다.
예를 들어 비디오 카메라에서와 같이 직접적인 플래시 저장 기술의 응용 뿐만 아니라, 하드 디스크로 알려져 있는 회전형 자기 디스크를 플래시 기반 저장 장치가 대체하고 있다. 하드 디스크와 비교할 때 플래시는 더 견고하고 소음이 적으며 전력 소모도 적고, 기록 밀도 면에서도 플래시 기반 장치가 하드 드라이브를 능가할 수 있다.
도 1a는 종래의 메모리 셀(10)을 도시하고 있다. 영역 14는 메모리 셀(10)의 드레인 및/또는 소스 영역이다. 이 영역들은 소스 및/또는 드레인으로 바꾸어 사용될 수 있다. 컨트롤 게이트(16)는 메모리 셀(10)의 동작을 제어하는데 사용된다. 채널 영역(17)이 소스/드레인 영역 사이에 형성되어 있다. 피쳐(feature) 사이즈(18)는 특정 반도체 공정으로 형성되는 최소 피쳐의 공칭 사이즈이다. 이러한 타입의 메모리 셀에서 상기 게이트(16) 폭과 채널(17) 길이는 통상적으로 대략 피쳐 사이즈(18)에 대응한다.
메모리 셀(10)은 두 가지 일반적 형태의 비휘발성 메모리인 "플로팅 게이트" 셀 또는 질화물층을 포함하는 읽기 전용 메모리(NROM) 중의 어느 하나가 된다. 플로팅 게이트 셀에서 게이트 적층부의 층 12B는 통상 전도성 폴리실리콘이다. 층 12A 및 12C는 절연 물질이며 플로팅 게이트로 지칭되는 "플로우트" 게이트 층(12B)을 분리한다. 플로팅 게이트(12B)는 메모리 셀(10)의 정보 저장소이다.
실리콘 질화물 기반의 플래시 메모리는 플로팅 게이트 및 터널링 산화물 기반의 메모리에 비하여 많은 이점이 있다. 실리콘-산화물-질화물-산화물-실리콘(SONOS)은 사용 가능한 단위 면적당 셀의 수의 측면에서 볼 때 매무 밀도가 높다는 잠재성이 있으며 플로팅 게이트 메모리 보다 제조 공정이 단순하다. 또한, 표준 SRAM 제조 기술로 집적이 용이하다. SONOS 장치의 또 다른 이점은 온도 변화가 많고 방사 물질에 대한 저항성이 요구되는 응용 분야에서 안정적이라는 것이다. SONOS 적층체는 게이트가 유전성 적층체이며, 단일층의 폴리실리콘, 삼층의 ONO(산화물-질화물-산화물), 게이트 유전층 및 MOS 채널(17)로 구성된다. ONO 구조는 터널 산화물(12A), 질화물 메모리 저장층(12B) 및 차단 산화물층(12C)으로 구성될 수 있다.
플래시 메모리 장치는 통상적으로 열과 행으로 배열된 많은 개별 셀(10)들로 구성된다. 전형적으로, 각 행에서 셀의 컨트롤 게이트, 예를 들어 도 1에 도시된 바 있는 컨트롤 게이트(16)는 일련의 워드 라인에 연결되어 해당 워드 라인을 선택하여 액세스할 수 있는 셀의 개별 행을 형성한다. 이와 유사하게, 각 열에서 셀의 소스 및/또는 드레인, 즉 영역 14는 일련의 비트 라인에 연결되어 해당 비트 라인을 선택하여 액세스할 수 있는 셀의 개별 열을 형성한다.
메모리 장치 제조자는 지속적으로 더 많은 양의 메모리를 저가에 생산하도록 압력을 받고 있다. 최근에 캘리포니아의 어드밴스드 마이크로 디바이스사는 MIRROR BIT™ 질화물 기반 플래시 ROM을 소개한 바 있으며, 이 장치는 질화물층(12B)에 물리적으로 분리되어 있는 메모리 셀(10)당 다중 비트를 저장한다.이러한 셀당 다중 비트의 저장으로 메모리 장치의 저장 밀도가 증가하고, 따라서 저장 비트 당 비용을 감소시킨다.
메모리 셀(10)의 좌측 부분에 저장된 하나의 비트를 판독하기 위해서는 워드 라인에 약 4.5V의 판독 전압을 가하고 비트 라인은 접지시킨다. 노드(14A)(영역14의 좌측)는 셀의 소스로 작용하며 전류는 드레인으로 작용하는 노드(14B)로부터 노드(14A)로 흘러 비트 라인을 통해 접지된다. 비트 라인에 연결된 감지회로는 전류의 크기(이는, 질화물 게이트 층(12B)에 저장된 전하에 영향을 받음)를 확인하여, 비트가 셀(10)의 좌측 부분에 저장되어 있는지를 결정할 수 있다.
메모리 셀(10)의 우측 부분에 저장된 하나의 비트를 판독하기 위해서는 워드 라인에 약 4.5V의 판독 전압을 가하고 비트 라인은 접지된다. 노드(14B)(영역14의 우측)는 셀의 소스로 작용하며 전류는 드레인으로 작용하는 노드(14A)로부터 노드(14B)로 흘러 비트 라인을 통해 접지된다. 비트 라인에 연결된 감지회로는 전류의 크기(이는, 질화물 게이트 층(12B)에 저장된 전하에 영향을 받음)를 확인하여, 비트가 셀(10)의 우측 부분에 저장되어 있는지를 결정할 수 있다.
메모리 셀(10)의 좌측 부분으로 비트를 기록(프로그램)하기 위해서는, 워드 라인에 9.5V의 프로그래밍 전압을 인가하고, 비트 라인은 접지되어 소스로서 작용한다. 전류는 워드 라인으로부터 노드(14A)를 통하여 비트 라인으로 흐른다. 상기 전류는 전하를 노드(14A) 근방에 있는 SONOS 적층부의 질화물층으로 주입하는 핫 캐리어 주입을 야기한다.
메모리 셀(10)의 우측 부분으로 비트를 기록(프로그램)하기 위해서 워드 라인에 9.5V의 프로그래밍 전압을 인가하고, 비트 라인은 접지되어 소스로서 작용한다. 전류는 워드 라인으로부터 노드(14B)를 통하여 비트 라인으로 흐른다. 상기 전류는 전하를 노드(14B) 근방에 있는 SONOS 적층부의 질화물층으로 주입하는 핫 캐리어 주입을 야기한다.
메모리 단가를 낮추기 위하여 이용되는 또 다른 방법은 산업계에 널리 알려져 있듯이, 반도체 피쳐 사이즈를 감소시키는 것이다. 신호 라인이나 트랜지스터 등의 피쳐를 더 작게 만듦으로써 주어진 다이 면적에 더 많은 메모리 장치가 형성될 수 있게 되어 제조 생산가를 감소시키게 되었다.
그러나, 피쳐 사이즈(18)가 줄어듦에 따라, 예를 들어 약 0.3 마이크론 이하가 되면서 채널 길이 또한 감소하였다. 채널 길이가 점점 더 감소함에 따라 문턱 전압이 줄어들고 누설 전류는 증가하였다. 이러한 효과는 반도체 분야에서 "단채널 효과"로 언급된다. 인가 전원 없이도 정보를 저장할 수 있는 능력 때문에 플래시가 저전력 응용분야 예를 들어 휴대폰 등에서 널리 사용됨에 따라 누설 전류의 증가는 플래시 메모리 장치에서는 상당히 부담스런 문제가 되고 있다. 누설 전류의 증가는 플래시 장치 및 이를 이용한 제품의 전체 전력 소모에 상당히 안 좋은 영향을 주고 있다. 이에 따라, 단채널 효과를 감소시키기 위한 연구와 개발이 계속되고 있다.
단채널 효과를 감소시키기 위한 종래의 방법으로는 (도 1에 수평하게 도시된 바와 같은) 비균일 측면 도핑 프로파일을 얻는 것이 있다. 도시된 도핑 프로파일(20)이 비균일 측면 도핑 프로파일을 보여주고 있다. 소스/드레인 영역(14) 근방의 채널 영역(17) 부분에서 도핑 물질의 농도는 높은 값을 가지며, 예를 들어 약 1×1017 ~ 5×1018 atoms/cm3 이다. 채널 영역(17)의 중앙에서는 도핑 물질의 농도가 가공되지 않은(non-engineered) 채널의 도핑 농도 보다 낮다. 측면 비균일 채널은 특히 제조 공정 변화에 따른 채널 길이 변화를 보상하는 이점이 있다. 채널 길이가 증가하면 저 도핑 농도의 채널 중앙부 길이가 증가하여 문턱 전압을 일정하게 유지되도록 한다. 유사하게, 채널 길이가 감소하면 채널 중앙부의 길이가 단축되어 고 도핑 농도인 양단 영역의 영향이 증가되어 다시 문턱 전압을 일정하게 유지시킨다.
MOS 소자에서 이러한 비균일 측면 채널을 형성하는 종래의 방법은 경사각 이온 주입이다. 일반적으로 한 종류의 입자(원자, 분자 또는 원자 클러스터)로 된 이온빔(25)이 반도체 물질에 주입된다. 게이트 적층부 예를 들어 12A, 12B, 12C, 및 16으로 표시한 층 하부에 상기 입자를 주입하기 위해서 이온빔을 웨이퍼 표면에 대하여 각도 세타(θ)(26)로 경사지게 한다. 도핑은 여러 가지 각도에서 수행될 수도 있다. 공지의 공정 변수 예를 들어, 도판트 종류, 빔 에너지, 각도 및 시간 등을 조절하여 원하는 도핑 프로파일을 채널 영역(17)에 형성할 수 있다.
벌크 메모리 집적 회로는 수 많은 메모리 셀(10)을 가능한 가깝게 집적하여 저장 밀도를 증가시키고 비용을 감소시킨다. 도 1b는 거대 메모리 어레이의 일부분으로서 세 개의 메모리 셀을 도시하고 있다. 앞서 기술한 바와 같이 피쳐 사이즈(18)는 게이트 폭과 채널 길이에 상응할 뿐만 아니라, 거대 어레이 내의 메모리 셀들 사이의 분리 영역에 상응한다. 또한, 상기 메모리 셀(10)의 게이트 구조는 3차원적으로, 즉 도면의 위 아래로 확장된다.
불행히도, 피쳐 사이즈(18)가 감소함에 따라 예를 들어 0.2 마이크론 이하가 되면 경사각 세타(26)는 타겟 근방의 구조물 등이 예를 들어 인접 메모리 셀의 게이트 적층부가 빔을 간섭/방해하기 때문에 한계를 갖게 된다. 그 결과로서, 비균일 측면 채널의 이점을 얻기 위해서는 채널 구조 형성을 위한 새로운 기술이 개발되어야 한다.
반도체 제조 장비는 가격이 매우 비싸다. 기본적인 반도체 공정, 예를 들어 이온주입, 확산 등은 통상 장기간의 개발 및 막대한 성능 테스트가 요구된다. 단채 널 효과에 대한 어떤 해결책도 현존의 반도체 제조 공정 및 장비와 양립하여야 하며 새로운 도구나 기법을 개발하는 것을 피하는 것이 바람직하다.
정리하면, 메모리 셀 집적 배열에서 단채널 효과를 방지할 필요가 있다. 또한, 단채널 효과를 최소화하는 기존의 방법과 양립하면서 상보적인 방법으로 단채널 효과를 방지할 것이 요구된다. 또한, 충분히 확립된 도구나 기법의 개발 없이 현존의 반도체 공정 및 장비를 이용하여 단채널 효과를 방지할 것이 요구된다.
본 발명의 실시예는 고 밀도의 메모리 셀 어레이에서 단채널 효과를 방지하는 수단을 제공한다. 또한, 본 발명의 실시예는 단채널 효과를 최소화하는 기존의 방법과 양립 가능하면서 상호 보완적인 방법으로 단채널 효과를 방지한다. 또한, 본 발명의 실시예는 이와 같은 해결책을 충분히 확립된 장치나 기법을 개발하지 않고도 기존의 반도체 공정과 장비를 이용하여 달성할 수 있다.
측면 도핑 채널이 기술된다. 제1도핑 물질을 게이트 구조물 인접 영역에 실질적으로 수직으로 이온주입한다. 확산 공정으로 상기 제1도핑 물질을 게이트 구조물 하부 채널 영역으로 확산시킨다. 제2도핑 물질을 게이트 구조물 인접 영역에 실질적으로 수직으로 이온주입한다. 상기 제2 이온주입으로 소스/드레인 영역이 형성되며 채널 영역을 종결시킨다. 상기 채널 영역은 측면 비균일 도핑 프로파일을 가지며 이로 인하여 단채널 효과가 경감되는 이점이 있고 채널 길이에 대한 공정상의 변화를 보상하는 장점이 있다.
도 1a는 종래의 메모리 셀을 도시한다.
도 1b는 거대 메모리 셀 어레이의 일부분인 세 개의 메모리 셀을 도시한다.
도 2a, 2b 및 2c는 본 발명의 실시예에 따른 측면 도핑 채널의 제조 방법을 도시한다.
도 2d는 본 발명의 실시예에 따른 측면 도핑 채널을 도시한다.
도 3은 본 발명의 실시예에 따른 측면 도핑 채널의 제조 방법의 공정을 도시한다.
도 4a, 4b 및 4c는 본 발명의 실시예에 따른 측면 도핑 채널의 제조 방법을 도시한다.
도 4d는 본 방명의 실시예에 따른 측면 도핑 채널을 도시한다.
도 5는 본 발명의 실시예에 따른 측면 도핑 채널의 제조 방법의 공정을 도시한다.
이하에서는 본 발명에 대한 철저한 이해를 제공하기 위해 본 발명의 측면 도핑 채널의 실시예들에 대하여 상세하게 설명한다. 그러나, 당업자라면 이러한 실시예에 구속되지 않고, 또는 그 균등물을 이용하여 본 발명을 실시할 수 있을 것이다. 또한, 공지의 방법, 공정, 구성 요소, 및 회로 등은 본 발명의 요지를 흐리지 않게 하기 위하여 상세한 기술을 피한다.
측면 도핑 채널
본 실시예에서는 플래시 메모리 장치의 설계 및 동작 측면에서 기술한다. 그러나, 본 발명의 실시예는 다른 전자 소자의 설계 및 동작에서도 이용될 수 있다.
도 2a 내지 2c는 본 발명의 일실시예에 따른 측면 도핑 채널의 제조 공정을 도시한다. 도 2a는 거대 메모리 어레이의 일 부분으로서 세 개의 메모리 셀(10)을 보이고 있다. 셀(10)간의 간격 (통상 도 1a 및 2d에 도시된 피쳐 사이즈(18)에 해당)은 게이트 구조물의 높이와 함께 측면 도핑 채널을 형성하는 종래의 방법, 예를 들어 경사각 이온 주입을 실행 불가능하게 상업적으로 이용할 수 없게 한다.
제1도핑 물질(210) 예를 들어 붕소를 컨트롤 게이트(16), 절연층(12A, 12C) 저장층(12B)으로 구성되는 게이트 구조물의 인접 영역에 실질적으로 수직으로 이온 주입한다. 고 도핑 농도 영역(220)은 게이트 구조물 인접 영역에 형성된다. 예를 들어 상기 영역(220)은 고 농도의 P형 전하 캐리어가 존재할 수 있다.
그 다음, 본 발명의 일 실시예에 따르면, 확산 공정이, 예를 들어 반도체 웨이퍼를 약 800 ~ 950℃의 온도에서 약 15분간 베이킹(baking)하여 수행된다. 도 2b는 확산된 제1도핑 물질 영역(230)을 보여준다. 도핑 물질은 게이트 구조물 하부 영역으로 확산하였음을 알 수 있다. 예를 들어, 게이트 구조물 하부 영역(230)의 일부분은 P형 도판트의 농도가 증가될 수 있을 것이다. 공지의 공정 조건 예를 들어 온도, 압력 및 시간 등을 조절하여 도핑 물질이 게이트 구조물 하부의 적절한 거리로 확산되도록 하는 것이 바람직하다. 전형적으로, 확산 공정에서 게이트 구조물 바로 아래 영역의 중앙부에는 도핑 물질이 도달되지 않도록 확산이 제한된다.
도 2c에는 본 발명의 일실시예에 따라 제2도핑 물질(240) 예를 들어 비소가 게이트 구조물 인접 영역으로 실질적으로 수직으로 이온주입된다. 이 이온 주입으로 고 농도의 제2도핑 물질 영역(250)이 형성된다. 상기 영역(250)은 예를 들어 고 농도의 N형 전하 캐리어가 존재할 수 있다. 이온 주입을 실질적으로 수직으로 함으로써 게이트 구조물 아래에 형성되었던 영역(230)은 실질적으로 이 이온 주입의 영향을 받지 않게 되며 그 이전의 특성을 보유하게 된다. 공지의 공정 조건 예를 들어 빔 에너지 및 도핑 농도 등을 조절하여 제2도핑 물질이 상기 영역(250)의 전하 캐리어 특성을 좌우하도록 할 수 있다. 예를 들어, 제1도핑 물질(210)이 P형 물질이고 제2도핑 물질(240)이 N형 물질이었다면 제2도핑에 의하여 상기 도핑 영역은 N형 특성을 갖게 된다.
도 2d는 본 발명의 일실시예에 따른 측면 도핑 채널을 도시한다. 소스/드레인 영역(14)이 상기 제2도핑 물질의 이온 주입에 의하여 부분적으로 형성되어 있다. 소스/드레인 영역(14)은 주로 N형 영역이 된다. 채널 영역(17)은 게이트 구조물의 양 끝단 하부 근방의 영역(230)과 상기 공정에 실질적인 영향을 받지 않는 중앙 영역으로 이루어진다. 채널 영역(17)은 주로 P형 영역이 된다. 도 2d의 도핑 프로파일(260)은 채널 영역(17)의 채널 길이에 대한 도핑 농도를 예시적으로 보이고 있다.
바람직한 결과로서 본 발명의 일실시예에 따라 메모리 셀(10)은 측면 비균일 도핑 채널을 포함하고 있다. 이 채널은 미세 공정 조건이 요구되는 반도체에 일반적인 단채널 효과를 극복할 수 있다. 측면 비균일 채널은 특히 제조 공정 변화에 따른 채널 길이 변화를 보상하는 이점이 있다. 채널 길이가 증가하면 저 도핑 농도의 '중앙' 채널의 길이가 증가하여 문턱 전압을 일정하게 유지시킨다. 이와 유사하게, 채널 길이가 감소하면 '중앙' 채널이 감소하여 고 도핑 농도의 끝단 영역의 영향을 증가시키고 이로 인하여 문턱 전압이 다시 일정하게 유지된다.
또한, 본 발명의 실시예는 예를 들어 게이트 구조물을 새도우 마스크로 사용함으로써 자기 정렬될 수 있다. 그 결과, 본 발명의 실시예는 종래의 방법 예를 들어 경사각 이온 주입이 실행 가능하지 않은 상황에서 이점이 있다.
본 발명의 일실시예에서는 NMOS 장치에 관하여 설명하고 있지만, 본 발명의 실시예는 또한 PMOS 장치에도 적용될 수 있다. PMOS 장치에서 도판트 물질의 선정은 반도체 기술에 잘 알려져 있다.
도 3은 본 발명의 일실시예에 따른 측면 도핑 채널 제조 방법에 대한 공정(300)을 도시한다.
단계 310에서 제1도핑 물질, 예를 들어 붕소를 도 1a의 컨트롤 게이트(16), 절연층(12A, 12C) 저장층(12B)으로 구성되는 게이트 구조물의 인접 영역에 실질적으로 수직으로 이온 주입한다. 도핑 결과, 고 도핑 농도 영역이 게이트 구조물 인접 영역에 형성된다. 예를 들어 상기 영역은 고 농도의 P형 전하 캐리어가 존재할 수 있다.
그 다음, 본 발명의 일 실시예에 따르면, 단계 320에서 확산 공정 예를 들어 반도체 웨이퍼를 약 800 ~ 950℃의 온도에서 약 15분간 배이킹하여 수행한다. 도핑 물질은 게이트 구조물 하부 영역으로 확산하게 된다. 예를 들어, 게이트 구조물 하부 영역의 일부분은 P형 캐리어의 농도가 증가될 수 있을 것이다. 공지의 공정 조건, 예를 들어 온도, 압력 및 시간 등을 조절하여 도핑 물질이 게이트 구조물 하부의 적절한 거리로 확산되도록 하는 것이 바람직하다. 전형적으로, 확산 공정에서 게이트 구조물 바로 아래 영역의 중앙부에는 도핑 물질이 도달되지 않도록 확산이 제한된다.
단계 330에서는 본 발명의 일실시예에 따라 제2도핑 물질, 예를 들어 비소가 게이트 구조물 인접 영역으로 실질적으로 수직으로 이온주입된다. 이 이온 주입으로 게이트 구조물 인접 영역에 고 농도의 제2도핑 물질 영역이 형성된다. 상기 영역은 예를 들어 고 농도의 N형 전하 캐리어가 존재할 수 있다. 이온 주입을 실질적으로 수직으로 함으로써 게이트 구조물 아래에 형성되었던 영역은 실질적으로 이 이온 주입의 영향을 받지 않게 되며 그 이전의 특성 예를 들어 P형 특성을 보유하게 된다. 공지의 공정 조건 예를 들어 빔 에너지 및 도핑 농도 등을 조절하여 제2도핑 물질이 상기 영역의 전하 캐리어 특성을 좌우하도록 할 수 있다. 예를 들어, 제1도핑 물질이 P형 물질이고 제2도핑 물질이 N형 물질이었다면 제2도핑에 의하여 상기 도핑 영역은 N형 특성을 갖게 된다.
도 4a 내지 4c는 본 발명의 일실시예에 따른 측면 도핑 채널의 제조 공정을 도시한다. 도 4a는 거대 메모리 어레이의 일부분으로 세 개의 메모리 셀을 도시한다. 셀(10)간의 간격 (통상 도 1a에 도시된 피쳐 사이즈(18)에 해당)은 게이트 구조물의 높이와 함께 측면 도핑 채널을 형성하는 종래의 방법, 예를 들어 경사각 이온 주입을 실행 불가능하게 또는 상업적으로 이용할 수 없게 한다.
제1도핑 물질(510), 예를 들어 붕소를 컨트롤 게이트(16), 절연층(12A, 12C) 저장층(12B)으로 구성되는 게이트 구조물의 인접 영역에 실질적으로 수직으로 이온 주입한다. 고 도핑 농도 영역(520)은 게이트 구조물 인접 영역에 형성된다. 예를 들어 상기 영역(520)은 고 농도의 P형 전하 캐리어가 존재할 수 있다.
다음으로 본 발명의 일실시예에 따라 도 4b에 도시된 바와 같이 게이트 구조물의 측벽에 스페이서(525)가 형성된다. 예를 들어 질화물 또는 산화물 층을 증착하고 일부분을 식각하여 스페이서(525)를 형성할 수 있다.
도 4c에서는 본 발명의 일실시예에 따라 제2도핑 물질(540), 예를 들어 비소를 게이트 구조물의 인접 영역에 실질적으로 수직으로 이온 주입한다. 스페이서(525)가 쉐도우 마스크로 작용하여 스페이서(252) 하부 영역에 상기 물질(540)이 이온 주입되는 것을 방지한다. 이 이온 주입으로 고 농도의 제2도핑 물질이 있는 영역(550)이 형성된다. 상기 영역(550)은 예를 들어 N형 전하 캐리어가 고농도로 존재할 수 있다. 이온 주입을 실질적으로 수직으로 함으로써 스페이서(525) 아래에 형성되었던 영역(520)은 실질적으로 이 이온 주입의 영향을 받지 않게 되며 그 이전의 특성을 보유하게 된다. 공지의 공정 조건, 예를 들어 빔 에너지, 도핑 농도 등을 조절하여 제2도핑 물질(540)이 상기 영역(550)의 전하 캐리어 특성을 좌우하도록 할 수 있다. 예를 들어, 제1도핑 물질(510)이 P형 물질이고 제2도핑 물질(540)이 N형 물질이었다면 제2도핑에 의하여 상기 도핑 영역은 N형 특성을 갖게 된다.
도 4d는 본 발명의 일실시예에 따른 측면 도핑 채널을 도시한다. 소스/드레인 영역(514)이 상기 제2도핑 물질의 이온 주입에 의하여 부분적으로 형성되어 있다. 소스/드레인 영역(514)은 주로 N형 영역이 된다. 채널 영역(517)은 게이트 구조물의 양 끝단 하부 근방 및 스페이서(525) 하부의 영역(520)과 상기 공정에 실질적인 영향을 받지 않는 중앙 영역으로 이루어진다. 채널 영역(517)은 주로 P형 영역이 된다. 도 4d의 도핑 프로파일은 채널 영역(517)의 채널 길이에 대한 도핑 농 도를 예시적으로 보이고 있다.
바람직한 결과로서 본 발명의 일실시예에 따라 메모리 셀(10)은 측면 비균일 도핑 채널을 포함하고 있다. 이 채널은 미세 공정 조건이 요구되는 반도체에 일반적인 단채널 효과를 극복할 수 있다. 측면 비균일 채널은 특히 제조 공정 변화에 따른 채널 길이 변화를 보상하는 이점이 있다. 채널 길이가 증가하면 저 도핑 농도의 '중앙' 채널의 길이가 증가하여 문턱 전압을 일정하게 유지시킨다. 이와 유사하게, 채널 길이가 감소하면 '중앙' 채널이 감소하여 고 도핑 농도의 끝단 영역의 영향을 증가시키고 이로 인하여 문턱 전압이 다시 일정하게 유지된다.
또한, 본 발명의 실시예에서 게이트 및 스페이서(525) 구조물을 새도우 마스크로 이용하여 자기 정렬이 가능하다. 그 결과, 본 발명의 실시예에서 종래의 기술 즉 경사각 이온 주입이 실행 가능하지 않은 상황에서 이점이 있다.
본 발명의 실시예에서 채널 영역(517)은 공칭 최소 피쳐 사이즈(18) 보다 더 클 수 있다. 채널 영역(517)의 길이는 대략 게이트 구조물의 폭을 넘어 스페이서(525)의 두 측부 폭에 이르기까지 증가될 수 있다. 이러한 채널 길이의 증가는 채널을 채널이 물리적으로 짧아지는 것을 감소시킴으로써 단채널 효과를 경감시키는 이점이 있다.
이상에서 NMOS 장치에 관하여 설명하였지만 본 발명의 실시예는 PMOS 장치에도 또한 적용될 수 있다. PMOS 장치에 사용되는 도판트의 선택은 반도체 분야에 널리 알려져 있다.
도 5는 본 발명의 실시예에 따른 측면 도핑 채널의 제조 공정(600)을 도시한 다.
단계 610에서, 제1도핑 물질, 예를 들어 붕소를 도 1a에서 컨트롤 게이트(16), 절연층(12A, 12C) 저장층(12B)으로 구성되는 게이트 구조물의 인접 영역에 실질적으로 수직으로 이온 주입한다. 도핑 결과, 고 도핑 농도 영역이 게이트 구조물 인접 영역에 형성된다. 이 영역은 예를 들어 고 농도의 P형 전하 캐리어가 존재할 수 있다.
단계 620에서, 게이트 구조물에 인접하여 스페이서가 형성된다. 도 4b의 스페이서(525)와 같이 상기 스페이서는 선택적으로 식각된 질화물층으로 형성할 수 있다.
단계 630에서, 본 발명의 일 실시예에 따라 제2도핑 물질, 예를 들어 비소를 게이트 구조물의 인접 영역에 실질적으로 수직으로 이온 주입한다. 단계 620에서 형성한 스페이서가 쉐도우 마스크로 작용하여 스페이서 하부 영역에 상기 제2도핑 물질이 이온 주입되는 것을 방지한다. 이 이온 주입으로 고 농도의 제2도핑 물질이 있는 도핑된 물질 영역이 형성된다. 상기 영역에는 예를 들어 고 농도의 N형 전하 캐리어가 존재할 수 있다. 이온 주입을 실질적으로 수직으로 함으로써 스페이서 아래 영역은 실질적으로 이 이온 주입의 영향을 받지 않게 되며 그 이전의 특성 예를 들어 P형 특성을 보유하게 된다. 공지의 공정 조건 예를 들어 빔 에너지, 도핑 농도 등을 조절하여 상기 영역의 전하 캐리어 특성을 제2도핑 물질이 좌우하도록 할 수 있다. 예를 들어, 제1도핑 물질이 P형 물질이고 제2도핑 물질이 N형 물질이었다면 제2도핑에 의하여 상기 도핑 영역은 N형 특성을 갖게 된다.
이와 같이 측면 도핑 채널을 형성하는 새로운 설계 및 방법에 의하여 피쳐 사이즈를 감소시킬 수 있고 메모리 셀의 밀도를 증가시키며 제조 비용을 줄일 수 있다. 이러한 이점들로 인하여 전력 소모가 적은 메모리 장치를 저 비용으로 제작할 수 있어 사용자들에게 경쟁력있는 이익을 제공하게 된다.
본 발명의 실시예는 고 밀도의 메모리 셀 어레이에서 단채널 효과를 억제하는 수단을 제공한다. 또한, 본 발명의 실시예는 단채널 효과를 최소화하는 기존의 방법과 양립 가능하면서 상호 보완적인 방법으로 단채널 효과를 방지한다. 또한, 본 발명의 실시예는 이와 같은 해결책을 충분히 확립된 장치나 기법을 개발하지 않고도 기존의 반도체 공정과 장비를 이용하여 달성할 수 있다.
이상에서 본 발명, 측면 도핑 채널에 대한 바람직한 실시예를 기술하였다. 본 발명을 특정 실시예에 대하여 설명하지만, 이러한 실시예는 본 발명을 한정하기 위한 것이 아니며 본 발명은 특허청구범위에 따라 정해질 것이다.

Claims (10)

  1. 측면 도핑 채널(lateral doped channel) 제조방법으로서,
    게이트 구조물에 인접한 제 1 영역과 상기 게이트 구조물에 인접한 제 2 영역에 제 1 도핑물질을 수직으로 주입하는 단계 -상기 제 1 도핑물질은 P형 도핑물질이며;
    상기 게이트 구조물에 인접하게 스페이서들을 형성하는 단계와; 그리고
    상기 게이트 구조물에 인접한 상기 제 1 영역과 상기 게이트 구조물에 인접한 상기 제 2 영역에 제 2 도핑물질을 수직으로 주입하여 소스 영역 및 드레인 영역을 각각 형성하는 단계
    를 포함하며,
    상기 스페이서는 상기 제 2 도핑물질이 상기 스페이서 하부 영역으로 주입되는 것을 방지하며,
    상기 제 2 도핑물질은 N형 도핑물질이며,
    상기 스페이서 하부 영역은 상기 제 1 도핑물질을 지배적인 도판트(dominant dopant)로서 보유하며, 그리고
    상기 측면 도핑 채널은 메모리 반도체 셀의 일부분인 것을 특징으로 하는 측면 도핑 채널 제조방법.
  2. 제1항에 있어서,
    상기 메모리 반도체 셀은 비휘발성인 것을 특징으로 하는 측면 도핑 채널 제조방법.
  3. 제2항에 있어서,
    상기 메모리 반도체 셀은 정보 저장소(storage element)로서 질화물층(12C)을 포함하는 것을 특징으로 하는 측면 도핑 채널 제조방법.
  4. 제2항에 있어서,
    상기 메모리 반도체 셀은 정보 저장소(storage element)로서 플로팅 게이트를 포함하는 것을 특징으로 하는 측면 도핑 채널 제조방법.
  5. 제1항에 있어서,
    상기 제 2 도핑물질은 상기 제 2 도핑물질이 주입된 영역의 전하 캐리어 특성(charge carrier characteristics)을 지배하는 것을 특징으로 하는 측면 도핑 채널 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020057008789A 2002-11-26 2003-07-10 측면 도핑 채널 제조 방법 KR101037775B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/305,724 US7049188B2 (en) 2002-11-26 2002-11-26 Lateral doped channel
US10/305,724 2002-11-26

Publications (2)

Publication Number Publication Date
KR20050085007A KR20050085007A (ko) 2005-08-29
KR101037775B1 true KR101037775B1 (ko) 2011-05-27

Family

ID=32325498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008789A KR101037775B1 (ko) 2002-11-26 2003-07-10 측면 도핑 채널 제조 방법

Country Status (8)

Country Link
US (1) US7049188B2 (ko)
EP (1) EP1568081A1 (ko)
JP (1) JP2006507682A (ko)
KR (1) KR101037775B1 (ko)
CN (1) CN100414708C (ko)
AU (1) AU2003253879A1 (ko)
TW (1) TW200409303A (ko)
WO (1) WO2004049446A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085170B2 (en) * 2003-08-07 2006-08-01 Micron Technology, Ind. Method for erasing an NROM cell
US7408222B2 (en) * 2006-03-27 2008-08-05 Infineon Technologies Ag Charge trapping device and method of producing the charge trapping device
CN102184896B (zh) * 2011-04-06 2012-08-29 北京大学 一种抑制闪存编程干扰的工艺方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
JP5798052B2 (ja) * 2012-01-31 2015-10-21 株式会社東芝 記憶装置
CN104617097B (zh) * 2013-11-05 2017-12-05 上海华虹宏力半导体制造有限公司 掩模型只读存储器及其制造方法
CN105990242A (zh) * 2015-01-29 2016-10-05 无锡华润上华半导体有限公司 平板型rom器件的制备方法
WO2019040950A1 (en) * 2017-08-25 2019-02-28 Trustees Of Dartmouth College SINGLE MASK SIDE DOPING PROFILES
CN110620115B (zh) * 2019-05-23 2022-03-18 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法
CN116404070B (zh) * 2023-06-07 2024-02-02 天合光能股份有限公司 钝化接触结构及其制备方法、太阳能电池及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238982B1 (en) * 1999-04-13 2001-05-29 Advanced Micro Devices Multiple threshold voltage semiconductor device fabrication technology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419372A (en) * 1977-07-14 1979-02-14 Nec Corp Production of semiconductor memory
IT1223571B (it) * 1987-12-21 1990-09-19 Sgs Thomson Microelectronics Procedimento per la fabbricazione di dispositivi integrati cmos con lunghezze di porta ridotte
JP3124101B2 (ja) * 1992-01-30 2001-01-15 ローム株式会社 不揮発性半導体記憶装置およびその製造方法
JP3222380B2 (ja) * 1996-04-25 2001-10-29 シャープ株式会社 電界効果トランジスタ、および、ｃｍｏｓトランジスタ
JP3948535B2 (ja) * 1996-10-17 2007-07-25 株式会社ルネサステクノロジ 不揮発性半導体記憶装置およびその製造方法
JP2000311992A (ja) 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR100295685B1 (ko) * 1999-05-10 2001-07-12 김영환 반도체 메모리 소자 및 그 제조방법
US6287917B1 (en) * 1999-09-08 2001-09-11 Advanced Micro Devices, Inc. Process for fabricating an MNOS flash memory device
US6486029B1 (en) * 2000-03-16 2002-11-26 Advanced Micro Devices, Inc. Integration of an ion implant hard mask structure into a process for fabricating high density memory cells
JP4510990B2 (ja) * 2000-03-30 2010-07-28 株式会社カネカ 塗料用組成物および水性塗料、その配合法
KR100386611B1 (ko) * 2000-05-08 2003-06-02 주식회사 하이닉스반도체 플래쉬 메모리 셀의 어레이와 그를 이용한 데이터프로그램방법과 소거방법
US6868015B2 (en) * 2000-09-20 2005-03-15 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gate spacer portions
DE10110150A1 (de) * 2001-03-02 2002-09-19 Infineon Technologies Ag Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray
EP1385213A4 (en) * 2002-02-21 2008-08-06 Matsushita Electric Ind Co Ltd SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING THE SAME

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238982B1 (en) * 1999-04-13 2001-05-29 Advanced Micro Devices Multiple threshold voltage semiconductor device fabrication technology

Also Published As

Publication number Publication date
JP2006507682A (ja) 2006-03-02
TW200409303A (en) 2004-06-01
WO2004049446A1 (en) 2004-06-10
CN100414708C (zh) 2008-08-27
US7049188B2 (en) 2006-05-23
EP1568081A1 (en) 2005-08-31
KR20050085007A (ko) 2005-08-29
US20040102026A1 (en) 2004-05-27
CN1701444A (zh) 2005-11-23
AU2003253879A1 (en) 2004-06-18

Similar Documents

Publication Publication Date Title
US6674120B2 (en) Nonvolatile semiconductor memory device and method of operation thereof
US5999444A (en) Nonvolatile semiconductor memory device and writing and erasing method of the same
KR100967255B1 (ko) 반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제조방법
KR100630746B1 (ko) 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
US6191445B1 (en) Nonvolatile semiconductor memory device and method of reading a data therefrom
JP3200497B2 (ja) 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法
US7642606B2 (en) Semiconductor device having non-volatile memory and method of fabricating the same
US6301155B1 (en) Non-volatile semiconductor memory device and method of reading same
US7154142B2 (en) Non-volatile memory device and manufacturing method and operating method thereof
US6380585B1 (en) Nonvolatile semiconductor device capable of increased electron injection efficiency
KR20070007256A (ko) 필러 셀 플래시 메모리 기술
US20090181506A1 (en) Novel Method to Form Memory Cells to Improve Programming Performance of Embedded Memory Technology
US7433232B2 (en) Memory transistor and memory unit with asymmetrical pocket doping region
US8030166B2 (en) Lateral pocket implant charge trapping devices
KR20150121399A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JPH08316343A (ja) 不揮発性半導体記憶装置
KR101037775B1 (ko) 측면 도핑 채널 제조 방법
JP2967346B2 (ja) 不揮発性メモリ装置の製造方法
US8530297B2 (en) Process for fabricating non-volatile storage
US8906762B2 (en) Flash memory with P-type floating gate
KR20050085064A (ko) 실리콘 질화물 전하 포획 메모리 장치
US8072803B2 (en) Memory device and methods for fabricating and operating the same
US8779501B2 (en) Diode-based flash memory device cell string and fabricating method therefor
US20240355396A1 (en) Flash memory cell, writing method and erasing method therefor
US7026230B1 (en) Method for fabricating a memory device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 7