CN102800583A - 平面型功率mos晶体管及其制造方法 - Google Patents

平面型功率mos晶体管及其制造方法 Download PDF

Info

Publication number
CN102800583A
CN102800583A CN2012103127448A CN201210312744A CN102800583A CN 102800583 A CN102800583 A CN 102800583A CN 2012103127448 A CN2012103127448 A CN 2012103127448A CN 201210312744 A CN201210312744 A CN 201210312744A CN 102800583 A CN102800583 A CN 102800583A
Authority
CN
China
Prior art keywords
power mos
side wall
mos transistor
planar power
isolated area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103127448A
Other languages
English (en)
Inventor
吴亚贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012103127448A priority Critical patent/CN102800583A/zh
Publication of CN102800583A publication Critical patent/CN102800583A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种平面型功率MOS晶体管及其制造方法。平面型功率MOS晶体管制造方法包括：用于在硅片上形成栅极氧化层的栅极氧化层形成步骤；用于在栅极氧化层表面上形成栅极多晶硅层的栅极多晶硅形成步骤；用于在栅极多晶硅层上形成正硅酸乙酯层的正硅酸乙酯层形成步骤；用于对正硅酸乙酯层、栅极多晶硅层、以及栅极氧化层进行刻蚀以形成沟槽的第一刻蚀步骤；用于在沟槽下方形成源区和阱区的源阱区形成步骤；在沟槽侧壁淀积氮化硅，并利用正硅酸乙酯填充侧壁，随后刻蚀形成侧墙隔离区的侧墙形成步骤；用于对所述侧墙隔离区进行退火的退火步骤。本发明能改进侧墙隔离区的抗击穿能力，降低平面型功率MOS晶体管的功耗并改善平面型功率MOS晶体管的性能。

Description

平面型功率MOS晶体管及其制造方法
技术领域
本发明涉及半导体制造工艺，更具体地说，本发明涉及一种平面型功率MOS晶体管及其制造方法。
背景技术
金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。
图1示意性地示出了一种平面型功率MOS晶体管的截面图。如图1所示的平面型功率MOS晶体管包括：依次层叠在硅片1表面的栅极氧化层2、栅极多晶硅层3、以及正硅酸乙酯层4。
如图1所示的平面型功率MOS晶体管还包括：布置在硅片1中的阱区6、布置在阱区6中的沟槽5、布置在沟槽5侧壁中的源极区域7、形成在源极区域7的内侧的侧墙隔离区9。
图2示意性地示出了图1所示的根据现有技术的平面型功率MOS晶体管制造方法的流程图。
如图2所示，为了制造如图1所示的平面型功率MOS晶体管，现有技术的平面型功率MOS晶体管制造方法包括如下步骤：用于在硅片1上形成栅极氧化层2的栅极氧化层形成步骤S1；用于在栅极氧化层2表面上形成栅极多晶硅层3的栅极多晶硅形成步骤S2；用于在栅极多晶硅层3上形成正硅酸乙酯层4的正硅酸乙酯层形成步骤S3；用于对正硅酸乙酯层4、栅极多晶硅层3、以及栅极氧化层2进行刻蚀以形成沟槽5的第一刻蚀步骤S4；用于在沟槽5下方形成源区7和阱区6的源阱区形成步骤S5；在沟槽侧壁淀积氮化硅8，并利用正硅酸乙酯填充侧壁，随后刻蚀形成侧墙隔离区9的侧墙形成步骤S6；用于对源区7和阱区6进行刻蚀以形成接触凹槽10的第二刻蚀步骤S8。
但是根据图2所示的平面型功率MOS晶体管制造方法制成的平面型功率MOS晶体管的栅源漏电流较大，从而增大了平面型功率MOS晶体管的功耗且降低了平面型功率MOS晶体管的性能。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够降低所制成的平面型功率MOS晶体管的栅源漏电流，从而降低平面型功率MOS晶体管的功耗并且改善平面型功率MOS晶体管的性能的平面型功率MOS晶体管制造方法。
为了实现上述技术目的，根据本发明的第一方面，提供了一种平面型功率MOS晶体管制造方法，其包括：用于在硅片上形成栅极氧化层的栅极氧化层形成步骤；用于在栅极氧化层表面上形成栅极多晶硅层的栅极多晶硅形成步骤；用于在栅极多晶硅层上形成正硅酸乙酯层的正硅酸乙酯层形成步骤；用于对正硅酸乙酯层、栅极多晶硅层、以及栅极氧化层进行刻蚀以形成沟槽的第一刻蚀步骤；用于在沟槽下方形成源区和阱区的源阱区形成步骤；在沟槽侧壁淀积氮化硅，并利用正硅酸乙酯填充侧壁，随后刻蚀形成侧墙隔离区的侧墙形成步骤；用于对所述侧墙隔离区进行退火的退火步骤。
优选地，侧墙隔离区9的材料为正硅酸乙酯。
优选地，利用N2O对侧墙隔离区9进行退火。
优选地，在利用N2O对侧墙隔离区9进行退火的退火步骤S8中，退火温度为900-1150℃，退火时间为15-60分钟。
根据本发明的第二方面，提供了一种根据本发明的第一方面所述的平面型功率MOS晶体管制造方法制成的平面型功率MOS晶体管，其包括：依次层叠在硅片表面的栅极氧化层、栅极多晶硅层、以及正硅酸乙酯层；所述平面型功率MOS晶体管还包括：布置在硅片中的阱区、布置在阱区中的沟槽、布置在沟槽侧壁中的源极区域、形成在源极区域的内侧的侧墙隔离区；其中，所述侧墙隔离区经历了退火工艺。
优选地，侧墙隔离区的材料为正硅酸乙酯。
优选地，利用N2O对侧墙隔离区进行退火。
根据本发明，通过利用N2O对侧墙隔离区进行，可以补偿侧墙隔离区（例如正硅酸乙酯侧墙隔离区）表面陷阱和界面陷阱，减少侧墙隔离区表面的自由键和界面状态，并且能够改进侧墙隔离区的质量，由此改进侧墙隔离区的抗击穿能力，进而降低平面型功率MOS晶体管的功耗并且改善平面型功率MOS晶体管的性能。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了的平面型功率MOS晶体管的截面图。
图2示意性地示出了根据现有技术的平面型功率MOS晶体管制造方法的流程图。
图3示意性地示出了根据本发明实施例的平面型功率MOS晶体管制造方法的流程图。
图4至图8示意性地示出了根据本发明实施例的平面型功率MOS晶体管制造方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<平面型功率MOS晶体管制造方法>
图3示意性地示出了根据本发明实施例的平面型功率MOS晶体管制造方法的流程图。
如图3所示，根据本发明实施例的平面型功率MOS晶体管制造方法包括：
用于在硅片1上形成栅极氧化层2的栅极氧化层形成步骤S1；
用于在栅极氧化层2表面上形成栅极多晶硅层3的栅极多晶硅形成步骤S2；
用于在栅极多晶硅层3上形成正硅酸乙酯层4的正硅酸乙酯层形成步骤S3；所得到的结构如图4所示；
用于对正硅酸乙酯层4、栅极多晶硅层3、以及栅极氧化层2进行刻蚀以形成沟槽5的第一刻蚀步骤S4；所得到的结构如图5所示；
用于在沟槽5下方形成源区7和阱区6的源阱区形成步骤S5；所得到的结构如图6所示；
在沟槽侧壁淀积氮化硅8，并利用正硅酸乙酯填充侧壁，随后刻蚀形成侧墙隔离区9的侧墙形成步骤S6；所得到的结构如图7所示；
与现有技术不同的是，根据本发明实施例的平面型功率MOS晶体管制造方法包括：用于对侧墙隔离区9进行退火的退火步骤S7。
此后，优选地，根据本发明实施例的平面型功率MOS晶体管制造方法还包括：用于对源区7和阱区6进行刻蚀以形成接触凹槽10的第二刻蚀步骤S8，所得到的结构如图8所示。
优选地，侧墙隔离区9的材料为正硅酸乙酯。
可以看出，与现有技术不同的是，根据本发明实施例的平面型功率MOS晶体管制造方法增加了于对侧墙隔离区9进行退火的退火步骤S8。
优选地，在退火步骤S8中，利用N2O对侧墙隔离区9进行退火。
根据上述实施例，通过利用N2O对侧墙隔离区9进行，可以补充侧墙隔离区（例如正硅酸乙酯侧墙隔离区）表面陷阱和界面陷阱，减少侧墙隔离区表面的自由键和界面状态，并且能够改进侧墙隔离区的质量，由此改进侧墙隔离区的抗击穿能力，进而降低平面型功率MOS晶体管的功耗并且改善平面型功率MOS晶体管的性能。
进一步优选地，在利用N2O对侧墙隔离区9进行退火的退火步骤S8中，退火温度为900-1150℃，退火时间为15-60分钟，即在900-1150℃的N2O中退火15-60分钟。
<平面型功率MOS晶体管>
根据本发明的另一优选实施例，还提供了一种根据图2所示的平面型功率MOS晶体管制造方法制成的平面型功率MOS晶体管，如图8所示。
具体地说，根据本发明的另一优选实施例的平面型功率MOS晶体管包括：依次层叠在硅片1表面的栅极氧化层2、栅极多晶硅层3、以及正硅酸乙酯层4。
如图8所示的平面型功率MOS晶体管还包括：布置在硅片1中的阱区6、布置在阱区6中的沟槽5、布置在沟槽5侧壁中的源极区域7、形成在源极区域7的内侧的侧墙隔离区9。
优选地，侧墙隔离区9的材料为正硅酸乙酯。
与现有技术不同的是，根据本发明的另一优选实施例的平面型功率MOS晶体管的侧墙隔离区9经历了退火工艺。
优选地，利用N2O对侧墙隔离区9进行退火。
根据上述实施例，通过利用N2O对侧墙隔离区9进行，可以补充侧墙隔离区（例如正硅酸乙酯侧墙隔离区）表面陷阱和界面陷阱，减少侧墙隔离区表面的自由键和界面状态，并且能够改进侧墙隔离区的质量，由此改进侧墙隔离区的抗击穿能力，进而降低平面型功率MOS晶体管的功耗并且改善平面型功率MOS晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种平面型功率MOS晶体管制造方法，其特征在于包括：
用于在硅片上形成栅极氧化层的栅极氧化层形成步骤；
用于在栅极氧化层表面上形成栅极多晶硅层的栅极多晶硅形成步骤；
用于在栅极多晶硅层上形成正硅酸乙酯层的正硅酸乙酯层形成步骤；
用于对正硅酸乙酯层、栅极多晶硅层、以及栅极氧化层进行刻蚀以形成沟槽的第一刻蚀步骤；
用于在沟槽下方形成源区和阱区的源阱区形成步骤；
在沟槽侧壁淀积氮化硅，并利用正硅酸乙酯填充侧壁，随后刻蚀形成侧墙隔离区的侧墙形成步骤；
用于对所述侧墙隔离区进行退火的退火步骤。
2.根据权利要求1所述的平面型功率MOS晶体管制造方法，其特征在于还包括：用于对所述源区和所述阱区进行刻蚀以形成接触凹槽的第二刻蚀步骤。
3.根据权利要求1或2所述的平面型功率MOS晶体管制造方法，其特征在于，侧墙隔离区的材料为正硅酸乙酯。
4.根据权利要求1或2所述的平面型功率MOS晶体管制造方法，其特征在于，利用N2O对侧墙隔离区9进行退火。
5.根据权利要求4所述的平面型功率MOS晶体管制造方法，其特征在于，在利用N2O对侧墙隔离区9进行退火的退火步骤S 8中，退火温度为900-1150℃，退火时间为15-60分钟。
6.一种根据权利要求1至5之一所述的平面型功率MOS晶体管制造方法制成的平面型功率MOS晶体管，其包括：依次层叠在硅片表面的栅极氧化层、栅极多晶硅层、以及正硅酸乙酯层；
所述平面型功率MOS晶体管还包括：布置在硅片中的阱区、布置在阱区中的沟槽、布置在沟槽侧壁中的源极区域、形成在源极区域的内侧的侧墙隔离区；
其中，所述侧墙隔离区经历了退火工艺。
7.根据权利要求5所述的平面型功率MOS晶体管，其特征在于，侧墙隔离区的材料为正硅酸乙酯。
8.根据权利要求5或6所述的平面型功率MOS晶体管，其特征在于，利用N2O对侧墙隔离区进行退火。
CN2012103127448A 2012-08-29 2012-08-29 平面型功率mos晶体管及其制造方法 Pending CN102800583A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103127448A CN102800583A (zh) 2012-08-29 2012-08-29 平面型功率mos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103127448A CN102800583A (zh) 2012-08-29 2012-08-29 平面型功率mos晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN102800583A true CN102800583A (zh) 2012-11-28

Family

ID=47199653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103127448A Pending CN102800583A (zh) 2012-08-29 2012-08-29 平面型功率mos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102800583A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016119480A1 (zh) * 2015-01-29 2016-08-04 无锡华润上华半导体有限公司 沟槽隔离结构的制备方法
CN112735950A (zh) * 2020-12-28 2021-04-30 华虹半导体(无锡)有限公司 NOR Flash的工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913120A (zh) * 2005-07-26 2007-02-14 尔必达存储器株式会社 半导体装置的制造方法及半导体装置
CN101197282A (zh) * 2006-12-04 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101290903A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN101964355A (zh) * 2009-09-11 2011-02-02 成都芯源系统有限公司 具有自对准硅化物接触的功率器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913120A (zh) * 2005-07-26 2007-02-14 尔必达存储器株式会社 半导体装置的制造方法及半导体装置
CN101197282A (zh) * 2006-12-04 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101290903A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN101964355A (zh) * 2009-09-11 2011-02-02 成都芯源系统有限公司 具有自对准硅化物接触的功率器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016119480A1 (zh) * 2015-01-29 2016-08-04 无锡华润上华半导体有限公司 沟槽隔离结构的制备方法
US9972525B2 (en) 2015-01-29 2018-05-15 Csmc Technologies Fab2 Co., Ltd. Method for preparing trench isolation structure
CN112735950A (zh) * 2020-12-28 2021-04-30 华虹半导体(无锡)有限公司 NOR Flash的工艺方法

Similar Documents

Publication Publication Date Title
US9536793B1 (en) Self-aligned gate-first VFETs using a gate spacer recess
US9190486B2 (en) Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
CN105047715B (zh) 半导体器件
US9679965B1 (en) Semiconductor device having a gate all around structure and a method for fabricating the same
US9076816B2 (en) Method and device for self-aligned contact on a non-recessed metal gate
US9741830B2 (en) Method for forming metal oxide semiconductor device
JP2023179665A (ja) フィン形ブリッジ領域によって結合された垂直に積み重ねられたナノシートを有するトランジスタ・チャネル
TW201727830A (zh) 半導體裝置
CN101567320B (zh) 功率mos晶体管的制造方法
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
US20170162589A1 (en) Transistors, Semiconductor Constructions, and Methods of Forming Semiconductor Constructions
JP2022523346A (ja) フィン形ブリッジ領域によって結合された垂直に積み重ねられたナノシートを有するトランジスタ・チャネル
CN104103523A (zh) 一种带u形沟槽的功率器件的制造方法
CN103000534A (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104425520B (zh) 半导体器件及形成方法
US8211766B2 (en) Method of fabricating a trench power MOS transistor
JP2014220496A (ja) トランジスタデバイスのゲート金属層を設ける方法および関連するトランジスタ
US20120126310A1 (en) Method for forming channel material
US20110079823A1 (en) Vertical transistor and array of vertical transistor
CN102800583A (zh) 平面型功率mos晶体管及其制造方法
CN102931085A (zh) 半导体器件及其制造方法
US20160079380A1 (en) Semiconductor structure and a fabricating method thereof
CN108109965B (zh) 叠加三维晶体管及其制作方法
US10629697B2 (en) High voltage semiconductor device and manufacturing method thereof
KR100944342B1 (ko) 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20121128

RJ01 Rejection of invention patent application after publication