CN107863345A - 一种省去CLDD光罩的NorFlash器件集成工艺方法 - Google Patents

一种省去CLDD光罩的NorFlash器件集成工艺方法 Download PDF

Info

Publication number
CN107863345A
CN107863345A CN201711098208.1A CN201711098208A CN107863345A CN 107863345 A CN107863345 A CN 107863345A CN 201711098208 A CN201711098208 A CN 201711098208A CN 107863345 A CN107863345 A CN 107863345A
Authority
CN
China
Prior art keywords
cldd
saving
integration process
light shields
process methods
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711098208.1A
Other languages
English (en)
Other versions
CN107863345B (zh
Inventor
曹汝楠
李娟娟
王奇伟
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711098208.1A priority Critical patent/CN107863345B/zh
Publication of CN107863345A publication Critical patent/CN107863345A/zh
Application granted granted Critical
Publication of CN107863345B publication Critical patent/CN107863345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出一种省去CLDD光罩的NorFlash器件集成工艺方法，包括下列步骤：在衬底上形成隧穿氧化层；形成多晶硅浮栅层；形成介质层；形成多晶硅控制栅层；涂覆光刻胶层，定义光刻胶图案，采用干法刻蚀形成栅极结构，去除光刻胶，执行离子注入形成Flash器件轻参杂扩散区；涂覆光刻胶层，定义光刻胶图案，去除Flash器件源极上方光刻胶，执行离子注入形成Flash器件源极，再次执行离子注入，对自对准源极工艺刻蚀源极造成的源极电阻上升进行补偿；去除光刻胶，形成Flash器件栅极结构的侧墙；执行离子注入，形成Flash器件重掺杂漏区。本发明能够在不影响器件性能的情况下，省去CLDD光罩的Nor Flash器件集成工艺方法，达到降低工艺成本的目的。

Description

一种省去CLDD光罩的NorFlash器件集成工艺方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种省去CLDD光罩的NorFlash器件集成工艺方法。
背景技术
NOR型闪存是基于Intel公司提出的ETOX结构发展而来的，是一种非易失性存储器,即芯片断电后仍能保持所存数据不丢失。同时NOR闪存是一种电压控制型器件，采用热电子注入方式写入数据，基于隧道效应擦除数据，其显著的一个特点是随机读取速度很快。
NOR闪存作为一种非挥发性存储器具有非挥发性、高器件密度、低功耗和可电重写性等特点，被广泛应用到便携式电子产品中如手机、数码相机、智能卡等。
Flash存储单元结构与MOS器件类似，通过加入浮栅和介质层实现电荷的储存。浮栅中电子的存取会导致器件阈值电压的变化，从而来表示Flash存储单元的状态。NorFlash阵列通过横向的栅极连接在一起，称为字线。漏极通过接触孔与纵向的金属相连，称为位线。相邻的两个器件的源极被接在一起，形成横向的源线。现有技术的Nor Flash器件集成工艺方法需要三道光刻工艺。首先，在衬底上形成隧穿氧化层。然后，形成第一多晶硅层。在第一层多晶硅层上形成介质层。接着，在介质层上形成第二层多晶硅。第一次光刻工艺，涂覆光刻胶，定义光刻胶图案，采用干法刻蚀形成控制栅结构。第二次光刻工艺，涂覆光刻胶，定义光刻胶图案，去除Flash器件源极上方光刻胶，执行离子注入。第三次光刻工艺，涂覆光刻胶，定义光刻胶图案，去除NorFlash器件上方光刻胶，执行CLDD离子注入，形成NorFlash器件轻掺杂扩散区。去除光刻胶后，形成NorFlash器件栅极结构的侧墙。最后，形成Flash器件重掺杂漏区。因此，通常闪存器件在集成过程中，器件轻掺杂漏区(CLDD)这一道离子注入需要使用单独的一张光罩来实现。具体表现为，光刻胶要覆盖芯片外围区域，闪存器件阵列区无光刻胶覆盖，以实现CLDD离子注入。
发明内容
本发明提出一种省去CLDD光罩的NorFlash器件集成工艺方法，能够在不影响器件性能的情况下，省去CLDD光罩的Nor Flash器件集成工艺方法，达到降低工艺成本的目的。
为了达到上述目的，本发明提出一种省去CLDD光罩的NorFlash器件集成工艺方法，包括下列步骤：
在衬底上形成隧穿氧化层；
在上述结构上形成多晶硅浮栅层；
在上述结构上形成介质层；
在上述结构上形成多晶硅控制栅层；
涂覆光刻胶层，定义光刻胶图案，采用干法刻蚀形成栅极结构，去除光刻胶，执行第一次离子注入形成Flash器件轻参杂扩散区；
涂覆光刻胶层，定义光刻胶图案，去除Flash器件源极上方光刻胶，执行第二次离子注入形成Flash器件源极，再次执行第三次离子注入，对自对准源极工艺刻蚀源极造成的源极电阻上升进行补偿；
去除光刻胶，形成Flash器件栅极结构的侧墙；
执行第四次离子注入，形成Flash器件重掺杂漏区。
进一步的，所述隧穿氧化层厚度为5～15nm。
进一步的，所述多晶硅浮栅层的厚度为50～80nm，其掺杂体浓度为1e18～1e21cm-3。
进一步的，所述介质层的厚度为10～20nm。
进一步的，所述多晶硅控制栅层的厚度为100～300nm，其掺杂体浓度为1e18～1e21cm-3。
进一步的，所述第一次离子注入形成Flash器件轻参杂扩散区的掺杂体浓度为1e18～1e21cm-3。
进一步的，所述第二次离子注入形成Flash器件源极的掺杂体浓度为1e18～1e21cm-3。
进一步的，所述第三次离子注入的掺杂体浓度为1e18～1e21cm-3。
进一步的，所述Flash器件栅极结构的侧墙厚度为10～1000A。
进一步的，所述第四次离子注入形成Flash器件重掺杂漏区的掺杂体浓度为1e18～1e21cm-3。
通常Nor Flash器件在集成过程中，CLDD这一道离子注入需要使用单独的光罩。为了降低工艺成本，本发明将CLDD注入这一步挪动到了控制栅刻蚀之后，省去了一张光罩。控制栅起阻挡CLDD注入的作用，使其正确地注入到NorFlash器件的源极和漏极，而不会影响到Nor Flash器件沟道。同时外围区有未刻蚀的多晶硅层保护，保证了外围区源极和漏极不受CLDD注入的影响。由于NorFlash器件还采用了自对准源极(SAS)工艺，会对源极造成刻蚀。CLDD注入移动到栅极刻蚀后注入自对准源极工艺会刻蚀掉一部分CLDD，造成源极电阻增加。因此，在自对准源极注入时需要增加一道离子注入，以减小源极电阻。
硅片实验结果：将CLDD移动到控制栅之后注入，CLDD受到的退火工艺增加，导致CLDD扩散，沟道长度减小，器件的编程速度(编程1us Vt–初始状态Vt)增加。但是自对准源极工艺会刻蚀掉一部分CLDD，造成源极电阻增加，器件的擦除速度(编程20us Vt–擦除1msVt)降低。在此基础上，在源极注入的时候增加额外一道离子注入，会使得源极电阻减小，提高了器件擦除速度，器件性能得到了优化。
附图说明
图1～图7所示为本发明较佳实施例的NorFlash器件集成工艺方法结构示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明提出一种省去CLDD光罩的NorFlash器件集成工艺方法，包括下列步骤：
在衬底100上形成隧穿氧化层200，如图1所示；
在上述结构上形成多晶硅浮栅层300，如图2所示；
在上述结构上形成介质层400，如图3所示；
在上述结构上形成多晶硅控制栅层500，如图4所示；
涂覆光刻胶层600，定义光刻胶图案，采用干法刻蚀形成栅极结构，去除光刻胶600，执行第一次离子注入形成Flash器件轻参杂扩散区710，如图5所示；
涂覆光刻胶层600，定义光刻胶图案，去除Flash器件源极上方光刻胶600，执行第二次离子注入形成Flash器件源极，再次执行第三次离子注入，对自对准源极工艺刻蚀源极造成的源极电阻上升进行补偿，形成第一自对准源极注入区810和第二自对准源极注入区820，如图6所示；
去除光刻胶，形成Flash器件栅极结构的侧墙900；
执行第四次离子注入，形成Flash器件重掺杂漏区720，如图7所示。
根据本发明较佳实施例，所述隧穿氧化层厚度为5～15nm。所述多晶硅浮栅层的厚度为50～80nm，其掺杂体浓度为1e18～1e21cm-3。所述介质层的厚度为10～20nm。所述多晶硅控制栅层的厚度为100～300nm，其掺杂体浓度为1e18～1e21cm-3。
所述第一次离子注入形成Flash器件轻参杂扩散区的掺杂体浓度为1e18～1e21cm-3。进一步的，所述第二次离子注入形成Flash器件源极的掺杂体浓度为1e18～1e21cm-3。进一步的，所述第三次离子注入的掺杂体浓度为1e18～1e21cm-3。
所述Flash器件栅极结构的侧墙厚度为10～1000A。进一步的，所述第四次离子注入形成Flash器件重掺杂漏区的掺杂体浓度为1e18～1e21cm-3。
综上所述，通常Nor Flash器件在集成过程中，CLDD这一道离子注入需要使用单独的光罩。为了降低工艺成本，本发明将CLDD注入这一步挪动到了控制栅刻蚀之后，省去了一张光罩。控制栅起阻挡CLDD注入的作用，使其正确地注入到Nor Flash器件的源极和漏极，而不会影响到Nor Flash器件沟道。同时外围区有未刻蚀的多晶硅层保护，保证了外围区源极和漏极不受CLDD注入的影响。由于Nor Flash器件还采用了自对准源极(SAS)工艺，会对源极造成刻蚀。CLDD注入移动到栅极刻蚀后注入自对准源极工艺会刻蚀掉一部分CLDD，造成源极电阻增加。因此，在自对准源极注入时需要增加一道离子注入，以减小源极电阻。
请参考表1，硅片实验结果：将CLDD移动到控制栅之后注入，CLDD受到的退火工艺增加，导致CLDD扩散，沟道长度减小，器件的编程速度(编程1us Vt–初始状态Vt)增加。但是自对准源极工艺会刻蚀掉一部分CLDD，造成源极电阻增加，器件的擦除速度(编程20us Vt–擦除1ms Vt)降低。在此基础上，在源极注入的时候增加额外一道离子注入，会使得源极电阻减小，提高了器件擦除速度，器件性能得到了优化。
表1·各状态下Nor FlaSh器件阈值电压均值
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，包括下列步骤：
在衬底上形成隧穿氧化层；
在上述结构上形成多晶硅浮栅层；
在上述结构上形成介质层；
在上述结构上形成多晶硅控制栅层；
涂覆光刻胶层，定义光刻胶图案，采用干法刻蚀形成栅极结构，去除光刻胶，执行第一次离子注入形成Flash器件轻参杂扩散区；
涂覆光刻胶层，定义光刻胶图案，去除Flash器件源极上方光刻胶，执行第二次离子注入形成Flash器件源极，再次执行第三次离子注入，对自对准源极工艺刻蚀源极造成的源极电阻上升进行补偿；
去除光刻胶，形成Flash器件栅极结构的侧墙；
执行第四次离子注入，形成Flash器件重掺杂漏区。
2.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述隧穿氧化层厚度为5～15nm。
3.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述多晶硅浮栅层的厚度为50～80nm，其掺杂体浓度为1e18～1e21cm-3。
4.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述介质层的厚度为10～20nm。
5.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述多晶硅控制栅层的厚度为100～300nm，其掺杂体浓度为1e18～1e21cm-3。
6.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述第一次离子注入形成Flash器件轻参杂扩散区的掺杂体浓度为1e18～1e21cm-3。
7.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述第二次离子注入形成Flash器件源极的掺杂体浓度为1e18～1e21cm-3。
8.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述第三次离子注入的掺杂体浓度为1e18～1e21cm-3。
9.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述Flash器件栅极结构的侧墙厚度为10～1000A。
10.根据权利要求1所述的省去CLDD光罩的NorFlash器件集成工艺方法，其特征在于，所述第四次离子注入形成Flash器件重掺杂漏区的掺杂体浓度为1e18～1e21cm-3。
CN201711098208.1A 2017-11-09 2017-11-09 一种省去CLDD光罩的NorFlash器件集成工艺方法 Active CN107863345B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711098208.1A CN107863345B (zh) 2017-11-09 2017-11-09 一种省去CLDD光罩的NorFlash器件集成工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711098208.1A CN107863345B (zh) 2017-11-09 2017-11-09 一种省去CLDD光罩的NorFlash器件集成工艺方法

Publications (2)

Publication Number Publication Date
CN107863345A true CN107863345A (zh) 2018-03-30
CN107863345B CN107863345B (zh) 2020-07-31

Family

ID=61701385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711098208.1A Active CN107863345B (zh) 2017-11-09 2017-11-09 一种省去CLDD光罩的NorFlash器件集成工艺方法

Country Status (1)

Country Link
CN (1) CN107863345B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法
CN110391138A (zh) * 2018-04-18 2019-10-29 上海格易电子有限公司 一种存储器的离子注入方法
CN112735950A (zh) * 2020-12-28 2021-04-30 华虹半导体(无锡)有限公司 NOR Flash的工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
CN1684237A (zh) * 2004-04-14 2005-10-19 中芯国际集成电路制造(上海)有限公司 采用两次离子注入的高操作电压双扩散漏极mos器件
CN1689160A (zh) * 2002-08-30 2005-10-26 富士通株式会社 半导体存储器件及其制造方法
CN103426823A (zh) * 2012-05-14 2013-12-04 无锡华润上华科技有限公司 快闪存储器的制作方法
CN105097821A (zh) * 2015-08-20 2015-11-25 上海华力微电子有限公司 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN106298657A (zh) * 2016-11-17 2017-01-04 上海华力微电子有限公司 Pmos器件及其集成工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
CN1689160A (zh) * 2002-08-30 2005-10-26 富士通株式会社 半导体存储器件及其制造方法
CN1684237A (zh) * 2004-04-14 2005-10-19 中芯国际集成电路制造(上海)有限公司 采用两次离子注入的高操作电压双扩散漏极mos器件
CN103426823A (zh) * 2012-05-14 2013-12-04 无锡华润上华科技有限公司 快闪存储器的制作方法
CN105097821A (zh) * 2015-08-20 2015-11-25 上海华力微电子有限公司 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN106298657A (zh) * 2016-11-17 2017-01-04 上海华力微电子有限公司 Pmos器件及其集成工艺方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙跃: "金属浮栅存储器的结构优化和性能分析", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391138A (zh) * 2018-04-18 2019-10-29 上海格易电子有限公司 一种存储器的离子注入方法
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法
CN112735950A (zh) * 2020-12-28 2021-04-30 华虹半导体(无锡)有限公司 NOR Flash的工艺方法

Also Published As

Publication number Publication date
CN107863345B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN101188251B (zh) 一种存储器单元和其装置以及制造方法
US10515810B2 (en) Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory
CN107863345A (zh) 一种省去CLDD光罩的NorFlash器件集成工艺方法
CN100466293C (zh) 闪存器件及其制造方法
KR101022666B1 (ko) 메모리 소자 및 그 제조 방법
CN104465523A (zh) 闪存存储器的制造方法
CN100499081C (zh) Nor型闪存单元阵列的制造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR100525448B1 (ko) 플래시 메모리 소자의 제조 방법
US6611459B2 (en) Non-volatile semiconductor memory device
KR100799055B1 (ko) 플래시 메모리 소자의 플로팅 게이트 및 그 형성 방법
CN111430353B (zh) 一种非易失性存储器及其制造方法
CN103258797B (zh) 分离栅快闪存储单元的制作方法
TWI406397B (zh) 非揮發性記憶體
CN105161492A (zh) 一种浮栅闪存结构及其制备方法
CN109103191B (zh) 改善闪存单元擦除相关失效的工艺集成方法
KR100632048B1 (ko) 플래시 메모리의 부유 게이트 형성 방법
TWI675457B (zh) 記憶體結構及其製造方法
TWI398946B (zh) 快閃記憶體及其製造方法與操作方法
US20030082892A1 (en) Method for reducing the drain coupling ratio of floating gate device
KR101051957B1 (ko) 이피롬 소자의 제조방법
CN105990365B (zh) 存储元件及其制造方法
KR100356468B1 (ko) 플래쉬 메모리 소자의 제조방법
CN116156885A (zh) 半导体器件的制造方法
US7667262B2 (en) Two bit U-shaped memory structure and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant